JPH11149719A - 情報記録装置及び方法並びに記録媒体 - Google Patents

Abstract

(57)【要約】 【課題】 ソフトウェア制御による変速再生を可能にす
る。 【解決手段】 情報記録装置は、論理セクタをアクセス
単位としてオーディオ及び／又はビジュアルデジタルデ
ータストリームを記録するＨＤＤを備え、フレーム単位
の整数倍で固定長となるオーディオ及び／又はビジュア
ルデジタルデータストリームを、該固定長のデータを記
録データ単位とし、該記録データ単位を全て記録できる
最小数の上記論理セクタに上記記録データ単位を割り当
てるとともに、あまった部分にはダミーデータを充填す
るようなＡＶマイコンシステム１０を有している。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ハードディスク
にオーディオ及び／又はビジュアルデジタルデータスト
リームを記録する情報記録装置及び方法並びに記録媒体
に関する。

【０００２】

【従来の技術】従来、ハードディスクドライブ（Hard D
isc Drive; HDD）は、パーソナルコンピュータ（PC）の
ペリフェラル（周辺機器）として発展してきた歴史か
ら、いわゆる離散テキストデータを信頼性よく、できる
だけ速くランダムにアクセスする方向での技術向上がな
されてきた。

【０００３】また、近年、マルチメディア等の発達に従
い、いわゆるデジタルビデオ（ＤＶ方式ＳＤ）規格（転
送レート２８．６Ｍｂｐｓ）やＭＰＥＧ２（Moving Pic
tures Experts Group Phase 2 ）規格（最大転送レート
１５Ｍｂｐｓ）のようなオーディオビジュアル（Audio
Visual; AV）デジタルデータストリームとＡＶデジタル
ストリーム以外のランダムアクセスデータを、ディスク
上で自由自在に扱うことができるいわゆるＡＶ ＨＤＤ
システムを廉価に構成し得るＨＤＤ及びホストシステム
が必要となってきている。

【０００４】

【発明が解決しようとする課題】従来、ＡＶデジタルデ
ータストリーム、特に圧縮ストリームをＨＤＤに記録す
る場合は変速再生を考慮に入れた情報記録装置は存在し
なかった。

【０００５】そのため、ＨＤＤの論理セクタ単位でデー
タのリード／ライトを行うという性質を利用し、ＨＤＤ
にＡＶデジタルデータストリームを記録再生する場合
に、ホスト側のアプリケーションソフトウェアのみで、
容易に変速再生ができるようにデータの記録ができるよ
うに望まれていた。

【０００６】この発明は、上述の実情に鑑みてなされる
ものであって、ＡＶデジタルデータストリーム等をＨＤ
Ｄに記録する際に変速再生に対応するような情報記録装
置及び方法並びに記録媒体を提供することを目的とす
る。

【０００７】

【発明を解決するための手段】上述の課題を解決するた
めに、この発明に係る情報記録装置は、論理セクタをア
クセス単位とする記録媒体にデータを記録する情報記録
装置であって、フレーム単位の整数倍で固定長となるデ
ータを、該固定長を記録単位とし、該記録単位をすべて
記録できる最小数の上記論理セクタに上記記録単位を割
り当てる制御手段を有するものである。

【０００８】この発明に係る情報記録方法は、論理セク
タをアクセス単位とする記録媒体にデータを記録する情
報記録方法であって、フレーム単位の整数倍で固定長と
なるデータを、該固定長を記録単位とし、該記録単位を
すべて記録できる最小数の上記論理セクタに上記記録単
位を割り当てる制御工程を有するものである。

【０００９】この発明に係る記録媒体は、論理セクタが
アクセス単位とされる記録媒体であって、フレーム単位
の整数倍で固定長となるデータを、該固定長を記録単位
とし、該記録データ単位をすべて記録できる最小数の上
記論理セクタに上記記録データを割り当てて記録される
ものである。

【００１０】

【発明の実施の形態】以下、この発明に係る情報記録装
置及び方法並びに記録媒体について図面を参照して説明
する。

【００１１】上記情報記録装置は、図１に示すように、
撮像した被写体の映像をＤＶ信号として供給するＤＶビ
デオカメラ１と、このＤＶビデオカメラ１等から受け取
ったＤＶ信号を処理するＡＶマイコンシステム１０と、
このＡＶマイコンシステム１０のＲＩＳＣ ＣＰＵ３に
対してモードの設定を命ずるモード設定コマンダ８と、
上記ＤＶビデオカメラ１の映像をモニタするモニタ７と
を有するディスクカメラシステムである。

【００１２】上記ＤＶビデオカメラ１は、被写体をレン
ズやＣＣＤ等の光学系にて撮像して得た映像信号をエン
コード／デコード部１ａにて符号化してＤＶ端子から出
力するカメラである。

【００１３】上記ＡＶマイコンシステム１０は、情報を
伝達する共通バスであるホストバス４と、上記ＤＶビデ
オカメラ１とホストバス４との間の情報の伝送を媒介す
るインターフェイスバッファ２と、情報が記録されるＨ
ＤＤ６と、上記ホストバス４と上記ＨＤＤ６との間の情
報の伝送を媒介するいわゆるＡＴＡ（AT Attachment）
アダプタ５とを有している。

【００１４】上記ホストバス４は、このＡＶマイコンシ
ステム１０の各部分の間での情報の伝送をなされるパラ
レルラインの伝送線である。

【００１５】上記インターフェイスバッファ２は、上記
ＤＶビデオカメラ１と上記ホストバス４間でオーディオ
及び／又はビジュアルデジタルデータストリーム（以
下、ＡＶデジタルデータストリームという。）の伝送の
媒介をする。例えば、インターフェイスバッファ２は、
ＡＶデジタルデータストリームの転送速度を変換した
り、転送のタイミングを調整したりする。このインター
フェイスバッファ２は、内部に２バンクＲＡＭ２ａを有
している。この２バンクＲＡＭ２ａは、交互に切り替え
られて情報の転送を調整する２個のＲＡＭから構成され
ている。

【００１６】上記ＨＤＤ６は、入力されるＡＶデジタル
データストリームを記録する固定ディスク装置である。
このＨＤＤ６における記録のフォーマットについては、
後に詳細に説明する。上記ＡＴＡ（AT Attachment）ア
ダプタ５は、上記ホストバス４と上記ＨＤＤ６との間に
介在しＡＶデジタルデータストリームをホストバス４の
パラレルデータと上記ＨＤＤ６のデータ形式のデータと
の間の変換をするものである。

【００１７】また、上記ＡＶマイコンシステム１０は、
情報を集中して処理する中央処理部であるＲＩＳＣ Ｃ
ＰＵ３と、揮発性のメモリであるＲＡＭ１７と、不揮発
性のメモリであるＲＯＭ９とを有している。

【００１８】上記ＲＩＳＣ ＣＰＵ３は、上記ホストバ
ス４に接続され、データ転送や上記ＨＤＤ６に対する制
御等、このＡＶマイコンシステム１０における情報記録
方法の一連の動作を制御する。この一連の動作は、例え
ば上記ＲＯＭ９に記録され、必要に応じて読み出されて
実行される。ここで、“ＲＩＳＣ”とは、演算処理速度
を向上させるためにＣＰＵを制御する基本的な命令を簡
素化しその個数を少なくした縮小命令セットコンピュー
タをいう。

【００１９】上記ＲＡＭ１７は、上記ホストバス４に接
続され、データを一時的に記録される揮発性のメモリで
ある。上記ＲＯＭ９は、上記ホストバス４に接続され、
所定のデータを記録されている不揮発性のメモリであ
る。このＲＯＭ９には、例えば、情報処理方法の一連の
手順に係る制御コードが記録される。

【００２０】上記モニタ７は、表示画面とスピーカ７ａ
とを有し、上記ＤＶビデオカメラ１にて取得した映像及
び音声を出力するものである。このモニタ７には、上記
ＤＶビデオカメラ１を介して上記ＡＶマイコンシステム
１０に記録される、又は上記ＡＶマイコンシステム１０
において再生される映像及び音声が出力される。

【００２１】記録時の入力信号の流れを説明すると、ま
ず、ＤＶビデオカメラ１によりビデオ電気信号に変換さ
れた映像信号は、ビデオ圧縮するエンコード／デコード
部１ａにより、高能率符号化され、オーディオデータを
マルチプレクスされ、ＤＶ方式で定義されるＤＩＦブロ
ックからなるＡＶデジタルデータストリームが得られ
る。ＡＶデジタルデータストリームは、標準解像度のＳ
Ｄ（Standard Definition ）、高圧縮ＳＤ、高解像度テ
レビジョン受像器（High Difinition Television; HDT
V）に対応するＨＤ（High Definition ）の３つの仕様
によりそれぞれ規格として定義されている。

【００２２】ここで、上記ＳＤ仕様についてはデータス
トリームの１フレームが１１９．２ｋＢｙｔｅの固定長
で圧縮される。また、上記高圧縮ＳＤ仕様についての１
フレームは５９．６ｋＢｙｔｅであり、上記ＨＤ仕様に
ついての１フレームは２３８．４ｋＢｙｔｅである。

【００２３】このＡＶデジタルストリームは、インター
フェイスバッファ２を介して、ＲＩＳＣ ＣＰＵ３が接
続されているホストバス４に供給される。ホストバス４
に供給されるＡＶデジタルデータストリームは、ＲＩＳ
Ｃ ＣＰＵ３のソフトウェアによりデータ転送制御さ
れ、ＡＴＡアダプタ５を介して、セクタ単位でＨＤＤ６
にライト（書き込み;write）がなされる。

【００２４】続いて、上記情報処理装置の備えるＨＤＤ
６の構成について、図２を参照して説明する。

【００２５】回転駆動部１２１は、スピンドルモータ１
２１Ａとその回転速度を検出するセンサ１２１Ｂより構
成され、磁気ディスク１２２（記憶手段）を回転させる
ようになされている。ヘッド部１２３は、磁気ディスク
１２２に記録信号を書き込むとともに、磁気ディスク１
２２に記録されている信号を読み出すようになされてい
る。

【００２６】記録再生信号処理回路１２４は、記録時、
磁気ディスク１２２に書き込まれる記録信号に対して、
チャンネルコーディング（記録符号化）を行い、記録再
生時、磁気ディスク１２２より読み出された再生信号に
対して、記録時とは逆の変換を行い、エラー検出及びエ
ラー訂正処理を行うようになされている。ヘッド・アー
ム駆動制御回路１２５は、磁気ヘッドを磁気ディスク１
２２の所定のトラック位置に移動させるように磁気ヘッ
ドを支持するアームを制御する。回転スピンドル駆動制
御回路１２６は、回転駆動部１２１を構成するスピンド
ルモータ１２１Ａの駆動制御を行うようになされてい
る。

【００２７】ディスクコントローラ１２７は、記録再生
信号処理回路１２４、ヘッド・アーム駆動制御回路１２
５、および回転スピンドル駆動制御回路１２６を制御す
るようになされており、ディスクコントローラ１２７を
構成するディスクインターフェイス部１３１は、記録再
生信号処理回路１２４、ヘッド・アーム駆動制御回路１
２５、および回転スピンドル駆動制御回路１２６と、デ
ィスクフォーマット制御部１３３および内部システムバ
スとの間のインターフェイス処理を行うようになされて
いる。

【００２８】ディスク・フォーマット制御部１３３は、
磁気ディスク１２２上のデータのアドレスマップを格納
したアドレスマップ部１３３−１に従って、アドレスマ
ップ制御を行うとともに、磁気ディスク１２２のフォー
マット処理を行うようになされている。ディスクデータ
タイミング制御部１３２は、記録再生信号処理回路１２
４に対して、回転速度に応じたクロック信号を供給する
ようになされている。データバス・内部システム・タイ
ミング制御部１３４は、それ以外のディスクコントロー
ラ１２７の各部にクロック信号を供給するようになされ
ている。

【００２９】マルチプレクス／デマルチプレクス回路１
３８は、データＦＩＦＯ１３６を介して供給されたデー
タと、レジスタ１１４ａからのコマンドをマルチプレク
スし、インターフェイス１１３を介してＡＴＡアダプタ
５に供給したり、ＡＴＡアダプタ５を介して供給された
外部からのデータを、データとレジスタ命令とに分離す
るようになされている。

【００３０】データＦＩＦＯ１３６は、マルチプレクス
／デマルチプレクス回路１３８より供給されたデータを
順に記憶し、記憶した順番に内部システムバス１３５に
出力したり、内部システムバス１３５より供給されたデ
ータを順に記憶し、マルチプレクス／デマルチプレクス
回路１３８に供給するようになされている。レジスタ１
１４ａは、マルチプレクス／デマルチプレクス回路１３
８より受け取ったコマンドやステータス等を記憶し、内
部システムバス１３５に出力したり、内部システムバス
１３５より供給されたコマンドやステータス等を記憶
し、マルチプレクス／デマルチプレクス回路１３８に供
給するようになされている。

【００３１】ＣＰＵ１４２は、ＲＯＭ１４１に記憶され
ている制御プログラムに従って各部を制御し、各種ディ
スクパラメータ、実行するコマンド、実行状態に応じ
て、データの記録／再生処理、駆動系の制御処理、ホス
トコンピュータとの間の通信処理を行うようになされて
いる。ＲＡＭ１４０は、ＣＰＵ１４２が処理を行う上で
必要とされるデータを記憶したり、その他の各種データ
を記憶するようになされている。

【００３２】マルチプレクス／デマルチプレクス回路１
３８は、インターフェイス１１３を介して外部からのデ
ータとその記録命令が供給されたとき、データと記録命
令とを分離して、データをデータＦＩＦＯ１３６に供給
し、コマンドやステータス等をレジスタ１１４ａに供給
するようになされている。また、インターフェイス１１
３を介して外部からのデータの再生命令が供給されたと
き、再生命令は、レジスタ１１４ａに供給するようにな
されている。リード・ライトホストインターフェイス１
４３は、ホストとの間でのインターフェイス処理を行う
ようになされている。

【００３３】続いて、上記情報記録装置の具体例につい
て、図３を参照して説明する。この具体例においては、
上記図１に示した情報記録装置におけるＡＶマイコンシ
ステム１０のブロックがインターフェイスバッファボー
ド１９とＲＩＳＣ ＣＰＵボード２０とに分離してい
る。そして、これらインターフェイスバッファボード１
９とＲＩＳＣ ＣＰＵボード２０との内部構成がより詳
細に示されている。

【００３４】上記インターフェイスボード１９は、ネッ
トワークとのインターフェイスを行うネットワークイン
ターフェイス１１と、データの転送を調整する２バンク
ＲＡＭ２ａとを有している。これらインターフェイスボ
ード１９及びＲＩＳＣ ＣＰＵボード２０は、ホストバ
ス４にて結ばれている。

【００３５】上記ネットワークインターフェイス１１
は、上記ＤＶビデオカメラ１等からのネットワークと上
記２バンクＲＡＭ２ａとに接続され、上記ネットワーク
を介して入力するデータのインターフェイスを行う。上
記２バンクＲＡＭ２ａは、一端を上記ネットワークイン
ターフェイス１１に、他端をホストバス４に接続され、
第１のＲＡＭ３３及び第２のＲＡＭ３４の２個のＲＡＭ
を第１の切り替えスイッチ３１及び第２の切り替えスイ
ッチ３２にて切り替えられて書込み及び読み出しを交互
になされることによりデータの転送等を調整する。

【００３６】また、上記インターフェイスボード１９
は、各ＲＡＭを制御するコントロールＲＡＭレジスタ１
４と、Ｉ／Ｏを制御するコントロールＩ／Ｏレジスタ１
５とを有している。

【００３７】上記コントロールＲＡＭレジスタ１４とコ
ントロールＩ／Ｏレジスタ１５は、上記ホストバス４に
接続され、データを一時的に記憶する揮発性のレジスタ
である。

【００３８】上記ＲＩＳＣ ＣＰＵボード２０は、縮小
命令セットを備えるＣＰＵであるＲＩＳＣ ＣＰＵ３
と、不揮発性のメモリであるＲＯＭ９と、揮発性のメモ
リであるＳＲＡＭ１７とを有している。これらＲＩＳＣ
ＣＰＵ３、ＲＯＭ９及びＳＲＡＭ１７は、それぞれ上
記ホストバス４に接続されている。

【００３９】上記ＲＯＭ９は、例えば１ＭＢのものを用
いることができる。上記ＳＲＡＭ（Static Random Acce
ss Memory ）１７は、一度書き込んだデータは電源を落
とすまで保持される再書込みが不要なＲＡＭであり、例
えば２ＭＢの容量のものを用いることができる。

【００４０】また、上記ＲＩＳＣ ＣＰＵボード２０
は、ＡＴＡアダプタ５と、ＨＤＤ６と、水晶発振器２１
とを有している。

【００４１】ＩＤＥとして知られるＡＴＡ方式アダプタ
５は、上記ホストバス４とＨＤＤ６とを直結するための
インターフェイスである。このＡＴＡアダプタ５とＨＤ
Ｄ６との間は、ＥＩＤＥ（Enhanced Intelligent Drive
Electronics）として知られる、ＡＮＳＩ（American N
ational Standards Institute）で定められたＡＴＡ標
準方式にて結ばれている。このＥＩＤＥは、ＩＤＥ互換
であるインターフェイスであり、各データ転送速度のモ
ードを有しており、その最大転送速度は３３ＭＢｙｔｅ
／秒であり、例として１３．３ＭＢｙｔｅ／秒のデータ
転送速度のモードでのデータ転送速度で十分に行うこと
ができる。

【００４２】また、ＥＩＤＥは、ディスク上の全データ
セクタへのセクタアドレッシングにおいて、従来のシリ
ンダ／ヘッダ／セクタの各番号でセクタにアクセスする
方式の他に、全データセクタを論理ブロックとして扱っ
て論理ブロック番号（LBA）でセクタにアクセスする方
式を有している。

【００４３】上記ＨＤＤ６は、ＡＶデジタルデータスト
リームを記録される固定ディスク装置であり、例えば、
ディスクの径が３．５インチの３．５インチ型のＨＤＤ
を利用することができる。

【００４４】上記水晶発振器２１は、一定の周波数の基
準信号を供給する発振器である。図中では、上記水晶発
振器２１は、周波数２８ＭＨｚの基準信号を発生して上
記ＲＩＳＣ ＣＰＵ３に供給している。

【００４５】本発明の実施の形態としては、例としてＡ
ＴＡ方式インターフェイスを有するハードディスクを使
用して、ＡＴＡプロトコルに準拠して制御して映像音声
デジタルデータを記録再生している例を説明している。
ここで、ＡＴＡプロトコルにおいて必要となる、ＡＴＡ
デバイス専用のアドレス信号、アクセスウエイト制御信
号、割り込み信号、データバイトバッファ制御信号の生
成を行って、ＲＩＳＣＣＰＵとＡＴＡ方式インターフェ
イスを有するハードディスクを接続させているＡＴＡア
ダプタ５の回路機構を、図４を参照して簡潔に説明して
おく。

【００４６】本実施の形態におけるＡＴＡアダプタ５で
は、ＣＰＵのホストバス４に複数の各デバイスを接続で
きるように外部ベクタ割り込み方式を使用している。

【００４７】ＡＴＡアダプタ５はその内部に第１のＡＴ
Ａインターフェイス１０１と第２のＡＴＡインターフェ
イス１１１を有している。第１のＡＴＡインターフェイ
ス１０１はその内部に、アドレスデコード回路１０２と
アクセスウエイト部１０４、双方向バッファ１０３を有
している。

【００４８】第１のＡＴＡインターフェイス１０１はホ
ストバス４のアドレスバス４ａから３２ビット相当の振
るアドレス情報を含むアドレスデータが入力され、内蔵
するアドレスデコード回路１０２にてＡＴＡインターフ
ェイスアドレスのセレクト１０２ａ、１６ビット長のワ
ードデータのＡＴＡデータアドレスのセレクト１０２
ｂ、８ビットのレジスタ設定データのＡＴＡレジスタア
ドレスのセレクト１０２ｃを行っている。

【００４９】そして、これらのアドレスデコード結果か
ら、ハードディスクのＡＴＡコネクタインターフェイス
に各種制御信号を生成して与えている。ここでＣＰＵか
らの入力は３２ビット相当のアドレス信号、ＣＰＵのＲ
ＥＡＤ、ＷＲＩＴＥ制御信号、ベクタフェッチ制御信
号、そしてＣＰＵの有するデータバスのうちからＡＴＡ
アダプタ５に向けてＣＰＵによりデータバス幅を設定さ
れた１６ビットデータバス幅の上位バイト、下位バイト
各データである。

【００５０】ここで３２ビット相当のアドレス信号と
は、実質的にＣＰＵ内部の３２ビットアドレス情報をも
つアドレス信号と言うことであり、例えば３２ビットア
ドレスバスの上位数ビットについては、ＣＰＵのアクセ
ス可能な全アドレスマップのうちから所定のアドレスエ
リア部分領域アクセス範囲を選択する領域選択アドレス
信号として代わりに有しているものをも含む。

【００５１】また、第２のＡＴＡインターフェイス１１
１はその内部に、プライオリティエンコーダ１１２、外
部ベクタ生成回路１１３を有している。

【００５２】第１のＡＴＡインターフェイス１０１は、
ハードディスクとのＡＴＡ標準の信号の入出力として、
アドレス信号としてはＲＩＳＣ ＣＰＵの３２ビット相
当のアドレス信号をフルアドレスデコードしてＡＴＡデ
バイスおよびＡＴＡデバイスの内部の各レジスタとデー
タレジスタをアドレスセレクトするアドレスデコード回
路１０２が設けられている。ＡＴＡデバイスへの出力ア
ドレス信号としてはＣＳ０−、ＣＳ１−、そして３２ビ
ット相当のホストバスの下位側アドレスのＡＤＲ
[３．．１]を１ビット分アドレスビットシフトさせたＤ
Ａ[２．．０]の各アドレス信号出力がＡＴＡデバイスに
入力されている。

【００５３】また、制御信号として、ＣＰＵ側からのＩ
ＯＲ−、ＩＯＷ−の読み出し書き込み信号に加えてさら
に、ディスクドライブ側からデータ転送中のホストＣＰ
Ｕに対するＡＴＡデバイスからのアクセスウエイト要求
信号であるＩＯＲＤＹ、さらに、ＡＴＡ標準のプロトコ
ルによるディスクドライブの制御レジスタ設定やデータ
転送処理フローにおける割り込み処理要求制御信号であ
るＩＮＴＲＱ信号といったこれら各制御信号入力に対し
て、高速な処理のＲＩＳＣ ＣＰＵをＡＴＡプロトコル
のタイミングに適合させるために、アクセスウエイト回
路１０４が設けられている。

【００５４】またこのアクセスウエイト回路１０４に
は、外部割込み要求に対してＣＰＵが外部ベクタ番号デ
ータを取り込む際に後述する外部ベクタ生成回路１１３
でのベクタ番号データ発生時間を待つアクセスウエイト
を発生させるために、ベクタ取込み状態制御（ストロー
ブ）信号であるベクタフェッチ制御信号入力も一緒に設
けられている。

【００５５】データ入出力信号としては、ＡＴＡ標準の
ハードディスクドライブ内部に設けられているコントロ
ール・ブロックレジスタ群、コマンド・ブロックレジス
タ群に対してＡＴＡプロトコルに準じて設定レジスタ値
の読み書きに使用する下位データバイトＤＤ[７．．
０]、および１６ビットワードのデータ転送の際にこの
下位データバイトともに用いる上位データバイトＤＤ
[１５．．８]の入出力が設けられている。

【００５６】第２のＡＴＡインターフェイス１１１は、
外部ベクタ割り込み回路であり、その内部には複数のデ
バイスの中から割り込み要求のあったデバイスのＣＰＵ
に対する割り込み処理の優先順位を決めるプライオリテ
ィエンコーダ１１２と、割り込み要求のあったデバイス
の優先順位情報をアドレスデータで与えてベクタ番号デ
ータを生成して、プログラムによってアクセスプログラ
ム処理を行っているＣＰＵに提供する外部ベクタ生成回
路１１３からなる。

【００５７】プライオリティエンコーダ１１２は各デバ
イス毎の割込み要求信号をそれぞれ入力され、予めデバ
イスからの割込入力毎に割り当てられた優先順位をＣＰ
Ｕに返している。ＡＴＡ標準のディスクドライブからの
割込要求信号ＩＮＴＲＱをうけて、このディスクドライ
ブの優先順位を例えば４つの割り込みレベル信号である
ＩＲＬ０−〜ＩＲＬ３−にエンコードしてホストバス４
のコントロールバス４ｃに出力することにより、ＣＰＵ
に取り込まれる。

【００５８】またこれとともに、外部ベクタ生成回路１
１３は、割込み要求のあったデバイスに割り当てられた
上述の割り込みレベル信号をうけたＣＰＵが発するベク
タフェッチのストロー部（状態制御）信号とＲＥＡＤ信
号、およびこの状態で割込み優先レベルＩＲＬ０−〜Ｉ
ＲＬ３−をうけて、ＣＰＵにより内部で下位４ビットの
アドレス信号に変換されＣＰＵから出力されたきた割込
み優先レベル番号をＡＤＲ[３．．０]のアドレスバスの
下位４ビットで入力される。

【００５９】ここで、ベクタフェッチのストロー部（状
態制御）信号が発せられている期間はアドレスバスの下
位４ビットはＣＰＵからの割込み優先レベル番号のため
に使われている。そして、この２つの制御信号入力と下
位４ビットアドレス入力をうけて、外部ベクタをバイト
長でＣＰＵのデータバスの下位バイトに出力して、選択
されたデバイスに割り当てられた外部ベクタ番号データ
をＣＰＵに取り込ませている。

【００６０】以上により３２ビットＲＩＳＣ−ＣＰＵと
ＡＴＡ方式インターフェイスを有するディスクドライブ
を接続している。

【００６１】この具体例においては、上記情報記録装置
は、モード設定コマンダ８として表示部一体型のＰＣを
用いている。このＰＣの表示部に表示されているよう
に、このモード設定コマンダ８を介し、少なくとも“録
音”、“再生”、“スロー”、“スチル”及び“サー
チ”の操作をすることができる。

【００６２】続いて、この情報記録装置におけるデータ
の流れの概略について、図５を参照して説明する。上記
ＤＶビデオカメラ１の備えるエンコード／デコード部１
ａと、ＥＩＤＥ規格のＨＤＤ６は、ネットワークインタ
ーフェイスを介し、さらに上記２バンクＲＡＭ２ａを介
して相互に情報を送受している。これらエンコード／デ
コード部１ａ及びネットワークインターフェイスとＨＤ
Ｄ６の間の情報の伝送は、上記ＨＤＤ６と２バンクＲＡ
Ｍ２ａの間の伝送路に接続するＲＩＳＣ ＣＰＵ３によ
って制御されている。

【００６３】上記エンコード／デコード部１ａから上記
２バンクＲＡＭには、ネットワークインターフェイスを
介して２８．６Ｍｂｐｓの転送レートにてＩＥＥＥ１３
９４規格に従うＡＶデジタルデータストリームにてデー
タが転送される。上記２バンクＲＡＭ２ａから上記ＨＤ
Ｄ６に入力するデータは、３４Ｍｂｐｓの転送レートに
て転送されてライトされる。

【００６４】逆に、上記ＨＤＤ６からリード（読み込
み; read）されたデータは、ライトの場合と同じく３４
Ｍｂｐｓの転送レートにて上記２バンクＲＡＭ２ａに伝
送される。上記２バンクＲＡＭ２ａから上記エンコード
／デコード部１ａには、ネットワークインターフェイス
を介して、例えば、２８．６Ｍｂｐｓの転送レートのＩ
ＥＥＥ１３９４規格に従うＡＶデジタルデータストリー
ムとしてデータが伝送される。

【００６５】ここで、上記エンコード／デコード部１ａ
とネットワークインターフェイスと２バンクＲＡＭ２ａ
の間の伝送路におけるデータの転送レートと、上記ＨＤ
Ｄ６と２バンクＲＡＭ２ａの間の伝送路における転送レ
ートとは相違している。

【００６６】ＨＤＤ６の入力データは高速だがデータの
連続性があり、ネットワークインターフェイスの入出力
データはそれより高速ではないがより連続性がある。

【００６７】上記２バンクＲＡＭ２ａは、第１のフレー
ムメモリ３３及び第２のフレームメモリ３４の２個のフ
レームメモリを備え、これら第１のフレームメモリ３３
及び第２のフレームメモリ３４を切り替えてライト（書
込み）及びリード（読み出し）を交互に行うことによ
り、データの転送速度の相違を調整している。

【００６８】すなわち、２バンクＲＡＭ２ａの各々のフ
レームメモリは、片方のフレームメモリに１フレーム時
間内でデータを書き込み、他方のフレームメモリからは
１フレーム時間内にデータを読み出すことにより、デー
タの転送速度やデータの連続性が相違していても、１フ
レーム時間内の各メモリへの書き込みと読み出しを完了
させればデータの連続性が維持されるので、連続デジタ
ルデータの転送を行うことができる。

【００６９】続いて、上記２バンクＲＡＭ２ａにおける
データの転送を、図６に示すデータ転送タイミング図を
参照して説明する。

【００７０】上記ＨＤＤ６からネットワークインターフ
ェイスとエンコード／デコード部１ａに情報が伝送され
るリード時には、上記２バンクＲＡＭ２ａにおいては、
図中のＡに示すようにデータが転送される。

【００７１】最初のフレームＦ０においては、第１のフ
レームメモリ３３にはデータＡ１（第１のフレームメモ
リ３３に記録されたデータに指標“Ａ”を付して区別す
る。）がライトされ、第２のフレームメモリ３４からは
データＢ０（第２のフレームメモリ３４に記録されたデ
ータを指標“Ｂ”を付して区別する。）がリードされ
る。

【００７２】ここで、上記ＲＩＳＣ ＣＰＵ３は、常に
ステータスレジスタを監視し、ＲＩＳＣ ＣＰＵ３は、
第１のフレームメモリ３３へのデータＡ１のライトが終
了すると“１”にし、第２のフレームメモリ３４からの
データＢ０のリードが終了すると“０”にする。この第
１のフレームメモリ３３へのデータＡ１のライトに要す
る時間は、第２のフレームメモリ３４におけるデータＢ
０からのリードに要する時間よりも短いので、データＡ
１のライトが終了したタイミングでステータスレジスタ
を“１”にし、その後、データＢ０のリードが終了した
タイミングでステータスレジスタは、“０”にする。

【００７３】このステータスレジスタが“０”になった
ところで、第１のフレームメモリ３３と第２のフレーム
メモリ３４とが切り替えられ、今度は、第１のフレーム
メモリ３３にリードが行われ、第２のフレームメモリ３
４にライトが行われる。

【００７４】よって、最初のフレームＦ０に続く第１の
フレームＦ１においては、第１のフレームメモリ３３か
ら最初のフレームＦ０にてライトしたデータＡ１がリー
ドされ、第２のフレームメモリ３４には、データＢ１が
書き込まれる。

【００７５】ここで、第１のフレームメモリ３３へのデ
ータＢ１のライトと第２のフレームメモリ３４からのデ
ータＡ１のリードは、ステータスレジスタが“０”の状
態で、かつ、図中の矢印４２にて示されるように、フレ
ームパルスが“ロー”レベルから“ハイ”レベルに立ち
上がるタイミングで開始される。

【００７６】このフレームパルスは、立ち上がりの時刻
から所定時間を経過すると立ち下がる。

【００７７】さらに、上記第１のフレームＦ１に続く第
２のフレームＦ２においては、上記第２のフレームメモ
リ３４から上記第１のフレームにてライトしたデータＢ
１がリードされ、上記第１のフレームメモリ３３には、
データＡ２がライトされる。これら第１のフレームＦ１
及び第２のフレームＦ２におけるライト及びリードのタ
イミングは、最初のフレームＦ０におけるタイミングと
同様である。

【００７８】ここでは、ライト時にはＲＩＳＣ ＣＰＵ
３は、１フレームに相当する１１９．２ｋＢｙｔｅｓを
ＲＡＭにライト終了後、ステータスレジスタを“０”か
ら“１”にする。リード時には、１フレーム分をリード
終了後にステータスレジスタを“１”から“０”にす
る。

【００７９】上述のようなフレームデータの流れは、全
体として、A0,B0,A1,B1,A2,B2,A3,B3,A4,B4,・・・のよ
うになる。このようにして第１のフレームメモリ３３及
び第２のフレームメモリ３４のリード及びライトのタイ
ミングを調整して転送することにより転送速度を変換し
ている。

【００８０】上記エンコード／デコード部１ａからＨＤ
Ｄ６に情報が伝送されるライト時には、上記２バンクＲ
ＡＭ２ａにおいては、図中のＢに示すようにデータが転
送される。

【００８１】最初のフレームＦ０においては、第１のフ
レームメモリ３３にはデータＡ１がライトされ、第２の
フレームメモリ３４からはデータＢ０がリードされる。

【００８２】ここで、上記ＲＩＳＣ ＣＰＵ３は、常に
ステータスレジスタを監視し、ＲＩＳＣ ＣＰＵ３は、
第２のフレームメモリ３４からのデータＢ０のリードが
終了すると“１”にし、第１のフレームメモリ３３への
データＡ１のライトが終了すると“０”にする。この第
２のフレームメモリ３４からのデータＢ０のリードに要
する時間は、第１のフレームメモリ３３へのデータＡ１
のライトに要する時間よりも短いので、データＢ０のリ
ードが終了したタイミングでステータスレジスタを
“１”にし、その後、データＡ１のライトが終了したタ
イミングでステータスレジスタは、“０”にする。

【００８３】このステータスレジスタが“０”になった
ところで、第１のフレームメモリ３３と第２のフレーム
メモリ３４とが切り替えられ、今度は、第１のフレーム
メモリ３３からリードが行われ、第２のフレームメモリ
３４へライトが行われる。

【００８４】よって、最初のフレームＦ０に続く第１の
フレームＦ１においては、第１のフレームメモリ３３か
ら最初のフレームＦ０にてライトしたデータＡ１がリー
ドされ、第２のフレームメモリ３４には、データＢ１が
書き込まれる。

【００８５】ここで、第１のフレームメモリ３３へのデ
ータＢ１のライトと第２のフレームメモリ３４からのデ
ータＡ１のリードは、ステータスレジスタが“０”の状
態で、かつ、図中の矢印４２にて示されるように、フレ
ームパルスが“ロー”レベルから“ハイ”レベルに立ち
上がるタイミングで開始される。

【００８６】このフレームパルスは、立ち上がりの時刻
から所定時間を経過すると立ち下がる。

【００８７】さらに、上記第１のフレームＦ１に続く第
２のフレームＦ２においては、上記第２のフレームメモ
リ３４から上記第１のフレームにてライトしたデータＢ
１がリードされ、上記第１のフレームメモリ３３には、
データＡ２がライトされる。なお、これら第１のフレー
ムＦ１及び第２のフレームＦ２におけるライト及びリー
ドのタイミングは、最初のフレームＦ０におけるタイミ
ングと同様である。

【００８８】ここでは、ライト時にはＲＩＳＣ ＣＰＵ
３が１フレームに相当する１１９．２ｋＢｙｔｅｓをＲ
ＡＭにライト終了後、ステータスレジスタを“０”から
“１”にする。リード時には、１フレーム分をリード終
了後にステータスレジスタを“１”から“０”にする。

【００８９】次に、ＡＶデジタルデータストリームを記
録する記録媒体のフォーマットについて説明する。

【００９０】記録媒体であるＨＤＤの記録フォーマット
は、図７に示すように、５１２Ｂｙｔｅのセクタ２４を
単位として構成されている。ＤＶ方式が標準解像度のＳ
Ｄ信号に対応するＳＤ仕様の場合には、１１９．２ｋＢ
ｙｔｅのＡＶデジタルデータストリームを１フレームと
している。そこで、１１９．２９６ｋＢｙｔｅである連
続する２３３セクタの最初から上記ＡＶデジタルデータ
ストリームを連続して記録され、最後のセクタのＡＶデ
ジタルデータストリームが書き込まれなかった余白２３
にはスタッフィングがなされる。このスタッフィングさ
れる部分には、任意のデータが書き込まれる。

【００９１】ＤＶ方式が高圧縮ＳＤ信号に対応する高圧
縮ＳＤ仕様の場合には、図８に示すように、５１２Ｂｙ
ｔｅのセクタ２４が１１７個連続した５９．９０４ｋＢ
ｙｔｅｓの領域の先頭から５９．６ｋＢｙｔｅｓの１フ
レームの高圧縮ＳＤ仕様のＤＶ信号を連続して書き込
み、最後のセクタのＡＶデジタルデータストリームが書
き込まれなかった余白２３にはスタッフィングをする。
このように高圧縮ＳＤ仕様のＡＶデジタルデータストリ
ームの記録は、ＡＶデジタルデータストリームが書き込
まれた部分２２とスタッフィングされた部分２３とから
なる１１７セクタを単位として記録されている。

【００９２】ＤＶ方式がＨＤ信号に対応するＨＤ仕様の
場合には、図９に示すように、５１２Ｂｙｔｅのセクタ
２４が４６６個連続した２３８．５９２ｋＢｙｔｅｓの
領域の先頭から２３８．４ｋＢｙｔｅｓの１フレームの
ＨＤ仕様のＤＶ信号を連続して書き込み、最後のセクタ
のＡＶデジタルデータストリームが書き込まれなかった
余白２３にはスタッフィングをする。このようにＨＤ仕
様のＡＶデジタルデータストリームの記録は、ＡＶデジ
タルデータストリームが書き込まれた部分２２とスタッ
フィングされた部分２３とからなる４６６セクタを単位
として記録されている。

【００９３】次に、上記情報記録方法に係る一連の工程
についてフローチャートを参照して説明する。

【００９４】上述のような記録フォーマットに従いＳＤ
仕様のＤＶ方式のＡＶデジタルデータストリームが記録
されたＨＤＤから再生がなされる際には、図１０に示す
ような手順に従って行われる。

【００９５】ステップＳ１１においては、第０フレーム
のＡＶデジタルデータストリームがリードされる。ＳＤ
仕様のＤＶ方式の場合には、１フレームのＡＶデジタル
データストリームは２３３セクタを単位として記録され
ているので、このＡＶデジタルデータストリームの記録
の始点を第Ｓセクタとすると、この第Ｓセクタから１フ
レームのＡＶデジタルデータストリームに対応する２３
３セクタの領域がリードされる。そして、ステップＳ１
２に進む。

【００９６】ステップＳ１２においては、第１フレーム
のＡＶデジタルデータストリームがリードされる。ここ
では、第０フレームのＡＶデジタルデータストリームの
記録の終点の次のセクタである第Ｓ＋２３３セクタから
１フレームのＡＶデジタルデータストリームに対応する
２３３セクタの領域がリードされる。

【００９７】以下、同様の手順により、第２フレームか
ら第ｎ−２フレームまでのＤＶ信号がリードされる。そ
して、第ｎ−１フレームに対応するステップＳ１３に進
む。

【００９８】ステップＳ１３においては、第ｎ−１フレ
ームのＡＶデジタルデータストリームがリードされる。
ここでは、第ｎ−２フレームのＡＶデジタルデータスト
リームの記録の終点の次のセクタである第Ｓ＋２３３＊
（ｎ−１）セクタから１フレームのＡＶデジタルデータ
ストリームに対応する２３３セクタの領域がリードされ
る。そして、ステップＳ１４に進む。

【００９９】ステップＳ１４においては、第ｎフレーム
のＡＶデジタルデータストリームが読み出される。ここ
では、第ｎ−１フレームのＡＶデジタルデータストリー
ムの記録の終点の次のセクタである第Ｓ＋２３３＊ｎセ
クタから１フレームのＡＶデジタルデータストリームに
対応する２３３セクタの領域がリードされる。このよう
にして第０フレームから第ｎフレームまでのＡＶデジタ
ルデータストリームのリードを終えたので、ＡＶデジタ
ルデータストリームの再生に係るこの一連の工程を終了
する。

【０１００】続いて、上記ＳＤ仕様のＤＶ方式のフォー
マットに従いＨＤＤにＡＶデジタルデータストリームの
記録を行う際の一連の手順を、図１１に示すフローチャ
ートを参照して説明する。

【０１０１】最初のステップＳ２１においては、第０フ
レームのＡＶデジタルデータストリームがライトされ
る。ここでは、この一連のＡＶデジタルデータストリー
ムの記録を開始する始点である第Ｓセクタの先頭からＳ
Ｄ仕様のＡＶデジタルデータストリームの１フレームに
対応する２３３セクタの領域がライトされる。そして、
ステップＳ２２に進む。

【０１０２】ステップＳ２２においては、第１フレーム
のＡＶデジタルデータストリームがライトされる。ここ
では、第０フレームの記録の終点のセクタの次のセクタ
である第Ｓ＋２３３セクタからＳＤ信号の１フレームに
対応する２３３セクタに第１フレームのＡＶデジタルデ
ータストリームが記録される。

【０１０３】以下、同様にして、第２フレームから第ｎ
−２フレームまでのＡＶデジタルデータストリームが記
録される。そして、ステップＳ２３フレームに進む。

【０１０４】ステップＳ２３においては、第ｎ−１フレ
ームのＡＶデジタルデータストリームがライトされる。
ここでは、第ｎ−１フレームの対応する２３３セクタに
第ｎ−１フレームのＡＶデジタルデータストリームが記
録される。そして、ステップＳ２４に進む。

【０１０５】ステップＳ２４においては、第ｎフレーム
のＡＶデジタルデータストリームがライトされる。ここ
では、第ｎフレームの対応する２３３セクタに第ｎフレ
ームのＡＶデジタルデータストリームが記録される。そ
して、第ｎフレームのＡＶデジタルデータストリームの
ライトをもってＡＶデジタルデータストリームの記録に
係るこの一連の手順を終了する。

【０１０６】上述の説明においてはＤＶ方式としてはＳ
Ｄ仕様について例示したが、高圧縮ＳＤ仕様のＡＶデジ
タルデータストリームに関する場合にはリード／ライト
の単位を１１７セクタに、ＨＤ仕様のＡＶデジタルデー
タストリームに関する場合にはＨＤＤにおけるリード／
ライトの単位を４６６セクタに変更することにより対応
することができる。

【０１０７】続いて、上記情報記録方法の一連の工程に
ついて、上記図１を参照して上述した情報記録装置の各
部の動作と関連させて説明する。

【０１０８】再生時は、上記図１０に示した工程のよう
にソフトウェア制御され、セクタ単位でＨＤＤ６よりＡ
Ｖデジタルデータストリームデータがリードされ、ＡＴ
Ａアダプタ５及びホストバス４を介してインターフェイ
スバッファ２の２バンクＲＡＭ２ａに交互にライトさ
れ、フレームパルス基準でリードされることにより、リ
アルタイム性が確保されたＡＶデジタルデータストリー
ムが得られ、ＤＶビデオカメラの高能率エンコード／デ
コード部１ａに供給され、再生動画像がモニタ７で得ら
れる。オーディオに関しても上記エンコード／デコード
部１ａを介して供給され、再生オーディオがスピーカ
（ＳＰ）７ａより得られる。

【０１０９】このように、ＨＤＤ６においては、ＨＯＳ
Ｔ側で論理ブロックアドレス（Logical Block Address;
LBA）をソフトウェアで設定すれば、セクタ単位で任意
のリード／ライトを行えるため、上述のような記録フォ
ーマットによりＡＶデジタルデータストリームを記録す
ることにより、セクタを指定してリードしインターフェ
イスバッファ２の２バンクＲＡＭ２ａにライトしリード
することにより、スタッフィングデータの不要なデータ
を除くことができる、読み出しセクタをソフトウェアで
各種制御しリードされたデータをホストバス４を介して
インターフェイスバッファ２の２バンクＲＡＭ２ａにラ
イトすることにより、変速再生をもＲＩＳＣ ＣＰＵ３
のソフトウェア制御だけで実現できる。

【０１１０】上記モード設定コマンダ８は、録画／再生
／変速再生モード等に対応した制御コードのＩＤをＲＳ
−２３２Ｃを介してＲＩＳＣ ＣＰＵ３に送っている。
ＲＩＳＣ ＣＰＵ３では、これらのコマンダＩＤを基
に、それぞれに対応するアプリケーションソフトウェア
を起動され、ドライバソフトウェアによりＨＤＤ６のリ
ードライトを制御する。

【０１１１】なお、本発明で使用しているデジタルイン
ターフェイスであるＩＥＥＥ１３９４のアシンクロナス
モードを使い、モードコマンド信号を外部よりＲＩＳＣ
ＣＰＵ３に供給することもできる。もちろん、ＲＩＳ
Ｃ ＣＰＵ３は、従来の縮小命令セットではない命令セ
ットを有するＣＩＳＣでも可能である。

【０１１２】なお、本実施の形態に係る図１に示したＡ
Ｖマイコンシステム１０においては、インターフェイス
バッファ２の２バンクＲＡＭ２ａ、ＨＤＤ６のレジス
タ、ＲＡＭ１７、ＲＯＭ９のすべてがＲＩＳＣ ＣＰＵ
３のメインメモリにマッピングされているユニフォーマ
ットとなっている。こうすることにより、供給されるデ
ータ（ＡＶデジタルデータストリームデータ、ＩＴデー
タとも）をＨＤＤ６に、ＲＩＳＣ ＣＰＵ３のデータ転
送制御ソフトウェアのみにより、自由自在にリード／ラ
イトすることが可能となっている。

【０１１３】なお、上述の実施の形態ではＤＶ規格に基
づいて１フレーム単位で固定長化されて記録される例を
示したが、例えばＭＰＥＧ規格にて圧縮される画像、音
声信号についても、圧縮率をコントロールすることによ
り図１２に示すように容量が５１２ｋＢ／１０２４ｓｃ
ｔのＧＯＰ（Group Of Picture）単位でＭＰＥＧ信号を
固定長化して記録することが可能である。

【０１１４】即ち、上述の実施の形態では、ＤＶビデオ
カメラを用いて、ＤＶ信号をハードディスクの論理セク
タと整数倍の関係として記録再生することによりアクセ
スの良い変速再生を実現できるシステムについて述べて
きたが、ＤＶビデオカメラに変えてＭＰＥＧ信号を受信
して出力する装置を用いて、上述したＡＶマイコンシス
テム１０と同様なシステムを構成する場合、出力するＭ
ＰＥＧ信号のＧＯＰ及び／又はＩフレームのデータ最大
数を固定になるように制御し、これをハードディスクの
論理セクタの整数倍に当てはめることによって、ＭＰＥ
Ｇ信号を入力する装置においても同様にアクセス速度の
よい変速再生を実現できることになる。

【０１１５】このようにＭＰＥＧ信号を記録再生する情
報記録装置は、図１３に示すように、アナログ方式のビ
デオ信号及びオーディオ信号を受信するアンテナ１５０
を介して信号を入力するチューナー１５１と、チューナ
ー１５１で入力したビデオ信号をデジタルデータに変換
するＡ／Ｄ変換回路１５２と、Ａ／Ｄ変換回路１５２か
らデジタル方式のビデオ信号が入力されるＮＴＳＣデコ
ーダ１５３と、ＮＴＳＣデコーダ１５３でベースバンド
信号に変換されたビデオ信号を入力するＭＰＥＧ２エン
コーダ１５４と、デジタル方式のＭＰＥＧデータが入力
されるマルチプレクサ１５５とを備える。

【０１１６】また、この情報記録装置は、チューナー１
５１に入力されたオーディオ信号が入力されるＡ／Ｄ変
換回路１５６と、Ａ／Ｄ変換回路１５６でデジタル方式
とされたオーディオ信号が入力されるＭＰＥＧ１エンコ
ーダ１５７とを備える。

【０１１７】チューナー１５１は、アンテナ１５０で受
信した例えばＮＴＳＣ（National Television System C
ommittee）方式の信号が入力される。このチューナー１
５１は、アンテナ１５０で受信したビデオ信号及びオー
ディオ信号を受信するとともに、検波を施す。そして、
このチューナー１５１は、検波を施したビデオ信号をＡ
／Ｄ変換回路１５２に出力し、オーディオ信号をＡ／Ｄ
変換回路１５６に出力する。

【０１１８】Ａ／Ｄ変換回路１５２は、ビデオ入力端子
又はチューナー１５１からのビデオ信号にＡ／Ｄ変換処
理を施してビデオデータとする。そして、Ａ／Ｄ変換回
路１５２は、例えばＮＴＳＣ方式のビデオデータをＮＴ
ＳＣデコーダ１５３に出力する。

【０１１９】ＮＴＳＣデコーダ１５３には、Ａ／Ｄ変換
回路１５２からのＮＴＳＣ方式のビデオデータが入力さ
れる。このＮＴＳＣデコーダ１５３は、入力されたビデ
オデータに伸長処理を施してベースバンド信号を生成す
る。そして、このＮＴＳＣデコーダ１５３は、スイッチ
１５８の端子１を介してＭＰＥＧ２エンコーダ１５４に
ベースバンド信号を出力する。

【０１２０】ＭＰＥＧ２エンコーダ１５４は、ＮＴＳＣ
デコーダ１５３からのベースバンド信号に圧縮処理を施
す。このとき、このＭＰＥＧ２エンコーダは、入力され
たベースバンド信号をＭＰＥＧ２方式のデジタルデータ
となるように圧縮処理を施す。このＭＰＥＧ２エンコー
ダ１５４は、上述したように、入力されたベースバンド
信号に対してハードディスクの論理セクタの整数倍とな
るように所定の圧縮率で符号化処理を施す。すなわち、
ＭＰＥＧ２エンコーダ１５４は、入力したＧＯＰ及び／
又はＩフレームのデータ最大値がハードディスクの論理
セクタの整数倍のデータ量となるように圧縮符号化を施
す。

【０１２１】また、このＭＰＥＧ２エンコーダ１５４
は、スイッチ１５８の端子２、スイッチ１６２の端子２
を介してＭＰＥＧ２デコーダ１６０からベースバンド信
号が入力される。このＭＰＥＧ２エンコーダ１５４は、
ＭＰＥＧ２デコーダ１６０からのベースバンド信号に対
しても所定の圧縮率で符号化を施す。

【０１２２】一方、チューナー１５１は、アンテナ１５
０から入力された信号のうち、オーディオ信号をＡ／Ｄ
変換回路１５６に出力する。Ａ／Ｄ変換回路１５６は、
入力されたオーディオ信号にＡ／Ｄ変換処理を施してオ
ーディオデータとする。そして、このＡ／Ｄ変換回路１
５６は、オーディオデータをＭＰＥＧ１エンコーダ１５
７に出力する。

【０１２３】ＭＰＥＧ１エンコーダ１５７は、Ａ／Ｄ変
換回路１５６からのオーディオデータにＭＰＥＧ１方式
で圧縮処理を施して、マルチプレクサ１５５に出力す
る。

【０１２４】マルチプレクサ１５５は、ＭＰＥＧ２エン
コーダ１５４からのビデオデータと、ＭＰＥＧ１エンコ
ーダ１５７からのオーディオデータとを多重化処理す
る。このマルチプレクサ１５５は、ビデオデータをＶと
し、オーディオデータをＡとすると、例えばＭＰＥＧ信
号のＧＯＰの時間単位にＶＡＶＡＶＡ・・・と時間軸の
圧縮を行いデジタルデータストリームを作成する。この
マルチプレクサ１５５は、多重化処理して得たデジタル
データストリームをインターフェイスバッファ２に出力
する。

【０１２５】また、このマルチプレクサ１５５は、イン
ターフェイスバッファ２からＨＤＤ６内のハードディス
クに記録されたデジタルデータストリームが入力され
る。このマルチプレクサ１５５は、インターフェイスバ
ッファ２から入力されたデジタルデータストリームをビ
デオデータとオーディオデータとに分割する。このマル
チプレクサ１５５は、分割して得たビデオデータをスイ
ッチ１７１の端子２を介してマルチプレクサ１６９に出
力するとともに、スイッチ１５９の端子１を介してＭＰ
ＥＧ２デコーダ１６０に出力する。また、このマルチプ
レクサ１６９は、分割して得たオーディオデータをディ
レイ回路１７０を介してマルチプレクサ１６９に出力す
るとともに、ＭＰＥＧ１デコーダ１６１に出力する。

【０１２６】また、この情報記録装置は、ＭＰＥＧ方式
のデジタルデータを受信するアンテナ１６６と、ＳＴＢ
（セットトップボックス）１６７と、デジタルＩ／Ｆ回
路１６８と、マルチプレクサ１６９と、ディレイ回路１
７０とを備える。

【０１２７】アンテナ１６６は、上述と同様に、例えば
ＭＰＥＧ方式のデジタルデータを入力する。このアンテ
ナ１６６は、受信したデジタルデータをＲＦ信号として
ＳＴＢ１６７に出力する。

【０１２８】ＳＴＢ１６７は、アンテナ１６６からのデ
ジタルデータとしてフロントエンドで受信、検波する。
そして、このＳＴＢ１６７は、例えばスクランブル等が
かけられたデジタルデータのスクランブルを解除してデ
ジタルＩ／Ｆ回路１６８に出力する。

【０１２９】また、このＳＴＢ１６７は、デジタルＩ／
Ｆ回路からデジタルデータが入力される。このＳＴＢ１
６７には、ＭＰＥＧデコーダが内蔵されている。このＳ
ＴＢ１６７は、このＭＰＥＧデコーダを用いてデジタル
Ｉ／Ｆ回路１６８からのデジタルデータにデコード処理
を施し、例えば圧縮されたビデオデータ及びオーディオ
データを伸長して映像信号と音響信号とに変換する。

【０１３０】デジタルＩ／Ｆ回路１６８は、物理層／リ
ンク層処理回路を有しており、ＳＴＢ１６７からのデジ
タルデータに変換処理等の信号処理を施してマルチプレ
クサ１６９に出力する。

【０１３１】また、このデジタルＩ／Ｆ回路１６８に
は、マルチプレクサ１６９からビデオデータとオーディ
オデータとが多重化されてなるデジタルデータが入力さ
れる。このデジタルＩ／Ｆ回路１６８は、このデジタル
データをＳＴＢ１６７に出力する。

【０１３２】マルチプレクサ１６９は、デジタルＩ／Ｆ
回路１６８からのデジタルデータをビデオデータとオー
ディオデータとに分割する分割処理を施す。このマルチ
プレクサ１６９は、分割処理して得たビデオデータをス
イッチ１７１の端子１、スイッチ１５９の端子２を介し
てＭＰＥＧ２デコーダ１６０に出力する。また、このマ
ルチプレクサ１６９は、オーディオデータをディレイ回
路１７０に出力する。

【０１３３】また、このマルチプレクサ１６９は、マル
チプレクサ１５５からビデオデータがスイッチ１７１を
介して入力されるとともに、オーディオデータがディレ
イ回路１７０を介して入力される。そして、このマルチ
プレクサ１６９は、入力されたビデオデータとオーディ
オデータとを多重化してデジタルＩ／Ｆ回路１６８に出
力する。

【０１３４】ディレイ回路１７０は、マルチプレクサ１
６９からのオーディオデータにディレイ調整を施す。こ
のディレイ回路１７０は、入力されたオーディオデータ
とビデオデータとの時間差を調整するようにディレイ処
理を施して、マルチプレクサ１５５に出力する。

【０１３５】また、このディレイ回路１７０は、マルチ
プレクサ１５５で分割されたビデオデータとオーディオ
データのうち、オーディオデータのみが入力される。こ
のディレイ回路１７０は、ビデオデータとのディレイ調
整を行って、マルチプレクサ１６９にオーディオデータ
を出力する。

【０１３６】また、この情報記録装置は、ビデオデータ
がスイッチ１５９の端子２を介して入力されるＭＰＥＧ
２デコーダ１６０と、マルチプレクサ１５５で分割して
得たオーディオデータが入力されるＭＰＥＧ１デコーダ
１６１と、ＭＰＥＧ２デコーダ１６０でデコードされた
ビデオデータがスイッチ１６２の端子１を介して入力さ
れるＮＴＳＣエンコーダ１６３と、ＮＴＳＣエンコーダ
１６３で符号化されたデータが入力されるＤ／Ａ変換回
路１６４と、ＭＰＥＧ１デコーダ１６１でデコードされ
たオーディオデータが入力されるＤ／Ａ変換回路１６５
とを備える。

【０１３７】ＭＰＥＧ２デコーダ１６０は、ＨＤＤ６に
記録されたデジタルデータストリームをＲＩＳＣ ＣＰ
Ｕ３のデータ転送ソフトウェアにより読出して、ＡＴＡ
アダプタ５，ホストバス４，インターフェイスバッファ
２を介してマルチプレクサ１５５で分割して得たビデオ
データがスイッチ１５９の端子１を介して入力される。
このＭＰＥＧ２デコーダ１６０は、圧縮されて入力され
たビデオデータに伸長処理を施す。また、このＭＰＥＧ
２デコーダ１６０は、スイッチ１５９の端子２を介して
マルチプレクサ１６９からビデオデータが入力される。
このＭＰＥＧ２デコーダ１６０は、入力されたビデオデ
ータに伸長処理を施したビデオデータをスイッチ１６２
に出力する。

【０１３８】ここで、スイッチ１５９は、マルチプレク
サ１６９からのビデオデータをＭＰＥＧ２デコーダ１６
０に入力するときには端子２と接続され、マルチプレク
サ１５５からのビデオデータをＭＰＥＧ２デコーダ１６
０に入力するときには端子１と接続されるように制御さ
れる。

【０１３９】また、スイッチ１６２は、ＭＰＥＧ２デコ
ーダ１６０からのビデオデータをスイッチ１５８に出力
するときには端子２と接続され、ＭＰＥＧ２デコーダ１
６０からのビデオデータをＮＴＳＣエンコーダ１６３に
出力するときには端子１と接続されるように制御され
る。

【０１４０】ＮＴＳＣエンコーダ１６３は、ＭＰＥＧ２
デコーダ１６０でデコードされたビデオデータがスイッ
チ１６２の端子１を介して入力される。このＮＴＳＣエ
ンコーダ１６３は、入力されたビデオデータにＮＴＳＣ
方式で圧縮処理を施してＤ／Ａ変換回路１６４に出力す
る。

【０１４１】Ｄ／Ａ変換回路１６４は、ＮＴＳＣエンコ
ーダ１６３からのビデオデータにＤ／Ａ変換処理を施し
てビデオ信号とする。そして、このＤ／Ａ変換回路１６
４は、ビデオ信号をビデオ出力端子に出力する。

【０１４２】ＭＰＥＧ１デコーダ１６１には、マルチプ
レクサ１５５から分割して得たオーディオデータが入力
される。このＭＰＥＧ１デコーダ１６１は、入力したオ
ーディオデータに伸長処理を施す。そして、このＭＰＥ
Ｇ１デコーダ１６１は、伸長処理を施したオーディオデ
ータをＤ／Ａ変換回路１６５に出力する。

【０１４３】Ｄ／Ａ変換回路１６５は、ＭＰＥＧ１デコ
ーダ１６１からのオーディオデータにＤ／Ａ変換処理を
施してオーディオ信号とする。そして、このＤ／Ａ変換
回路１６５は、オーディオ信号をオーディオ出力端子に
出力する。

【０１４４】このような情報記録装置では、ＨＤＤ６内
のハードディスクにアンテナ１６６で受信したＭＰＥＧ
方式のデジタルデータを記録するときには、先ず、デジ
タルデータをＳＴＢ１６７、デジタルＩ／Ｆ回路１６８
を介してマルチプレクサ１６９に出力する。

【０１４５】次に、マルチプレクサ１６９では、入力さ
れたデジタルデータをビデオデータとオーディオデータ
とに分割処理する。そして、このマルチプレクサ１６９
では、オーディオデータをディレイ回路１７０に出力す
る。

【０１４６】また、このマルチプレクサ１６９では、ビ
デオデータをスイッチ１７１、スイッチ１５９を介して
ＭＰＥＧ２デコーダ１６０に出力する。このとき、スイ
ッチ１７１は端子１と接続され、スイッチ１５９は端子
２に接続されるように制御されている。

【０１４７】次に、ＭＰＥＧ２デコーダ１６０では、圧
縮されたビデオデータに伸長処理を施してスイッチ１６
２、スイッチ１５８を介してＭＰＥＧ２エンコーダ１５
４に出力する。このとき、スイッチ１６２は端子２と接
続され、スイッチ１５８は端子２と接続するように制御
されている。

【０１４８】次に、ＭＰＥＧ２エンコーダ１５４では、
所定の圧縮率で入力されたビデオデータに圧縮処理を施
す。このとき、ＭＰＥＧ２エンコーダ１５４では、ＨＤ
Ｄ６内のハードディスクの論理セクタの整数倍となるよ
うな圧縮率で、ＧＯＰ及び／又はＩピクチャーの圧縮処
理を行う。

【０１４９】次に、ディレイ回路１７０でディレイ処理
が施されたオーディオデータがタイミングが制御されて
マルチプレクサ１５５に出力されるとともに、ＭＰＥＧ
２エンコーダ１５４からのビデオデータがマルチプレク
サ１５５に出力される。

【０１５０】次に、マルチプレクサ１５５では、入力さ
れたオーディオデータとビデオデータとに多重化処理を
施してデジタルデータストリームを作成し、インターフ
ェイスバッファ２、ホストバス４、ＡＴＡアダプタ５を
介してＨＤＤ６内のハードディスクに記録を行う。した
がって、この情報記録装置では、ハードディスクの論理
セクタ単位でＭＰＥＧデータが記録されることとなる。

【０１５１】また、この情報記録装置では、ＨＤＤ６内
のハードディスクにアンテナ１５０で受信したＮＴＳＣ
方式のアナログ信号を記録するときには、先ず、ＮＴＳ
Ｃ方式のアナログ信号をチューナー１５１に出力する。

【０１５２】次に、チューナー１５１では、アンテナ１
５０からのアナログ信号を検波してビデオ信号をＡ／Ｄ
変換回路１５２に出力するとともにオーディオ信号をＡ
／Ｄ変換回路１５６に出力する。このとき、Ａ／Ｄ変換
回路１５２では、ビデオ入力端子からビデオ信号を入力
してもよく、Ａ／Ｄ変換回路１５６ではオーディオ入力
端子からオーディオ信号を入力しても良い。

【０１５３】次に、Ａ／Ｄ変換回路１５２では、入力さ
れたビデオ信号にＡ／Ｄ変換処理を施すことによってビ
デオデータとし、ＮＴＳＣデコーダ１５３に出力する。

【０１５４】次に、ＮＴＳＣデコーダ１５３では、Ａ／
Ｄ変換回路１５２からのビデオデータに伸長処理を施し
て、ビデオデータをベースバンド信号としてＭＰＥＧ２
エンコーダ１５４に出力する。このとき、スイッチ１５
８は、端子１に接続するように制御される。

【０１５５】次に、ＭＰＥＧ２エンコーダ１５４では、
スイッチ１５８を介してベースバンド信号が入力され
る。このＭＰＥＧ２エンコーダ１５４では、入力したベ
ースバンド信号を所定の圧縮率でＭＰＥＧデータとする
ようにエンコードしてＭＰＥＧ２方式のビデオデータと
する。そして、このＭＰＥＧ２エンコーダ１５４では、
ＨＤＤ６内のハードディスクの論理セクタの整数倍でＧ
ＯＰ及び／又はＩフレームが圧縮されるようにエンコー
ドを行う。そして、このＭＰＥＧ２エンコーダ１５４で
は、ビデオデータをマルチプレクサ１５５に出力する。

【０１５６】一方、チューナー１５１からオーディオ信
号が入力されたＡ／Ｄ変換回路１５６では、オーディオ
信号にＡ／Ｄ変換処理を施すことでオーディオデータと
してＭＰＥＧ１エンコーダ１５７に出力する。

【０１５７】そして、ＭＰＥＧ１エンコーダ１５７で
は、Ａ／Ｄ変換回路１５６からのオーディオデータにＭ
ＰＥＧ１方式でエンコードを施してマルチプレクサ１５
５に出力する。

【０１５８】そして、マルチプレクサ１５５では、ＭＰ
ＥＧ２エンコーダ１５４から入力されたビデオデータと
ＭＰＥＧ１エンコーダ１５７から入力されたオーディオ
データとを多重化処理してデジタルデータストリームを
生成する。

【０１５９】次に、マルチプレクサ１５５では、生成し
たデジタルデータストリームをインターフェイスバッフ
ァ２、ホストバス４、ＡＴＡアダプタ５を介してＨＤＤ
６内のハードディスクに記録する。したがって、この情
報記録装置では、ハードディスクの論理セクタ単位でＭ
ＰＥＧ方式のデジタルデータストリームが記録されるこ
ととなる。

【０１６０】情報記録装置は、ＨＤＤ６内のハードディ
スクに記録されたデジタルデータストリームを再生する
ときには、先ず、ＲＩＳＣ ＣＰＵ３により起動される
データ転送ソフトウェアによりハードディスクの論理セ
クタ単位でＨＤＤ６に格納されたデジタルデータストリ
ームを読み出す。このとき、ＲＩＳＣ ＣＰＵ３では、
ソフトウェア制御により、例えば種々の変速再生モード
でＨＤＤ６に格納されているデジタルデータストリーム
を読出してもよい。

【０１６１】次に、この情報記録装置では、ＨＤＤ６か
ら読み出したデジタルデータストリームを、ＡＴＡアダ
プタ５，ホストバス４，インターフェイスバッファ２を
介してマルチプレクサ１５５に入力する。そして、この
マルチプレクサ１５５では、入力されたデジタルデータ
ストリームに分割処理を施してビデオデータとオーディ
オデータとする。

【０１６２】そして、この情報記録装置では、ハードデ
ィスクに記録されたデジタルデータストリームをデジタ
ルデータとして再生するときには、ビデオデータをマル
チプレクサ１５５からスイッチ１７１を介してマルチプ
レクサ１６９に出力するとともに、オーディオデータを
ディレイ回路１７０でディレイが調整されてマルチプレ
クサ１６９に出力する。

【０１６３】次に、このマルチプレクサ１６９では、入
力されたオーディオデータとビデオデータとを多重化し
てデジタルＩ／Ｆ回路１６８に出力する。そして、この
オーディオデータとビデオデータとは、ＳＴＢ１６７に
入力され、このＳＴＢ１６７内のＭＰＥＧデコーダで音
声信号、映像信号とされ、例えばＲＩＳＣ ＣＰＵ３の
ソフトウェア制御により変速再生、シームレス再生、ノ
ンリニアエディト再生がなされる。

【０１６４】一方、この情報記録装置でハードディスク
に記録されたデジタルデータストリームをアナログ信号
として再生するときには、マルチプレクサ１５５からビ
デオデータをスイッチ１５９の端子１を介してＭＰＥＧ
２デコーダ１６０に出力する。

【０１６５】次に、ＭＰＥＧ２デコーダ１６０では、マ
ルチプレクサ１５５からのビデオデータにデコード処理
を施してスイッチ１６２の端子１を介してＮＴＳＣエン
コーダ１６３に出力する。

【０１６６】次に、ＮＴＳＣエンコーダ１６３では、Ｍ
ＰＥＧ２デコーダ１６０からのデジタルデータをＮＴＳ
Ｃ方式のビデオデータに変換する。そして、このＮＴＳ
Ｃエンコーダ１６３は、ＮＴＳＣ方式のビデオデータを
Ｄ／Ａ変換回路１６４に出力する。

【０１６７】次に、Ｄ／Ａ変換回路１６４では、ＮＴＳ
Ｃエンコーダ１６３からのビデオデータにＤ／Ａ変換処
理を施してＮＴＳＣ方式のビデオ信号としてビデオ出力
端子に出力する。

【０１６８】また、マルチプレクサ１５５は、オーディ
オデータをＭＰＥＧ１デコーダ１６１に出力する。この
ＭＰＥＧ１デコーダ１６１では、マルチプレクサ１５５
からのオーディオデータにデコード処理を施してＤ／Ａ
変換回路１６５に出力する。

【０１６９】次に、Ｄ／Ａ変換回路１６５では、ＭＰＥ
Ｇ１デコーダ１６１からのオーディオ信号にＤ／Ａ変換
処理を施してオーディオ端子に出力する。

【０１７０】したがって、この情報記録装置は、上述の
ように、ＭＰＥＧ方式で圧縮されたデジタルデータを記
録するときにはＭＰＥＧ２デコーダ１６０でデコードし
て、ＭＰＥＧ２エンコーダ１５４で所定の圧縮率でハー
ドディスクの論理セクタの整数倍となるようにエンコー
ドして記録し、ＮＴＳＣ方式の信号が入力されたときに
はＭＰＥＧ２エンコーダ１５４でエンコードして記録す
るので、記録されたデジタルデータの再生を行うときに
例えばデータ転送ソフトウェアを用いてハードディスク
のアドレス情報を指定するだけで記録されたデジタルデ
ータの再生を行うことができ、容易にハードディスクに
アクセスすることができる。したがって、このような情
報記録装置では、例えば読出し速度を可変として再生を
行うことが容易となり、様々な再生方式を採用すること
ができる。

【０１７１】なお、上述した情報記録装置においては、
ＭＰＥＧ２エンコーダ１５４で圧縮処理を行うときにハ
ードディスクの論理セクタの整数倍となるように圧縮を
行う一例について説明したが、ＭＰＥＧ２エンコーダ１
５４は複数の固定レートで圧縮処理を行ってもよい。す
なわち、このＭＰＥＧ２エンコーダ１５４は、圧縮して
ハードディスクに記録したデジタルデータストリームを
編集用として使用するときには８Ｍｂｐｓ，ＳＰ（Stan
dard Play）として使用するときには４Ｍｂｐｓ，ＬＰ
（Long Play）として使用するときには２Ｍｂｐｓとな
るように圧縮処理を行っても良い。このとき、情報記録
装置でハードディスクに記録されたデジタルデータスト
リームの再生を行うときには、例えばＲＩＳＣ ＣＰＵ
３内にデータ転送ソフトウェアの制御により、読み込む
容量を変化させて再生を行うことにより、上述と同様に
再生を行うことができる。

【０１７２】

【発明の効果】本発明により、ホスト側から論理セクタ
単位のリードコマンドを送るだけで所用のＡＶデジタル
データストリームを得ることができるようになるため、
ＡＶデジタルデータストリーム再生におけるキュー／レ
ビュー、スロー、スチル、ファーストサーチ、ファース
トアクセス、ノンリニアエディティング等の変速再生
を、ホスト側のアプリケーションソフトウェアの構築の
みにより容易に実現することができる。

【図面の簡単な説明】

【図１】本発明を適用した情報記録装置の構成の一例を
示すブロック図である。

【図２】本発明を適用した情報記録装置のＨＤＤの構成
の一例を示すブロック図である。

【図３】本発明を適用した情報記録装置の実際の具体例
の構成の一例を示すブロック図である。

【図４】本発明を適用した情報記録装置のＡＴＡアダプ
タの構成の一例を示すブロック図である。

【図５】本発明を適用した情報記録装置におけるデータ
の流れの一例を説明する図である。

【図６】本発明を適用した情報記録装置の２バンクＲＡ
Ｍにおけるデータ転送のタイミングを示す図である。

【図７】ＳＤ仕様のデータストリームを記録する上記Ｈ
ＤＤのフォーマットを示す図である。

【図８】高圧縮ＳＤ仕様のデータストリームを記録する
上記ＨＤＤのフォーマットを示す図である。

【図９】ＨＤ仕様のデータストリームを記録する上記Ｈ
ＤＤのフォーマットを示す図である。

【図１０】本発明を適用した情報記録方法において再生
を行う際の一連の工程を示すフローチャートである。

【図１１】本発明を適用した情報記録方法において録画
を行う際の一連の工程を示すフローチャートである。

【図１２】ＧＯＰ単位のＭＰＥＧ信号を示す図である。

【図１３】本発明を適用した情報記録装置の他の一例を
示すブロック図である。

【符号の説明】

１ ＤＶビデオカメラ、２ インターフェイスバッフ
ァ、３ ＣＰＵ、６ ＨＤＤ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤井 信子 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内

Claims (10)

【特許請求の範囲】
1. 【請求項１】 論理セクタをアクセス単位とする記録媒
   体にデータを記録する情報記録装置であって、 フレーム単位の整数倍で固定長となるデータを、該固定
   長を記録単位とし、該記録単位をすべて記録できる最小
   数の上記論理セクタに上記記録単位を割り当てる制御手
   段を有することを特徴とする情報記録装置。
2. 【請求項２】 上記データは、音声及び／又は画像デー
   タであることを特徴とする請求項１記載の情報記録装
   置。
3. 【請求項３】 記録データ単位に対する論理セクタの先
   頭からデータを書き込むことを特徴とする請求項１記載
   の情報記録装置。
4. 【請求項４】 上記データは音声及び／又は画像データ
   であって、論理セクタの容量を５１２Ｂｙｔｅとすると
   き、上記記録単位に対して割り当てられる上記論理セク
   タ数は、データの１フレームが１１９．２ｋＢｙｔｅで
   ある第１の規格に対しては２３３論理セクタであること
   を特徴とする請求項１記載の情報記録装置。
5. 【請求項５】 上記データはデジタル音声及び／又は画
   像データであり、論理セクタの容量を５１２Ｂｙｔｅと
   するとき、上記記録データ単位に対して割り当てられる
   上記論理セクタ数は、データストリームの１フレームが
   ５９．６ｋＢｙｔｅの第２の規格に対しては１１７論理
   セクタ、データストリームの１フレームが２３８．４ｋ
   Ｂｙｔｅの第３の規格に対しては４６６論理セクタであ
   ることを特徴とする請求項１記載の情報記録装置。
6. 【請求項６】 記録データ単位以上の容量のバッファメ
   モリをホストバスとのインターフェイス回路に有し、ス
   タッフィング部分のデータを除いて時間管理された音声
   及び／又は画像データを得ることを特徴とする請求項１
   記載の情報記録装置。
7. 【請求項７】 上記データはＭＰＥＧ規格に準拠してお
   り、ＧＯＰ単位で固定長化して論理セクタに割り当てら
   れることを特徴とする請求項１記載の情報記録装置。
8. 【請求項８】 論理セクタをアクセス単位とする記録媒
   体にデータを記録する情報記録方法であって、 フレーム単位の整数倍で固定長となるデータを、該固定
   長を記録単位とし、該記録単位をすべて記録できる最小
   数の上記論理セクタに上記記録単位を割り当てる制御工
   程を有することを特徴とする情報記録方法。
9. 【請求項９】 上記データは、音声及び／又は画像デー
   タであることを特徴とする請求項８記載の情報記録方
   法。
10. 【請求項１０】 論理セクタがアクセス単位とされる記
    録媒体であって、 フレーム単位の整数倍で固定長となるデータを、該固定
    長を記録単位とし、該記録データ単位をすべて記録でき
    る最小数の上記論理セクタに上記記録データを割り当て
    て記録されることを特徴とする記録媒体。