JPH11149703A - 回転速度制御装置、再生装置及び回転速度制御方法 - Google Patents
回転速度制御装置、再生装置及び回転速度制御方法Info
- Publication number
- JPH11149703A JPH11149703A JP9318492A JP31849297A JPH11149703A JP H11149703 A JPH11149703 A JP H11149703A JP 9318492 A JP9318492 A JP 9318492A JP 31849297 A JP31849297 A JP 31849297A JP H11149703 A JPH11149703 A JP H11149703A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- clv
- signal
- run
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims description 65
- 238000012545 processing Methods 0.000 claims description 69
- 230000008569 process Effects 0.000 claims description 58
- 238000005259 measurement Methods 0.000 claims description 32
- 230000010355 oscillation Effects 0.000 claims description 24
- 238000004364 calculation method Methods 0.000 claims description 12
- 230000001360 synchronised effect Effects 0.000 claims description 7
- 230000004044 response Effects 0.000 abstract description 4
- 238000001514 detection method Methods 0.000 description 47
- 230000003287 optical effect Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 13
- 238000012549 training Methods 0.000 description 12
- 239000013078 crystal Substances 0.000 description 9
- 230000006870 function Effects 0.000 description 8
- 238000012937 correction Methods 0.000 description 7
- 230000010354 integration Effects 0.000 description 6
- 230000007704 transition Effects 0.000 description 6
- 230000007246 mechanism Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 238000003708 edge detection Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000005236 sound signal Effects 0.000 description 2
- XUKUURHRXDUEBC-KAYWLYCHSA-N Atorvastatin Chemical compound C=1C=CC=CC=1C1=C(C=2C=CC(F)=CC=2)N(CC[C@@H](O)C[C@@H](O)CC(O)=O)C(C(C)C)=C1C(=O)NC1=CC=CC=C1 XUKUURHRXDUEBC-KAYWLYCHSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
- G11B19/20—Driving; Starting; Stopping; Control thereof
- G11B19/28—Speed controlling, regulating, or indicating
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
- G11B19/20—Driving; Starting; Stopping; Control thereof
- G11B19/24—Arrangements for providing constant relative speed between record carrier and head
- G11B19/247—Arrangements for providing constant relative speed between record carrier and head using electrical means
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
- G11B20/1024—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation wherein a phase-locked loop [PLL] is used
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10305—Improvement or modification of read or write signals signal quality assessment
- G11B20/10398—Improvement or modification of read or write signals signal quality assessment jitter, timing deviations or phase and frequency errors
- G11B20/10425—Improvement or modification of read or write signals signal quality assessment jitter, timing deviations or phase and frequency errors by counting out-of-lock events of a PLL
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
- G11B2020/1062—Data buffering arrangements, e.g. recording or playback buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
- G11B20/1217—Formatting, e.g. arrangement of data block or words on the record carriers on discs
- G11B2020/1218—Formatting, e.g. arrangement of data block or words on the record carriers on discs wherein the formatting concerns a specific area of the disc
- G11B2020/1242—Formatting, e.g. arrangement of data block or words on the record carriers on discs wherein the formatting concerns a specific area of the disc the area forming one or more zones, wherein each zone is shaped like an annulus or a circular sector
- G11B2020/1245—CLV zone, in which a constant linear velocity is used
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
- G11B2020/1461—8 to 14 modulation, e.g. the EFM code used on CDs or mini-discs
Abstract
(57)【要約】
【課題】 ＣＬＶサーボ制御系の回路構成の簡略化及び
安定した再生動作。 【解決手段】 ＰＬＬ回路がロックするまで、ＥＦＭ信
号のエッジ数カウントに基づいて検出したＣＬＶ速度カ
ウンタ３３のＣＬＶ速度情報と比較周波数との誤差に応
じてスピンドルモータ２の回転速度を制御する。この
際、ＣＬＶターゲット可変設定回路３５Ａによって、Ｅ
ＦＭ信号周波数に基づいて設定された最大値〜最小値の
範囲で上記比較周波数（減算器３４への出力）を可変す
るようにして、中心周波数固定で動作しているとされる
ＰＬＬ回路にロックするようにスピンドルモータ２の回
転速度を制御する。
安定した再生動作。 【解決手段】 ＰＬＬ回路がロックするまで、ＥＦＭ信
号のエッジ数カウントに基づいて検出したＣＬＶ速度カ
ウンタ３３のＣＬＶ速度情報と比較周波数との誤差に応
じてスピンドルモータ２の回転速度を制御する。この
際、ＣＬＶターゲット可変設定回路３５Ａによって、Ｅ
ＦＭ信号周波数に基づいて設定された最大値〜最小値の
範囲で上記比較周波数（減算器３４への出力）を可変す
るようにして、中心周波数固定で動作しているとされる
ＰＬＬ回路にロックするようにスピンドルモータ２の回
転速度を制御する。
Description
【０００１】
【発明の属する技術分野】本発明は、ディスク状記録媒
体を一定線速度で回転駆動することによりデータ再生を
行う再生装置と、このような再生装置に適用される回転
速度制御装置及び回転速度制御方法に関するものであ
る。
体を一定線速度で回転駆動することによりデータ再生を
行う再生装置と、このような再生装置に適用される回転
速度制御装置及び回転速度制御方法に関するものであ
る。
【０００２】
【従来の技術】ＣＤ（コンパクトディスク）等のディス
クを記録媒体としたシステムが普及している。このよう
なシステムでは、ランレングスリミテッド符号の一種で
あるＥＦＭ変調（８−１４変調）を施した記録データを
ディスクに記録するようにしている。また、ディスクの
回転動作についてはＣＬＶ（線速度一定）方式が採用さ
れている。
クを記録媒体としたシステムが普及している。このよう
なシステムでは、ランレングスリミテッド符号の一種で
あるＥＦＭ変調（８−１４変調）を施した記録データを
ディスクに記録するようにしている。また、ディスクの
回転動作についてはＣＬＶ（線速度一定）方式が採用さ
れている。
【０００３】ＣＬＶ回転サーボのためには、例えば従来
においては、ディスクから読み出したＥＦＭ信号をフェ
ーズロックドループ回路（以降ＰＬＬ(Phase Locked Lo
op)回路という）に注入してクロックを再生し、そのク
ロックをクリスタルにより得られる基準クロックと比較
して回転誤差情報を得る。そしてその回転誤差情報をデ
ィスクを回転させるスピンドルモータに対してフィード
バックすることで、線速度一定の回転状態が得られるよ
うにしている。このようなＣＬＶサーボ回路が機能する
ためには、まずＰＬＬ回路がロックし、クロックが正確
に抽出された状態でなければならない。このため、スピ
ンドルモータの立ち上げの際にはまず抽出されるＥＦＭ
信号をＰＬＬ回路のキャプチャーレンジに引き込むため
のラフサーボ制御を行う構成が必要となる。つまり、デ
ィスク再生装置では、例えばスピンドル回転起動時に
は、まずラフサーボ回路により或る程度の回転サーボ制
御を行ない、その後ＰＬＬ回路がロックした時点で、Ｃ
ＬＶサーボ動作をラフサーボ回路から通常のＣＬＶサー
ボ回路に切り換えるようにしている。
においては、ディスクから読み出したＥＦＭ信号をフェ
ーズロックドループ回路（以降ＰＬＬ(Phase Locked Lo
op)回路という）に注入してクロックを再生し、そのク
ロックをクリスタルにより得られる基準クロックと比較
して回転誤差情報を得る。そしてその回転誤差情報をデ
ィスクを回転させるスピンドルモータに対してフィード
バックすることで、線速度一定の回転状態が得られるよ
うにしている。このようなＣＬＶサーボ回路が機能する
ためには、まずＰＬＬ回路がロックし、クロックが正確
に抽出された状態でなければならない。このため、スピ
ンドルモータの立ち上げの際にはまず抽出されるＥＦＭ
信号をＰＬＬ回路のキャプチャーレンジに引き込むため
のラフサーボ制御を行う構成が必要となる。つまり、デ
ィスク再生装置では、例えばスピンドル回転起動時に
は、まずラフサーボ回路により或る程度の回転サーボ制
御を行ない、その後ＰＬＬ回路がロックした時点で、Ｃ
ＬＶサーボ動作をラフサーボ回路から通常のＣＬＶサー
ボ回路に切り換えるようにしている。
【０００４】図１３にディスク再生装置におけるＣＬＶ
サーボ系の構成を示す。この図に示すようにＣＬＶサー
ボ系は、ラフサーボ回路１００及びＣＬＶ速度検出回路
１１０を備えて構成されている。ラフサーボ回路１００
においては、先ず、ディスクから再生されたＥＦＭ信号
がピット長計測回路１０１に入力される。ＥＦＭ信号
は、その符号列の最大反転間隔が１１Ｔ、最小反転間隔
が３Ｔとなるように規定されたランレングスリミテッド
符号であるが、上記ピット長計測回路１０１は、入力さ
れたＥＦＭ信号のエッジ間のピット長をクリスタル（Ｘ
ＴＡＬ）による基準測定クロックに基づいて計測し、そ
の計測値の情報を最大値ホールド回路１０２に供給す
る。最大値ホールド回路１０２では、ピット長計測回路
１０１から入力されたピット長の測定情報のうちから最
大値をホールドして後段の最小値ホールド回路１０３に
出力する。最小値ホールド回路１０３では、最大値ホー
ルド回路１０２から出力される最大値のうちから最小値
をホールドして出力するようにされる。ここで、最小値
ホールド回路１０３におけるホールド値は、最大値ホー
ルド回路１０２にて得られた最大ピット長のうちから、
最小ピット長を取ることになる。即ち、例えばディスク
上の傷などによる読み出しエラー等によって、ＥＦＭ信
号に１１Ｔ以上の反転間隔が生じたとしてもそれらがキ
ャンセルされ、ほぼ１１Ｔに近い最大ピット長の情報が
得られることになる。
サーボ系の構成を示す。この図に示すようにＣＬＶサー
ボ系は、ラフサーボ回路１００及びＣＬＶ速度検出回路
１１０を備えて構成されている。ラフサーボ回路１００
においては、先ず、ディスクから再生されたＥＦＭ信号
がピット長計測回路１０１に入力される。ＥＦＭ信号
は、その符号列の最大反転間隔が１１Ｔ、最小反転間隔
が３Ｔとなるように規定されたランレングスリミテッド
符号であるが、上記ピット長計測回路１０１は、入力さ
れたＥＦＭ信号のエッジ間のピット長をクリスタル（Ｘ
ＴＡＬ）による基準測定クロックに基づいて計測し、そ
の計測値の情報を最大値ホールド回路１０２に供給す
る。最大値ホールド回路１０２では、ピット長計測回路
１０１から入力されたピット長の測定情報のうちから最
大値をホールドして後段の最小値ホールド回路１０３に
出力する。最小値ホールド回路１０３では、最大値ホー
ルド回路１０２から出力される最大値のうちから最小値
をホールドして出力するようにされる。ここで、最小値
ホールド回路１０３におけるホールド値は、最大値ホー
ルド回路１０２にて得られた最大ピット長のうちから、
最小ピット長を取ることになる。即ち、例えばディスク
上の傷などによる読み出しエラー等によって、ＥＦＭ信
号に１１Ｔ以上の反転間隔が生じたとしてもそれらがキ
ャンセルされ、ほぼ１１Ｔに近い最大ピット長の情報が
得られることになる。
【０００５】このようにして最小値ホールド回路１０３
では、ある範囲内において最大反転間隔である１１Ｔに
近いピット長の情報が得られることになるが、１１Ｔ検
出回路１０４では、最小値ホールド回路１０３にてホー
ルドされているピット長（反転間隔値）と基準となる１
１Ｔのピット長とを比較することにより、３値による誤
差信号を出力する。つまり、最小値ホールド回路１０３
におけるホールド値と基準となる１１Ｔのピット長につ
いて、両者が等しい場合と、基準となる１１Ｔのピット
長の方が大きい場合と、基準となる１１Ｔのピット長の
方が小さい場合とでそれぞれ異なる３値の比較信号を出
力するようにされる。このようにして得られる誤差信号
を引き込みサーボ信号ＣＬＶ−１として、ここでは図示
しないスピンドルモータに供給することで、ＣＬＶのた
めのラフサーボ制御が行われることになる。
では、ある範囲内において最大反転間隔である１１Ｔに
近いピット長の情報が得られることになるが、１１Ｔ検
出回路１０４では、最小値ホールド回路１０３にてホー
ルドされているピット長（反転間隔値）と基準となる１
１Ｔのピット長とを比較することにより、３値による誤
差信号を出力する。つまり、最小値ホールド回路１０３
におけるホールド値と基準となる１１Ｔのピット長につ
いて、両者が等しい場合と、基準となる１１Ｔのピット
長の方が大きい場合と、基準となる１１Ｔのピット長の
方が小さい場合とでそれぞれ異なる３値の比較信号を出
力するようにされる。このようにして得られる誤差信号
を引き込みサーボ信号ＣＬＶ−１として、ここでは図示
しないスピンドルモータに供給することで、ＣＬＶのた
めのラフサーボ制御が行われることになる。
【０００６】ＣＬＶ速度検出回路１１０においては、先
ず、シンクパターン検出回路１１１が備えられており、
図のようにＥＦＭ信号と、クロック抽出のためのＰＬＬ
回路（ここでは図示せず）から出力されるクロックに相
当する信号ＰＬＣＫ（例えば4.3218ＭＨｚ）が入力され
る。ここで、ＥＦＭ信号の１フレーム（５８８ビット）
の先頭には２４ビットによるシンクパターンがエンコー
ドされており、このシンクパターンは、先頭から１１
Ｔ，１１Ｔ，２Ｔの固定パターンにより形成されてい
る。そして、上記シンクパターン検出回路１１１では、
信号ＰＬＣＫを基準クロックとして、入力されたＥＦＭ
信号をピット単位でカウントする（即ち５８８ビットご
とにカウントを行っていく）ことにより、上記シンクパ
ターンを検出する。
ず、シンクパターン検出回路１１１が備えられており、
図のようにＥＦＭ信号と、クロック抽出のためのＰＬＬ
回路（ここでは図示せず）から出力されるクロックに相
当する信号ＰＬＣＫ（例えば4.3218ＭＨｚ）が入力され
る。ここで、ＥＦＭ信号の１フレーム（５８８ビット）
の先頭には２４ビットによるシンクパターンがエンコー
ドされており、このシンクパターンは、先頭から１１
Ｔ，１１Ｔ，２Ｔの固定パターンにより形成されてい
る。そして、上記シンクパターン検出回路１１１では、
信号ＰＬＣＫを基準クロックとして、入力されたＥＦＭ
信号をピット単位でカウントする（即ち５８８ビットご
とにカウントを行っていく）ことにより、上記シンクパ
ターンを検出する。
【０００７】シンクパターン検出回路１１１の検出出力
は、内挿保護回路１１２に供給され、例えば、再生信号
のドロップアウトやジッター等の影響により本来の位置
にシンクパターンが検出されなかったり、本来シンクパ
ターンが存在しない位置にシンクパターンが検出された
場合には、シンクパターンの内挿及びウインドウ保護等
の処理を実行する。内挿保護回路１１２から出力された
シンクパターンの情報は、フレームシンク生成回路１１
３及び速度カウンタ１１４に対して分岐して供給され
る。フレームシンク生成回路１１３では、入力されたフ
レームシンクの検出信号に基づいてフレームシンク信号
が生成され、このフレームシンク信号は所要の信号処理
等に利用されることになる。また、速度カウンタ１１４
では、信号ＰＬＣＫに同期したタイミングのフレームシ
ンクをクリスタル系による所定周波数でカウントするこ
とにより、速度誤差情報を得るようにされ、この速度誤
差情報が速度検出信号ＣＬＶ−２として出力される。こ
の速度検出信号ＣＬＶ−２をここでは図示しないスピン
ドルモータのドライバに供給することで、シンクパター
ンが検出されている状態（即ちＰＬＬ回路がロックして
いる状態）でのＣＬＶ制御を実行することができる。な
お、ここでは図示しないが、ＣＬＶ制御には、例えば速
度検出信号ＣＬＶ−２と共に、ＰＬＬ回路にて生成され
るクロックをクリスタル系の所定周波数信号と位相比較
して得た位相誤差信号も用いるようにされる。
は、内挿保護回路１１２に供給され、例えば、再生信号
のドロップアウトやジッター等の影響により本来の位置
にシンクパターンが検出されなかったり、本来シンクパ
ターンが存在しない位置にシンクパターンが検出された
場合には、シンクパターンの内挿及びウインドウ保護等
の処理を実行する。内挿保護回路１１２から出力された
シンクパターンの情報は、フレームシンク生成回路１１
３及び速度カウンタ１１４に対して分岐して供給され
る。フレームシンク生成回路１１３では、入力されたフ
レームシンクの検出信号に基づいてフレームシンク信号
が生成され、このフレームシンク信号は所要の信号処理
等に利用されることになる。また、速度カウンタ１１４
では、信号ＰＬＣＫに同期したタイミングのフレームシ
ンクをクリスタル系による所定周波数でカウントするこ
とにより、速度誤差情報を得るようにされ、この速度誤
差情報が速度検出信号ＣＬＶ−２として出力される。こ
の速度検出信号ＣＬＶ−２をここでは図示しないスピン
ドルモータのドライバに供給することで、シンクパター
ンが検出されている状態（即ちＰＬＬ回路がロックして
いる状態）でのＣＬＶ制御を実行することができる。な
お、ここでは図示しないが、ＣＬＶ制御には、例えば速
度検出信号ＣＬＶ−２と共に、ＰＬＬ回路にて生成され
るクロックをクリスタル系の所定周波数信号と位相比較
して得た位相誤差信号も用いるようにされる。
【０００８】このような構成のＣＬＶサーボ系において
は、例えばスピンドルモータの回転起動時には、ラフサ
ーボ回路１００の系を利用してラフサーボ制御を行うこ
とにより、前述のように、ＰＬＬ回路がキャプチャーレ
ンジに引き込まれるまでスピンドルモータの回転速度を
制御する。そして、ＰＬＬ回路がロックしたとされる状
態では、ラフサーボ回路系からＣＬＶ速度検出回路１１
０の系に切り換えるようにすることで、ディスク回転速
度を線速度一定に制御するようにされる。
は、例えばスピンドルモータの回転起動時には、ラフサ
ーボ回路１００の系を利用してラフサーボ制御を行うこ
とにより、前述のように、ＰＬＬ回路がキャプチャーレ
ンジに引き込まれるまでスピンドルモータの回転速度を
制御する。そして、ＰＬＬ回路がロックしたとされる状
態では、ラフサーボ回路系からＣＬＶ速度検出回路１１
０の系に切り換えるようにすることで、ディスク回転速
度を線速度一定に制御するようにされる。
【０００９】
【発明が解決しようとする課題】ところで、図１３に示
したようなＣＬＶサーボ系の構成では、例えば前述した
スピンドルモータ起動時や、外部から加えられた振動な
どによってＣＬＶサーボがはずれたり長期間にわたって
信号が欠落したような場合においては、ラフサーボ回路
１００の系に切り替えて、再度ラフサーボ制御に移行す
ることになるのであるが、前述のようにラフサーボ回路
１００では引き込みサーボ信号ＣＬＶ−１として３値し
か取り得ないために、例えば１Ｈｚ以下の狭い帯域でし
かサーボ制御を行うことができない。このため、再度Ｐ
ＬＬ回路がロックする状態にまで復帰させるのには比較
的時間がかかってしまっていた。近年はＣＤプレーヤな
どにおいても携帯用の製品が広く普及してきているので
あるが、例えば、このような携帯用のＣＤプレーヤ等の
再生動作中において、ディスク回転方向に沿った揺れに
よる外乱が生じた場合、この外乱によって光学ピックア
ップに対するディスク回転速度の相対的変化が顕著なも
のとなるため、このような状態では、特に再生動作の復
帰は困難を極めていた。また、図１３に示したようなＣ
ＬＶサーボ系の構成では、当然のこととして、通常のサ
ーボ制御のためのＣＬＶ速度検出回路１１０を備えた系
と、ラフサーボ制御のためのラフサーボ回路１００の系
との２系統のＣＬＶサーボ回路系を必要とするため、そ
れだけ回路規模が大きくなってしまっていた。
したようなＣＬＶサーボ系の構成では、例えば前述した
スピンドルモータ起動時や、外部から加えられた振動な
どによってＣＬＶサーボがはずれたり長期間にわたって
信号が欠落したような場合においては、ラフサーボ回路
１００の系に切り替えて、再度ラフサーボ制御に移行す
ることになるのであるが、前述のようにラフサーボ回路
１００では引き込みサーボ信号ＣＬＶ−１として３値し
か取り得ないために、例えば１Ｈｚ以下の狭い帯域でし
かサーボ制御を行うことができない。このため、再度Ｐ
ＬＬ回路がロックする状態にまで復帰させるのには比較
的時間がかかってしまっていた。近年はＣＤプレーヤな
どにおいても携帯用の製品が広く普及してきているので
あるが、例えば、このような携帯用のＣＤプレーヤ等の
再生動作中において、ディスク回転方向に沿った揺れに
よる外乱が生じた場合、この外乱によって光学ピックア
ップに対するディスク回転速度の相対的変化が顕著なも
のとなるため、このような状態では、特に再生動作の復
帰は困難を極めていた。また、図１３に示したようなＣ
ＬＶサーボ系の構成では、当然のこととして、通常のサ
ーボ制御のためのＣＬＶ速度検出回路１１０を備えた系
と、ラフサーボ制御のためのラフサーボ回路１００の系
との２系統のＣＬＶサーボ回路系を必要とするため、そ
れだけ回路規模が大きくなってしまっていた。
【００１０】
【課題を解決するための手段】そこで、本発明は上記し
た課題を考慮して、より簡略な構成によっても、ＰＬＬ
回路にロックさせるまでの引き込み制御から通常のＣＬ
Ｖサーボ制御に移行する過程において安定した動作が得
られるようにすることを目的とする。
た課題を考慮して、より簡略な構成によっても、ＰＬＬ
回路にロックさせるまでの引き込み制御から通常のＣＬ
Ｖサーボ制御に移行する過程において安定した動作が得
られるようにすることを目的とする。
【００１１】このため、ディスク状記録媒体から再生さ
れたランレングスリミテッド符号を抽出する符号抽出手
段と、所定の周波数による基準信号を発生する基準信号
発生手段と、符号抽出手段から抽出したランレングスリ
ミテッド符号の周波数を基準信号発生手段により発生さ
れた基準信号に基づいて計測する周波数計測手段と、ラ
ンレングスリミテッド符号のフレーム単位の周期ごとに
発生する符号列の反転回数の平均値に基づいて設定した
ランレングスリミテッド符号の下限周波数と上限周波数
の値が保持される周波数保持手段と、符号抽出手段から
抽出したランレングスリミテッド符号に同期したクロッ
クを抽出するフェーズロックドループ回路がロックして
いるか否かを判別するロック判別手段と、このロック判
別手段によりフェーズロックドループ回路がロックして
いないと判別されている状態では、周波数計測手段によ
り計測されたランレングスリミテッド符号の周波数に対
する比較対照となる比較周波数を下限周波数と上限周波
数の範囲で可変する比較周波数可変手段と、ロック判別
手段によりフェーズロックドループ回路がロックしてい
ると判別されたときに比較周波数可変手段において最後
に得られた比較周波数を固定的に保持させる比較周波数
保持手段と、周波数計測手段により計測したランレング
スリミテッド符号の周波数と上記比較周波数可変手段か
ら出力された比較周波数との差分情報を演算する差分演
算手段と、この差分演算手段により得られた差分情報に
基づいて上記ディスク状記録媒体の回転速度制御を行う
ことのできる回転速度制御手段とを備えて回転速度制御
装置を構成することとした。
れたランレングスリミテッド符号を抽出する符号抽出手
段と、所定の周波数による基準信号を発生する基準信号
発生手段と、符号抽出手段から抽出したランレングスリ
ミテッド符号の周波数を基準信号発生手段により発生さ
れた基準信号に基づいて計測する周波数計測手段と、ラ
ンレングスリミテッド符号のフレーム単位の周期ごとに
発生する符号列の反転回数の平均値に基づいて設定した
ランレングスリミテッド符号の下限周波数と上限周波数
の値が保持される周波数保持手段と、符号抽出手段から
抽出したランレングスリミテッド符号に同期したクロッ
クを抽出するフェーズロックドループ回路がロックして
いるか否かを判別するロック判別手段と、このロック判
別手段によりフェーズロックドループ回路がロックして
いないと判別されている状態では、周波数計測手段によ
り計測されたランレングスリミテッド符号の周波数に対
する比較対照となる比較周波数を下限周波数と上限周波
数の範囲で可変する比較周波数可変手段と、ロック判別
手段によりフェーズロックドループ回路がロックしてい
ると判別されたときに比較周波数可変手段において最後
に得られた比較周波数を固定的に保持させる比較周波数
保持手段と、周波数計測手段により計測したランレング
スリミテッド符号の周波数と上記比較周波数可変手段か
ら出力された比較周波数との差分情報を演算する差分演
算手段と、この差分演算手段により得られた差分情報に
基づいて上記ディスク状記録媒体の回転速度制御を行う
ことのできる回転速度制御手段とを備えて回転速度制御
装置を構成することとした。
【００１２】また、ランレングスリミテッド符号が記録
されているディスク状記録媒体を線速度一定に回転駆動
することにより再生動作を行う再生装置として、ディス
ク状記録媒体から上記ランレングスリミテッド符号を再
生する再生手段と、所定の周波数による基準信号を発生
する基準信号発生手段と、再生手段により再生されたラ
ンレングスリミテッド符号の周波数を基準信号発生手段
により発生された基準信号に基づいて計測する周波数計
測手段と、ランレングスリミテッド符号のフレーム単位
の周期ごとに発生する符号列の反転回数の平均値に基づ
いて設定した、ランレングスリミテッド符号の下限周波
数と上限周波数が保持される周波数保持手段と、再生手
段により再生されたランレングスリミテッド符号に同期
したクロックを抽出するフェーズロックドループ回路が
ロックしているか否かを判別するロック判別手段と、こ
のロック判別手段により上記フェーズロックドループ回
路がロックしていないと判別されている状態では周波数
計測手段により計測されたランレングスリミテッド符号
の周波数に対する比較対照となる比較周波数を下限周波
数と上限周波数の範囲で可変する比較周波数可変手段
と、ロック判別手段によりフェーズロックドループ回路
がロックしていると判別されたときには比較周波数可変
手段において得られた比較周波数を固定的に保持させる
比較周波数保持手段と、周波数計測手段により計測した
ランレングスリミテッド符号の周波数と比較周波数可変
手段から出力された比較周波数との差分を算出する差分
演算手段と、この差分演算手段により得られた差分情報
に基づいて上記ディスク状記録媒体の回転速度制御を行
う回転速度制御手段と、ロック判別手段によりフェーズ
ロックドループ回路がロックしていると判別されたとき
には回転速度制御手段からの速度信号に対して、所定の
基準信号とフェーズロックドループ回路の発振周波数と
の位相誤差情報を加算する加算手段と、この加算手段の
出力信号に基づいて上記ディスク状記録媒体の回転駆動
を行う駆動手段とを備えることとした。
されているディスク状記録媒体を線速度一定に回転駆動
することにより再生動作を行う再生装置として、ディス
ク状記録媒体から上記ランレングスリミテッド符号を再
生する再生手段と、所定の周波数による基準信号を発生
する基準信号発生手段と、再生手段により再生されたラ
ンレングスリミテッド符号の周波数を基準信号発生手段
により発生された基準信号に基づいて計測する周波数計
測手段と、ランレングスリミテッド符号のフレーム単位
の周期ごとに発生する符号列の反転回数の平均値に基づ
いて設定した、ランレングスリミテッド符号の下限周波
数と上限周波数が保持される周波数保持手段と、再生手
段により再生されたランレングスリミテッド符号に同期
したクロックを抽出するフェーズロックドループ回路が
ロックしているか否かを判別するロック判別手段と、こ
のロック判別手段により上記フェーズロックドループ回
路がロックしていないと判別されている状態では周波数
計測手段により計測されたランレングスリミテッド符号
の周波数に対する比較対照となる比較周波数を下限周波
数と上限周波数の範囲で可変する比較周波数可変手段
と、ロック判別手段によりフェーズロックドループ回路
がロックしていると判別されたときには比較周波数可変
手段において得られた比較周波数を固定的に保持させる
比較周波数保持手段と、周波数計測手段により計測した
ランレングスリミテッド符号の周波数と比較周波数可変
手段から出力された比較周波数との差分を算出する差分
演算手段と、この差分演算手段により得られた差分情報
に基づいて上記ディスク状記録媒体の回転速度制御を行
う回転速度制御手段と、ロック判別手段によりフェーズ
ロックドループ回路がロックしていると判別されたとき
には回転速度制御手段からの速度信号に対して、所定の
基準信号とフェーズロックドループ回路の発振周波数と
の位相誤差情報を加算する加算手段と、この加算手段の
出力信号に基づいて上記ディスク状記録媒体の回転駆動
を行う駆動手段とを備えることとした。
【００１３】また、回転速度制御方法として、ディスク
状記録媒体が回転している状態において、フォーカスサ
ーボループ及びトラッキングサーボループをオンとする
ことにより、上記ディスク状記録媒体に記録されている
ランレングスリミテッド符号を読み出し可能とする符号
読み出し処理と、この符号読み出し処理により得られた
ランレングスリミテッド符号の周波数を所定の周波数に
よる基準信号に基づいて計測する周波数計測処理と、こ
の周波数計測処理により計測されたランレングスリミテ
ッド符号の周波数と比較周波数との差分情報を算出する
差分情報演算処理と、フォーカスサーボループ及びトラ
ッキングサーボループがオンとされた状態の後におい
て、符号読み出し処理により得られたランレングスリミ
テッド符号に基づいてクロックを抽出するフェーズロッ
クドループ回路がロックしているか否かを判別する判別
処理とを実行させることとした。そして、上記判別処理
によって、フェーズロックドループ回路がロックしてい
ないと判別された状態が所定時間以上継続された場合に
はフェーズロックドループ回路により発生される発振周
波数が所要の中心周波数にて固定されるように制御する
処理と、ランレングスリミテッド符号のフレーム単位の
周期ごとに発生する符号列の反転回数の平均値に基づい
て予め設定したランレングスリミテッド符号の下限周波
数と上限周波数の範囲で上記比較周波数を可変出力する
処理とを実行する引き込み対応処理を実行させることと
し、判別処理によって、引き込み対応処理の実行期間中
に、フェーズロックドループ回路がロックしたと判別さ
れたときには、引き込み対応処理を停止させ、フェーズ
ロックドループ回路がロックしたとされる時点において
最後に得られたとされる比較周波数を保持して出力する
比較周波数保持処理を実行させるようにした。そして、
このうえで、上記差分情報演算処理により算出された差
分情報に基づいてディスク状記録媒体を線速度一定とな
るように回転駆動する回転駆動制御を実行させることと
した。
状記録媒体が回転している状態において、フォーカスサ
ーボループ及びトラッキングサーボループをオンとする
ことにより、上記ディスク状記録媒体に記録されている
ランレングスリミテッド符号を読み出し可能とする符号
読み出し処理と、この符号読み出し処理により得られた
ランレングスリミテッド符号の周波数を所定の周波数に
よる基準信号に基づいて計測する周波数計測処理と、こ
の周波数計測処理により計測されたランレングスリミテ
ッド符号の周波数と比較周波数との差分情報を算出する
差分情報演算処理と、フォーカスサーボループ及びトラ
ッキングサーボループがオンとされた状態の後におい
て、符号読み出し処理により得られたランレングスリミ
テッド符号に基づいてクロックを抽出するフェーズロッ
クドループ回路がロックしているか否かを判別する判別
処理とを実行させることとした。そして、上記判別処理
によって、フェーズロックドループ回路がロックしてい
ないと判別された状態が所定時間以上継続された場合に
はフェーズロックドループ回路により発生される発振周
波数が所要の中心周波数にて固定されるように制御する
処理と、ランレングスリミテッド符号のフレーム単位の
周期ごとに発生する符号列の反転回数の平均値に基づい
て予め設定したランレングスリミテッド符号の下限周波
数と上限周波数の範囲で上記比較周波数を可変出力する
処理とを実行する引き込み対応処理を実行させることと
し、判別処理によって、引き込み対応処理の実行期間中
に、フェーズロックドループ回路がロックしたと判別さ
れたときには、引き込み対応処理を停止させ、フェーズ
ロックドループ回路がロックしたとされる時点において
最後に得られたとされる比較周波数を保持して出力する
比較周波数保持処理を実行させるようにした。そして、
このうえで、上記差分情報演算処理により算出された差
分情報に基づいてディスク状記録媒体を線速度一定とな
るように回転駆動する回転駆動制御を実行させることと
した。
【００１４】上記構成によれば、計測されたランレング
スリミテッド符号の周波数を比較周波数と比較して得ら
れる誤差情報に基づいてＣＬＶ速度制御信号を得るよう
にされるが、この際、クロック抽出のためのＰＬＬ回路
がロックしていないとされる状態では、上記比較周波数
を当該ランレングスリミテッド符号の符号列の反転周期
の平均に基づいて設定した下限周波数と上限周波数の範
囲内で可変させるようにすることで、ＰＬＬ回路がロッ
クする時点における所要のＣＬＶ速度（ディスク回転速
度）を得るようにされる。
スリミテッド符号の周波数を比較周波数と比較して得ら
れる誤差情報に基づいてＣＬＶ速度制御信号を得るよう
にされるが、この際、クロック抽出のためのＰＬＬ回路
がロックしていないとされる状態では、上記比較周波数
を当該ランレングスリミテッド符号の符号列の反転周期
の平均に基づいて設定した下限周波数と上限周波数の範
囲内で可変させるようにすることで、ＰＬＬ回路がロッ
クする時点における所要のＣＬＶ速度（ディスク回転速
度）を得るようにされる。
【００１５】
【発明の実施の形態】以下、図１〜図１２を参照して本
発明の実施の形態について説明を行う。なお、以降の説
明は次の順序で行うこととする。 １．再生装置の構成 ２．ＰＬＬ／ＣＬＶサーボ回路 （２−ａ．ＰＬＬ／ＣＬＶサーボ回路の構成） （２−ｂ．ＣＬＶターゲット設定回路の構成） （２−ｃ．ノーマルモード時の動作） （２−ｄ．ソフトウェアによるＣＬＶターゲット可変設
定動作） （２−ｅ．ワイドモード時の動作） （２−ｆ．可変速再生動作）
発明の実施の形態について説明を行う。なお、以降の説
明は次の順序で行うこととする。 １．再生装置の構成 ２．ＰＬＬ／ＣＬＶサーボ回路 （２−ａ．ＰＬＬ／ＣＬＶサーボ回路の構成） （２−ｂ．ＣＬＶターゲット設定回路の構成） （２−ｃ．ノーマルモード時の動作） （２−ｄ．ソフトウェアによるＣＬＶターゲット可変設
定動作） （２−ｅ．ワイドモード時の動作） （２−ｆ．可変速再生動作）
【００１６】１．再生装置の構成 図１は、本発明の実施の形態としてのＣＬＶサーボ制御
のための回転速度制御装置および回転駆動装置が備えら
れるとされる再生装置として、ＣＤプレーヤの要部の構
成例を示すブロック図である。なお、本実施の形態のＣ
Ｄプレーヤは、例えば携帯用とされて、これに対応して
ＣＤプレーヤ携帯時の振動や揺れなどによる外乱に関わ
らずできるだけ安定的に再生音声の出力を可能とするた
めの耐振モード（ワイドモード）と、通常再生動作を行
うノーマルモードとの切り換えが設定可能とされる構成
を有するものである。
のための回転速度制御装置および回転駆動装置が備えら
れるとされる再生装置として、ＣＤプレーヤの要部の構
成例を示すブロック図である。なお、本実施の形態のＣ
Ｄプレーヤは、例えば携帯用とされて、これに対応して
ＣＤプレーヤ携帯時の振動や揺れなどによる外乱に関わ
らずできるだけ安定的に再生音声の出力を可能とするた
めの耐振モード（ワイドモード）と、通常再生動作を行
うノーマルモードとの切り換えが設定可能とされる構成
を有するものである。
【００１７】図１において、ディスク１はスピンドルモ
ータ２により線速度一定（ＣＬＶ）により回転駆動され
た状態で光学ヘッド３により情報が読みとられる。光学
ヘッド３はディスク１に対してレーザ光を照射し、その
反射光から、例えばディスク１にピット形態で記録され
ている情報を読みとる。
ータ２により線速度一定（ＣＬＶ）により回転駆動され
た状態で光学ヘッド３により情報が読みとられる。光学
ヘッド３はディスク１に対してレーザ光を照射し、その
反射光から、例えばディスク１にピット形態で記録され
ている情報を読みとる。
【００１８】上記のようにしてディスク１からのデータ
読み出し動作を行うため、光学ヘッド３はレーザ出力を
行うレーザダイオード３ｃや、偏光ビームスプリッタ、
１／４波長板などから構成される光学系３ｄ、レーザ出
力端となる対物レンズ３ａ、及び反射光を検出するため
のディテクタ３ｂなどが備えられている。対物レンズ３
ａは２軸機構４によってディスク半径方向（トラッキン
グ方向）及びディスクに接離する方向に変移可能に保持
されており、また、光学ヘッド３全体はスレッド機構５
によりディスク半径方向に移動可能とされている。
読み出し動作を行うため、光学ヘッド３はレーザ出力を
行うレーザダイオード３ｃや、偏光ビームスプリッタ、
１／４波長板などから構成される光学系３ｄ、レーザ出
力端となる対物レンズ３ａ、及び反射光を検出するため
のディテクタ３ｂなどが備えられている。対物レンズ３
ａは２軸機構４によってディスク半径方向（トラッキン
グ方向）及びディスクに接離する方向に変移可能に保持
されており、また、光学ヘッド３全体はスレッド機構５
によりディスク半径方向に移動可能とされている。
【００１９】上記した光学ヘッド３の再生動作により、
ディスク１から検出された情報はＲＦアンプ６に供給さ
れる。この場合、ＲＦアンプ６においては、入力された
情報について増幅処理、及び所要の演算処理等を施すこ
とにより、再生ＲＦ信号、トラッキングエラー信号、フ
ォーカスエラー信号等を得る。光学系サーボ回路１２で
は、ＲＦアンプ６から供給されたトラッキングエラー信
号、フォーカスエラー信号、及びシステムコントローラ
１４からのトッラクジャンプ指令、アクセス指令などに
より基づいて各種サーボ駆動信号を発生させ、２軸機構
４及びスレッド機構５を制御してフォーカス及びトラッ
キング制御を行う
ディスク１から検出された情報はＲＦアンプ６に供給さ
れる。この場合、ＲＦアンプ６においては、入力された
情報について増幅処理、及び所要の演算処理等を施すこ
とにより、再生ＲＦ信号、トラッキングエラー信号、フ
ォーカスエラー信号等を得る。光学系サーボ回路１２で
は、ＲＦアンプ６から供給されたトラッキングエラー信
号、フォーカスエラー信号、及びシステムコントローラ
１４からのトッラクジャンプ指令、アクセス指令などに
より基づいて各種サーボ駆動信号を発生させ、２軸機構
４及びスレッド機構５を制御してフォーカス及びトラッ
キング制御を行う
【００２０】また、ＲＦアンプ６にて得られた再生ＲＦ
信号は、信号処理回路７内の２値化回路２０に供給され
ることで、２値化されたＥＦＭ信号（８−１４変調信
号）として出力され、レジスタ２１、ＰＬＬ／ＣＬＶサ
ーボ回路２５、及び同期検出回路２６に対して供給され
る。また、トラッキングエラー信号、フォーカスエラー
信号は光学系サーボ回路１２に供給される。
信号は、信号処理回路７内の２値化回路２０に供給され
ることで、２値化されたＥＦＭ信号（８−１４変調信
号）として出力され、レジスタ２１、ＰＬＬ／ＣＬＶサ
ーボ回路２５、及び同期検出回路２６に対して供給され
る。また、トラッキングエラー信号、フォーカスエラー
信号は光学系サーボ回路１２に供給される。
【００２１】上記２値化回路２０からレジスタ２１を介
してＥＦＭデコード回路２２に供給されたＥＦＭ信号
は、ここでＥＦＭ復調される。即ち、１４−８変換処理
が行われる。ＥＦＭデコード回路２２によりＥＦＭ復調
されたデータはＥＣＣ／デインターリーブ処理回路２３
に供給される。ＥＣＣ／デインターリーブ処理回路２３
では、ＲＡＭ２４に対して供給されたデータの書き込み
及び読み出し動作を所定タイミングで行いながらエラー
訂正処理及びデインターリーブ処理を実行していく。Ｅ
ＣＣ／デインターリーブ処理回路２３によりエラー訂正
処理及びデインターリーブ処理が施されたデータは、後
述するメモリコントローラ８に対して供給される。
してＥＦＭデコード回路２２に供給されたＥＦＭ信号
は、ここでＥＦＭ復調される。即ち、１４−８変換処理
が行われる。ＥＦＭデコード回路２２によりＥＦＭ復調
されたデータはＥＣＣ／デインターリーブ処理回路２３
に供給される。ＥＣＣ／デインターリーブ処理回路２３
では、ＲＡＭ２４に対して供給されたデータの書き込み
及び読み出し動作を所定タイミングで行いながらエラー
訂正処理及びデインターリーブ処理を実行していく。Ｅ
ＣＣ／デインターリーブ処理回路２３によりエラー訂正
処理及びデインターリーブ処理が施されたデータは、後
述するメモリコントローラ８に対して供給される。
【００２２】ＰＬＬ／ＣＬＶサーボ回路２５では、２値
化回路２０から供給されたＥＦＭ信号を入力してＰＬＬ
回路を動作させることにより、ＥＦＭ信号に同期した再
生クロックとしての信号ＰＬＣＫを出力する。この信号
ＰＬＣＫは、マスタークロックとして、信号処理回路７
内における処理基準クロックとなる。従って、信号処理
回路７の信号処理系の動作タイミングは、スピンドルモ
ータ２の回転速度に追従したものとなる。ここで、ディ
スク１がｎ倍速によりＣＬＶで駆動されている条件のも
とでＰＬＬ回路がロックした状態での信号ＰＬＣＫの周
波数は、例えばｎ×４．３２１８ＭＨｚとされる。
化回路２０から供給されたＥＦＭ信号を入力してＰＬＬ
回路を動作させることにより、ＥＦＭ信号に同期した再
生クロックとしての信号ＰＬＣＫを出力する。この信号
ＰＬＣＫは、マスタークロックとして、信号処理回路７
内における処理基準クロックとなる。従って、信号処理
回路７の信号処理系の動作タイミングは、スピンドルモ
ータ２の回転速度に追従したものとなる。ここで、ディ
スク１がｎ倍速によりＣＬＶで駆動されている条件のも
とでＰＬＬ回路がロックした状態での信号ＰＬＣＫの周
波数は、例えばｎ×４．３２１８ＭＨｚとされる。
【００２３】本実施の形態では、信号処理回路７がスピ
ンドルモータ２の回転速度に応じたクロックで動作する
ことで、例えばスピンドルモータ２が特定のＣＬＶ速度
で回転していない状態とされていても、ＰＬＬ回路がロ
ックしてシンクパターンが検出可能とされている限り読
み出しデータについての処理を実行することが可能であ
る。
ンドルモータ２の回転速度に応じたクロックで動作する
ことで、例えばスピンドルモータ２が特定のＣＬＶ速度
で回転していない状態とされていても、ＰＬＬ回路がロ
ックしてシンクパターンが検出可能とされている限り読
み出しデータについての処理を実行することが可能であ
る。
【００２４】また、ＰＬＬ／ＣＬＶサーボ回路２５で
は、上記ＰＬＬ回路の動作により得られる信号や入力さ
れたＥＦＭ信号等を利用してＣＬＶ制御のためのＣＬＶ
サーボ信号を生成してモータドライバ１３に供給する。
なお、ＰＬＬ／ＣＬＶサーボ回路２５の内部構成につい
ては後述する。モータドライバ１３は、ＰＬＬ／ＣＬＶ
サーボ回路２５から供給されたＣＬＶサーボ信号に基づ
いてモータ駆動信号を生成してスピンドルモータ２に供
給する。これにより、スピンドルモータ２は、ディスク
に対して一定線速度で回転するように駆動される。
は、上記ＰＬＬ回路の動作により得られる信号や入力さ
れたＥＦＭ信号等を利用してＣＬＶ制御のためのＣＬＶ
サーボ信号を生成してモータドライバ１３に供給する。
なお、ＰＬＬ／ＣＬＶサーボ回路２５の内部構成につい
ては後述する。モータドライバ１３は、ＰＬＬ／ＣＬＶ
サーボ回路２５から供給されたＣＬＶサーボ信号に基づ
いてモータ駆動信号を生成してスピンドルモータ２に供
給する。これにより、スピンドルモータ２は、ディスク
に対して一定線速度で回転するように駆動される。
【００２５】同期検出回路２６では、ＰＬＬ／ＣＬＶサ
ーボ回路２５から入力される信号ＰＬＣＫを基準クロッ
クとして、２値化回路２０から入力されるＥＦＭ信号か
らフレームシンクを検出するための動作を行う。ここ
で、図８にＥＦＭ信号の１フレームの構造を示すが、こ
の１フレームを形成する５８８ビットのうち、先頭の２
４ビットがシンクパターンとされている。このシンクパ
ターンは図のように１１Ｔ，１１Ｔ，２Ｔの反転間隔の
連続により形成される固定パターンとされる。また、同
期検出回路２６では、ドロップアウトやジッターの影響
でデータ中のフレームシンクパターンが欠落したり、同
じフレームシンクパターンが検出されたりした場合のた
めに、フレームシンクの内挿処理及びウィンドウ保護等
の処理も実行する。レジスタ２１は、同期検出回路２６
の出力に応じて動作することになる。また、この同期検
出回路２６において、例えばフレームシンクのビット数
‘２４’が信号ＰＬＣＫのタイミングで適正にカウント
値として得られる状態では、フレームシンクが適正に検
出されている状態であることを示す信号ＧＦＳが出力さ
れ、この場合にはシステムコントローラ１４に対して出
力される。
ーボ回路２５から入力される信号ＰＬＣＫを基準クロッ
クとして、２値化回路２０から入力されるＥＦＭ信号か
らフレームシンクを検出するための動作を行う。ここ
で、図８にＥＦＭ信号の１フレームの構造を示すが、こ
の１フレームを形成する５８８ビットのうち、先頭の２
４ビットがシンクパターンとされている。このシンクパ
ターンは図のように１１Ｔ，１１Ｔ，２Ｔの反転間隔の
連続により形成される固定パターンとされる。また、同
期検出回路２６では、ドロップアウトやジッターの影響
でデータ中のフレームシンクパターンが欠落したり、同
じフレームシンクパターンが検出されたりした場合のた
めに、フレームシンクの内挿処理及びウィンドウ保護等
の処理も実行する。レジスタ２１は、同期検出回路２６
の出力に応じて動作することになる。また、この同期検
出回路２６において、例えばフレームシンクのビット数
‘２４’が信号ＰＬＣＫのタイミングで適正にカウント
値として得られる状態では、フレームシンクが適正に検
出されている状態であることを示す信号ＧＦＳが出力さ
れ、この場合にはシステムコントローラ１４に対して出
力される。
【００２６】ここで、上記のようにして同期検出回路２
６フレームシンクが適正に検出される状態とは、ＰＬＬ
／ＣＬＶサーボ回路２５におけるＰＬＬ回路がロックし
ている状態に相当することから、システムコントローラ
１４では、信号ＧＦＳが出力されている期間において
は、ＰＬＬ回路がロックしている状態にあることを示す
ロック信号Ｓ・ＬＯＣＫを出力可能とされている。ロッ
ク信号Ｓ・ＬＯＣＫは、図１には示されていないが、後
述するようにしてＰＬＬ／ＣＬＶサーボ回路２５におけ
る動作切り換えに利用される。
６フレームシンクが適正に検出される状態とは、ＰＬＬ
／ＣＬＶサーボ回路２５におけるＰＬＬ回路がロックし
ている状態に相当することから、システムコントローラ
１４では、信号ＧＦＳが出力されている期間において
は、ＰＬＬ回路がロックしている状態にあることを示す
ロック信号Ｓ・ＬＯＣＫを出力可能とされている。ロッ
ク信号Ｓ・ＬＯＣＫは、図１には示されていないが、後
述するようにしてＰＬＬ／ＣＬＶサーボ回路２５におけ
る動作切り換えに利用される。
【００２７】前述のようにして信号処理回路７のＥＣＣ
／デインターリーブ処理回路２３から出力されたデータ
は、１６ビット量子化及び44.1KHz サンプリングに基づ
く、いわゆるデジタルオーディオデータとされるが、こ
のデジタルオーディオデータはメモリコントローラ８に
対して供給される。
／デインターリーブ処理回路２３から出力されたデータ
は、１６ビット量子化及び44.1KHz サンプリングに基づ
く、いわゆるデジタルオーディオデータとされるが、こ
のデジタルオーディオデータはメモリコントローラ８に
対して供給される。
【００２８】例えば、前述した耐振モードが設定されて
いる場合には、スピンドルモータ２がノーマルモード時
（１倍速）よりも高速な速度範囲にて回転制御されるこ
とで信号処理回路７における信号処理も、スピンドルモ
ータ２の回転測度に応じて、ノーマルモード時より高速
レートで行われるようにされる。そして、高速レートに
より信号処理回路７から出力されるデジタルオーディオ
データを、メモリコントローラ８の制御によりＲＡＭ
（バッファメモリ）９に対して書き込みを行ってデータ
の蓄積を行い、ＲＡＭ９に対する読み出しは、メモリコ
ントローラ８が通常レートに従って制御を行うようにさ
れる。これにより、Ｄ／Ａコンバータ１０によりアナロ
グ信号に変換され、オーディオ出力端子１１から出力さ
れるオーディオ信号としては、通常のピッチ及び速度に
よるものとなる。また、ノーマルモードが設定されてい
る場合には、スピンドルモータ２がノーマルモード時に
対応する速度範囲で回転制御され、この回転速度に応じ
たレートにより信号処理回路７における信号処理が実行
される。この場合、データの時間軸補正は、メモリコン
トローラ８のＲＡＭ９に対する書き込み及び読み出し制
御によって行われるようにされ、これにより、ノーマル
モード時においてオーディオ出力端子１１から出力され
るオーディオ信号のピッチ及び速度が通常のものとなる
ようにしている。なお、メモリコントローラ８の動作は
システムコントローラ１４により制御される。
いる場合には、スピンドルモータ２がノーマルモード時
（１倍速）よりも高速な速度範囲にて回転制御されるこ
とで信号処理回路７における信号処理も、スピンドルモ
ータ２の回転測度に応じて、ノーマルモード時より高速
レートで行われるようにされる。そして、高速レートに
より信号処理回路７から出力されるデジタルオーディオ
データを、メモリコントローラ８の制御によりＲＡＭ
（バッファメモリ）９に対して書き込みを行ってデータ
の蓄積を行い、ＲＡＭ９に対する読み出しは、メモリコ
ントローラ８が通常レートに従って制御を行うようにさ
れる。これにより、Ｄ／Ａコンバータ１０によりアナロ
グ信号に変換され、オーディオ出力端子１１から出力さ
れるオーディオ信号としては、通常のピッチ及び速度に
よるものとなる。また、ノーマルモードが設定されてい
る場合には、スピンドルモータ２がノーマルモード時に
対応する速度範囲で回転制御され、この回転速度に応じ
たレートにより信号処理回路７における信号処理が実行
される。この場合、データの時間軸補正は、メモリコン
トローラ８のＲＡＭ９に対する書き込み及び読み出し制
御によって行われるようにされ、これにより、ノーマル
モード時においてオーディオ出力端子１１から出力され
るオーディオ信号のピッチ及び速度が通常のものとなる
ようにしている。なお、メモリコントローラ８の動作は
システムコントローラ１４により制御される。
【００２９】システムコントローラ１４は、マイクロコ
ンピュータ等を備えて構成され、当該ＣＤプレーヤを構
成する各機能回路部が実行すべき所要の動作に応じて適
宜制御処理を実行する。また、操作部１５には、ユーザ
が、再生、一時停止、停止、サーチ等をはじめとする各
種所要の動作を実行させる操作を行うための各種キーが
設けられているものとされ、その操作情報はシステムコ
ントローラ１４に対して供給される。システムコントロ
ーラ１４では入力された操作情報に基づいて適宜所要の
制御動作を実行する。特に本実施の形態においては、操
作部１５において、前述したノーマルモードと耐振モー
ドとの切り換え設定を行うためのモード切り換えキーが
設けられているものとされる。
ンピュータ等を備えて構成され、当該ＣＤプレーヤを構
成する各機能回路部が実行すべき所要の動作に応じて適
宜制御処理を実行する。また、操作部１５には、ユーザ
が、再生、一時停止、停止、サーチ等をはじめとする各
種所要の動作を実行させる操作を行うための各種キーが
設けられているものとされ、その操作情報はシステムコ
ントローラ１４に対して供給される。システムコントロ
ーラ１４では入力された操作情報に基づいて適宜所要の
制御動作を実行する。特に本実施の形態においては、操
作部１５において、前述したノーマルモードと耐振モー
ドとの切り換え設定を行うためのモード切り換えキーが
設けられているものとされる。
【００３０】２．ＰＬＬ／ＣＬＶサーボ回路 （２−ａ．ＰＬＬ／ＣＬＶサーボ回路の構成）図２は、
図１に示した信号処理回路７内のＰＬＬ／ＣＬＶサーボ
回路２５の構成例を示すブロック図である。この図に示
すように、ＰＬＬ／ＣＬＶサーボ回路２５はＣＬＶサー
ボ回路系２５Ａ及びＰＬＬ回路系２５Ｂから成る。ＣＬ
Ｖサーボ回路系２５Ａにおいては、例えば分周器３０に
より所定の分周比に基づいて分周されたＥＦＭ信号と、
水晶発振器３１から出力される発振周波数（例えば16.9
34MHz)を分周器３２により分周した周波数信号ＦＳがＣ
ＬＶ速度カウンタ３３に対して入力されるようになって
いる。ここで、分周器３２から出力される周波数信号Ｆ
Ｓは、 ＦＳ＝ｎ×ＲＦＣＫ／６４ で表されるものとされる。ＲＦＣＫはリードフレームク
ロックであり、クリスタル系による７．３５ＫＨｚの周
波数信号とされる。また、変数ｎは、ディスク１が１倍
速によりＣＬＶで駆動されている速度を基準とした倍速
度を示すものとする。従って、ディスク１が１倍速によ
りＣＬＶで駆動されているとすれば、ｎ＝１となること
から、周波数信号ＦＳは ＦＳ＝１×７３５０／６４＝１１４．８４３７５Ｈｚ となり、ほぼ１１５Ｈｚとされることになる。これは時
間に換算して約９ｍｓ程度の比較的長い周期となる。
図１に示した信号処理回路７内のＰＬＬ／ＣＬＶサーボ
回路２５の構成例を示すブロック図である。この図に示
すように、ＰＬＬ／ＣＬＶサーボ回路２５はＣＬＶサー
ボ回路系２５Ａ及びＰＬＬ回路系２５Ｂから成る。ＣＬ
Ｖサーボ回路系２５Ａにおいては、例えば分周器３０に
より所定の分周比に基づいて分周されたＥＦＭ信号と、
水晶発振器３１から出力される発振周波数（例えば16.9
34MHz)を分周器３２により分周した周波数信号ＦＳがＣ
ＬＶ速度カウンタ３３に対して入力されるようになって
いる。ここで、分周器３２から出力される周波数信号Ｆ
Ｓは、 ＦＳ＝ｎ×ＲＦＣＫ／６４ で表されるものとされる。ＲＦＣＫはリードフレームク
ロックであり、クリスタル系による７．３５ＫＨｚの周
波数信号とされる。また、変数ｎは、ディスク１が１倍
速によりＣＬＶで駆動されている速度を基準とした倍速
度を示すものとする。従って、ディスク１が１倍速によ
りＣＬＶで駆動されているとすれば、ｎ＝１となること
から、周波数信号ＦＳは ＦＳ＝１×７３５０／６４＝１１４．８４３７５Ｈｚ となり、ほぼ１１５Ｈｚとされることになる。これは時
間に換算して約９ｍｓ程度の比較的長い周期となる。
【００３１】ＣＬＶ速度カウンタ３３では、例えば上記
周波数信号ＦＳをサンプリング周期として、入力された
ＥＦＭ信号のエッジ数をカウントする。本実施の形態で
は、周波数信号ＦＳの周期ごとに得られるＥＦＭ信号の
エッジ数の情報に基づいて検出され得るＥＦＭ信号の周
波数値をＣＬＶ速度情報として扱うようにされ、その計
測結果を出力する。ＣＬＶ速度カウンタ３３の計測出力
は、減算器３４及びＰＬＬ回路系２５Ａ側のＰＬＬター
ゲット可変回路３９に供給される。減算器３４では、Ｃ
ＬＶターゲット設定回路３５から出力されるＣＬＶター
ゲット値に対してＣＬＶ速度カウンタ３３の計測出力を
減算することによって、目標となるＣＬＶ速度に対する
現在のＣＬＶ速度誤差の誤差情報である速度誤差信号Ｃ
ＬＶ−Ｓを得る。なお、本実施の形態では、スピンドル
モータ２の起動時や再生途中でサーボ落ちや信号の長期
欠落等によってＰＬＬ回路のロックがはずれたような状
態時にはＰＬＬ回路をキャプチャーレンジに引き込むた
めの「ＣＬＶスキャンモード」が設定される。そして、
ノーマルモード時におけるＣＬＶスキャンモードでは、
ＣＬＶターゲット設定回路３５においては、ＣＬＶター
ゲット値を、後述するようにして、ＥＦＭ信号が取り得
る周波数範囲に対応した範囲でスイープさせるように可
変させる。また、対振モード時においては通常のＣＬＶ
サーボ制御モード時とＣＬＶスキャンモード時とに関わ
らず、所定の固定値によるＣＬＶターゲット値が設定さ
れる。この制御はシステムコントローラ１４より供給さ
れる制御信号ＳＣ１について行われる。
周波数信号ＦＳをサンプリング周期として、入力された
ＥＦＭ信号のエッジ数をカウントする。本実施の形態で
は、周波数信号ＦＳの周期ごとに得られるＥＦＭ信号の
エッジ数の情報に基づいて検出され得るＥＦＭ信号の周
波数値をＣＬＶ速度情報として扱うようにされ、その計
測結果を出力する。ＣＬＶ速度カウンタ３３の計測出力
は、減算器３４及びＰＬＬ回路系２５Ａ側のＰＬＬター
ゲット可変回路３９に供給される。減算器３４では、Ｃ
ＬＶターゲット設定回路３５から出力されるＣＬＶター
ゲット値に対してＣＬＶ速度カウンタ３３の計測出力を
減算することによって、目標となるＣＬＶ速度に対する
現在のＣＬＶ速度誤差の誤差情報である速度誤差信号Ｃ
ＬＶ−Ｓを得る。なお、本実施の形態では、スピンドル
モータ２の起動時や再生途中でサーボ落ちや信号の長期
欠落等によってＰＬＬ回路のロックがはずれたような状
態時にはＰＬＬ回路をキャプチャーレンジに引き込むた
めの「ＣＬＶスキャンモード」が設定される。そして、
ノーマルモード時におけるＣＬＶスキャンモードでは、
ＣＬＶターゲット設定回路３５においては、ＣＬＶター
ゲット値を、後述するようにして、ＥＦＭ信号が取り得
る周波数範囲に対応した範囲でスイープさせるように可
変させる。また、対振モード時においては通常のＣＬＶ
サーボ制御モード時とＣＬＶスキャンモード時とに関わ
らず、所定の固定値によるＣＬＶターゲット値が設定さ
れる。この制御はシステムコントローラ１４より供給さ
れる制御信号ＳＣ１について行われる。
【００３２】上記減算器３４から出力された速度誤差信
号ＣＬＶ−Ｓは加算器３６に出力される。この加算器３
６の他方の入力には、スイッチＳＷ１を介して位相誤差
信号ＣＬＶ−Ｐ（端子Ｔ・Ｌ側）もしくは‘０’による
固定値（端子Ｔ・ＵＬ側）が入力されるようになってい
る。この場合、スイッチＳＷ１は、端子Ｔｏｕｔが端子
Ｔ・Ｌ又は端子Ｔ・ＵＬの何れか一方に対して択一的に
接続されるものとされ、ノーマルモード時においては、
図１に示したシステムコントローラ１４から出力される
ロック信号Ｓ・ＬＯＣＫによりその切り換え状態が制御
される。ロック信号Ｓ・ＬＯＣＫは、前述のようにＰＬ
Ｌ回路系がロックしているか否かを示す信号とされ、こ
こでは、ＰＬＬ回路系がロックしていればＨレベル、ロ
ックしていなければＬレベルであるものとする。
号ＣＬＶ−Ｓは加算器３６に出力される。この加算器３
６の他方の入力には、スイッチＳＷ１を介して位相誤差
信号ＣＬＶ−Ｐ（端子Ｔ・Ｌ側）もしくは‘０’による
固定値（端子Ｔ・ＵＬ側）が入力されるようになってい
る。この場合、スイッチＳＷ１は、端子Ｔｏｕｔが端子
Ｔ・Ｌ又は端子Ｔ・ＵＬの何れか一方に対して択一的に
接続されるものとされ、ノーマルモード時においては、
図１に示したシステムコントローラ１４から出力される
ロック信号Ｓ・ＬＯＣＫによりその切り換え状態が制御
される。ロック信号Ｓ・ＬＯＣＫは、前述のようにＰＬ
Ｌ回路系がロックしているか否かを示す信号とされ、こ
こでは、ＰＬＬ回路系がロックしていればＨレベル、ロ
ックしていなければＬレベルであるものとする。
【００３３】そして、スイッチＳＷ１は、ロック信号Ｓ
・ＬＯＣＫがＨレベルであれば端子Ｔｏｕｔが端子Ｔ・
Ｌに対して接続され、Ｌレベルであれば端子Ｔｏｕｔが
端子Ｔ・ＵＬに対して接続される。従って、加算器３６
に対しては、ＰＬＬ回路がロックしているとされる状態
では位相誤差信号ＣＬＶ−Ｐが供給され、ロックしてい
ないとされる状態では、‘０’による固定値が供給され
ることになる。ただし、スイッチＳＷ１には、システム
コントローラ１４から出力されてノーマル／ワイドモー
ドに対応するモード切り換え信号Ｓ・ＮＷも入力されて
いる。そして、モード切り換え信号Ｓ・ＮＷとしてワイ
ドモード時に対応する場合においては、ロック信号Ｓ・
ＬＯＣＫはスイッチＳＷ１の切り換え制御に対して無効
とされ、スイッチＳＷ１は、端子Ｔ・ＵＬに対して固定
される。つまり、ＰＬＬ回路がロックしているか否かに
関わらず、定常的に‘０’による固定値がスイッチＳＷ
１から出力されることになる。
・ＬＯＣＫがＨレベルであれば端子Ｔｏｕｔが端子Ｔ・
Ｌに対して接続され、Ｌレベルであれば端子Ｔｏｕｔが
端子Ｔ・ＵＬに対して接続される。従って、加算器３６
に対しては、ＰＬＬ回路がロックしているとされる状態
では位相誤差信号ＣＬＶ−Ｐが供給され、ロックしてい
ないとされる状態では、‘０’による固定値が供給され
ることになる。ただし、スイッチＳＷ１には、システム
コントローラ１４から出力されてノーマル／ワイドモー
ドに対応するモード切り換え信号Ｓ・ＮＷも入力されて
いる。そして、モード切り換え信号Ｓ・ＮＷとしてワイ
ドモード時に対応する場合においては、ロック信号Ｓ・
ＬＯＣＫはスイッチＳＷ１の切り換え制御に対して無効
とされ、スイッチＳＷ１は、端子Ｔ・ＵＬに対して固定
される。つまり、ＰＬＬ回路がロックしているか否かに
関わらず、定常的に‘０’による固定値がスイッチＳＷ
１から出力されることになる。
【００３４】なお、位相誤差信号ＣＬＶ−Ｐは、例えば
ＰＬＬ回路系２５Ｂの電圧制御発振器（ＶＣＯ）４４の
発信周波数と、クリスタル系の基準周波数信号とについ
て位相比較を行うことにより得られる信号であり、ＣＬ
Ｖサーボにおける回転位相誤差情報として扱われるもの
である。
ＰＬＬ回路系２５Ｂの電圧制御発振器（ＶＣＯ）４４の
発信周波数と、クリスタル系の基準周波数信号とについ
て位相比較を行うことにより得られる信号であり、ＣＬ
Ｖサーボにおける回転位相誤差情報として扱われるもの
である。
【００３５】加算器３６の出力は、例えばデジタルロー
パスフィルタとバイパス回路等が組み合わされて形成さ
れるローブースト回路３７を介することにより低域成分
が抽出され、Ｄ／Ａコンバータ３８に対して供給され
る。Ｄ／Ａコンバータ３８においては、デジタル信号と
してのローブースト回路３７の出力をアナログ値に変換
して、ＣＬＶサーボ制御信号としてモータドライバ１３
（図１参照）に供給する。モータドライバ１３では、供
給されたＣＬＶサーボ制御信号に基づいて生成したモー
タ駆動信号をスピンドルモータ２に供給するようにさ
れ、これにより、スピンドルモータ２は、ＣＬＶサーボ
制御信号に応じてその回転速度が可変制御されることに
なる。
パスフィルタとバイパス回路等が組み合わされて形成さ
れるローブースト回路３７を介することにより低域成分
が抽出され、Ｄ／Ａコンバータ３８に対して供給され
る。Ｄ／Ａコンバータ３８においては、デジタル信号と
してのローブースト回路３７の出力をアナログ値に変換
して、ＣＬＶサーボ制御信号としてモータドライバ１３
（図１参照）に供給する。モータドライバ１３では、供
給されたＣＬＶサーボ制御信号に基づいて生成したモー
タ駆動信号をスピンドルモータ２に供給するようにさ
れ、これにより、スピンドルモータ２は、ＣＬＶサーボ
制御信号に応じてその回転速度が可変制御されることに
なる。
【００３６】また、ＰＬＬ回路２５Ｂにおいては、再生
クロックとしての周波数信号ＰＬＣＫを生成する電圧制
御発振回路（ＶＣＯ）４４が備えられる。このＶＣＯ４
４の発振周波数は、後述する加算器４３の出力に応じて
可変制御される。なお、この図においては、便宜上、Ｖ
ＣＯ４４から直接、周波数信号ＰＬＣＫが出力されてい
るものとしているが、実際にはＶＣＯ４４の発振周波数
を１／２分周した周波数が周波数信号ＰＬＣＫとされ、
例えば、１倍速によりディスクを回転駆動している状態
でＰＬＬ回路がロックしているときには、周波数信号Ｐ
ＬＣＫ＝4.3218MHz となる。
クロックとしての周波数信号ＰＬＣＫを生成する電圧制
御発振回路（ＶＣＯ）４４が備えられる。このＶＣＯ４
４の発振周波数は、後述する加算器４３の出力に応じて
可変制御される。なお、この図においては、便宜上、Ｖ
ＣＯ４４から直接、周波数信号ＰＬＣＫが出力されてい
るものとしているが、実際にはＶＣＯ４４の発振周波数
を１／２分周した周波数が周波数信号ＰＬＣＫとされ、
例えば、１倍速によりディスクを回転駆動している状態
でＰＬＬ回路がロックしているときには、周波数信号Ｐ
ＬＣＫ＝4.3218MHz となる。
【００３７】位相比較器としてのアナログＰＣＯ回路４
１では、ＥＦＭ信号について再生クロック信号ＰＬＣＫ
との位相を比較し、その検出出力をフィルタ４２に出力
する。フィルタ４２はアナログＰＣＯ回路４１の検出出
力を濾波してＶＣＯ４４の発振周波数を制御するための
誤差制御信号Ｓ・Ｅとして出力する。この誤差制御信号
Ｓ・Ｅは、スイッチＳＷ４を介して加算器４３に供給さ
れる。
１では、ＥＦＭ信号について再生クロック信号ＰＬＣＫ
との位相を比較し、その検出出力をフィルタ４２に出力
する。フィルタ４２はアナログＰＣＯ回路４１の検出出
力を濾波してＶＣＯ４４の発振周波数を制御するための
誤差制御信号Ｓ・Ｅとして出力する。この誤差制御信号
Ｓ・Ｅは、スイッチＳＷ４を介して加算器４３に供給さ
れる。
【００３８】スイッチＳＷ４は、システムコントローラ
１４から出力されるトレーニング信号Ｓ・ＴＲＮによっ
てオン／オフ制御される。本実施の形態の場合であれ
ば、ノーマルモード時において、例えばディスク回転起
動時やディスク読み出し信号の欠落が生じた場合など
に、ＰＬＬ回路に対してＥＦＭ信号が入力されない状態
がある長期間にわたって得られるような状態が検出され
た場合には、ＰＬＬ回路の動作として、ＶＣＯ４４の発
振周波数が中心周波数で維持されるようにするトレーニ
ングモードが設定されるようになっている。あるいは、
所定のマニュアル操作によりトレーニングモードを設定
可能ともされている。上記トレーニング信号Ｓ・ＴＲＮ
は、上記トレーニングモードが設定されたときに出力さ
れる信号であって、このトレーニング信号Ｓ・ＴＲＮに
より、スイッチＳＷ４は、トレーニングモード時にはオ
フとされ、トレーニングモード時以外の通常動作時には
オンとなるように制御される。つまり、トレーニングモ
ード時においては、アナログＰＣＯ回路４１の検出出力
に基づく信号成分は、ＶＣＯ４４の発振周波数制御には
利用されない。ここでは、詳しい説明は省略するが、ト
レーニングモード時には、後述するＦＣＯカウンタ４５
の計測出力をＰＬＬターゲット固定値レジスタ４０から
出力されるＰＬＬターゲット値により減算した誤差信号
を得て、この誤差信号を積分回路４８により積分して得
られる制御信号によってＶＣＯ４４の発振周波数を制御
する。この結果、ＶＣＯ４４の発振周波数が所要の中心
周波数で維持されるように収束する動作が得られること
になる。
１４から出力されるトレーニング信号Ｓ・ＴＲＮによっ
てオン／オフ制御される。本実施の形態の場合であれ
ば、ノーマルモード時において、例えばディスク回転起
動時やディスク読み出し信号の欠落が生じた場合など
に、ＰＬＬ回路に対してＥＦＭ信号が入力されない状態
がある長期間にわたって得られるような状態が検出され
た場合には、ＰＬＬ回路の動作として、ＶＣＯ４４の発
振周波数が中心周波数で維持されるようにするトレーニ
ングモードが設定されるようになっている。あるいは、
所定のマニュアル操作によりトレーニングモードを設定
可能ともされている。上記トレーニング信号Ｓ・ＴＲＮ
は、上記トレーニングモードが設定されたときに出力さ
れる信号であって、このトレーニング信号Ｓ・ＴＲＮに
より、スイッチＳＷ４は、トレーニングモード時にはオ
フとされ、トレーニングモード時以外の通常動作時には
オンとなるように制御される。つまり、トレーニングモ
ード時においては、アナログＰＣＯ回路４１の検出出力
に基づく信号成分は、ＶＣＯ４４の発振周波数制御には
利用されない。ここでは、詳しい説明は省略するが、ト
レーニングモード時には、後述するＦＣＯカウンタ４５
の計測出力をＰＬＬターゲット固定値レジスタ４０から
出力されるＰＬＬターゲット値により減算した誤差信号
を得て、この誤差信号を積分回路４８により積分して得
られる制御信号によってＶＣＯ４４の発振周波数を制御
する。この結果、ＶＣＯ４４の発振周波数が所要の中心
周波数で維持されるように収束する動作が得られること
になる。
【００３９】ＰＬＬ回路２５Ｂとしての基本的構成は、
上記アナログＰＣＯ回路４１→フィルタ４２→（スイッ
チＳＷ４→加算器４３）→ＶＣＯ４４のループにより形
成されるが、これに加えて、ＦＣＯ（Frequency Conpar
ator Output ）カウンタ４５を備えて成るＶＣＯ４４の
中心周波数の自動調整回路系と、ＰＣＩ(Phase Compara
tor Integration)回路５０を備えることによりＰＬＬ回
路のロックレンジを拡大するワイドロック回路系とが備
えられる。また、上記自動調整回路系においては、ＦＣ
Ｏカウンタ４５の計測出力と比較を行うＰＬＬターゲッ
ト値を可変とすることで、ＰＬＬ回路のキャプチャーレ
ンジを拡大するようにも構成される。
上記アナログＰＣＯ回路４１→フィルタ４２→（スイッ
チＳＷ４→加算器４３）→ＶＣＯ４４のループにより形
成されるが、これに加えて、ＦＣＯ（Frequency Conpar
ator Output ）カウンタ４５を備えて成るＶＣＯ４４の
中心周波数の自動調整回路系と、ＰＣＩ(Phase Compara
tor Integration)回路５０を備えることによりＰＬＬ回
路のロックレンジを拡大するワイドロック回路系とが備
えられる。また、上記自動調整回路系においては、ＦＣ
Ｏカウンタ４５の計測出力と比較を行うＰＬＬターゲッ
ト値を可変とすることで、ＰＬＬ回路のキャプチャーレ
ンジを拡大するようにも構成される。
【００４０】本実施の形態においては、上記したキャプ
チャーレンジ及びロックレンジを拡大するための回路動
作は対振モード時に行われるものとされる。従って、以
降、対振モード時におけるＰＬＬ／ＣＬＶサーボ回路２
５の動作モードについては、特に「ワイドモード」とも
いうことにする。
チャーレンジ及びロックレンジを拡大するための回路動
作は対振モード時に行われるものとされる。従って、以
降、対振モード時におけるＰＬＬ／ＣＬＶサーボ回路２
５の動作モードについては、特に「ワイドモード」とも
いうことにする。
【００４１】ＦＣＯカウンタ４５は、クリスタル系の周
波数信号ＦＳをサンプリング周期として、周波数信号Ｐ
ＬＣＫ／３６をカウントすることにより、周波数信号Ｐ
ＬＣＫの周波数を計測する。ＦＣＯカウンタ４５の計測
出力は、減算器４６に供給される。減算器４６では、ス
イッチＳＷ２を介して入力されるＰＬＬターゲット値に
対して、ＦＣＯカウンタ４５の計測出力を減算する。Ｐ
ＬＬターゲット値は、ＶＣＯ４４において設定されるべ
き中心周波数に収束させるための周波数信号ＰＬＣＫの
周波数の目標値であり、従って、減算器４６からは、現
在の周波数信号ＰＬＣＫの周波数の誤差情報が得られる
ことになる。
波数信号ＦＳをサンプリング周期として、周波数信号Ｐ
ＬＣＫ／３６をカウントすることにより、周波数信号Ｐ
ＬＣＫの周波数を計測する。ＦＣＯカウンタ４５の計測
出力は、減算器４６に供給される。減算器４６では、ス
イッチＳＷ２を介して入力されるＰＬＬターゲット値に
対して、ＦＣＯカウンタ４５の計測出力を減算する。Ｐ
ＬＬターゲット値は、ＶＣＯ４４において設定されるべ
き中心周波数に収束させるための周波数信号ＰＬＣＫの
周波数の目標値であり、従って、減算器４６からは、現
在の周波数信号ＰＬＣＫの周波数の誤差情報が得られる
ことになる。
【００４２】スイッチＳＷ２は、端子Ｔｏｕｔに対して
端子Ｔ・Ｗ又は端子Ｔ・Ｎが択一的に接続され、その接
続切り換えはシステムコントローラ１４から供給される
ノーマル／ワイドモードに対応するモード切り換え信号
Ｓ・ＮＷにより制御される。モード切り換え信号Ｓ・Ｎ
Ｗとして、ノーマルモードの場合には端子Ｔｏｕｔは端
子Ｔ・Ｎに接続され、ワイドモードの場合には端子Ｔ・
Ｗに接続される。ここで、スイッチＳＷ２の端子Ｔ・Ｎ
には所定のＰＬＬターゲット値が固定値として設定され
たＰＬＬターゲット固定値レジスタ４０が接続され、端
子Ｔ・Ｗには、ＰＬＬターゲット可変回路３９の出力が
供給されている。ＰＬＬターゲット可変回路３９では、
ＣＬＶ速度カウンタ３３の出力である速度情報信号ＣＬ
Ｖ−Ｓについて、後述するように所定範囲内で可変を行
って出力する。この速度情報信号ＣＬＶ−Ｓの値の可変
制御は、システムコントローラ１４から出力される制御
信号ＳＣ２によって行われるものとされる。
端子Ｔ・Ｗ又は端子Ｔ・Ｎが択一的に接続され、その接
続切り換えはシステムコントローラ１４から供給される
ノーマル／ワイドモードに対応するモード切り換え信号
Ｓ・ＮＷにより制御される。モード切り換え信号Ｓ・Ｎ
Ｗとして、ノーマルモードの場合には端子Ｔｏｕｔは端
子Ｔ・Ｎに接続され、ワイドモードの場合には端子Ｔ・
Ｗに接続される。ここで、スイッチＳＷ２の端子Ｔ・Ｎ
には所定のＰＬＬターゲット値が固定値として設定され
たＰＬＬターゲット固定値レジスタ４０が接続され、端
子Ｔ・Ｗには、ＰＬＬターゲット可変回路３９の出力が
供給されている。ＰＬＬターゲット可変回路３９では、
ＣＬＶ速度カウンタ３３の出力である速度情報信号ＣＬ
Ｖ−Ｓについて、後述するように所定範囲内で可変を行
って出力する。この速度情報信号ＣＬＶ−Ｓの値の可変
制御は、システムコントローラ１４から出力される制御
信号ＳＣ２によって行われるものとされる。
【００４３】減算器４６から出力された誤差情報は、ア
ンプ４７を介してスイッチＳＷ３の端子Ｔ・ＵＬに供給
される。ここで、スイッチＳＷ３は、前述したスイッチ
ＳＷ１と同様に、ロック信号Ｓ・ＬＯＣＫがＨレベル
（ＰＬＬ回路がロック状態）では、端子Ｔｏｕｔが端子
Ｔ・Ｌに接続され、Ｌレベル（ＰＬＬ回路がロックして
いない状態）では、端子Ｔｏｕｔが端子Ｔ・ＵＬに接続
される。なお、端子Ｔ・ＵＬには、後述するＰＣＩ回路
５０の検出出力がアンプ５１、スイッチＳＷ５を介して
供給される。
ンプ４７を介してスイッチＳＷ３の端子Ｔ・ＵＬに供給
される。ここで、スイッチＳＷ３は、前述したスイッチ
ＳＷ１と同様に、ロック信号Ｓ・ＬＯＣＫがＨレベル
（ＰＬＬ回路がロック状態）では、端子Ｔｏｕｔが端子
Ｔ・Ｌに接続され、Ｌレベル（ＰＬＬ回路がロックして
いない状態）では、端子Ｔｏｕｔが端子Ｔ・ＵＬに接続
される。なお、端子Ｔ・ＵＬには、後述するＰＣＩ回路
５０の検出出力がアンプ５１、スイッチＳＷ５を介して
供給される。
【００４４】積分回路４８は、スイッチＳＷ３の端子Ｔ
ｏｕｔから出力される情報値について積分を行い、その
積分出力をＤ／Ａコンバータ４９に対して出力する。Ｄ
／Ａコンバータ４９においては、デジタル情報としての
端子Ｔｏｕｔからの情報値をアナログ信号による情報信
号に変換して加算器４３に出力する。加算器４３では、
Ｄ／Ａコンバータ４９の出力とアナログＰＣＯ回路４１
側から供給される位相誤差信号を加算して、その加算信
号をＶＣＯ４４の発振周波数を制御するための制御電圧
として出力する。
ｏｕｔから出力される情報値について積分を行い、その
積分出力をＤ／Ａコンバータ４９に対して出力する。Ｄ
／Ａコンバータ４９においては、デジタル情報としての
端子Ｔｏｕｔからの情報値をアナログ信号による情報信
号に変換して加算器４３に出力する。加算器４３では、
Ｄ／Ａコンバータ４９の出力とアナログＰＣＯ回路４１
側から供給される位相誤差信号を加算して、その加算信
号をＶＣＯ４４の発振周波数を制御するための制御電圧
として出力する。
【００４５】ＰＣＩ(Phase Comparator Integration)回
路５０は、デジタル回路により形成される位相情報検出
回路とされ、入力されたＥＦＭ信号に対する周波数信号
ＰＬＣＫの位相誤差の低域成分を検出して出力する。と
ころで、例えばアナログＰＣＯ回路４１がアナログ回路
とされ、ＰＣＩ回路５０がデジタル回路とされることに
起因して、両者の位相検出出力には誤差が生じるのであ
るが、本実施の形態においては、この誤差に対応するオ
フセット値をＰＣＩ回路５０の検出出力に与えるように
していることで、両者の誤差を解消している。このＰＣ
Ｉ回路５０の出力は、位相がロックしている範囲ではＥ
ＦＭ信号と周波数信号ＰＬＣＫの周波数差を表す情報と
みることができる。ＰＣＩ回路５０の出力信号は、アン
プ５１及びスイッチＳＷ５を介してスイッチＳＷ３の端
子Ｔ・Ｌに供給される。ここで、ＰＣＩ回路５０の出力
信号がスイッチＳＷ５→スイッチＳＷ３を介して積分回
路４８に入力されたとした場合には、積分回路４８から
出力される積分値がＤ／Ａコンバータ４９によりアナロ
グ信号に変換されて、位相誤差信号Ｓ・ＰＣとして出力
される。
路５０は、デジタル回路により形成される位相情報検出
回路とされ、入力されたＥＦＭ信号に対する周波数信号
ＰＬＣＫの位相誤差の低域成分を検出して出力する。と
ころで、例えばアナログＰＣＯ回路４１がアナログ回路
とされ、ＰＣＩ回路５０がデジタル回路とされることに
起因して、両者の位相検出出力には誤差が生じるのであ
るが、本実施の形態においては、この誤差に対応するオ
フセット値をＰＣＩ回路５０の検出出力に与えるように
していることで、両者の誤差を解消している。このＰＣ
Ｉ回路５０の出力は、位相がロックしている範囲ではＥ
ＦＭ信号と周波数信号ＰＬＣＫの周波数差を表す情報と
みることができる。ＰＣＩ回路５０の出力信号は、アン
プ５１及びスイッチＳＷ５を介してスイッチＳＷ３の端
子Ｔ・Ｌに供給される。ここで、ＰＣＩ回路５０の出力
信号がスイッチＳＷ５→スイッチＳＷ３を介して積分回
路４８に入力されたとした場合には、積分回路４８から
出力される積分値がＤ／Ａコンバータ４９によりアナロ
グ信号に変換されて、位相誤差信号Ｓ・ＰＣとして出力
される。
【００４６】（２−ｂ．ＣＬＶターゲット設定回路の構
成）続いて、ＣＬＶサーボ回路系２５Ａに備えられるＣ
ＬＶターゲット設定回路３５の構成について説明する。
ノーマルモードでのＣＬＶスキャンモード時には、中心
周波数の自動調整モードによりＰＬＬ回路系２５ＢのＶ
ＣＯ４４が中心周波数（ＰＬＣＫ＝4.3218MHz)で固定さ
れるように動作することを前提として、ＣＬＶサーボ回
路系２５ＡのＣＬＶターゲット設定回路３５において
は、ＣＬＶスキャンモード時には、制御信号ＳＣ１に従
って、そのＣＬＶターゲット値が所定範囲でスイープす
るようにして可変される。これにより、従来のようにラ
フサーボ制御を併用することなく、ＰＬＬ回路がロック
するようにＣＬＶ制御を行うことが可能となる。
成）続いて、ＣＬＶサーボ回路系２５Ａに備えられるＣ
ＬＶターゲット設定回路３５の構成について説明する。
ノーマルモードでのＣＬＶスキャンモード時には、中心
周波数の自動調整モードによりＰＬＬ回路系２５ＢのＶ
ＣＯ４４が中心周波数（ＰＬＣＫ＝4.3218MHz)で固定さ
れるように動作することを前提として、ＣＬＶサーボ回
路系２５ＡのＣＬＶターゲット設定回路３５において
は、ＣＬＶスキャンモード時には、制御信号ＳＣ１に従
って、そのＣＬＶターゲット値が所定範囲でスイープす
るようにして可変される。これにより、従来のようにラ
フサーボ制御を併用することなく、ＰＬＬ回路がロック
するようにＣＬＶ制御を行うことが可能となる。
【００４７】ここで、ＣＬＶターゲット設定回路３５に
おいて設定されるターゲット値のスイープ範囲の設定方
法について説明する。ＣＬＶターゲット値は、ＣＬＶ速
度カウンタ３３にて検出されるＣＬＶ速度情報と比較を
行うのであるが、図１により説明したようＣＬＶ速度カ
ウンタ３３にて検出されるＣＬＶ速度情報としては、周
波数信号ＲＦＣＫ／６４をサンプルクロックとしてＥＦ
Ｍ信号のエッジ数をカウントすることに基づいて得られ
るＥＦＭ信号の周波数情報である。このため、ＣＬＶタ
ーゲット値が取り得る値としては、ＥＦＭ信号が取り得
るとされる周波数に対応させる必要がある。ただし、Ｅ
ＦＭ信号は、３Ｔ〜１１Ｔの反転間隔からなる符号列の
状態に従って、ある範囲内でその周波数が変化する。そ
こで、本実施の形態においては、次のようにして、可変
されるべきＣＬＶターゲット値の最大値と最小値を求め
ることとする。
おいて設定されるターゲット値のスイープ範囲の設定方
法について説明する。ＣＬＶターゲット値は、ＣＬＶ速
度カウンタ３３にて検出されるＣＬＶ速度情報と比較を
行うのであるが、図１により説明したようＣＬＶ速度カ
ウンタ３３にて検出されるＣＬＶ速度情報としては、周
波数信号ＲＦＣＫ／６４をサンプルクロックとしてＥＦ
Ｍ信号のエッジ数をカウントすることに基づいて得られ
るＥＦＭ信号の周波数情報である。このため、ＣＬＶタ
ーゲット値が取り得る値としては、ＥＦＭ信号が取り得
るとされる周波数に対応させる必要がある。ただし、Ｅ
ＦＭ信号は、３Ｔ〜１１Ｔの反転間隔からなる符号列の
状態に従って、ある範囲内でその周波数が変化する。そ
こで、本実施の形態においては、次のようにして、可変
されるべきＣＬＶターゲット値の最大値と最小値を求め
ることとする。
【００４８】ここで、図９、図１０、図１１、図１２
に、０〜ＦＦまでの元の８ビットデータのそれぞれに対
応してＥＦＭエンコードされる２５６とおりのＥＦＭワ
ード（１４ビット）を示す。つまりＥＦＭ変換テーブル
である。このＥＦＭワードはいわゆるＮＲＺＩ方式のパ
ルス反転信号とされるもので、従って各ＥＦＭワードに
ついて『１』の位置がパルス反転位置になる。各図には
ＥＦＭワードとともにそのＥＦＭワードのパルス反転回
数（つまり『１』の数）を記している。
に、０〜ＦＦまでの元の８ビットデータのそれぞれに対
応してＥＦＭエンコードされる２５６とおりのＥＦＭワ
ード（１４ビット）を示す。つまりＥＦＭ変換テーブル
である。このＥＦＭワードはいわゆるＮＲＺＩ方式のパ
ルス反転信号とされるもので、従って各ＥＦＭワードに
ついて『１』の位置がパルス反転位置になる。各図には
ＥＦＭワードとともにそのＥＦＭワードのパルス反転回
数（つまり『１』の数）を記している。
【００４９】このＥＦＭワードは、１４ビットで可能な
１６３８４（２の１４乗）個のパターンの中から、８ビ
ットデータに対応するために２５６とおり選択されたも
ので、特に『１』と『１』の間に『０』が２つ以上入る
ものであるという条件が満たされ、また反転間隔
（『１』と『１』の間隔）として最小反転間隔が３Ｔ、
最大反転間隔が１１Ｔとされているものである。
１６３８４（２の１４乗）個のパターンの中から、８ビ
ットデータに対応するために２５６とおり選択されたも
ので、特に『１』と『１』の間に『０』が２つ以上入る
ものであるという条件が満たされ、また反転間隔
（『１』と『１』の間隔）として最小反転間隔が３Ｔ、
最大反転間隔が１１Ｔとされているものである。
【００５０】ここで、図９、図１０、図１１、図１２各
ＥＦＭワードについて示した１ワード内の反転回数を集
計してみると次のようになる。 反転回数１回のＥＦＭワード ： ４ワード 反転回数２回のＥＦＭワード ： ５６ワード 反転回数３回のＥＦＭワード ： １２０ワード 反転回数４回のＥＦＭワード ： ７０ワード 反転回数５回のＥＦＭワード ： ６ワード
ＥＦＭワードについて示した１ワード内の反転回数を集
計してみると次のようになる。 反転回数１回のＥＦＭワード ： ４ワード 反転回数２回のＥＦＭワード ： ５６ワード 反転回数３回のＥＦＭワード ： １２０ワード 反転回数４回のＥＦＭワード ： ７０ワード 反転回数５回のＥＦＭワード ： ６ワード
【００５１】これより、１ワード内の平均の反転回数
は、 （４×１＋５６×２＋１２０×３＋７０×４＋６×５）
／２５６＝７８６／２５６ となり、ほぼ３回強となる。
は、 （４×１＋５６×２＋１２０×３＋７０×４＋６×５）
／２５６＝７８６／２５６ となり、ほぼ３回強となる。
【００５２】ここで、図８に示すように、ＥＦＭフレー
ムは１１Ｔ＋１１Ｔ＋２Ｔ（つまり反転３回）であるシ
ンクパターンと、１４ビットの各ＥＦＭワード間に配さ
れている３ビットのマージンビットがある。そこで、Ｅ
ＦＭエンコードされるデータが乱数であると仮定し、ま
た各マージンビットでの反転発生確率を１／２とする
と、１つのＥＦＭフレーム内での平均反転回数は、 （７８６／２５６）×３３＋（１／２）×３４＋３ ≒１２１．３２［回］ となる。なお、『３３』はメインデータ、パリティ、サ
ブコードとしてのワード数であり、『３４』はマージン
ビットの数、『３』はシンクパターンの反転回数であ
る。（図８参照）
ムは１１Ｔ＋１１Ｔ＋２Ｔ（つまり反転３回）であるシ
ンクパターンと、１４ビットの各ＥＦＭワード間に配さ
れている３ビットのマージンビットがある。そこで、Ｅ
ＦＭエンコードされるデータが乱数であると仮定し、ま
た各マージンビットでの反転発生確率を１／２とする
と、１つのＥＦＭフレーム内での平均反転回数は、 （７８６／２５６）×３３＋（１／２）×３４＋３ ≒１２１．３２［回］ となる。なお、『３３』はメインデータ、パリティ、サ
ブコードとしてのワード数であり、『３４』はマージン
ビットの数、『３』はシンクパターンの反転回数であ
る。（図８参照）
【００５３】このため、ＥＦＭ信号の平均周波数は、 （１２１．３２×７．３５［ＫＨｚ］）＝８９１．１７
０２［ＫＨｚ］ と考えることができる。なお、通常のＣＤシステムに従
ったフォーマットでは、ＥＦＭ変調されるＰＣＭオーデ
ィオデータは完全な乱数とはならないため、ＥＦＭ信号
の平均周波数としては多少信頼性に欠ける場合も発生す
るが、大体においては適正な値となる。そこで、上記Ｅ
ＦＭ信号の平均周波数である８９１．１７０２に基づ
き、本実施の形態では、これに対して周波数の高い側に
おけるある程度のマージンを考慮して、ＣＬＶターゲッ
ト値の最大値として９００Ｋを設定することとする。
０２［ＫＨｚ］ と考えることができる。なお、通常のＣＤシステムに従
ったフォーマットでは、ＥＦＭ変調されるＰＣＭオーデ
ィオデータは完全な乱数とはならないため、ＥＦＭ信号
の平均周波数としては多少信頼性に欠ける場合も発生す
るが、大体においては適正な値となる。そこで、上記Ｅ
ＦＭ信号の平均周波数である８９１．１７０２に基づ
き、本実施の形態では、これに対して周波数の高い側に
おけるある程度のマージンを考慮して、ＣＬＶターゲッ
ト値の最大値として９００Ｋを設定することとする。
【００５４】また、例えば無音パターンや−６０ｄＢ以
下のランダムパターンがＥＦＭ信号に含まれた場合に
は、１サンプル周期あたりの平均ビット数が２．２７ビ
ットとなり、このときのＥＦＭ信号の周波数が７９０Ｋ
Ｈｚ程度となり、これが理論的に取りうる最低値と見な
される。
下のランダムパターンがＥＦＭ信号に含まれた場合に
は、１サンプル周期あたりの平均ビット数が２．２７ビ
ットとなり、このときのＥＦＭ信号の周波数が７９０Ｋ
Ｈｚ程度となり、これが理論的に取りうる最低値と見な
される。
【００５５】ここで、例えば、ＣＬＶターゲット値とし
てある程度のマージンを有させるために、ＥＦＭ変換に
おいて数値が小さい方に２エッジ（２回反転）パターン
（２回反転）が集中していることを考慮して、各メイン
データ（図８参照）のシンボルの反転回数数が平均２．
８５程度であるのに対して、メインデータの各シンボル
のみの反転回数が２回であると仮定すると、ＥＦＭ信号
の周波数は約７５０ＫＨｚ程度となることが分かってい
る。よって、ＥＦＭ信号の周波数の中心は、ほぼ９００
ＫＨｚ〜７５０ＫＨｚの範囲に存在するものとして見る
ことができる。従って、ＣＬＶ速度としては９００Ｋ〜
７５０Ｋの間に中心速度があるものとされることにな
る。これまでの説明に従い、本実施の形態においては、
ＣＬＶターゲット設定回路３５において設定されるＣＬ
Ｖターゲット値のスイープ範囲として、最大値を９００
Ｋ、最小値を７５０Ｋと設定するものとする。
てある程度のマージンを有させるために、ＥＦＭ変換に
おいて数値が小さい方に２エッジ（２回反転）パターン
（２回反転）が集中していることを考慮して、各メイン
データ（図８参照）のシンボルの反転回数数が平均２．
８５程度であるのに対して、メインデータの各シンボル
のみの反転回数が２回であると仮定すると、ＥＦＭ信号
の周波数は約７５０ＫＨｚ程度となることが分かってい
る。よって、ＥＦＭ信号の周波数の中心は、ほぼ９００
ＫＨｚ〜７５０ＫＨｚの範囲に存在するものとして見る
ことができる。従って、ＣＬＶ速度としては９００Ｋ〜
７５０Ｋの間に中心速度があるものとされることにな
る。これまでの説明に従い、本実施の形態においては、
ＣＬＶターゲット設定回路３５において設定されるＣＬ
Ｖターゲット値のスイープ範囲として、最大値を９００
Ｋ、最小値を７５０Ｋと設定するものとする。
【００５６】ＣＬＶターゲット設定回路３５として、ノ
ーマルモード時に機能するＣＬＶターゲット可変設定回
路をハードウェアにより構成した場合には、例えば図３
のブロック図に示すようにして構成することができる。
なお、図３においては、図２に示したＣＬＶサーボ回路
系２５Ａの構成も共に示されているが、この構成につい
ては図２と同様であり、図２と同一符号を付して説明を
省略する。
ーマルモード時に機能するＣＬＶターゲット可変設定回
路をハードウェアにより構成した場合には、例えば図３
のブロック図に示すようにして構成することができる。
なお、図３においては、図２に示したＣＬＶサーボ回路
系２５Ａの構成も共に示されているが、この構成につい
ては図２と同様であり、図２と同一符号を付して説明を
省略する。
【００５７】図３には、ＣＬＶターゲット設定回路３５
として、ノーマルモード時においてのみ動作するとされ
るＣＬＶターゲット可変設定回路３５Ａの構成が示され
ている。ＣＬＶターゲット可変設定回路３５Ａにおい
て、カウンタ部６０は、ＣＬＶターゲット値についてア
ップダウンカウントを行う。また、セレクタ６１は、最
小値レジスタ６２及び最大値レジスタ６３にそれぞれ保
持されているＣＬＶターゲット値の最大値（９００Ｋ）
と最小値（７５０Ｋ）とを選択して出力する。また、セ
ット／リセット部６４は、カウンタ部６０におけるカウ
ント値が最大値（９００Ｋ）となったときにカウンタ部
６０をセットし、カウント値が最小値（７５０Ｋ）とな
ったとき、或いはロード信号ＬＤのエッジが検出された
ときにカウンタ部６０にリセット動作を行わせる。セッ
ト／リセット部６４のセット入力端子には、カウンタ部
６０のカウント値（ＣＬＶターゲット値）が最大値とな
ったことを検出する最大値検出部６５の検出出力が入力
されるようになっている。また、リセット入力端子に対
しては、カウンタ部６０のカウント値が最小値となった
ことを検出する最小値検出部６６の検出出力と、ロード
信号のエッジをエッジ検出回路６７により検出した検出
出力とが入力されるＯＲゲート６８の論理和が供給され
るようになっている。ここで、ＣＬＶターゲット可変設
定回路３５Ａに供給される制御信号ＳＣ１としては、ロ
ード信号ＬＤ、ロック信号Ｓ・ＬＯＣＫとされる。
として、ノーマルモード時においてのみ動作するとされ
るＣＬＶターゲット可変設定回路３５Ａの構成が示され
ている。ＣＬＶターゲット可変設定回路３５Ａにおい
て、カウンタ部６０は、ＣＬＶターゲット値についてア
ップダウンカウントを行う。また、セレクタ６１は、最
小値レジスタ６２及び最大値レジスタ６３にそれぞれ保
持されているＣＬＶターゲット値の最大値（９００Ｋ）
と最小値（７５０Ｋ）とを選択して出力する。また、セ
ット／リセット部６４は、カウンタ部６０におけるカウ
ント値が最大値（９００Ｋ）となったときにカウンタ部
６０をセットし、カウント値が最小値（７５０Ｋ）とな
ったとき、或いはロード信号ＬＤのエッジが検出された
ときにカウンタ部６０にリセット動作を行わせる。セッ
ト／リセット部６４のセット入力端子には、カウンタ部
６０のカウント値（ＣＬＶターゲット値）が最大値とな
ったことを検出する最大値検出部６５の検出出力が入力
されるようになっている。また、リセット入力端子に対
しては、カウンタ部６０のカウント値が最小値となった
ことを検出する最小値検出部６６の検出出力と、ロード
信号のエッジをエッジ検出回路６７により検出した検出
出力とが入力されるＯＲゲート６８の論理和が供給され
るようになっている。ここで、ＣＬＶターゲット可変設
定回路３５Ａに供給される制御信号ＳＣ１としては、ロ
ード信号ＬＤ、ロック信号Ｓ・ＬＯＣＫとされる。
【００５８】例えばカウンタ部６０に対してロード信号
ＬＤがシステムコントローラ１４より供給されたとする
と、カウンタ部６０はカウント初期値をロードしてカウ
ント動作を開始する。ここでの初期値は最大値（９００
Ｋ）と最小値（７５０Ｋ）のうちから適切な値が任意に
設定されればよいが、例えば最大値を初期値として設定
した場合には、９００ＫのＣＬＶターゲット値をロード
して、最小値である７５０Ｋを目標値としてダウンカウ
ントを開始する。このカウントタイミングは、例えばＲ
ＦＣＫ／６４による周波数信号ＦＳに同期したタイミン
グで行われるものとされる。つまり、ここでは図示しな
いが、カウンタ部６０がカウントを行うためのタイミン
グクロックとして例えば周波数信号ＦＳが供給される。
ここで、上記カウンタ部６０によるダウンカウント動作
が最小値（７５０Ｋ）まで継続されたとすると、最小値
検出部６６においてＣＬＶターゲット値が最小値になっ
たことを検出した検出信号を出力し、セット／リセット
部６４からはリセット信号が出力される。これによっ
て、カウンタ部６０では最大値（９００Ｋ）をカウント
目標値としてアップカウントを行う動作に切り替わるこ
とになる。なお、ロード信号の反転が得られるタイミン
グによっても、リセットがかかりアップカウントに切り
替わるようにされる。
ＬＤがシステムコントローラ１４より供給されたとする
と、カウンタ部６０はカウント初期値をロードしてカウ
ント動作を開始する。ここでの初期値は最大値（９００
Ｋ）と最小値（７５０Ｋ）のうちから適切な値が任意に
設定されればよいが、例えば最大値を初期値として設定
した場合には、９００ＫのＣＬＶターゲット値をロード
して、最小値である７５０Ｋを目標値としてダウンカウ
ントを開始する。このカウントタイミングは、例えばＲ
ＦＣＫ／６４による周波数信号ＦＳに同期したタイミン
グで行われるものとされる。つまり、ここでは図示しな
いが、カウンタ部６０がカウントを行うためのタイミン
グクロックとして例えば周波数信号ＦＳが供給される。
ここで、上記カウンタ部６０によるダウンカウント動作
が最小値（７５０Ｋ）まで継続されたとすると、最小値
検出部６６においてＣＬＶターゲット値が最小値になっ
たことを検出した検出信号を出力し、セット／リセット
部６４からはリセット信号が出力される。これによっ
て、カウンタ部６０では最大値（９００Ｋ）をカウント
目標値としてアップカウントを行う動作に切り替わるこ
とになる。なお、ロード信号の反転が得られるタイミン
グによっても、リセットがかかりアップカウントに切り
替わるようにされる。
【００５９】そして、カウンタ部６０のアップカウント
動作が最大値（９００Ｋ）まで継続されたとすると、最
大値検出部６５ではＣＬＶターゲット値が最大値になっ
たことを示す検出信号を出力する。これにより、セット
／リセット部６４からはセット信号が出力されるが、こ
れによって、カウンタ部６０は最小値（７５０Ｋ）をカ
ウント目標値としてダウンカウントを行う動作に切り替
わるようにされる。カウンタ部６０は、イネーブル反転
入力端子にＨレベルのロック信号Ｓ・ＬＯＣＫ（システ
ムコントローラ１４から出力される）が入力されるま
で、つまり、ＰＬＬ回路がロックしたとされる状態とな
るまで、上記のようにして、最小値レジスタ６２及び最
大値レジスタ６３に保持されている最大値から最小値の
範囲でＣＬＶターゲット値を可変するようにされる。そ
して、ＰＬＬ回路がロックした状態とされて、イネーブ
ル反転入力端子にＨレベルのロック信号Ｓ・ＬＯＣＫが
入力されると、カウンタ部６０はそのカウント動作を停
止すると共に、このときのカウント値（ＣＬＶターゲッ
ト値）を保持して出力するようにされる。以上の動作
が、次に説明するノーマルモード時におけるＣＬＶスキ
ャンモード時に行われるものである。
動作が最大値（９００Ｋ）まで継続されたとすると、最
大値検出部６５ではＣＬＶターゲット値が最大値になっ
たことを示す検出信号を出力する。これにより、セット
／リセット部６４からはセット信号が出力されるが、こ
れによって、カウンタ部６０は最小値（７５０Ｋ）をカ
ウント目標値としてダウンカウントを行う動作に切り替
わるようにされる。カウンタ部６０は、イネーブル反転
入力端子にＨレベルのロック信号Ｓ・ＬＯＣＫ（システ
ムコントローラ１４から出力される）が入力されるま
で、つまり、ＰＬＬ回路がロックしたとされる状態とな
るまで、上記のようにして、最小値レジスタ６２及び最
大値レジスタ６３に保持されている最大値から最小値の
範囲でＣＬＶターゲット値を可変するようにされる。そ
して、ＰＬＬ回路がロックした状態とされて、イネーブ
ル反転入力端子にＨレベルのロック信号Ｓ・ＬＯＣＫが
入力されると、カウンタ部６０はそのカウント動作を停
止すると共に、このときのカウント値（ＣＬＶターゲッ
ト値）を保持して出力するようにされる。以上の動作
が、次に説明するノーマルモード時におけるＣＬＶスキ
ャンモード時に行われるものである。
【００６０】なお、上記構成において、カウンタ部６０
のアップカウントとダウンカウントの切り換えは、ＥＦ
Ｍピット長の計測結果に基づいて行うようにすることも
考えられる。例えば、図示しないＥＦＭピット長計測回
路において１１Ｔ（最大反転間隔）のパターンのピット
長を計測し、この計測結果の所要の基準値に対する比較
結果に基づいてカウンタ部６０のアップカウントとダウ
ンカウントのモード切り換え行われるようにすることが
できる。
のアップカウントとダウンカウントの切り換えは、ＥＦ
Ｍピット長の計測結果に基づいて行うようにすることも
考えられる。例えば、図示しないＥＦＭピット長計測回
路において１１Ｔ（最大反転間隔）のパターンのピット
長を計測し、この計測結果の所要の基準値に対する比較
結果に基づいてカウンタ部６０のアップカウントとダウ
ンカウントのモード切り換え行われるようにすることが
できる。
【００６１】（２−ｃ．ノーマルモード時の動作）続い
て、上記構成によるＰＬＬサーボ回路２５のノーマルモ
ード時の動作について説明する。ノーマルモードとは、
前述したように当該ＣＤプレーヤに対して対振機能を与
えない通常再生モードであり、定常状態ではディスク１
は１倍速のＣＬＶにより回転駆動されるよう制御される
と共に、ＲＡＭ９を利用したデータの高速書き込み及び
定常速度による読み出し制御は行われないものとされ
る。
て、上記構成によるＰＬＬサーボ回路２５のノーマルモ
ード時の動作について説明する。ノーマルモードとは、
前述したように当該ＣＤプレーヤに対して対振機能を与
えない通常再生モードであり、定常状態ではディスク１
は１倍速のＣＬＶにより回転駆動されるよう制御される
と共に、ＲＡＭ９を利用したデータの高速書き込み及び
定常速度による読み出し制御は行われないものとされ
る。
【００６２】ノーマルモード時において、図２に示すＰ
ＬＬサーボ回路２５では、システムコントローラ１４か
ら出力されるモード切り換え信号Ｓ・ＮＷによってスイ
ッチＳＷ２は端子Ｔ・Ｎに接続されることで、ＰＬＬタ
ーゲット固定値レジスタ４０にて保持されているＰＬＬ
ターゲット固定値が減算器４６に供給するようにされ
る。また、スイッチＳＷ５は、モード切り換え信号Ｓ・
ＮＷによってオフとなるように制御されることで、ＰＣ
Ｉ回路の５０の動作は無効となるようにされる。
ＬＬサーボ回路２５では、システムコントローラ１４か
ら出力されるモード切り換え信号Ｓ・ＮＷによってスイ
ッチＳＷ２は端子Ｔ・Ｎに接続されることで、ＰＬＬタ
ーゲット固定値レジスタ４０にて保持されているＰＬＬ
ターゲット固定値が減算器４６に供給するようにされ
る。また、スイッチＳＷ５は、モード切り換え信号Ｓ・
ＮＷによってオフとなるように制御されることで、ＰＣ
Ｉ回路の５０の動作は無効となるようにされる。
【００６３】ここで、例えばスピンドルモータの起動
時、或いはサーボ落ちやディスク１のゴミ、傷等による
ドロップアウトによってＰＬＬ回路のロックが所定時間
以上はずれたような場合には、ＰＬＬ回路をロックさせ
て再生動作が行われるようにするためのＣＬＶスキャン
モードに移行する。この段階では、ＰＬＬ回路がロック
していないことから、ロック信号Ｓ・ＬＯＣＫにより制
御されるスイッチＳＷ１，ＳＷ３については、端子Ｔｏ
ｕｔが端子Ｔ・ＵＬに対して接続されるように制御され
る。従って、ＣＬＶサーボ回路系２５Ａにおける加算器
３６に対しては、信号ＣＬＶ−Ｐとして‘０’の値が入
力され、ＰＬＬ回路系２５Ｂにおいては、ＦＣＯカウン
タ４５側のＶＣＯ中心周波数の自動調整回路系が有効と
されていることになる。
時、或いはサーボ落ちやディスク１のゴミ、傷等による
ドロップアウトによってＰＬＬ回路のロックが所定時間
以上はずれたような場合には、ＰＬＬ回路をロックさせ
て再生動作が行われるようにするためのＣＬＶスキャン
モードに移行する。この段階では、ＰＬＬ回路がロック
していないことから、ロック信号Ｓ・ＬＯＣＫにより制
御されるスイッチＳＷ１，ＳＷ３については、端子Ｔｏ
ｕｔが端子Ｔ・ＵＬに対して接続されるように制御され
る。従って、ＣＬＶサーボ回路系２５Ａにおける加算器
３６に対しては、信号ＣＬＶ−Ｐとして‘０’の値が入
力され、ＰＬＬ回路系２５Ｂにおいては、ＦＣＯカウン
タ４５側のＶＣＯ中心周波数の自動調整回路系が有効と
されていることになる。
【００６４】上記のようにして各スイッチの切り換え状
態が制御されていることで、ＣＬＶスキャンモード時の
初期状態では、ＰＬＬ回路系２５Ａ側においては、ＶＣ
Ｏ４４が中心周波数となるようにするための自動調整モ
ードとなる。つまり、スイッチＳＷ４がオフとされてい
ることで、アナログＰＣＯ回路４１の検出出力に基づい
て得られる誤差制御信号Ｓ・Ｅは加算器４３に供給され
ないようにされる。そして、スイッチＳＷ３において端
子Ｔ・ＵＬが端子Ｔｏｕｔに対して接続されていること
で、ＦＣＯカウンタ４５を備えてなる自動調整回路系の
出力が加算器４３を介してＶＣＯ４４に供給されること
になる。
態が制御されていることで、ＣＬＶスキャンモード時の
初期状態では、ＰＬＬ回路系２５Ａ側においては、ＶＣ
Ｏ４４が中心周波数となるようにするための自動調整モ
ードとなる。つまり、スイッチＳＷ４がオフとされてい
ることで、アナログＰＣＯ回路４１の検出出力に基づい
て得られる誤差制御信号Ｓ・Ｅは加算器４３に供給され
ないようにされる。そして、スイッチＳＷ３において端
子Ｔ・ＵＬが端子Ｔｏｕｔに対して接続されていること
で、ＦＣＯカウンタ４５を備えてなる自動調整回路系の
出力が加算器４３を介してＶＣＯ４４に供給されること
になる。
【００６５】このときのＰＬＬ回路系２５Ｂの動作とし
ては、ＦＣＯカウンタ４５にてクリスタル系の周波数信
号ＦＳ（ＲＦＣＫ／６４）を基準クロックとして、ＶＣ
Ｏ４４の発振周波数に基づいて得られる周波数信号ＰＬ
ＣＫ／３６の周波数値が計測され、この計測結果を、減
算器４６においてＰＬＬターゲット固定値（ＰＬＬター
ゲット固定値レジスタ４０の出力）と比較する。そし
て、この減算器４６の出力がアンプ４７→スイッチＳＷ
３→積分回路４８→Ｄ／Ａコンバータ４９を介して周波
数誤差信号Ｓ・ＦＣとして加算器４３に供給される。こ
のとき、説明の簡単のために、トレーニングモードが設
定されている状態にあるとすると、加算器４３にはアナ
ログＰＣＯ回路４１の出力は供給されないことから、Ｖ
ＣＯ４４は、ＦＣＯカウンタ４５側の周波数誤差信号Ｓ
・ＦＣが帰還されるループのみによって、その周波数信
号ＰＬＣＫ／３６がＰＬＬターゲット固定値に近づくよ
うに制御されることになる。これにより、ＶＣＯ４４の
発振周波数がノーマルモードに対応して設定された中心
周波数（ＰＬＣＫ＝4.3218MHz）となるように収束して
固定されるように制御されることになる。つまり、ノー
マルモードでのＣＬＶスキャンモード時においては、Ｐ
ＬＬ回路系２５ＢはＶＣＯ４４が中心周波数で固定され
た状態にあるものと見ることができる。
ては、ＦＣＯカウンタ４５にてクリスタル系の周波数信
号ＦＳ（ＲＦＣＫ／６４）を基準クロックとして、ＶＣ
Ｏ４４の発振周波数に基づいて得られる周波数信号ＰＬ
ＣＫ／３６の周波数値が計測され、この計測結果を、減
算器４６においてＰＬＬターゲット固定値（ＰＬＬター
ゲット固定値レジスタ４０の出力）と比較する。そし
て、この減算器４６の出力がアンプ４７→スイッチＳＷ
３→積分回路４８→Ｄ／Ａコンバータ４９を介して周波
数誤差信号Ｓ・ＦＣとして加算器４３に供給される。こ
のとき、説明の簡単のために、トレーニングモードが設
定されている状態にあるとすると、加算器４３にはアナ
ログＰＣＯ回路４１の出力は供給されないことから、Ｖ
ＣＯ４４は、ＦＣＯカウンタ４５側の周波数誤差信号Ｓ
・ＦＣが帰還されるループのみによって、その周波数信
号ＰＬＣＫ／３６がＰＬＬターゲット固定値に近づくよ
うに制御されることになる。これにより、ＶＣＯ４４の
発振周波数がノーマルモードに対応して設定された中心
周波数（ＰＬＣＫ＝4.3218MHz）となるように収束して
固定されるように制御されることになる。つまり、ノー
マルモードでのＣＬＶスキャンモード時においては、Ｐ
ＬＬ回路系２５ＢはＶＣＯ４４が中心周波数で固定され
た状態にあるものと見ることができる。
【００６６】これに対して、ＣＬＶサーボ回路系２５Ａ
では、ＣＬＶ速度カウンタ３３から出力される速度情報
信号を、ＣＬＶターゲット設定回路３５より出力される
ＣＬＶターゲット値に対して減算器３４にて比較を行う
際、ＣＬＶターゲット設定回路３５では、そのＣＬＶタ
ーゲット値を可変するようにされる。つまり、ＣＬＶタ
ーゲット設定回路３５としては、図３にて説明したＣＬ
Ｖターゲット可変設定回路３５Ａが機能し、ＰＬＬ回路
がロック（ロック信号Ｓ・ＬＯＣＫ＝Ｈ）したとされた
状態が得られるまで、図３により説明した動作により、
ＣＬＶターゲット値を最大値（９００Ｋ）〜最小値（７
５０Ｋ）の範囲でスイープさせるようにして可変させる
ことになる。従って、スピンドルモータ２は、可変され
るＣＬＶターゲット値に対する現在のＣＬＶ速度情報
（ＣＬＶ速度カウンタ３３の出力）の差分により得られ
る速度誤差情報に基づいて、ＥＦＭ信号の周波数がＰＬ
Ｌ回路の引き込み範囲にくるよにその回転速度が制御さ
れることになる。なお、このときにはスイッチＳＷ１が
端子Ｔ・ＵＬに接続されていることで、ＣＬＶスキャン
モード時においては、制御成分として不要となる位相誤
差信号ＣＬＶ−Ｐは加算器３６に対しては供給されず、
値として‘０’が供給されている。
では、ＣＬＶ速度カウンタ３３から出力される速度情報
信号を、ＣＬＶターゲット設定回路３５より出力される
ＣＬＶターゲット値に対して減算器３４にて比較を行う
際、ＣＬＶターゲット設定回路３５では、そのＣＬＶタ
ーゲット値を可変するようにされる。つまり、ＣＬＶタ
ーゲット設定回路３５としては、図３にて説明したＣＬ
Ｖターゲット可変設定回路３５Ａが機能し、ＰＬＬ回路
がロック（ロック信号Ｓ・ＬＯＣＫ＝Ｈ）したとされた
状態が得られるまで、図３により説明した動作により、
ＣＬＶターゲット値を最大値（９００Ｋ）〜最小値（７
５０Ｋ）の範囲でスイープさせるようにして可変させる
ことになる。従って、スピンドルモータ２は、可変され
るＣＬＶターゲット値に対する現在のＣＬＶ速度情報
（ＣＬＶ速度カウンタ３３の出力）の差分により得られ
る速度誤差情報に基づいて、ＥＦＭ信号の周波数がＰＬ
Ｌ回路の引き込み範囲にくるよにその回転速度が制御さ
れることになる。なお、このときにはスイッチＳＷ１が
端子Ｔ・ＵＬに接続されていることで、ＣＬＶスキャン
モード時においては、制御成分として不要となる位相誤
差信号ＣＬＶ−Ｐは加算器３６に対しては供給されず、
値として‘０’が供給されている。
【００６７】ここで、スピンドルモータ２の回転速度が
ＰＬＬ回路の引き込み範囲に対応する程度に至ったこと
でＥＦＭ信号のフレームシンクの検出が可能とされ、シ
ステムコントローラ１４からＨレベルによるロック信号
Ｓ・ＬＯＣＫが出力されたとすると、以降はＰＬＬ回路
がロックしたとされる状態が維持される「通常動作モー
ド」に移行するのであるが、この通常動作モードに移行
したとされると、ＣＬＶターゲット設定回路３５のカウ
ンタ部６０において可変されていたＣＬＶターゲット値
はこの時点で固定され、以降の通常動作モードにおける
ＣＬＶ制御に用いるＣＬＶターゲット値として設定され
ることになる。このような動作により、本実施の形態で
のＣＬＶサーボ回路系は、常に１つの伝達特性が得られ
るようにすることができることになる。また、ロック信
号Ｓ・ＬＯＣＫがＨレベルとされることにより、ＣＬＶ
サーボ回路系２５Ａでは、スイッチＳＷ１が端子Ｔ・Ｌ
に切り替わることで加算器３６に対して現在の位相誤差
信号ＣＬＶ−Ｐが入力されて、現在の速度誤差情報ＣＬ
Ｖ−Ｓと加算される。そして、この加算器３６の出力に
基づいて得られるモータ駆動信号によりスピンドルモー
タ２がＣＬＶ制御されることになる。
ＰＬＬ回路の引き込み範囲に対応する程度に至ったこと
でＥＦＭ信号のフレームシンクの検出が可能とされ、シ
ステムコントローラ１４からＨレベルによるロック信号
Ｓ・ＬＯＣＫが出力されたとすると、以降はＰＬＬ回路
がロックしたとされる状態が維持される「通常動作モー
ド」に移行するのであるが、この通常動作モードに移行
したとされると、ＣＬＶターゲット設定回路３５のカウ
ンタ部６０において可変されていたＣＬＶターゲット値
はこの時点で固定され、以降の通常動作モードにおける
ＣＬＶ制御に用いるＣＬＶターゲット値として設定され
ることになる。このような動作により、本実施の形態で
のＣＬＶサーボ回路系は、常に１つの伝達特性が得られ
るようにすることができることになる。また、ロック信
号Ｓ・ＬＯＣＫがＨレベルとされることにより、ＣＬＶ
サーボ回路系２５Ａでは、スイッチＳＷ１が端子Ｔ・Ｌ
に切り替わることで加算器３６に対して現在の位相誤差
信号ＣＬＶ−Ｐが入力されて、現在の速度誤差情報ＣＬ
Ｖ−Ｓと加算される。そして、この加算器３６の出力に
基づいて得られるモータ駆動信号によりスピンドルモー
タ２がＣＬＶ制御されることになる。
【００６８】また、「通常動作モード」とされること
で、ＰＬＬ回路系２５Ｂにおいては、ロック信号Ｓ・Ｌ
ＯＣＫ（Ｈレベル）によってスイッチＳＷ３が端子Ｔ・
ＵＬから端子Ｔ・Ｕに切り替わることになるのである
が、ノーマルモードでは、スイッチＳＷ５はオフとされ
ていることにより、ＰＣＩ回路５０の出力はオフとな
り、従って、積分回路４８の入力はオープンとなる。こ
のため、通常動作モード時には、ＰＬＬ回路がロックし
たとされる時点の積分回路４８において保持された積分
値（スキャンモード時における最終値）が保持され、周
波数誤差信号Ｓ・ＦＣとして加算器４３に入力される。
このとき、トレーニングモードが設定される場合以外は
スイッチＳＷ４がオンとされていることで、アナログＰ
ＣＯ回路４１の位相比較出力に基づいて得られる誤差制
御信号Ｓ・Ｅも加算器４３に入力されている。これによ
り、通常動作モード時のＰＬＬ回路系２５Ｂでは、誤差
制御信号Ｓ・Ｅに対して上記周波数誤差信号Ｓ・ＦＣを
加算して得られる電圧値により、ＶＣＯ４４の発振周波
数を制御することで、ロックした状態を維持するように
される。
で、ＰＬＬ回路系２５Ｂにおいては、ロック信号Ｓ・Ｌ
ＯＣＫ（Ｈレベル）によってスイッチＳＷ３が端子Ｔ・
ＵＬから端子Ｔ・Ｕに切り替わることになるのである
が、ノーマルモードでは、スイッチＳＷ５はオフとされ
ていることにより、ＰＣＩ回路５０の出力はオフとな
り、従って、積分回路４８の入力はオープンとなる。こ
のため、通常動作モード時には、ＰＬＬ回路がロックし
たとされる時点の積分回路４８において保持された積分
値（スキャンモード時における最終値）が保持され、周
波数誤差信号Ｓ・ＦＣとして加算器４３に入力される。
このとき、トレーニングモードが設定される場合以外は
スイッチＳＷ４がオンとされていることで、アナログＰ
ＣＯ回路４１の位相比較出力に基づいて得られる誤差制
御信号Ｓ・Ｅも加算器４３に入力されている。これによ
り、通常動作モード時のＰＬＬ回路系２５Ｂでは、誤差
制御信号Ｓ・Ｅに対して上記周波数誤差信号Ｓ・ＦＣを
加算して得られる電圧値により、ＶＣＯ４４の発振周波
数を制御することで、ロックした状態を維持するように
される。
【００６９】このように本実施の形態では、ノーマルモ
ード時のＣＬＶスキャンモードでは、ＣＬＶ速度をＰＬ
Ｌ回路のキャプチャーレンジに対応する速度にまで引き
込むための動作として、約１１５Ｈｚ（≒９ｍｓ）とい
う従来のＣＬＶサーボ回路系より長い周期によりＥＦＭ
信号のエッジ数（反転回数）をカウントすることにより
ＣＬＶ速度を計測し、この計測値と、ＥＦＭ信号の周波
数に基づいて設定された最大値と最小値の間で可変され
るＣＬＶターゲット値との誤差に基づいてＣＬＶ制御を
実行するようにしている。これにより、本実施の形態で
は従来のようにラフサーボ回路系を別途設けることな
く、非常に簡略な回路規模によりＣＬＶ引き込みサーボ
から、通常のＣＬＶ制御に移行することができる。ま
た、従来のようにラフサーボ制御、アクセス制御、及び
通常再生時のＣＬＶ制御とで回路系を切り換える必要が
無く、常に一系統の回路系によってＣＬＶ制御を実行す
ることから、それだけ安定的なＣＬＶサーボ制御が実現
されることにもなる。
ード時のＣＬＶスキャンモードでは、ＣＬＶ速度をＰＬ
Ｌ回路のキャプチャーレンジに対応する速度にまで引き
込むための動作として、約１１５Ｈｚ（≒９ｍｓ）とい
う従来のＣＬＶサーボ回路系より長い周期によりＥＦＭ
信号のエッジ数（反転回数）をカウントすることにより
ＣＬＶ速度を計測し、この計測値と、ＥＦＭ信号の周波
数に基づいて設定された最大値と最小値の間で可変され
るＣＬＶターゲット値との誤差に基づいてＣＬＶ制御を
実行するようにしている。これにより、本実施の形態で
は従来のようにラフサーボ回路系を別途設けることな
く、非常に簡略な回路規模によりＣＬＶ引き込みサーボ
から、通常のＣＬＶ制御に移行することができる。ま
た、従来のようにラフサーボ制御、アクセス制御、及び
通常再生時のＣＬＶ制御とで回路系を切り換える必要が
無く、常に一系統の回路系によってＣＬＶ制御を実行す
ることから、それだけ安定的なＣＬＶサーボ制御が実現
されることにもなる。
【００７０】また、例えばＣＬＶ速度の計測周期は、従
来では約１３６μｓであるのに対して、本実施の形態で
は上記のように９ｍｓとされて、この場合には、約６４
倍程度の長い周期となることから、１サンプル欠落時の
信号の乱れも１／６４とすることが可能となる。また、
ＣＬＶターゲット値が可変とされた状態から遷移して、
通常動作モードに適合するＣＬＶターゲット値が設定さ
れることになるため、ＣＬＶターゲット値は可変であり
ながら、最終的に１つに決定することができる。従っ
て、例えば変速再生を行うような構成とされている場合
でも、本実施の形態のＰＬＬ／ＣＬＶサーボ回路により
容易に対応することが可能である。
来では約１３６μｓであるのに対して、本実施の形態で
は上記のように９ｍｓとされて、この場合には、約６４
倍程度の長い周期となることから、１サンプル欠落時の
信号の乱れも１／６４とすることが可能となる。また、
ＣＬＶターゲット値が可変とされた状態から遷移して、
通常動作モードに適合するＣＬＶターゲット値が設定さ
れることになるため、ＣＬＶターゲット値は可変であり
ながら、最終的に１つに決定することができる。従っ
て、例えば変速再生を行うような構成とされている場合
でも、本実施の形態のＰＬＬ／ＣＬＶサーボ回路により
容易に対応することが可能である。
【００７１】更に、本実施の形態では、ＣＬＶ速度の計
測値はＥＦＭ信号のエッジ数に基づいたものであること
から、この計測値を例えばシステムコントローラ１４が
監視することで、ディスクの暴走や逆転が発生する以前
の段階でこれらの兆候を検出するように構成することが
可能とされ、従来では困難とされていた、上記ディスク
の暴走や逆転等によるエラー状態を未然に防止するよう
に制御を行うことが可能とされる。例えば、ＣＬＶ速度
カウンタ３３にて計測されたＣＬＶ速度値のＣＬＶター
ゲット値に対する誤差が所定の範囲（例えば±５０％）
を越えた場合は、予め設定しておいたキックレベルによ
りスピンドルモータのキック制御を実行して、上記ＣＬ
Ｖ速度値のＣＬＶターゲット値に対する誤差がある範囲
内（例えば±３０％以内）になるのを待機し、この範囲
内に誤差が収まったことが検出されたら定常再生に戻る
ための制御を実行するようにされる。
測値はＥＦＭ信号のエッジ数に基づいたものであること
から、この計測値を例えばシステムコントローラ１４が
監視することで、ディスクの暴走や逆転が発生する以前
の段階でこれらの兆候を検出するように構成することが
可能とされ、従来では困難とされていた、上記ディスク
の暴走や逆転等によるエラー状態を未然に防止するよう
に制御を行うことが可能とされる。例えば、ＣＬＶ速度
カウンタ３３にて計測されたＣＬＶ速度値のＣＬＶター
ゲット値に対する誤差が所定の範囲（例えば±５０％）
を越えた場合は、予め設定しておいたキックレベルによ
りスピンドルモータのキック制御を実行して、上記ＣＬ
Ｖ速度値のＣＬＶターゲット値に対する誤差がある範囲
内（例えば±３０％以内）になるのを待機し、この範囲
内に誤差が収まったことが検出されたら定常再生に戻る
ための制御を実行するようにされる。
【００７２】（２−ｄ．ソフトウェアによるＣＬＶター
ゲット可変設定動作）ところで、ノーマルモードでのＣ
ＬＶスキャンモード時においてＣＬＶターゲット値を可
変するための構成は、図３に示したようなハードウェア
としてのＣＬＶターゲット可変設定回路３５Ａに代え
て、システムコントローラ１４の制御によるものとして
ソフトウェアにより実現することも可能とされる。この
場合には、例えば、ＣＬＶターゲット可変設定回路３５
Ａを省略して、システムコントローラ１４により発生さ
れるＣＬＶターゲット値を減算器３４に入力するように
構成すればよいことになる。
ゲット可変設定動作）ところで、ノーマルモードでのＣ
ＬＶスキャンモード時においてＣＬＶターゲット値を可
変するための構成は、図３に示したようなハードウェア
としてのＣＬＶターゲット可変設定回路３５Ａに代え
て、システムコントローラ１４の制御によるものとして
ソフトウェアにより実現することも可能とされる。この
場合には、例えば、ＣＬＶターゲット可変設定回路３５
Ａを省略して、システムコントローラ１４により発生さ
れるＣＬＶターゲット値を減算器３４に入力するように
構成すればよいことになる。
【００７３】そこで、ノーマルモードでのＣＬＶスキャ
ンモード時の動作として、ソフトウェアによりＣＬＶタ
ーゲット値を可変する場合の構成について、図４及び図
５のフローチャートを参照して説明する。これらの図に
示す処理動作は、システムコントローラ１４が実行する
ものとされる。また、以降の処理動作は、ＣＬＶスキャ
ンモードに移行するための状況として、スピンドルモー
タ２を回転起動させる場合を例として挙げることとす
る。
ンモード時の動作として、ソフトウェアによりＣＬＶタ
ーゲット値を可変する場合の構成について、図４及び図
５のフローチャートを参照して説明する。これらの図に
示す処理動作は、システムコントローラ１４が実行する
ものとされる。また、以降の処理動作は、ＣＬＶスキャ
ンモードに移行するための状況として、スピンドルモー
タ２を回転起動させる場合を例として挙げることとす
る。
【００７４】例えば、停止状態からディスクの再生のた
めの操作が操作部１５において行われたことを検出する
と、システムコントローラ１４は、図４に示すステップ
Ｓ１００に移行し、内部のタイマーの時間計測値ＴＩＭ
Ｅを０にリセットした後、続くステップＳ１０１におい
てスピンドルモータ２を強制的に回転駆動させるための
所定レベルのキック電圧を所定時間印加するための制御
を実行する。つまり、いわゆるスピンドルキックといわ
れる動作が行われ、これによりスピンドルモータ２は回
転を開始することになる。なお、所定時間によるスピン
ドルキックの実行が終了された後は、例えばスピンドル
モータ２は、ＣＬＶ制御がかけられるまでの待機期間は
慣性回転を行っている状態にある。
めの操作が操作部１５において行われたことを検出する
と、システムコントローラ１４は、図４に示すステップ
Ｓ１００に移行し、内部のタイマーの時間計測値ＴＩＭ
Ｅを０にリセットした後、続くステップＳ１０１におい
てスピンドルモータ２を強制的に回転駆動させるための
所定レベルのキック電圧を所定時間印加するための制御
を実行する。つまり、いわゆるスピンドルキックといわ
れる動作が行われ、これによりスピンドルモータ２は回
転を開始することになる。なお、所定時間によるスピン
ドルキックの実行が終了された後は、例えばスピンドル
モータ２は、ＣＬＶ制御がかけられるまでの待機期間は
慣性回転を行っている状態にある。
【００７５】ステップＳ１０１の処理が終了した後は、
ステップＳ１０２においてフォーカスサーボをオンとす
るためのコマンドを出力する。これにより、光学系サー
ボ回路１２（図１参照）を備えて形成されるフォーカス
サーボ回路系では、フォーカスサーチ制御からフォーカ
スサーボループ制御に移行するまでのフォーカシング制
御を実行することになる。この状態の元で、システムコ
ントローラ１４では、ステップＳ１０３においてフォー
カスサーボ制御が適正に行われた状態となったか否かに
ついて判別を行っており、閉じられたフォーカスサーボ
ループによるサーボ制御が実行された状態となったこと
が判別されるとステップＳ１０４に進む。ステップＳ１
０４では、トラッキングサーボをオンとするためのコマ
ンドを出力する。これにより、光学系サーボ回路１２に
おけるトラッキングサーボ回路系では、トラッキングサ
ーボ制御を開始することになる。これにより、光学ヘッ
ド３によりディスク１に記録された信号の読み出しが可
能な状態が得られることになる。
ステップＳ１０２においてフォーカスサーボをオンとす
るためのコマンドを出力する。これにより、光学系サー
ボ回路１２（図１参照）を備えて形成されるフォーカス
サーボ回路系では、フォーカスサーチ制御からフォーカ
スサーボループ制御に移行するまでのフォーカシング制
御を実行することになる。この状態の元で、システムコ
ントローラ１４では、ステップＳ１０３においてフォー
カスサーボ制御が適正に行われた状態となったか否かに
ついて判別を行っており、閉じられたフォーカスサーボ
ループによるサーボ制御が実行された状態となったこと
が判別されるとステップＳ１０４に進む。ステップＳ１
０４では、トラッキングサーボをオンとするためのコマ
ンドを出力する。これにより、光学系サーボ回路１２に
おけるトラッキングサーボ回路系では、トラッキングサ
ーボ制御を開始することになる。これにより、光学ヘッ
ド３によりディスク１に記録された信号の読み出しが可
能な状態が得られることになる。
【００７６】ステップＳ１０５では、ロック信号Ｓ・Ｌ
ＯＣＫをＨレベルとして出力している状態であるか、即
ち、ＰＬＬ回路がロックした状態（ＥＦＭ信号からフレ
ームシンクが適正に検出可能される状態）にあるか否か
が判別される。なお、ここまでの処理段階において、Ｐ
ＬＬ回路がロックした状態になければ（ロック信号Ｓ・
ＬＯＣＫ＝Ｌであれば）、図２にて説明したようにＰＬ
Ｌ回路系２５Ｂは、ＦＣＯカウンタ４５の回路系を利用
したＶＣＯ中心周波数の自動調整動作を行うようにその
回路形態が形成されている状態にあるものとされる。
ＯＣＫをＨレベルとして出力している状態であるか、即
ち、ＰＬＬ回路がロックした状態（ＥＦＭ信号からフレ
ームシンクが適正に検出可能される状態）にあるか否か
が判別される。なお、ここまでの処理段階において、Ｐ
ＬＬ回路がロックした状態になければ（ロック信号Ｓ・
ＬＯＣＫ＝Ｌであれば）、図２にて説明したようにＰＬ
Ｌ回路系２５Ｂは、ＦＣＯカウンタ４５の回路系を利用
したＶＣＯ中心周波数の自動調整動作を行うようにその
回路形態が形成されている状態にあるものとされる。
【００７７】ステップＳ１０５において、先のスピンド
ルキック処理（Ｓ１０１）によって回転させられたスピ
ンドルモータ２の回転速度がＰＬＬ回路のキャプチャー
レンジに対応する適正範囲にあり、既にＰＬＬ回路がロ
ックした状態にあってロック信号Ｓ・ＬＯＣＫ＝Ｈであ
ることが判別されると、ステップＳ１１１に進み、時間
計測値ＴＩＭＥを‘０’にリセットして、ステップＳ１
１２に進む。ステップＳ１１２では、ＰＬＬ回路がロッ
クしている状態のもとでの通常動作モードに従った再生
動作のための制御処理が実行され、所定時間ごとにステ
ップＳ１０５に戻ることにより、ＰＬＬ回路の状態を監
視するようにされる。なお、ステップＳ１０５及び後述
するステップＳ２０２におけるＰＬＬ回路のロック状態
の判別処理は、前述したように、信号ＧＦＳに応じてロ
ック信号Ｓ・ＬＯＣＫを生成することから、例えば同期
検出回路２６から入力される信号ＧＦＳの状態を検出す
ることによっても可能である。従って、ＰＬＬ回路がロ
ックしている限り、ステップＳ１１１→Ｓ１１２→Ｓ１
０５のループ処理によって、現在ノーマルモードである
かワイドモードであるかに関わらず、これら再生モード
に応じた通常動作モードが継続されることになる。ま
た、再生途中で何らかの外乱等によって、サーボ落ちや
長期信号欠落などのエラー状態が発生してロックがはず
れたのであれば、ステップＳ１０５からＳ１０６に進む
ようにされる。
ルキック処理（Ｓ１０１）によって回転させられたスピ
ンドルモータ２の回転速度がＰＬＬ回路のキャプチャー
レンジに対応する適正範囲にあり、既にＰＬＬ回路がロ
ックした状態にあってロック信号Ｓ・ＬＯＣＫ＝Ｈであ
ることが判別されると、ステップＳ１１１に進み、時間
計測値ＴＩＭＥを‘０’にリセットして、ステップＳ１
１２に進む。ステップＳ１１２では、ＰＬＬ回路がロッ
クしている状態のもとでの通常動作モードに従った再生
動作のための制御処理が実行され、所定時間ごとにステ
ップＳ１０５に戻ることにより、ＰＬＬ回路の状態を監
視するようにされる。なお、ステップＳ１０５及び後述
するステップＳ２０２におけるＰＬＬ回路のロック状態
の判別処理は、前述したように、信号ＧＦＳに応じてロ
ック信号Ｓ・ＬＯＣＫを生成することから、例えば同期
検出回路２６から入力される信号ＧＦＳの状態を検出す
ることによっても可能である。従って、ＰＬＬ回路がロ
ックしている限り、ステップＳ１１１→Ｓ１１２→Ｓ１
０５のループ処理によって、現在ノーマルモードである
かワイドモードであるかに関わらず、これら再生モード
に応じた通常動作モードが継続されることになる。ま
た、再生途中で何らかの外乱等によって、サーボ落ちや
長期信号欠落などのエラー状態が発生してロックがはず
れたのであれば、ステップＳ１０５からＳ１０６に進む
ようにされる。
【００７８】ステップＳ１０５において、ＰＬＬ回路が
ロックしていないと判別された場合には、ステップＳ１
０６→Ｓ１０７→Ｓ１０５による処理が実行されること
で、所定時間だけ、このままの状態でＰＬＬ回路がロッ
ク状態に復帰して、通常動作モードに移行するのを待機
することになるが、スピンドルモータ２の回転速度が依
然不適正で、所定時間待機してもＰＬＬ回路がロックせ
ず通常動作モードに移行することが不可能である状態で
は、ステップＳ１０７からステップＳ１０８に進み、現
在、当該ＣＤプレーヤの再生モードとして、ノーマルモ
ードとワイドモードとの何れのモードが設定されている
かについて判別を行う。このモード設定は、ユーザの操
作部１５に対する操作によって何れか一方のモードが既
に選択されている状態にあるものとされる。
ロックしていないと判別された場合には、ステップＳ１
０６→Ｓ１０７→Ｓ１０５による処理が実行されること
で、所定時間だけ、このままの状態でＰＬＬ回路がロッ
ク状態に復帰して、通常動作モードに移行するのを待機
することになるが、スピンドルモータ２の回転速度が依
然不適正で、所定時間待機してもＰＬＬ回路がロックせ
ず通常動作モードに移行することが不可能である状態で
は、ステップＳ１０７からステップＳ１０８に進み、現
在、当該ＣＤプレーヤの再生モードとして、ノーマルモ
ードとワイドモードとの何れのモードが設定されている
かについて判別を行う。このモード設定は、ユーザの操
作部１５に対する操作によって何れか一方のモードが既
に選択されている状態にあるものとされる。
【００７９】ステップＳ１０８において、ノーマルモー
ドであると判別された場合には、ステップＳ１０９とし
てのノーマルモードに対応するＣＬＶスキャンモードと
しての処理に移行する。このステップＳ１０９としての
処理ルーチンは次に図５により説明するようなものとな
る。また、ワイドモードであると判別された場合には、
ステップＳ１１０のワイドモードにおけるＣＬＶスキャ
ンモードのための処理に移行するが、ステップＳ１１０
としての処理ルーチンについては後述する。
ドであると判別された場合には、ステップＳ１０９とし
てのノーマルモードに対応するＣＬＶスキャンモードと
しての処理に移行する。このステップＳ１０９としての
処理ルーチンは次に図５により説明するようなものとな
る。また、ワイドモードであると判別された場合には、
ステップＳ１１０のワイドモードにおけるＣＬＶスキャ
ンモードのための処理に移行するが、ステップＳ１１０
としての処理ルーチンについては後述する。
【００８０】図５に示すルーチンにおいては、先に図３
に示したＣＬＶターゲット可変設定回路３５Ａに代わる
動作がシステムコントローラ１４により行われる。ここ
で、システムコントローラ１４に対しては、少なくとも
ＣＬＶターゲット値の最大値（９００Ｋ）と最小値（７
５０Ｋ）の情報がセットされているものとする。
に示したＣＬＶターゲット可変設定回路３５Ａに代わる
動作がシステムコントローラ１４により行われる。ここ
で、システムコントローラ１４に対しては、少なくとも
ＣＬＶターゲット値の最大値（９００Ｋ）と最小値（７
５０Ｋ）の情報がセットされているものとする。
【００８１】図５に示す処理としては、先ずステップＳ
２０１において、例えば、減算器３４に入力すべきＣＬ
Ｖターゲット値（図にはＣＬＶＴＧとして示している）
を最大値に設定した後、ステップＳ２０２において、Ｐ
ＬＬ回路がロックしているか否かについて判別を行うよ
うにしている。
２０１において、例えば、減算器３４に入力すべきＣＬ
Ｖターゲット値（図にはＣＬＶＴＧとして示している）
を最大値に設定した後、ステップＳ２０２において、Ｐ
ＬＬ回路がロックしているか否かについて判別を行うよ
うにしている。
【００８２】ステップＳ２０２においてＰＬＬ回路がロ
ックしていると判別されたのであれば、ステップＳ２１
０に進み、これまでＣＬＶターゲット値を可変制御して
いたのであればこのためのカウント動作を停止して、最
後のＣＬＶターゲット値を保持した後、図４に示したス
テップＳ１０５に進むようにされる。これによって、Ｐ
ＬＬ回路がロックした状態にある限り、ステップＳ１１
１→Ｓ１１２→Ｓ１０５のループ処理によって通常動作
モードとなる。これに対して、ステップＳ２０２におい
てＰＬＬ回路がロックしていないと判別されたのであれ
ば、ステップＳ２０３に進み、ＣＬＶターゲット値のカ
ウントモードが現在アップカウントモードとされている
か否かについて判別が行われる。なお、ステップＳ２０
１→Ｓ２０２の処理を経てステップＳ２０３に移行して
きた場合には、ダウンカウントモードが設定されている
ものとする。ステップＳ２０３において、アップカウン
トモードであると判別された場合には、ステップＳ２０
４に進んでＣＬＶターゲット値について、１ステップイ
ンクリメントしてステップＳ２０６に進むようにされ
る。また、ダウンカウントモードであると判別された場
合には、ステップＳ２０５において、１ステップデクリ
メントしてステップＳ２０６に進むことになる。
ックしていると判別されたのであれば、ステップＳ２１
０に進み、これまでＣＬＶターゲット値を可変制御して
いたのであればこのためのカウント動作を停止して、最
後のＣＬＶターゲット値を保持した後、図４に示したス
テップＳ１０５に進むようにされる。これによって、Ｐ
ＬＬ回路がロックした状態にある限り、ステップＳ１１
１→Ｓ１１２→Ｓ１０５のループ処理によって通常動作
モードとなる。これに対して、ステップＳ２０２におい
てＰＬＬ回路がロックしていないと判別されたのであれ
ば、ステップＳ２０３に進み、ＣＬＶターゲット値のカ
ウントモードが現在アップカウントモードとされている
か否かについて判別が行われる。なお、ステップＳ２０
１→Ｓ２０２の処理を経てステップＳ２０３に移行して
きた場合には、ダウンカウントモードが設定されている
ものとする。ステップＳ２０３において、アップカウン
トモードであると判別された場合には、ステップＳ２０
４に進んでＣＬＶターゲット値について、１ステップイ
ンクリメントしてステップＳ２０６に進むようにされ
る。また、ダウンカウントモードであると判別された場
合には、ステップＳ２０５において、１ステップデクリ
メントしてステップＳ２０６に進むことになる。
【００８３】ステップＳ２０６においては、現在のＣＬ
Ｖターゲット値が最大値とされているか否かについて判
別が行われ、ＣＬＶターゲット値が最大値とされている
場合には、ステップＳ２０７に進んでダウンカウントモ
ードにカウントモードを切り換え、ステップＳ２０２に
戻るようにされる。これに対して、ＣＬＶターゲット値
が最大値に至っていないと判別された場合にはステップ
Ｓ２０８に進み、ＣＬＶターゲット値が最小値に至った
か否かについて判別が行われる。そして、ＣＬＶターゲ
ット値が最小値に至ったと判別された場合にはステップ
Ｓ２０９に進むことによりアップカウントモードに切り
換えが行われた後にステップＳ２０２に戻るようにされ
る。また、ステップＳ２０８において否定結果が得られ
たのであれば、これまでのカウントモードを維持した状
態でステップＳ２０２に戻るようにされる。これまで説
明した動作が実行されることで、図３により説明したＣ
ＬＶターゲット可変設定回路３５Ａと等価の動作がシス
テムコントローラ１４の処理として実行されることにな
る。
Ｖターゲット値が最大値とされているか否かについて判
別が行われ、ＣＬＶターゲット値が最大値とされている
場合には、ステップＳ２０７に進んでダウンカウントモ
ードにカウントモードを切り換え、ステップＳ２０２に
戻るようにされる。これに対して、ＣＬＶターゲット値
が最大値に至っていないと判別された場合にはステップ
Ｓ２０８に進み、ＣＬＶターゲット値が最小値に至った
か否かについて判別が行われる。そして、ＣＬＶターゲ
ット値が最小値に至ったと判別された場合にはステップ
Ｓ２０９に進むことによりアップカウントモードに切り
換えが行われた後にステップＳ２０２に戻るようにされ
る。また、ステップＳ２０８において否定結果が得られ
たのであれば、これまでのカウントモードを維持した状
態でステップＳ２０２に戻るようにされる。これまで説
明した動作が実行されることで、図３により説明したＣ
ＬＶターゲット可変設定回路３５Ａと等価の動作がシス
テムコントローラ１４の処理として実行されることにな
る。
【００８４】なお、上記処理動作においては、図３によ
り説明したハードウェアとしての構成に準じて、アップ
カウントモードとダウンカウントモードの切り換えが、
ＥＦＭピット長の計測結果に基づいて行われるようにす
ることが可能である。
り説明したハードウェアとしての構成に準じて、アップ
カウントモードとダウンカウントモードの切り換えが、
ＥＦＭピット長の計測結果に基づいて行われるようにす
ることが可能である。
【００８５】（２−ｅ．ワイドモード時の動作）続い
て、ＰＬＬサーボ回路２５の対振モード時（ワイドモー
ド時）における動作について補足的に説明する。対振モ
ード時においては、基本的に１倍速より高速の特定のデ
ータ転送レートレートによってディスクからの信号の読
み出しと信号処理回路７内における信号処理、及びＲＡ
Ｍ９へのデータの書き込みを行ってＲＡＭ９にデータを
蓄積し、ＲＡＭ９からのデータの読み出しは１倍速に対
応する通常レートで読み出すことにより、再生データが
とぎれないように出力させることで対振機能を得るもの
である。そして、本実施の形態においては、更に対振機
能の強化を図るために、ＰＬＬサーボ回路２５の動作と
して、次に説明するようにして、ＰＬＬ回路のキャプチ
ャーレンジとロックレンジの拡大が図られるように「ワ
イドモード」としての動作を行うものである。
て、ＰＬＬサーボ回路２５の対振モード時（ワイドモー
ド時）における動作について補足的に説明する。対振モ
ード時においては、基本的に１倍速より高速の特定のデ
ータ転送レートレートによってディスクからの信号の読
み出しと信号処理回路７内における信号処理、及びＲＡ
Ｍ９へのデータの書き込みを行ってＲＡＭ９にデータを
蓄積し、ＲＡＭ９からのデータの読み出しは１倍速に対
応する通常レートで読み出すことにより、再生データが
とぎれないように出力させることで対振機能を得るもの
である。そして、本実施の形態においては、更に対振機
能の強化を図るために、ＰＬＬサーボ回路２５の動作と
して、次に説明するようにして、ＰＬＬ回路のキャプチ
ャーレンジとロックレンジの拡大が図られるように「ワ
イドモード」としての動作を行うものである。
【００８６】この場合、リードフレームクロック信号Ｒ
ＦＣＫについては、ＣＬＶ速度があるｎ倍速（ｎ＞１）
とされることに対応して、ＲＦＣＫ＝ｎ×ＲＦＣＫによ
り表される周波数信号となる。また、これに対応してＶ
ＣＯ４４の発振周波数もノーマルモード時に対してｎ倍
の周波数を有するものとされ、従って、ワイドモード時
の信号ＰＬＣＫの周波数も、ＰＬＣＫ＝ｎ×ＰＬＣＫに
より表されることになる。
ＦＣＫについては、ＣＬＶ速度があるｎ倍速（ｎ＞１）
とされることに対応して、ＲＦＣＫ＝ｎ×ＲＦＣＫによ
り表される周波数信号となる。また、これに対応してＶ
ＣＯ４４の発振周波数もノーマルモード時に対してｎ倍
の周波数を有するものとされ、従って、ワイドモード時
の信号ＰＬＣＫの周波数も、ＰＬＣＫ＝ｎ×ＰＬＣＫに
より表されることになる。
【００８７】ワイドモード時における各スイッチの切り
換え状態としては、ワイドモードに対応するモード切り
換え信号Ｓ・ＮＷによって、スイッチＳＷ２が端子Ｔ・
Ｗ側に切り換えられる。これにより、ＰＬＬ回路系２５
Ｂの減算器４６に対しては、ＰＬＬターゲット可変回路
３９の出力が入力されることになる。つまり、ＰＬＬ回
路系２５ＢにおけるＶＣＯ４４の中心周波数の自動調整
回路系では、ＣＬＶ速度カウンタ３３により計測された
ＥＦＭ信号周波数の情報がＰＬＬターゲット値として減
算器４６に供給されることになる。
換え状態としては、ワイドモードに対応するモード切り
換え信号Ｓ・ＮＷによって、スイッチＳＷ２が端子Ｔ・
Ｗ側に切り換えられる。これにより、ＰＬＬ回路系２５
Ｂの減算器４６に対しては、ＰＬＬターゲット可変回路
３９の出力が入力されることになる。つまり、ＰＬＬ回
路系２５ＢにおけるＶＣＯ４４の中心周波数の自動調整
回路系では、ＣＬＶ速度カウンタ３３により計測された
ＥＦＭ信号周波数の情報がＰＬＬターゲット値として減
算器４６に供給されることになる。
【００８８】また、スイッチＳＷ５では、ワイドモード
に対応するモード切り換え信号Ｓ・ＮＷによりオンとな
るように制御され、ＰＣＩ回路５０の出力がスイッチＳ
Ｗ３の端子Ｔ・Ｌに対して供給可能な状態とされる。ま
た、ロック信号Ｓ・ＬＯＣＫにより制御されるスイッチ
ＳＷ１，ＳＷ４の切り換え状態については、ノーマルモ
ード時と同様となる。
に対応するモード切り換え信号Ｓ・ＮＷによりオンとな
るように制御され、ＰＣＩ回路５０の出力がスイッチＳ
Ｗ３の端子Ｔ・Ｌに対して供給可能な状態とされる。ま
た、ロック信号Ｓ・ＬＯＣＫにより制御されるスイッチ
ＳＷ１，ＳＷ４の切り換え状態については、ノーマルモ
ード時と同様となる。
【００８９】また、ワイドモード時では、ＣＬＶサーボ
回路系２５Ａにおいては、ＣＬＶターゲット設定回路３
５から、所定の固定値によるＣＬＶターゲット値を減算
器３４に対して出力するようにされる。つまり、後述す
るＣＬＶスキャン動作時であっても、ノーマルモード時
のようにＣＬＶターゲット値は可変制御されない。これ
により、ワイドモード時には、ＣＬＶサーボ回路系２５
Ａでは、ＣＬＶ速度カウンタ３３から出力されるＣＬＶ
速度情報が上記固定値としてのＣＬＶターゲット値に一
致する収束状態が得られるように、スピンドルモータ２
の回転速度を制御することになる。また、ワイドモード
時においてＰＬＬ回路がロックしていないとされる状態
では、加算器３６に対して‘０’としての固定値による
位誤差信号ＣＬＶ−Ｐが入力されている状態にある。
回路系２５Ａにおいては、ＣＬＶターゲット設定回路３
５から、所定の固定値によるＣＬＶターゲット値を減算
器３４に対して出力するようにされる。つまり、後述す
るＣＬＶスキャン動作時であっても、ノーマルモード時
のようにＣＬＶターゲット値は可変制御されない。これ
により、ワイドモード時には、ＣＬＶサーボ回路系２５
Ａでは、ＣＬＶ速度カウンタ３３から出力されるＣＬＶ
速度情報が上記固定値としてのＣＬＶターゲット値に一
致する収束状態が得られるように、スピンドルモータ２
の回転速度を制御することになる。また、ワイドモード
時においてＰＬＬ回路がロックしていないとされる状態
では、加算器３６に対して‘０’としての固定値による
位誤差信号ＣＬＶ−Ｐが入力されている状態にある。
【００９０】上記のような回路形態がＰＬＬ／ＣＬＶサ
ーボ回路２５において形成されることを前提として、ワ
イドモード時におけるＣＬＶサーボ回路系２５ＡのＣＬ
Ｖスキャン動作（ＰＬＬ回路をロックさせるための動作
である）について説明する。
ーボ回路２５において形成されることを前提として、ワ
イドモード時におけるＣＬＶサーボ回路系２５ＡのＣＬ
Ｖスキャン動作（ＰＬＬ回路をロックさせるための動作
である）について説明する。
【００９１】ここで、例えばＰＬＬ回路がロックしてい
ない状態として、ディスクの回転速度がＣＬＶターゲッ
ト設定回路３５にて設定されている固定値に達していな
いとされるとき、ＰＬＬ回路系２５Ｂにおいては、ＦＣ
Ｏカウンタ４５側の周波数誤差信号Ｓ・ＦＣが帰還され
るループのみによってＶＣＯ４４が中心周波数に収束す
るように制御する中心周波数の自動調整動作が行われて
いる。
ない状態として、ディスクの回転速度がＣＬＶターゲッ
ト設定回路３５にて設定されている固定値に達していな
いとされるとき、ＰＬＬ回路系２５Ｂにおいては、ＦＣ
Ｏカウンタ４５側の周波数誤差信号Ｓ・ＦＣが帰還され
るループのみによってＶＣＯ４４が中心周波数に収束す
るように制御する中心周波数の自動調整動作が行われて
いる。
【００９２】ただし、ワイドモードでは、前述のように
減算器４６においてＦＣＯカウンタ４５の出力と比較す
るＰＬＬターゲット値は、ＰＬＬターゲット可変回路３
９からの出力となる。このとき、ＰＬＬターゲット可変
回路３９は、ＣＬＶ速度カウンタ３３のＥＦＭ信号周波
数値を入力して、ＦＣＯカウンタ４５の出力が目標とす
る所定の目標値とＣＬＶターゲット値との比に従って、
例えばＲＦＣＫ／６４の周期で可変を行うようにされ
る。なお、このＰＬＬターゲット値の可変動作について
は後述する。
減算器４６においてＦＣＯカウンタ４５の出力と比較す
るＰＬＬターゲット値は、ＰＬＬターゲット可変回路３
９からの出力となる。このとき、ＰＬＬターゲット可変
回路３９は、ＣＬＶ速度カウンタ３３のＥＦＭ信号周波
数値を入力して、ＦＣＯカウンタ４５の出力が目標とす
る所定の目標値とＣＬＶターゲット値との比に従って、
例えばＲＦＣＫ／６４の周期で可変を行うようにされ
る。なお、このＰＬＬターゲット値の可変動作について
は後述する。
【００９３】上記のように、ＦＣＯカウンタ４５の周波
数計測値に対して目標となるＰＬＬターゲット値が現在
のＥＦＭ信号周波数値に基づく周波数値とされ、このＰ
ＬＬターゲット値に基づいて生成された周波数誤差信号
Ｓ・ＦＣによってＶＣＯ４４の発振周波数を制御するこ
とで、ＶＣＯ４４は現在のＥＦＭ信号周波数値にロック
可能なＶＣＯ周波数、或いは、Ｄ／Ａコンバータ４９
と、加算器４３、及びＶＣＯ４４の特性によって決定さ
れる最低周波数により固定するように収束する。一方、
ＣＬＶサーボ回路系２５Ａでは、前述したように、固定
値によるＣＬＶターゲット値を目標としてスピンドルモ
ータ２の回転速度を制御する動作をしている。このと
き、ＰＬＬ回路系２５Ｂでは、上記ＶＣＯの中心周波数
の自動調整動作を行って、ＰＬＬ回路がロックする（即
ち、現在のＥＦＭ信号周波数がＰＬＣＫ周期と一致す
る）までに、スピンドルモータ２の回転速度が上昇する
のを待機している。
数計測値に対して目標となるＰＬＬターゲット値が現在
のＥＦＭ信号周波数値に基づく周波数値とされ、このＰ
ＬＬターゲット値に基づいて生成された周波数誤差信号
Ｓ・ＦＣによってＶＣＯ４４の発振周波数を制御するこ
とで、ＶＣＯ４４は現在のＥＦＭ信号周波数値にロック
可能なＶＣＯ周波数、或いは、Ｄ／Ａコンバータ４９
と、加算器４３、及びＶＣＯ４４の特性によって決定さ
れる最低周波数により固定するように収束する。一方、
ＣＬＶサーボ回路系２５Ａでは、前述したように、固定
値によるＣＬＶターゲット値を目標としてスピンドルモ
ータ２の回転速度を制御する動作をしている。このと
き、ＰＬＬ回路系２５Ｂでは、上記ＶＣＯの中心周波数
の自動調整動作を行って、ＰＬＬ回路がロックする（即
ち、現在のＥＦＭ信号周波数がＰＬＣＫ周期と一致す
る）までに、スピンドルモータ２の回転速度が上昇する
のを待機している。
【００９４】上記アンロック時の動作状態は、例えば現
在のディスク回転速度に対して、ＶＣＯ４４の発振周波
数が近づいていくように制御される状態と見ることがで
きる。このため、例えば、ＶＣＯ４４の発振周波数を１
／２分周して得られる周波数信号ＰＬＣＫの周波数可変
範囲が２ＭＨｚ〜３０ＭＨｚであると仮定すると、本実
施の形態では、信号ＰＬＣＫとして最低周波数である２
ＭＨｚが得られた時点でＰＬＬ回路がロックして信号の
読み取りが可能となる。即ち、ＣＬＶサーボの引き込み
段階からＰＬＬ回路による追従が可能となる。例えば、
従来として、２倍速による再生動作が行われているとす
ると、信号ＰＬＣＫが４．３２１８ＭＨｚ×２でＰＬＬ
回路が初めてロックするため、例えばスピンドルモータ
２の回転起動から信号読み取りが可能となるのに４秒程
度の時間を要していた。これに対して、本実施の形態で
は約１秒程度で信号の読み取りが可能となる。更に、例
えばトラックジャンプ時などにおいて、ＰＬＬ回路を再
ロックさせる際にも、上記したＣＬＶスキャン動作が実
行されることで、従来の１００倍程度の速度によってデ
ィスク速度に追従させるように収束させることが可能と
なる。これは、従来はＰＬＬターゲット値が固定とされ
ていることでスピンドルモータ２の回転速度のみが可変
制御要素であったのに対し、本実施の形態では、ＰＬＬ
回路の中心周波数自動調整系の動作によって、ＶＣＯ４
４の発振周波数がＥＦＭ信号周波数に対応する現在のス
ピンドルモータ２の速度に追従するように制御されるこ
とに依る。
在のディスク回転速度に対して、ＶＣＯ４４の発振周波
数が近づいていくように制御される状態と見ることがで
きる。このため、例えば、ＶＣＯ４４の発振周波数を１
／２分周して得られる周波数信号ＰＬＣＫの周波数可変
範囲が２ＭＨｚ〜３０ＭＨｚであると仮定すると、本実
施の形態では、信号ＰＬＣＫとして最低周波数である２
ＭＨｚが得られた時点でＰＬＬ回路がロックして信号の
読み取りが可能となる。即ち、ＣＬＶサーボの引き込み
段階からＰＬＬ回路による追従が可能となる。例えば、
従来として、２倍速による再生動作が行われているとす
ると、信号ＰＬＣＫが４．３２１８ＭＨｚ×２でＰＬＬ
回路が初めてロックするため、例えばスピンドルモータ
２の回転起動から信号読み取りが可能となるのに４秒程
度の時間を要していた。これに対して、本実施の形態で
は約１秒程度で信号の読み取りが可能となる。更に、例
えばトラックジャンプ時などにおいて、ＰＬＬ回路を再
ロックさせる際にも、上記したＣＬＶスキャン動作が実
行されることで、従来の１００倍程度の速度によってデ
ィスク速度に追従させるように収束させることが可能と
なる。これは、従来はＰＬＬターゲット値が固定とされ
ていることでスピンドルモータ２の回転速度のみが可変
制御要素であったのに対し、本実施の形態では、ＰＬＬ
回路の中心周波数自動調整系の動作によって、ＶＣＯ４
４の発振周波数がＥＦＭ信号周波数に対応する現在のス
ピンドルモータ２の速度に追従するように制御されるこ
とに依る。
【００９５】上述のようにしてＰＬＬ回路がロックして
いない状態から、ＥＦＭ信号周波数がＰＬＣＫ周期と一
致して同期検出回路２６においてフレームシンクが適正
に検出され、ＰＬＬ回路がロックしたとされる状態に遷
移したとされると、システムコントローラ１４から出力
されるロック信号Ｓ・ＬＯＣＫがＨレベルにより出力さ
れる。
いない状態から、ＥＦＭ信号周波数がＰＬＣＫ周期と一
致して同期検出回路２６においてフレームシンクが適正
に検出され、ＰＬＬ回路がロックしたとされる状態に遷
移したとされると、システムコントローラ１４から出力
されるロック信号Ｓ・ＬＯＣＫがＨレベルにより出力さ
れる。
【００９６】これにより、スイッチＳＷ３は端子Ｔ・Ｕ
Ｌから端子Ｔ・Ｌに切り換えが行われることになる。ま
た、スイッチＳＷ４がオンとされることになる。なお、
スイッチＳＷ１は、ワイドモード時には端子Ｔ・ＵＬ
（固定値‘０’側）で固定である。このため、ＣＬＶサ
ーボ回路系におけるスピンドルモータ２のＣＬＶ制御に
ついては、アンロック時から継続して速度誤差信号ＣＬ
Ｖ−Ｓに基づいて行われることになる。
Ｌから端子Ｔ・Ｌに切り換えが行われることになる。ま
た、スイッチＳＷ４がオンとされることになる。なお、
スイッチＳＷ１は、ワイドモード時には端子Ｔ・ＵＬ
（固定値‘０’側）で固定である。このため、ＣＬＶサ
ーボ回路系におけるスピンドルモータ２のＣＬＶ制御に
ついては、アンロック時から継続して速度誤差信号ＣＬ
Ｖ−Ｓに基づいて行われることになる。
【００９７】また、ＰＬＬ回路系２５Ｂにおいては、ス
イッチＳＷ３を介して積分回路４８に出力される信号
が、ＦＣＯカウンタ４５側からＰＣＩ回路５０側のワイ
ドロック回路系に切り換えられることになる。また、ア
ナログＰＣＯ回路４１の検出出力に基づいて得られる誤
差制御信号Ｓ・ＥがスイッチＳＷ４を介して加算器４３
に対して供給されることになる。ＰＬＬ回路がロックし
た状態では、ＰＣＩ回路５０の位相誤差低域成分の検出
出力を積分回路４８により積分して得られる位相誤差信
号Ｓ・ＰＣは、周波数信号ＰＬＣＫに対するＥＦＭ信号
の周波数誤差情報に相当する。このため、スイッチＳＷ
３の出力がＦＣＯカウンタ４５側からＰＣＩ回路５０側
の系に切り替わった時点では、これまでＦＣＯカウンタ
４５側から供給されていた周波数誤差信号Ｓ・ＦＣの最
終値を、位相誤差信号Ｓ・ＰＣが引き継ぐようにして動
作する状態が得られることになる。
イッチＳＷ３を介して積分回路４８に出力される信号
が、ＦＣＯカウンタ４５側からＰＣＩ回路５０側のワイ
ドロック回路系に切り換えられることになる。また、ア
ナログＰＣＯ回路４１の検出出力に基づいて得られる誤
差制御信号Ｓ・ＥがスイッチＳＷ４を介して加算器４３
に対して供給されることになる。ＰＬＬ回路がロックし
た状態では、ＰＣＩ回路５０の位相誤差低域成分の検出
出力を積分回路４８により積分して得られる位相誤差信
号Ｓ・ＰＣは、周波数信号ＰＬＣＫに対するＥＦＭ信号
の周波数誤差情報に相当する。このため、スイッチＳＷ
３の出力がＦＣＯカウンタ４５側からＰＣＩ回路５０側
の系に切り替わった時点では、これまでＦＣＯカウンタ
４５側から供給されていた周波数誤差信号Ｓ・ＦＣの最
終値を、位相誤差信号Ｓ・ＰＣが引き継ぐようにして動
作する状態が得られることになる。
【００９８】上記動作により、ＰＬＬ回路がロックして
以降は、ＰＣＩ回路５０側のワイドロック回路系の出力
に基づいてＤ／Ａコンバータ４９を介して得られる位相
誤差信号Ｓ・ＰＣと、アナログＰＣＯ回路４１の検出出
力である誤差制御信号Ｓ・Ｅを加算器４３により合成し
た電圧値によってＶＣＯ４４の発振周波数を制御するこ
とになる。このとき、ＰＣＩ回路５０の出力に基づいて
得られる位相誤差信号Ｓ・ＰＣ（Ｄ／Ａコンバータ４９
の出力）は、ＥＦＭ信号周波数に追従するようにしてＶ
ＣＯ４４の中心周波数を決定する作用を有する位相低域
成分とされ、一方、誤差制御信号Ｓ・Ｅの元となるアナ
ログＰＣＯ回路４１の検出出力（位相比較結果）は位相
高域成分となる。従って、このときＰＬＬ回路系２５Ｂ
において、ロックレンジ及びキャプチャーレンジを決定
する要素は、Ｄ／Ａコンバータ４９、加算器４３の特性
と、ＶＣＯ４４の周波数可変範囲のみとなり、結果的に
ロックレンジ及びキャプチャーレンジを上記決定要素に
よって制限される範囲内にまで拡大することが可能とな
る。
以降は、ＰＣＩ回路５０側のワイドロック回路系の出力
に基づいてＤ／Ａコンバータ４９を介して得られる位相
誤差信号Ｓ・ＰＣと、アナログＰＣＯ回路４１の検出出
力である誤差制御信号Ｓ・Ｅを加算器４３により合成し
た電圧値によってＶＣＯ４４の発振周波数を制御するこ
とになる。このとき、ＰＣＩ回路５０の出力に基づいて
得られる位相誤差信号Ｓ・ＰＣ（Ｄ／Ａコンバータ４９
の出力）は、ＥＦＭ信号周波数に追従するようにしてＶ
ＣＯ４４の中心周波数を決定する作用を有する位相低域
成分とされ、一方、誤差制御信号Ｓ・Ｅの元となるアナ
ログＰＣＯ回路４１の検出出力（位相比較結果）は位相
高域成分となる。従って、このときＰＬＬ回路系２５Ｂ
において、ロックレンジ及びキャプチャーレンジを決定
する要素は、Ｄ／Ａコンバータ４９、加算器４３の特性
と、ＶＣＯ４４の周波数可変範囲のみとなり、結果的に
ロックレンジ及びキャプチャーレンジを上記決定要素に
よって制限される範囲内にまで拡大することが可能とな
る。
【００９９】ここで、図７に、これまで説明したＰＬＬ
／ＣＬＶサーボ回路２５のワイドモード時の動作を、Ｃ
ＬＶ制御信号（ＣＬＶサーボ回路系２５Ａからモータド
ライバへ供給するドライブ出力）、周波数誤差信号Ｓ・
ＦＣ／位相誤差信号Ｓ・ＰＣ、及びロック信号Ｓ・ＬＯ
ＣＫとの関係により示す。例えば、時点ｔ０においてス
ピンドルモータ２を回転起動するための動作が開始され
たとする。このとき、ＰＬＬ回路はロックしていないの
で、図７（ｃ）に示すようにロック信号Ｓ・ＬＯＣＫは
Ｌレベルとされている。この状態では、ＰＬＬ回路系２
５Ａでは、ＦＣＯカウンタ４５側の系が動作すること
で、例えば図７（ｂ）に示す周波数誤差信号Ｓ・ＦＣに
よりＶＣＯ発振周波数が制御されることになる。また、
この初期段階ではでは、スピンドルモータ２の回転速度
がＣＬＶターゲット値に対して相当に離れていることか
ら、図７（ａ）のように比較的大きなレベルのＣＬＶ制
御信号を供給して、ディスク回転速度を高速にもってい
く。時点ｔ０以降、先に説明したＣＬＶスキャンモード
としての動作が行われ、ＰＬＬ回路がロックしたとされ
る状態となると、図７（ｃ）に示すロック信号Ｓ・ＬＯ
ＣＫはＨレベルに変化する。これにより、前述のよう
に、ＰＬＬ回路系２５Ａでは、ＦＣＯカウンタ４５側の
系が有効な状態からＰＣＩ回路５０側の系が有効な状態
に切り替わるように動作する。そして、このとき図７
（ｂ）に示すように、加算器４３に入力される信号とし
ては、周波数誤差信号Ｓ・ＦＣの最終値を引き継ぐよう
にして位相誤差信号Ｓ・ＰＣに切り替わる。以降は、図
７（ａ）のＣＬＶ制御信号及び図７（ｂ）の位相誤差信
号Ｓ・ＰＣのレベル遷移から分かるように、ＣＬＶサー
ボ回路系２５ＡのＣＬＶターゲット値に一致するように
してＣＬＶ制御が行われると共に、ＰＬＬ回路系２５Ｂ
では、ロックされた状態を維持しながらＶＣＯ４４の発
振周波数が定常状態の中心周波数となるように制御され
ることになる。
／ＣＬＶサーボ回路２５のワイドモード時の動作を、Ｃ
ＬＶ制御信号（ＣＬＶサーボ回路系２５Ａからモータド
ライバへ供給するドライブ出力）、周波数誤差信号Ｓ・
ＦＣ／位相誤差信号Ｓ・ＰＣ、及びロック信号Ｓ・ＬＯ
ＣＫとの関係により示す。例えば、時点ｔ０においてス
ピンドルモータ２を回転起動するための動作が開始され
たとする。このとき、ＰＬＬ回路はロックしていないの
で、図７（ｃ）に示すようにロック信号Ｓ・ＬＯＣＫは
Ｌレベルとされている。この状態では、ＰＬＬ回路系２
５Ａでは、ＦＣＯカウンタ４５側の系が動作すること
で、例えば図７（ｂ）に示す周波数誤差信号Ｓ・ＦＣに
よりＶＣＯ発振周波数が制御されることになる。また、
この初期段階ではでは、スピンドルモータ２の回転速度
がＣＬＶターゲット値に対して相当に離れていることか
ら、図７（ａ）のように比較的大きなレベルのＣＬＶ制
御信号を供給して、ディスク回転速度を高速にもってい
く。時点ｔ０以降、先に説明したＣＬＶスキャンモード
としての動作が行われ、ＰＬＬ回路がロックしたとされ
る状態となると、図７（ｃ）に示すロック信号Ｓ・ＬＯ
ＣＫはＨレベルに変化する。これにより、前述のよう
に、ＰＬＬ回路系２５Ａでは、ＦＣＯカウンタ４５側の
系が有効な状態からＰＣＩ回路５０側の系が有効な状態
に切り替わるように動作する。そして、このとき図７
（ｂ）に示すように、加算器４３に入力される信号とし
ては、周波数誤差信号Ｓ・ＦＣの最終値を引き継ぐよう
にして位相誤差信号Ｓ・ＰＣに切り替わる。以降は、図
７（ａ）のＣＬＶ制御信号及び図７（ｂ）の位相誤差信
号Ｓ・ＰＣのレベル遷移から分かるように、ＣＬＶサー
ボ回路系２５ＡのＣＬＶターゲット値に一致するように
してＣＬＶ制御が行われると共に、ＰＬＬ回路系２５Ｂ
では、ロックされた状態を維持しながらＶＣＯ４４の発
振周波数が定常状態の中心周波数となるように制御され
ることになる。
【０１００】例えば、本実施の形態のＰＣＩ回路５０に
よるワイドロック系が備えられないＰＬＬ回路系２５Ｂ
のワイドモードとしての動作を考えてみた場合、引き込
み制御動作は、ＦＣＯカウンタ４５側の系により得られ
る周波数誤差信号Ｓ・ＦＣに基づいて行われることで、
前述した動作によってキャプチャーレンジの拡大は実現
される。ただし、アナログＰＣＯ回路４１の出力（Ｓ・
Ｅ）とＦＣＯカウンタ４５側の検出出力（Ｓ・ＰＣ）と
では位相が異なることから、ＰＣＩ回路５０が備えられ
ない場合、ＰＬＬ回路がロックした状態では、ＦＣＯカ
ウンタ４５側の検出出力である周波数誤差信号Ｓ・ＦＣ
についてＰＬＬ回路がロックした時点の最終値を保持し
て、この保持値としての周波数誤差信号Ｓ・ＦＣを、ア
ナログＰＣＯ回路４１の誤差制御信号Ｓ・Ｅに対するオ
フセット成分として加算する方法しか採り得なかった。
このときの周波数誤差信号Ｓ・ＦＣは固定値となり、Ｅ
ＦＭ信号周波数に追随して変化するものではないため、
ロックレンジの拡大は困難であった。これに対して、本
実施の形態においては、前述のようにして、アナログＰ
ＣＯ回路４１の出力に対して、ＰＣＩ回路５０の動作に
より得られる出力が加算されることによって、ＶＣＯ４
４の中心周波数をＥＦＭ信号周波数に追従するようにし
て可変制御することが可能となる。
よるワイドロック系が備えられないＰＬＬ回路系２５Ｂ
のワイドモードとしての動作を考えてみた場合、引き込
み制御動作は、ＦＣＯカウンタ４５側の系により得られ
る周波数誤差信号Ｓ・ＦＣに基づいて行われることで、
前述した動作によってキャプチャーレンジの拡大は実現
される。ただし、アナログＰＣＯ回路４１の出力（Ｓ・
Ｅ）とＦＣＯカウンタ４５側の検出出力（Ｓ・ＰＣ）と
では位相が異なることから、ＰＣＩ回路５０が備えられ
ない場合、ＰＬＬ回路がロックした状態では、ＦＣＯカ
ウンタ４５側の検出出力である周波数誤差信号Ｓ・ＦＣ
についてＰＬＬ回路がロックした時点の最終値を保持し
て、この保持値としての周波数誤差信号Ｓ・ＦＣを、ア
ナログＰＣＯ回路４１の誤差制御信号Ｓ・Ｅに対するオ
フセット成分として加算する方法しか採り得なかった。
このときの周波数誤差信号Ｓ・ＦＣは固定値となり、Ｅ
ＦＭ信号周波数に追随して変化するものではないため、
ロックレンジの拡大は困難であった。これに対して、本
実施の形態においては、前述のようにして、アナログＰ
ＣＯ回路４１の出力に対して、ＰＣＩ回路５０の動作に
より得られる出力が加算されることによって、ＶＣＯ４
４の中心周波数をＥＦＭ信号周波数に追従するようにし
て可変制御することが可能となる。
【０１０１】続いて、上記したワイドモード時のシステ
ムコントローラ１４の処理動作として、主として、ＰＬ
Ｌターゲット可変回路３９に対するＰＬＬターゲット値
の可変制御処理について、図４及び図６を参照して説明
する。ワイドモード時においても、例えばスピンドルモ
ータ２の回転起動時以降、あるいは、サーボ落ちや信号
のドロップアウト等によりＰＬＬ回路のロックがはずれ
た直後の処理としては、図４に示す処理動作としてステ
ップＳ１００〜Ｓ１０８までの処理が実行される。な
お、図４に示す処理動作は既にノーマルモード時の動作
として説明したため、ここでは説明を省略する。ただ
し、ワイドモード時は、ＣＬＶターゲット値が固定であ
ることから、ＣＬＶサーボ回路系は、このＣＬＶターゲ
ット値に対して収束するようにＣＬＶ制御が行われてい
る状態にあるものとされる。
ムコントローラ１４の処理動作として、主として、ＰＬ
Ｌターゲット可変回路３９に対するＰＬＬターゲット値
の可変制御処理について、図４及び図６を参照して説明
する。ワイドモード時においても、例えばスピンドルモ
ータ２の回転起動時以降、あるいは、サーボ落ちや信号
のドロップアウト等によりＰＬＬ回路のロックがはずれ
た直後の処理としては、図４に示す処理動作としてステ
ップＳ１００〜Ｓ１０８までの処理が実行される。な
お、図４に示す処理動作は既にノーマルモード時の動作
として説明したため、ここでは説明を省略する。ただ
し、ワイドモード時は、ＣＬＶターゲット値が固定であ
ることから、ＣＬＶサーボ回路系は、このＣＬＶターゲ
ット値に対して収束するようにＣＬＶ制御が行われてい
る状態にあるものとされる。
【０１０２】図４におけるステップＳ１０８において、
現在、ワイドモードであることが判別されると、ステッ
プＳ１１０に進み、ワイドモードにおけるＣＬＶスキャ
ンモードとしての処理が実行されることになる。このス
テップＳ１１０としてのＣＬＶスキャン処理は、図６の
処理ルーチンに示すものとなる。この処理ルーチンで
は、システムコントローラ１４が制御信号ＳＣ２を出力
してＰＬＬターゲット可変回路３９を制御することで、
以降説明するようにして、ＰＬＬターゲット可変回路３
９から出力すべきＰＬＬターゲット値を可変する。
現在、ワイドモードであることが判別されると、ステッ
プＳ１１０に進み、ワイドモードにおけるＣＬＶスキャ
ンモードとしての処理が実行されることになる。このス
テップＳ１１０としてのＣＬＶスキャン処理は、図６の
処理ルーチンに示すものとなる。この処理ルーチンで
は、システムコントローラ１４が制御信号ＳＣ２を出力
してＰＬＬターゲット可変回路３９を制御することで、
以降説明するようにして、ＰＬＬターゲット可変回路３
９から出力すべきＰＬＬターゲット値を可変する。
【０１０３】図６に示すＣＬＶスキャンモードの処理と
しては、先ず、ステップＳ３０１において、ＰＬＬター
ゲット可変回路３９から出力されるＰＬＬターゲット値
（図にはＰＬＬＴＧとして示している）を最大値に設定
する。上記ＰＬＬターゲット値の最大値は、例えばＰＬ
Ｌターゲット可変回路３９に入力されたＣＬＶ速度カウ
ンタ３３の出力値をＳＤＴとすれば、この値ＳＤＴに対
して乗算を行う係数ｋについて最大値を設定することに
より設定されるものである。また、このＰＬＬターゲッ
ト値の最大値は、前述したＣＬＶターゲット値の可変範
囲の最大値である９００ｋに対応する値が設定される。
また、ＰＬＬターゲット値の最小値も同様に、ＣＬＶタ
ーゲット値の可変範囲の最小値である７５０ｋが設定さ
れる。
しては、先ず、ステップＳ３０１において、ＰＬＬター
ゲット可変回路３９から出力されるＰＬＬターゲット値
（図にはＰＬＬＴＧとして示している）を最大値に設定
する。上記ＰＬＬターゲット値の最大値は、例えばＰＬ
Ｌターゲット可変回路３９に入力されたＣＬＶ速度カウ
ンタ３３の出力値をＳＤＴとすれば、この値ＳＤＴに対
して乗算を行う係数ｋについて最大値を設定することに
より設定されるものである。また、このＰＬＬターゲッ
ト値の最大値は、前述したＣＬＶターゲット値の可変範
囲の最大値である９００ｋに対応する値が設定される。
また、ＰＬＬターゲット値の最小値も同様に、ＣＬＶタ
ーゲット値の可変範囲の最小値である７５０ｋが設定さ
れる。
【０１０４】この後、システムコントローラ１４は、ス
テップＳ３０２において、ＰＬＬ回路がロックしている
か否かについて判別を行う。上記ステップＳ３０２にお
いてＰＬＬ回路がロックしていると判別されたのであれ
ば、図４のステップＳ１０５に進む。これによって、Ｐ
ＬＬ回路がロックした状態にある限り、ステップＳ１１
１→Ｓ１１２→Ｓ１０５のループ処理によって通常動作
モードが実行される。なお、この場合はワイドモードで
あることから、ステップＳ１０５に移行した時点では、
ＰＬＬ回路系２５Ｂにおいては、ＦＣＯカウンタ４５の
側の系からＰＣＩ回路５０のワイドロック回系に切り換
えが行われることは前述したとおりである。
テップＳ３０２において、ＰＬＬ回路がロックしている
か否かについて判別を行う。上記ステップＳ３０２にお
いてＰＬＬ回路がロックしていると判別されたのであれ
ば、図４のステップＳ１０５に進む。これによって、Ｐ
ＬＬ回路がロックした状態にある限り、ステップＳ１１
１→Ｓ１１２→Ｓ１０５のループ処理によって通常動作
モードが実行される。なお、この場合はワイドモードで
あることから、ステップＳ１０５に移行した時点では、
ＰＬＬ回路系２５Ｂにおいては、ＦＣＯカウンタ４５の
側の系からＰＣＩ回路５０のワイドロック回系に切り換
えが行われることは前述したとおりである。
【０１０５】また、ステップＳ３０２においてＰＬＬ回
路がロックしていないと判別された場合には、ステップ
Ｓ３０３に進み、ＰＬＬターゲット値のカウントモード
が現在アップカウントモードとされているか否かについ
て判別が行われる。ただし、ステップＳ３０１→Ｓ３０
２の処理を経てステップＳ３０３に移行してきた初期段
階では、ダウンカウントモードが設定されているものと
する。ステップＳ３０３において、アップカウントモー
ドであると判別された場合には、ステップＳ３０４に進
んでアップカウント動作を行う。このアップカウント動
作は、例えば図のように、先ず、ＰＬＬターゲット値可
変演算に用いる係数ｋについて、ステップＳ３０４にお
いて所定値による１ステップ分のインクリメントをす
る。そして、次のステップＳ３０６において、ステップ
Ｓ３０５にて得られた係数ｋを用いて、ＣＬＶ速度カウ
ンタ３３の出力値ＳＤＴに対して乗算を行う。つまり、
ＰＬＬＴＧ＝ＳＤＴ×ｋにより、ＰＬＬターゲット値を
更新する処理を実行することでアップカウントを行う。
なお、このときのカウント動作としては、ＰＬＬターゲ
ット値が先に説明したＣＬＶターゲット値の可変範囲で
ある７５０Ｋ〜９００Ｋに対応して設定される最大値〜
最小値の間で、適正なステップ値ごとに増減が行われれ
ばよく、上記ステップＳ３０４→Ｓ３０６、あるいは、
次に説明するステップＳ３０５→Ｓ３０６の処理動作に
限定されるものではない。例えば、現在のＰＬＬターゲ
ット値に対して適切に設定されたアップカウント及びダ
ウンカウントのための各係数により、カウント処理を行
うごとに加重演算を行うようにすることも考えられる。
路がロックしていないと判別された場合には、ステップ
Ｓ３０３に進み、ＰＬＬターゲット値のカウントモード
が現在アップカウントモードとされているか否かについ
て判別が行われる。ただし、ステップＳ３０１→Ｓ３０
２の処理を経てステップＳ３０３に移行してきた初期段
階では、ダウンカウントモードが設定されているものと
する。ステップＳ３０３において、アップカウントモー
ドであると判別された場合には、ステップＳ３０４に進
んでアップカウント動作を行う。このアップカウント動
作は、例えば図のように、先ず、ＰＬＬターゲット値可
変演算に用いる係数ｋについて、ステップＳ３０４にお
いて所定値による１ステップ分のインクリメントをす
る。そして、次のステップＳ３０６において、ステップ
Ｓ３０５にて得られた係数ｋを用いて、ＣＬＶ速度カウ
ンタ３３の出力値ＳＤＴに対して乗算を行う。つまり、
ＰＬＬＴＧ＝ＳＤＴ×ｋにより、ＰＬＬターゲット値を
更新する処理を実行することでアップカウントを行う。
なお、このときのカウント動作としては、ＰＬＬターゲ
ット値が先に説明したＣＬＶターゲット値の可変範囲で
ある７５０Ｋ〜９００Ｋに対応して設定される最大値〜
最小値の間で、適正なステップ値ごとに増減が行われれ
ばよく、上記ステップＳ３０４→Ｓ３０６、あるいは、
次に説明するステップＳ３０５→Ｓ３０６の処理動作に
限定されるものではない。例えば、現在のＰＬＬターゲ
ット値に対して適切に設定されたアップカウント及びダ
ウンカウントのための各係数により、カウント処理を行
うごとに加重演算を行うようにすることも考えられる。
【０１０６】また、ステップＳ３０３において、ダウン
カウントモードであると判別された場合には、ステップ
Ｓ３０５において、係数ｋについて所定値による１ステ
ップ分のデクリメントをしてステップＳ３０６に進み、
この係数ｋによりＣＬＶ速度カウンタ３３の出力値ＳＤ
Ｔを乗算することで、ＰＬＬターゲット値についてダウ
ンカウントする。
カウントモードであると判別された場合には、ステップ
Ｓ３０５において、係数ｋについて所定値による１ステ
ップ分のデクリメントをしてステップＳ３０６に進み、
この係数ｋによりＣＬＶ速度カウンタ３３の出力値ＳＤ
Ｔを乗算することで、ＰＬＬターゲット値についてダウ
ンカウントする。
【０１０７】ステップＳ３０７においては、現在のＰＬ
Ｌターゲット値が最大値とされているか否かについて判
別が行われ、ＰＬＬターゲット値が最大値とされている
場合には、ステップＳ３０７に進んでダウンカウントモ
ードにカウントモードを切り換え、ステップＳ３０２に
戻る。これに対して、ＰＬＬターゲット値が最大値に至
っていないと判別された場合にはステップＳ３０８に進
み、ＰＬＬターゲット値が最小値に至ったか否かについ
て判別する。ここで、ＰＬＬターゲット値が最小値に至
ったと判別された場合にはステップＳ３０９に進むこと
によりアップカウントモードに切り換えが行われ、ステ
ップＳ３０２に戻るようにされる。また、ステップＳ３
０８において否定結果が得られれば、これまでのカウン
トモードを維持した状態でステップＳ３０２に戻るよう
にされる。このようにして、ワイドモードでのＣＬＶス
キャンモードでは、ＣＬＶターゲット値が固定されるの
に対して、ＰＬＬターゲット値を可変してスキャンを行
うようにしたことで、例えばＶＣＯ４４がＣＬＶ速度カ
ウンタ３３の出力値ＳＤＴに対してロック可能な状態に
より高速に遷移させることを可能としている。
Ｌターゲット値が最大値とされているか否かについて判
別が行われ、ＰＬＬターゲット値が最大値とされている
場合には、ステップＳ３０７に進んでダウンカウントモ
ードにカウントモードを切り換え、ステップＳ３０２に
戻る。これに対して、ＰＬＬターゲット値が最大値に至
っていないと判別された場合にはステップＳ３０８に進
み、ＰＬＬターゲット値が最小値に至ったか否かについ
て判別する。ここで、ＰＬＬターゲット値が最小値に至
ったと判別された場合にはステップＳ３０９に進むこと
によりアップカウントモードに切り換えが行われ、ステ
ップＳ３０２に戻るようにされる。また、ステップＳ３
０８において否定結果が得られれば、これまでのカウン
トモードを維持した状態でステップＳ３０２に戻るよう
にされる。このようにして、ワイドモードでのＣＬＶス
キャンモードでは、ＣＬＶターゲット値が固定されるの
に対して、ＰＬＬターゲット値を可変してスキャンを行
うようにしたことで、例えばＶＣＯ４４がＣＬＶ速度カ
ウンタ３３の出力値ＳＤＴに対してロック可能な状態に
より高速に遷移させることを可能としている。
【０１０８】なお、この場合にも、係数ｋに対するアッ
プカウントモードとダウンカウントモードとの切り換え
は、先に説明したＣＬＶターゲット値のスイープ時と同
様、ＥＦＭピット長の計測結果に基づいて行われるよう
に構成することが可能である。
プカウントモードとダウンカウントモードとの切り換え
は、先に説明したＣＬＶターゲット値のスイープ時と同
様、ＥＦＭピット長の計測結果に基づいて行われるよう
に構成することが可能である。
【０１０９】これまでの説明のようにして、ワイドモー
ド時におけるＰＬＬ回路のロックレンジ及びキャプチャ
ーレンジレンジを拡大するように構成したことで、回転
外乱に対する耐振強度は従来のシステムでは±４フレー
ムであったのに対して、本実施の形態としてのＣＤプレ
ーヤがバッファメモリとして４ＭバイトのＤＲＡＭをＲ
ＡＭ９として使用した場合、ワイドモード時においては
±３５０００ＥＦＭフレームとなり、ＰＬＬ回路のロッ
クがはずれない限り、従来に対して９０００倍の強度を
有することになる。そして、ＰＬＬ回路のロックがはず
れる限界は、従来±１ＭＨｚ程度のロックレンジであっ
たのに対して、本実施の形態では±７ＭＨｚの程度ロッ
クレンジが得られることになり、従って、従来に対して
７倍の外乱強度に対応することが可能となる。また、本
実施の形態においては、信号処理回路７内における処理
がＶＣＯ４４の発振周波数を１／２分周した信号ＰＬＣ
Ｋに基づく周波数信号をクロックとしている。このこと
から、ＥＦＭデコード回路２２だけでなくエラー訂正／
デインターリーブ処理回路２３も信号ＰＬＣＫにより動
作することになる。なお、データの時間軸補正はメモリ
コントローラ８のＲＡＭ９に対する書き込み及び読み出
し制御によって行われる。このため、エラー訂正時のフ
レームジッターマージンは不要となる。これにより、例
えば１６Ｋビット程度の容量によるＲＡＭ２４をもちい
た最小のシステム構成に依りながらも、フレームジッタ
ーマージンを考慮することなく、ＰＬＬ／ＣＬＶサーボ
回路を設計することも可能となる。つまり、従来は約２
０Ｈｚ程度必要とされていたＣＬＶサーボ帯域を１Ｈｚ
程度にまで設定することが可能であり、それだけＣＬＶ
サーボ回路系における消費電力を低減させることができ
る。
ド時におけるＰＬＬ回路のロックレンジ及びキャプチャ
ーレンジレンジを拡大するように構成したことで、回転
外乱に対する耐振強度は従来のシステムでは±４フレー
ムであったのに対して、本実施の形態としてのＣＤプレ
ーヤがバッファメモリとして４ＭバイトのＤＲＡＭをＲ
ＡＭ９として使用した場合、ワイドモード時においては
±３５０００ＥＦＭフレームとなり、ＰＬＬ回路のロッ
クがはずれない限り、従来に対して９０００倍の強度を
有することになる。そして、ＰＬＬ回路のロックがはず
れる限界は、従来±１ＭＨｚ程度のロックレンジであっ
たのに対して、本実施の形態では±７ＭＨｚの程度ロッ
クレンジが得られることになり、従って、従来に対して
７倍の外乱強度に対応することが可能となる。また、本
実施の形態においては、信号処理回路７内における処理
がＶＣＯ４４の発振周波数を１／２分周した信号ＰＬＣ
Ｋに基づく周波数信号をクロックとしている。このこと
から、ＥＦＭデコード回路２２だけでなくエラー訂正／
デインターリーブ処理回路２３も信号ＰＬＣＫにより動
作することになる。なお、データの時間軸補正はメモリ
コントローラ８のＲＡＭ９に対する書き込み及び読み出
し制御によって行われる。このため、エラー訂正時のフ
レームジッターマージンは不要となる。これにより、例
えば１６Ｋビット程度の容量によるＲＡＭ２４をもちい
た最小のシステム構成に依りながらも、フレームジッタ
ーマージンを考慮することなく、ＰＬＬ／ＣＬＶサーボ
回路を設計することも可能となる。つまり、従来は約２
０Ｈｚ程度必要とされていたＣＬＶサーボ帯域を１Ｈｚ
程度にまで設定することが可能であり、それだけＣＬＶ
サーボ回路系における消費電力を低減させることができ
る。
【０１１０】（２−ｆ．可変速再生動作）ところで、こ
れまでの説明では、ワイドモード時においてＣＬＶター
ゲット設定回路３５から出力されるＣＬＶターゲット値
は、所要のＣＬＶ速度に対応する固定値とされているこ
とを前提として説明を行ったが、本実施の形態では、Ｐ
ＬＬ回路系２５Ｂが、上述したワイドモード時としての
動作を行っている状態の元で、ＣＬＶターゲット設定回
路３５から出力されるＣＬＶターゲット値を変更するこ
とで、いわゆる可変速再生を行うことが可能となる。つ
まり、ＰＬＬ回路系２５Ｂとしては、先に説明したワイ
ドモードとしての動作によってロックレンジが拡大され
ている状態（ロックしている状態）のもとで、ＣＬＶタ
ーゲット設定回路３５のＣＬＶターゲット値を、所要の
ＣＬＶ速度に対応する値に変更するようにされる。
れまでの説明では、ワイドモード時においてＣＬＶター
ゲット設定回路３５から出力されるＣＬＶターゲット値
は、所要のＣＬＶ速度に対応する固定値とされているこ
とを前提として説明を行ったが、本実施の形態では、Ｐ
ＬＬ回路系２５Ｂが、上述したワイドモード時としての
動作を行っている状態の元で、ＣＬＶターゲット設定回
路３５から出力されるＣＬＶターゲット値を変更するこ
とで、いわゆる可変速再生を行うことが可能となる。つ
まり、ＰＬＬ回路系２５Ｂとしては、先に説明したワイ
ドモードとしての動作によってロックレンジが拡大され
ている状態（ロックしている状態）のもとで、ＣＬＶタ
ーゲット設定回路３５のＣＬＶターゲット値を、所要の
ＣＬＶ速度に対応する値に変更するようにされる。
【０１１１】前述のように、本実施の形態のワイドモー
ドの動作により得られるロックレンジは、Ｄ／Ａコンバ
ータ４９、加算器４３の特性とＶＣＯ４４の周波数可変
範囲に従った範囲内が保証されているので、ＰＬＬ回路
系２５Ｂがワイドモードとしての動作によりワイドロッ
ク化された状態にあれば、ＣＬＶターゲット設定回路３
５のＣＬＶターゲット値を変更設定しても、ＣＬＶサー
ボ回路系２５Ａは、変更された目的のＣＬＶターゲット
値に対応するＣＬＶ速度が得られるように収束する一方
で、ＰＬＬ回路系２５Ｂのロックした状態は維持されて
信号読み取りが可能な状態を得ることができる。つま
り、信号読み出し中にこの読み出し動作を停止すること
なく再生速度を可変することができる。ただし、ＣＬＶ
ターゲット値を目的の値にもっていくまでの可変ステッ
プ量を大きく取ると、これがアナログＰＣＯ回路４１の
ロック範囲を越えることでＰＬＬ回路系２５Ｂのロック
がはずれてしまう。このため、ＣＬＶターゲット値の可
変ステップ量は、ロックがはずれないようにして設定さ
れる必要がある。本実施の形態の場合、理論的には２５
パーセントの最大ステップ幅が得られるが、実用上は、
１ステップあたり２パーセント以下とすればよいという
結果が得られた。また、ステップの可変時間間隔は、Ｃ
ＬＶサーボ回路系２５Ａにおけるディスク回転速度制御
の追従速度や、同期検出回路２６から入力される信号Ｇ
ＦＳが落ちないようにすること等を考慮して設定されれ
ばよい。
ドの動作により得られるロックレンジは、Ｄ／Ａコンバ
ータ４９、加算器４３の特性とＶＣＯ４４の周波数可変
範囲に従った範囲内が保証されているので、ＰＬＬ回路
系２５Ｂがワイドモードとしての動作によりワイドロッ
ク化された状態にあれば、ＣＬＶターゲット設定回路３
５のＣＬＶターゲット値を変更設定しても、ＣＬＶサー
ボ回路系２５Ａは、変更された目的のＣＬＶターゲット
値に対応するＣＬＶ速度が得られるように収束する一方
で、ＰＬＬ回路系２５Ｂのロックした状態は維持されて
信号読み取りが可能な状態を得ることができる。つま
り、信号読み出し中にこの読み出し動作を停止すること
なく再生速度を可変することができる。ただし、ＣＬＶ
ターゲット値を目的の値にもっていくまでの可変ステッ
プ量を大きく取ると、これがアナログＰＣＯ回路４１の
ロック範囲を越えることでＰＬＬ回路系２５Ｂのロック
がはずれてしまう。このため、ＣＬＶターゲット値の可
変ステップ量は、ロックがはずれないようにして設定さ
れる必要がある。本実施の形態の場合、理論的には２５
パーセントの最大ステップ幅が得られるが、実用上は、
１ステップあたり２パーセント以下とすればよいという
結果が得られた。また、ステップの可変時間間隔は、Ｃ
ＬＶサーボ回路系２５Ａにおけるディスク回転速度制御
の追従速度や、同期検出回路２６から入力される信号Ｇ
ＦＳが落ちないようにすること等を考慮して設定されれ
ばよい。
【０１１２】例えばＣＤの場合、可変速再生により得ら
れるオーディオ再生信号は、基準速度に対して可変され
た割合だけ、ピッチ（音高）及び再生速度の可変された
ものとなる。従って、例えば、可変速再生により得られ
た再生信号は、カラオケなどのいわゆるキートランスポ
ーズ機能に利用することができる。ただし、カラオケの
キートランスポーズ機能に利用する際には、再生速度に
ついては、基準速度再生に対応する再生速度が要求され
るが、ピッチは可変速再生により得られたものを維持し
た上で再生速度は基準速度に対応する速度に戻す技術
は、例えば先に本出願人により各種提案されており、こ
れらの技術のうちから適当なものを選択して採用すれば
よい。
れるオーディオ再生信号は、基準速度に対して可変され
た割合だけ、ピッチ（音高）及び再生速度の可変された
ものとなる。従って、例えば、可変速再生により得られ
た再生信号は、カラオケなどのいわゆるキートランスポ
ーズ機能に利用することができる。ただし、カラオケの
キートランスポーズ機能に利用する際には、再生速度に
ついては、基準速度再生に対応する再生速度が要求され
るが、ピッチは可変速再生により得られたものを維持し
た上で再生速度は基準速度に対応する速度に戻す技術
は、例えば先に本出願人により各種提案されており、こ
れらの技術のうちから適当なものを選択して採用すれば
よい。
【０１１３】なお、上記実施の形態として説明したワイ
ドモード時の動作を実現する構成は、例えば、倍速再生
対応とされていれば、特にワイドモードが設定されない
再生装置においても適用が可能である。また、上記実施
の形態としては再生装置としてＣＤプレーヤを例に挙げ
たが、例えばディスク回転制御をＣＬＶにより行う他の
ディスクメディアに対応する再生装置に対しても適用が
可能であり、この際、記録データはＥＦＭ信号に限定さ
れるものではなく、当然のこととして、他の方式による
ランレングスリミテッドコードとされていても本発明が
有効に適用されるものである。
ドモード時の動作を実現する構成は、例えば、倍速再生
対応とされていれば、特にワイドモードが設定されない
再生装置においても適用が可能である。また、上記実施
の形態としては再生装置としてＣＤプレーヤを例に挙げ
たが、例えばディスク回転制御をＣＬＶにより行う他の
ディスクメディアに対応する再生装置に対しても適用が
可能であり、この際、記録データはＥＦＭ信号に限定さ
れるものではなく、当然のこととして、他の方式による
ランレングスリミテッドコードとされていても本発明が
有効に適用されるものである。
【０１１４】
【発明の効果】以上説明したように本発明は、計測され
たランレングスリミテッド符号の周波数を比較周波数と
比較して得られる誤差情報に基づいてＣＬＶ速度制御信
号を得るようにされるが、この際、クロック抽出のため
のＰＬＬ回路がロックしていないとされる状態では、上
記比較周波数を当該ランレングスリミテッド符号の符号
列の反転周期の平均に基づいて設定した下限周波数と上
限周波数の範囲内で可変させるようにし、ＰＬＬ回路が
ロックしたとされる時点で得られている比較周波数を固
定とすることで、以降のＣＬＶ制御を行うようにしてい
る。
たランレングスリミテッド符号の周波数を比較周波数と
比較して得られる誤差情報に基づいてＣＬＶ速度制御信
号を得るようにされるが、この際、クロック抽出のため
のＰＬＬ回路がロックしていないとされる状態では、上
記比較周波数を当該ランレングスリミテッド符号の符号
列の反転周期の平均に基づいて設定した下限周波数と上
限周波数の範囲内で可変させるようにし、ＰＬＬ回路が
ロックしたとされる時点で得られている比較周波数を固
定とすることで、以降のＣＬＶ制御を行うようにしてい
る。
【０１１５】これにより、本発明では、従来のようにラ
フサーボ制御と、アクセス制御と、通常再生時のＣＬＶ
サーボ制御とで、ＣＬＶ制御のための回路系を切り換え
る必要が無く、１系統のＣＬＶ制御系によりＣＬＶサー
ボの引き込み制御から通常再生に迅速に移行することが
できる。従って、ＣＬＶ制御のための回路構成の簡略
化、及び回路規模の縮小を図ることが可能となる。ま
た、安定的なＣＬＶサーボ制御が実現されることにな
る。
フサーボ制御と、アクセス制御と、通常再生時のＣＬＶ
サーボ制御とで、ＣＬＶ制御のための回路系を切り換え
る必要が無く、１系統のＣＬＶ制御系によりＣＬＶサー
ボの引き込み制御から通常再生に迅速に移行することが
できる。従って、ＣＬＶ制御のための回路構成の簡略
化、及び回路規模の縮小を図ることが可能となる。ま
た、安定的なＣＬＶサーボ制御が実現されることにな
る。
【０１１６】また、ＣＬＶ速度の誤差検出は、ランレン
グスリミテッド符号の周波数に基づくと共に、その符号
列の反転回数（エッジ数）に基づいて得るようにしてい
るが、これにより、本発明は同期検出前にディスク回転
数の誤差を検出することが可能となる。このため、ディ
スクの暴走や逆転の現象が発生する前の段階で、その発
生可能性を検出して未然に防止するように構成すること
も可能とされる。このように、本発明は、ＣＬＶサーボ
制御に関して、簡略な構成が得られると共に、より信頼
性の高い再生動作が実現されるものである。
グスリミテッド符号の周波数に基づくと共に、その符号
列の反転回数（エッジ数）に基づいて得るようにしてい
るが、これにより、本発明は同期検出前にディスク回転
数の誤差を検出することが可能となる。このため、ディ
スクの暴走や逆転の現象が発生する前の段階で、その発
生可能性を検出して未然に防止するように構成すること
も可能とされる。このように、本発明は、ＣＬＶサーボ
制御に関して、簡略な構成が得られると共に、より信頼
性の高い再生動作が実現されるものである。
【図１】本発明の実施の形態としての再生装置の構成例
を示すブロック図である。
を示すブロック図である。
【図２】ＰＬＬ／ＣＬＶサーボ回路系の構成例を示すブ
ロック図である。
ロック図である。
【図３】ＣＬＶターゲット可変設定回路の構成例を示す
ブロック図である。
ブロック図である。
【図４】ＣＬＶ制御に伴うシステムコントローラの処理
動作を示すフローチャートである。
動作を示すフローチャートである。
【図５】ＣＬＶ制御に伴うシステムコントローラの処理
動作としてノーマルモード時の処理動作を示すフローチ
ャートである。
動作としてノーマルモード時の処理動作を示すフローチ
ャートである。
【図６】ＣＬＶ制御に伴うシステムコントローラの処理
動作としてワイドモード時の処理動作を示すフローチャ
ートである。
動作としてワイドモード時の処理動作を示すフローチャ
ートである。
【図７】ワイドモード時のＣＬＶ制御動作の遷移を示す
説明図である。
説明図である。
【図８】ＥＦＭ信号のフレーム構造を示す説明図であ
る。
る。
【図９】ＥＦＭワードを示す説明図である。
【図１０】ＥＦＭワードを示す説明図である。
【図１１】ＥＦＭワードを示す説明図である。
【図１２】ＥＦＭワードを示す説明図である。
【図１３】従来例としてのＣＬＶサーボ制御回路系の構
成例を示すブロック図である。
成例を示すブロック図である。
１ ディスク、、２ スピンドルモータ、３ａ 対物レ
ンズ、３ｂ ディテクタ、３ｃ レーザダイオード、３
ｄ 光学系、３ 光学ヘッド、 ４ 二軸機構、 ５
スレッド機構、６ ＲＦアンプ、７ 信号処理回路、
８ メモリコントローラ、９ ＲＡＭ（バッファメモ
リ）、１０ Ｄ／Ａコンバータ、１１ オーディオ出力
端子、１２ 光学系サーボ回路、１３ モータドライ
バ、１４ システムコントローラ、１５ 操作部、２０
２値化回路、２１ レジスタ、２２ＥＦＭデコード回
路、２３ エラー訂正／デインターリーブ処理回路、２
５ＡＣＬＶサーボ回路系、２５Ｂ ＰＬＬ回路系、２５
ＰＬＬ／ＣＬＶサーボ回路、２６ 同期検出回路、３
０ 分周器、３１ 水晶発振器、３２ 分周器、３３
ＣＬＶ速度カウンタ、３４ 減算器、３５Ａ ターゲッ
ト可変設定回路、３５ ＣＬＶターゲット設定回路、３
６ 加算器、３７ ローブースト回路、３８Ｄ／Ａコン
バータ、３９ ＰＬＬターゲット可変回路、４０ ター
ゲット固定値レジスタ、４１ アナログＰＣＯ回路、４
２ フィルタ、４３ 加算器、４４ＶＣＯ、４５ ＦＣ
Ｏカウンタ、４６ 減算器、４７ アンプ、４８ 積分
回路、４９ Ｄ／Ａコンバータ、５０ ＰＣＩ回路、５
１ アンプ、６０ カウンタ部、６１ セレクタ、６２
最小値レジスタ、６３ 最大値レジスタ、６４セット
／リセット部、６５ 最大値検出部、６６ 最小値検出
部、６７ エッジ検出回路、６８ ＯＲゲート、ＳＷ
１，ＳＷ２，ＳＷ３，ＳＷ４，ＳＷ５ スイッチ
ンズ、３ｂ ディテクタ、３ｃ レーザダイオード、３
ｄ 光学系、３ 光学ヘッド、 ４ 二軸機構、 ５
スレッド機構、６ ＲＦアンプ、７ 信号処理回路、
８ メモリコントローラ、９ ＲＡＭ（バッファメモ
リ）、１０ Ｄ／Ａコンバータ、１１ オーディオ出力
端子、１２ 光学系サーボ回路、１３ モータドライ
バ、１４ システムコントローラ、１５ 操作部、２０
２値化回路、２１ レジスタ、２２ＥＦＭデコード回
路、２３ エラー訂正／デインターリーブ処理回路、２
５ＡＣＬＶサーボ回路系、２５Ｂ ＰＬＬ回路系、２５
ＰＬＬ／ＣＬＶサーボ回路、２６ 同期検出回路、３
０ 分周器、３１ 水晶発振器、３２ 分周器、３３
ＣＬＶ速度カウンタ、３４ 減算器、３５Ａ ターゲッ
ト可変設定回路、３５ ＣＬＶターゲット設定回路、３
６ 加算器、３７ ローブースト回路、３８Ｄ／Ａコン
バータ、３９ ＰＬＬターゲット可変回路、４０ ター
ゲット固定値レジスタ、４１ アナログＰＣＯ回路、４
２ フィルタ、４３ 加算器、４４ＶＣＯ、４５ ＦＣ
Ｏカウンタ、４６ 減算器、４７ アンプ、４８ 積分
回路、４９ Ｄ／Ａコンバータ、５０ ＰＣＩ回路、５
１ アンプ、６０ カウンタ部、６１ セレクタ、６２
最小値レジスタ、６３ 最大値レジスタ、６４セット
／リセット部、６５ 最大値検出部、６６ 最小値検出
部、６７ エッジ検出回路、６８ ＯＲゲート、ＳＷ
１，ＳＷ２，ＳＷ３，ＳＷ４，ＳＷ５ スイッチ
Claims (3)
- 【請求項１】 ディスク状記録媒体から再生されたラン
レングスリミテッド符号を抽出する符号抽出手段と、 所定の周波数による基準信号を発生する基準信号発生手
段と、 上記符号抽出手段から抽出したランレングスリミテッド
符号の周波数を上記基準信号発生手段により発生された
基準信号に基づいて計測する周波数計測手段と、 上記ランレングスリミテッド符号のフレーム単位の周期
ごとに発生する符号列の反転回数の平均値に基づいて設
定したランレングスリミテッド符号の下限周波数と上限
周波数の値が保持される周波数保持手段と、 上記符号抽出手段から抽出したランレングスリミテッド
符号に同期したクロックを抽出するフェーズロックドル
ープ回路がロックしているか否かを判別するロック判別
手段と、 上記ロック判別手段により上記フェーズロックドループ
回路がロックしていないと判別されている状態では、上
記周波数計測手段により計測されたランレングスリミテ
ッド符号の周波数に対する比較対照となる比較周波数
を、上記下限周波数と上限周波数の範囲で可変する比較
周波数可変手段と、 上記ロック判別手段により上記フェーズロックドループ
回路がロックしていると判別されたときに、上記比較周
波数可変手段において最後に得られた比較周波数を固定
的に保持させる比較周波数保持手段と、 上記周波数計測手段により計測したランレングスリミテ
ッド符号の周波数と上記比較周波数可変手段から出力さ
れた比較周波数との差分情報を演算する差分演算手段
と、 上記差分演算手段により得られた差分情報に基づいて上
記ディスク状記録媒体の回転速度制御を行うことのでき
る回転速度制御手段と、 を備えていることを特徴とする回転速度制御装置。 - 【請求項２】 ランレングスリミテッド符号が記録され
ているディスク状記録媒体を線速度一定に回転駆動する
ことにより再生動作を行う再生装置として、 上記ディスク状記録媒体から上記ランレングスリミテッ
ド符号を再生する再生手段と、 所定の周波数による基準信号を発生する基準信号発生手
段と、 上記再生手段により再生されたランレングスリミテッド
符号の周波数を、上記基準信号発生手段により発生され
た基準信号に基づいて計測する周波数計測手段と、 上記ランレングスリミテッド符号のフレーム単位の周期
に発生する符号列の反転回数の平均値に基づいて設定し
た、ランレングスリミテッド符号の下限周波数と上限周
波数が保持される周波数保持手段と、 上記再生手段により再生された上記ランレングスリミテ
ッド符号に同期したクロックを抽出するフェーズロック
ドループ回路がロックしているか否かを判別するロック
判別手段と、 上記ロック判別手段により上記フェーズロックドループ
回路がロックしていないと判別されている状態では、上
記周波数計測手段により計測されたランレングスリミテ
ッド符号の周波数に対する比較対照となる比較周波数
を、上記下限周波数と上限周波数の範囲で可変する比較
周波数可変手段と、 上記ロック判別手段により上記フェーズロックドループ
回路がロックしていると判別されたときには、上記比較
周波数可変手段において得られた比較周波数を固定的に
保持させる比較周波数保持手段と、 上記周波数計測手段により計測したランレングスリミテ
ッド符号の周波数と上記比較周波数可変手段から出力さ
れた比較周波数との差分を算出する差分演算手段と、 上記差分演算手段により得られた差分情報に基づいて上
記ディスク状記録媒体の回転速度制御を行う回転速度制
御手段と、 上記ロック判別手段により上記フェーズロックドループ
回路がロックしていると判別されたときには、上記回転
速度制御手段からの速度信号に対して、所定の基準信号
とフェーズロックドループ回路の発振周波数との位相誤
差情報を加算する加算手段と、 上記加算手段の出力信号に基づいて上記ディスク状記録
媒体の回転駆動を行う駆動手段と、 を備えていることを特徴とする再生装置。 - 【請求項３】 ディスク状記録媒体が回転している状態
において、フォーカスサーボループ及びトラッキングサ
ーボループをオンとすることにより、上記ディスク状記
録媒体に記録されているランレングスリミテッド符号を
読み出し可能とする符号読み出し処理と、 上記符号読み出し処理により得られたランレングスリミ
テッド符号の周波数を、所定の周波数による基準信号に
基づいて計測する周波数計測処理と、 上記周波数計測処理により計測されたランレングスリミ
テッド符号の周波数と比較周波数との差分情報を算出す
る差分情報演算処理と、 上記フォーカスサーボループ及びトラッキングサーボル
ープがオンとされた状態の後において、上記符号読み出
し処理により得られたランレングスリミテッド符号に同
期したクロックを抽出するフェーズロックドループ回路
がロックしているか否かを判別する判別処理と、 上記判別処理によって、フェーズロックドループ回路が
ロックしていないと判別された状態が所定時間以上継続
された場合には、上記フェーズロックドループ回路によ
り発生される発振周波数が所要の中心周波数にて固定さ
れるように制御する処理と、上記ランレングスリミテッ
ド符号のフレーム単位の周期に発生する符号列の反転回
数の平均値に基づいて予め設定したランレングスリミテ
ッド符号の下限周波数と上限周波数の範囲で上記比較周
波数を可変出力する処理とを実行する引き込み対応処理
と、 上記判別処理によって、上記引き込み対応処理の実行期
間中に、上記フェーズロックドループ回路がロックした
と判別されたときには、上記引き込み対応処理を停止さ
せ、フェーズロックドループ回路がロックしたとされる
時点において最後に得られたとされる上記比較周波数を
保持して出力する比較周波数保持処理と、 上記差分情報演算処理により算出された上記差分情報に
基づいて、ディスク状記録媒体を線速度一定となるよう
に回転駆動する回転駆動制御と、 を実行するように構成されていることを特徴とする回転
速度制御方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9318492A JPH11149703A (ja) | 1997-11-19 | 1997-11-19 | 回転速度制御装置、再生装置及び回転速度制御方法 |
| US09/193,749 US6185172B1 (en) | 1997-11-19 | 1998-11-17 | Rotation control apparatus, reproduction apparatus to which rotation control apparatus is applied, and rotation control method |
| GB9825289A GB2331619B (en) | 1997-11-19 | 1998-11-18 | Rotation control apparatus,reproduction apparatus to which rotation control apparatus is applied,and rotation control method |
| DE19853449A DE19853449A1 (de) | 1997-11-19 | 1998-11-19 | Rotationssteuerungsvorrichtung, Wiedergabevorrichtung, bei der die Rotationssteuerungsvorrichtung verwendbar ist, und Rotationssteuerungsverfahren |
| KR1019980049755A KR19990045421A (ko) | 1997-11-19 | 1998-11-19 | 회전 제어 장치, 회전 제어 장치가 적용된 재생 장치, 및회전 제어 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9318492A JPH11149703A (ja) | 1997-11-19 | 1997-11-19 | 回転速度制御装置、再生装置及び回転速度制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11149703A true JPH11149703A (ja) | 1999-06-02 |
Family
ID=18099730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9318492A Withdrawn JPH11149703A (ja) | 1997-11-19 | 1997-11-19 | 回転速度制御装置、再生装置及び回転速度制御方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6185172B1 (ja) |
| JP (1) | JPH11149703A (ja) |
| KR (1) | KR19990045421A (ja) |
| DE (1) | DE19853449A1 (ja) |
| GB (1) | GB2331619B (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6489740B2 (en) * | 2000-05-24 | 2002-12-03 | Sanyo Electric Co., Ltd. | Spindle motor control method of optical disk recording and reproducing apparatus |
| JP2001351331A (ja) * | 2000-06-06 | 2001-12-21 | Sony Corp | メモリ制御装置 |
| WO2002061740A1 (fr) * | 2001-01-29 | 2002-08-08 | Sony Disc Technology Inc. | Circuit de mise en forme de signal |
| US6577573B2 (en) * | 2001-06-25 | 2003-06-10 | Hitachi, Ltd. | Optical information reproducing method in which either a first edge signal or a second edge signal is selected depending on a length of a mark on an optical information medium |
| TWI251813B (en) * | 2001-11-09 | 2006-03-21 | Via Tech Inc | Method for protecting phase lock loop in optical data-reading system |
| JP4452136B2 (ja) * | 2004-03-30 | 2010-04-21 | 株式会社日立製作所 | データ同期再生装置及び端末装置 |
| KR100694125B1 (ko) * | 2005-06-10 | 2007-03-12 | 삼성전자주식회사 | 위상 동기 루프 회로에서의 주파수 검출기 및 주파수 에러검출 방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58220226A (ja) * | 1982-06-15 | 1983-12-21 | Toshiba Corp | 位相ロツクル−プ制御回路 |
| KR930005792B1 (ko) | 1991-03-21 | 1993-06-24 | 주식회사 금성사 | 콤팩트디스크 응용기기의 스핀들모터 콘트롤장치 및 그 방법 |
| JP3318444B2 (ja) | 1994-10-14 | 2002-08-26 | パイオニア株式会社 | Ｐｌｌ回路の引込回路、ｐｌｌ回路の引込方法及び光ディスク再生装置 |
-
1997
- 1997-11-19 JP JP9318492A patent/JPH11149703A/ja not_active Withdrawn
-
1998
- 1998-11-17 US US09/193,749 patent/US6185172B1/en not_active Expired - Fee Related
- 1998-11-18 GB GB9825289A patent/GB2331619B/en not_active Expired - Fee Related
- 1998-11-19 DE DE19853449A patent/DE19853449A1/de not_active Withdrawn
- 1998-11-19 KR KR1019980049755A patent/KR19990045421A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| DE19853449A1 (de) | 1999-06-02 |
| GB2331619A (en) | 1999-05-26 |
| GB9825289D0 (en) | 1999-01-13 |
| US6185172B1 (en) | 2001-02-06 |
| KR19990045421A (ko) | 1999-06-25 |
| GB2331619B (en) | 1999-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11149704A (ja) | フェーズロックドループ回路、再生装置、及びフェーズロックドループ回路の引き込み制御方法 | |
| US5963518A (en) | Apparatus for reproducing digital signal | |
| JP4319259B2 (ja) | アクティブ・ワイドレンジｐｌｌ装置、位相ロックループ方法及びディスク再生装置 | |
| JPS58220226A (ja) | 位相ロツクル−プ制御回路 | |
| KR100260066B1 (ko) | 디스크 재생 장치 | |
| KR100502461B1 (ko) | 위상동기루프회로및이것이내장된재생장치 | |
| JPH0294063A (ja) | 記録データ読取り方式 | |
| JP4033638B2 (ja) | 光記録媒体の回転制御装置 | |
| JPH1098377A (ja) | Ｐｌｌ回路 | |
| JPH11149703A (ja) | 回転速度制御装置、再生装置及び回転速度制御方法 | |
| KR19980080100A (ko) | 위상 고정 루프 회로 및 재생 장치 | |
| JPH0877691A (ja) | ディスク再生装置及び信号処理回路 | |
| JPH11149721A (ja) | フェーズロックドループ回路、位相情報検出装置、及び位相情報検出方法 | |
| KR100197785B1 (ko) | 디스크재생장치 | |
| JPH07312011A (ja) | ディスク再生システム | |
| JP2535951B2 (ja) | ディスク駆動装置 | |
| JPH11238297A (ja) | 光記録媒体判別方法及び光記録媒体判別装置 | |
| JP3342937B2 (ja) | データ再生用ｐｌｌ回路の制御装置及びデータ再生システム | |
| JPH10112141A (ja) | Ｐｌｌ回路とこれを具備する光ディスク装置 | |
| JPH08106727A (ja) | ディスク再生装置 | |
| JPH044672B2 (ja) | ||
| JPH11185396A (ja) | Ｐｌｌおよびディスク再生装置 | |
| KR20000043515A (ko) | 디지털 비디오 디스크 재생장치의 위상폐루프 클럭주파수자동조정방법 | |
| JPH0785332B2 (ja) | ディスク再生装置 | |
| JPH1069733A (ja) | クロック生成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050201 |