JPH11149286A - コンピュータ装置、表示コントローラ、及び表示データのビットブロック転送処理方式 - Google Patents
コンピュータ装置、表示コントローラ、及び表示データのビットブロック転送処理方式Info
- Publication number
- JPH11149286A JPH11149286A JP9315526A JP31552697A JPH11149286A JP H11149286 A JPH11149286 A JP H11149286A JP 9315526 A JP9315526 A JP 9315526A JP 31552697 A JP31552697 A JP 31552697A JP H11149286 A JPH11149286 A JP H11149286A
- Authority
- JP
- Japan
- Prior art keywords
- data
- display
- video memory
- bit block
- block transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【課題】 コンピュータ装置において、電源を切断する
ときに表示画面のデータを短時間で且つ低消費電力で保
存することを可能にする表示コントローラによる表示デ
ータのビットブロック転送処理方式を提供する。 【解決手段】 ＣＰＵ、システムメモリ、ビデオメモ
リ、表示データを表示する表示手段、表示データをビデ
オメモリから読み出し表示手段に出力する表示コントロ
ーラを備えるコンピュータ装置において、表示コントロ
ーラが、ＣＰＵにより指定されるラスターオペレーショ
ンコードに従って、パターンデータとソースデータとデ
スティネーションデータとを論理演算して新たなデステ
ィネーションデータを生成し、パターンデータとソース
データとデスティネーションデータとをシステムメモリ
又はビデオメモリから読み出し、新たなデスティネーシ
ョンデータをシステムメモリ又はビデオメモリへ書き込
む。
ときに表示画面のデータを短時間で且つ低消費電力で保
存することを可能にする表示コントローラによる表示デ
ータのビットブロック転送処理方式を提供する。 【解決手段】 ＣＰＵ、システムメモリ、ビデオメモ
リ、表示データを表示する表示手段、表示データをビデ
オメモリから読み出し表示手段に出力する表示コントロ
ーラを備えるコンピュータ装置において、表示コントロ
ーラが、ＣＰＵにより指定されるラスターオペレーショ
ンコードに従って、パターンデータとソースデータとデ
スティネーションデータとを論理演算して新たなデステ
ィネーションデータを生成し、パターンデータとソース
データとデスティネーションデータとをシステムメモリ
又はビデオメモリから読み出し、新たなデスティネーシ
ョンデータをシステムメモリ又はビデオメモリへ書き込
む。
Description
【０００１】
【産業上の利用分野】本発明は、コンピュータ装置にお
ける表示コントロ−ラが行う表示データのビットブロッ
ク転送処理方式に関し、特に、電源切断時のビデオメモ
リからシステムメモリへのビットブロック転送処理方式
に関する。
ける表示コントロ−ラが行う表示データのビットブロッ
ク転送処理方式に関し、特に、電源切断時のビデオメモ
リからシステムメモリへのビットブロック転送処理方式
に関する。
【０００２】
【従来の技術】従来、コンピュータ装置の表示コントロ
ーラは、システムメモリ等に格納されているデータを表
示デバイスに転送する際にビットブロック転送する手段
を備えていた。これは、表示を高速化するための手段で
あった。このため、生成データはビデオメモリに格納す
るのみである、システムメモリに転送する機能は備えて
いなかった。
ーラは、システムメモリ等に格納されているデータを表
示デバイスに転送する際にビットブロック転送する手段
を備えていた。これは、表示を高速化するための手段で
あった。このため、生成データはビデオメモリに格納す
るのみである、システムメモリに転送する機能は備えて
いなかった。
【０００３】また、携帯情報端末のような電池駆動によ
るコンピュータ装置では、装置の電源を切断し、再び電
源を投入した場合、電源を切断する直前の画面を再び表
示するレジューム機能を備えるものが多い。この場合、
表示デバイスの電源のみを切断し、それ以外は、全て動
作させておけば、電源を再投入した時、表示可能である
が、これでは、製品の電池寿命を縮めることになる。
るコンピュータ装置では、装置の電源を切断し、再び電
源を投入した場合、電源を切断する直前の画面を再び表
示するレジューム機能を備えるものが多い。この場合、
表示デバイスの電源のみを切断し、それ以外は、全て動
作させておけば、電源を再投入した時、表示可能である
が、これでは、製品の電池寿命を縮めることになる。
【０００４】そこで、現在表示しているデータをシステ
ムメモリへ格納し、表示コントローラ，ビデオメモリ，
マイクロプロセッサの電源を切断し、システムメモリの
み電源を投入しておくことが行われている。
ムメモリへ格納し、表示コントローラ，ビデオメモリ，
マイクロプロセッサの電源を切断し、システムメモリの
み電源を投入しておくことが行われている。
【０００５】
【発明が解決しようとする課題】しかしながらレジュー
ム機能を実現するためにビデオメモリからシステムメモ
リへ表示データを転送するのはＣＰＵを介して行われて
いるので、転送時間が長い、転送時の消費電力が大きい
などの問題がある。
ム機能を実現するためにビデオメモリからシステムメモ
リへ表示データを転送するのはＣＰＵを介して行われて
いるので、転送時間が長い、転送時の消費電力が大きい
などの問題がある。
【０００６】従来は、電源切断時の待ち時間の長さがさ
ほど問題とはなっていなかったが、コンピュータ装置の
一形態である電池駆動の携帯端末では、動作を必要とし
ない時の消費電力をいかに低減するかが課題であり、コ
ンピュータ装置の電源を切断する際の待ち時間も短くす
ることが必要である。
ほど問題とはなっていなかったが、コンピュータ装置の
一形態である電池駆動の携帯端末では、動作を必要とし
ない時の消費電力をいかに低減するかが課題であり、コ
ンピュータ装置の電源を切断する際の待ち時間も短くす
ることが必要である。
【０００７】そこで本発明は、コンピュータ装置におい
て、電源を切断するときに表示画面のデータを短時間で
且つ低消費電力で保存することを可能にする表示コント
ローラによる表示データのビットブロック転送処理方式
を提供することを目的とする。
て、電源を切断するときに表示画面のデータを短時間で
且つ低消費電力で保存することを可能にする表示コント
ローラによる表示データのビットブロック転送処理方式
を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明によるコンピュー
タ装置は、装置全体を制御するＣＰＵと、システムデー
タを格納するシステムメモリと、表示データを格納する
ビデオメモリと、前記表示データを表示する表示手段
と、前記表示データを前記ビデオメモリから読み出し、
前記前記表示手段に出力する表示コントローラと、を備
えるコンピュータ装置において、前記表示コントローラ
が、前記ＣＰＵにより指定されるラスターオペレーショ
ンコードに従って、パターンデータとソースデータとデ
スティネーションデータとを論理演算して新たなデステ
ィネーションデータを生成する表示データのビットブロ
ック転送を実行し、前記パターンデータと前記ソースデ
ータと前記デスティネーションデータとを前記システム
メモリ又は前記ビデオメモリから読み出し、前記新たな
デスティネーションデータを前記システムメモリ又は前
記ビデオメモリへ書き込むことを特徴とする。
タ装置は、装置全体を制御するＣＰＵと、システムデー
タを格納するシステムメモリと、表示データを格納する
ビデオメモリと、前記表示データを表示する表示手段
と、前記表示データを前記ビデオメモリから読み出し、
前記前記表示手段に出力する表示コントローラと、を備
えるコンピュータ装置において、前記表示コントローラ
が、前記ＣＰＵにより指定されるラスターオペレーショ
ンコードに従って、パターンデータとソースデータとデ
スティネーションデータとを論理演算して新たなデステ
ィネーションデータを生成する表示データのビットブロ
ック転送を実行し、前記パターンデータと前記ソースデ
ータと前記デスティネーションデータとを前記システム
メモリ又は前記ビデオメモリから読み出し、前記新たな
デスティネーションデータを前記システムメモリ又は前
記ビデオメモリへ書き込むことを特徴とする。
【０００９】本発明による表示コントローラは、装置全
体を制御するＣＰＵと、システムデータを格納するシス
テムメモリと、表示データを格納するビデオメモリと、
前記表示データを表示する表示手段と、前記表示データ
を前記ビデオメモリから読み出し、前記前記表示手段に
出力する表示コントローラと、を備えるコンピュータ装
置に使用される表示コントローラにおいて、前記ＣＰＵ
により指定されるラスターオペレーションコードに従っ
て、パターンデータとソースデータとデスティネーショ
ンデータとを論理演算して新たなデスティネーションデ
ータを生成する表示データのビットブロック転送を実行
し、前記パターンデータと前記ソースデータと前記デス
ティネーションデータとを前記システムメモリ又は前記
ビデオメモリから読み出し、前記新たなデスティネーシ
ョンデータを前記システムメモリ又は前記ビデオメモリ
へ書き込むことを特徴とする。
体を制御するＣＰＵと、システムデータを格納するシス
テムメモリと、表示データを格納するビデオメモリと、
前記表示データを表示する表示手段と、前記表示データ
を前記ビデオメモリから読み出し、前記前記表示手段に
出力する表示コントローラと、を備えるコンピュータ装
置に使用される表示コントローラにおいて、前記ＣＰＵ
により指定されるラスターオペレーションコードに従っ
て、パターンデータとソースデータとデスティネーショ
ンデータとを論理演算して新たなデスティネーションデ
ータを生成する表示データのビットブロック転送を実行
し、前記パターンデータと前記ソースデータと前記デス
ティネーションデータとを前記システムメモリ又は前記
ビデオメモリから読み出し、前記新たなデスティネーシ
ョンデータを前記システムメモリ又は前記ビデオメモリ
へ書き込むことを特徴とする。
【００１０】本発明による表示データのビットブロック
転送方式は、上記のコンピュータ装置の前記表示コント
ローラが実行する表示データのビットブロック転送方式
において、電源切断時に前記ソースデータを前記ビデオ
メモリから読み出し、前記デスティネーションデータを
前記システムメモリに書き込むことを特徴とする。
転送方式は、上記のコンピュータ装置の前記表示コント
ローラが実行する表示データのビットブロック転送方式
において、電源切断時に前記ソースデータを前記ビデオ
メモリから読み出し、前記デスティネーションデータを
前記システムメモリに書き込むことを特徴とする。
【００１１】また、本発明による表示データのビットブ
ロック転送方式は、上記の表示データのビットブロック
転送方式において、前記ソースデータと前記演算後の前
記デスティネーションデータとは等しいことを特徴とす
る。
ロック転送方式は、上記の表示データのビットブロック
転送方式において、前記ソースデータと前記演算後の前
記デスティネーションデータとは等しいことを特徴とす
る。
【００１２】更に、本発明による表示データのビットブ
ロック転送方式は、上記の表示コントローラが実行する
表示データのビットブロック転送方式において、電源切
断時に前記ソースデータを前記ビデオメモリから読み出
し、前記デスティネーションデータを前記システムメモ
リに書き込むことを特徴とする。
ロック転送方式は、上記の表示コントローラが実行する
表示データのビットブロック転送方式において、電源切
断時に前記ソースデータを前記ビデオメモリから読み出
し、前記デスティネーションデータを前記システムメモ
リに書き込むことを特徴とする。
【００１３】更に、本発明による表示データのビットブ
ロック転送方式は、上記の表示データのビットブロック
転送方式において、前記ソースデータと前記演算後の前
記デスティネーションデータとは等しいことを特徴とす
る表示データのビットブロック転送方式。
ロック転送方式は、上記の表示データのビットブロック
転送方式において、前記ソースデータと前記演算後の前
記デスティネーションデータとは等しいことを特徴とす
る表示データのビットブロック転送方式。
【００１４】
【発明の実施の形態】［実施形態１］本発明の実施形態
による表示データのビットブロック転送処理方式は、コ
ンピュータ装置の電源切断時に現在表示しているデータ
のシステムメモリへの格納を、マイクロプロセッサによ
るソフトウェア処理に替わり、表示コントローラが行
い、処理の高速化及び低消費電力化を行うものである。
による表示データのビットブロック転送処理方式は、コ
ンピュータ装置の電源切断時に現在表示しているデータ
のシステムメモリへの格納を、マイクロプロセッサによ
るソフトウェア処理に替わり、表示コントローラが行
い、処理の高速化及び低消費電力化を行うものである。
【００１５】図１において、マイクロプロセッサ２は、
システムの電源を切断する時に、現在表示デバイス５に
表示しているデータを次にシステムに電源が投入された
ときに表示するために共通バス１を通して、表示コント
ローラ４にビデオメモリ６の内容をシステムメモリ３に
転送するように指示する。表示コントローラ４は、ビデ
オメモリ６内のデータを共通バス１を通して、システム
メモリ３へ格納する。これにより、表示データのシステ
ムメモリ３への格納時間およびシステムの電源オフ時間
が短縮できる。
システムの電源を切断する時に、現在表示デバイス５に
表示しているデータを次にシステムに電源が投入された
ときに表示するために共通バス１を通して、表示コント
ローラ４にビデオメモリ６の内容をシステムメモリ３に
転送するように指示する。表示コントローラ４は、ビデ
オメモリ６内のデータを共通バス１を通して、システム
メモリ３へ格納する。これにより、表示データのシステ
ムメモリ３への格納時間およびシステムの電源オフ時間
が短縮できる。
【００１６】図１を参照すると、マイクロプロセッサ２
は、共通バス１を経由してシステムメモリ３内の表示デ
ータを必要に応じて加工した上で表示コントローラ４を
経由してビデオメモリ６にに転送することが可能であ
り、また、マイクロプロセッサ２は、表示コントローラ
４にビットブロック転送を指示することによっても間接
的にシステムメモリ３内のデータをビデオメモリ６に転
送することも可能である。表示コントローラ４は、表示
データをビデオメモリ６に格納し、格納した表示データ
を表示デバイス５に転送する。
は、共通バス１を経由してシステムメモリ３内の表示デ
ータを必要に応じて加工した上で表示コントローラ４を
経由してビデオメモリ６にに転送することが可能であ
り、また、マイクロプロセッサ２は、表示コントローラ
４にビットブロック転送を指示することによっても間接
的にシステムメモリ３内のデータをビデオメモリ６に転
送することも可能である。表示コントローラ４は、表示
データをビデオメモリ６に格納し、格納した表示データ
を表示デバイス５に転送する。
【００１７】表示コントローラ４の上記ビットブロック
転送機能は、マイクロプロセッサ２の指示により、指定
された画面領域のシステムメモリ３またはビデオメモリ
６のデータを指定された画面領域のシステムメモリ３ま
たはビデオメモリ６へ転送する機能である。
転送機能は、マイクロプロセッサ２の指示により、指定
された画面領域のシステムメモリ３またはビデオメモリ
６のデータを指定された画面領域のシステムメモリ３ま
たはビデオメモリ６へ転送する機能である。
【００１８】図２は、本実施形態の表示コントローラ４
の内部構成ブロック図である。バスインタフェース部１
１は、外部では共通バス１を通してマイクロプロセッサ
２及びシステムメモリ３と接続され、内部では表示制御
部１４、ビデオメモリ制御部１３、ビットブロック転送
制御部１２と接続される。
の内部構成ブロック図である。バスインタフェース部１
１は、外部では共通バス１を通してマイクロプロセッサ
２及びシステムメモリ３と接続され、内部では表示制御
部１４、ビデオメモリ制御部１３、ビットブロック転送
制御部１２と接続される。
【００１９】ビットブロック転送制御部１２は、システ
ムメモリ３とビデオメモリ６間のデータ転送を制御す
る。
ムメモリ３とビデオメモリ６間のデータ転送を制御す
る。
【００２０】次に、図１に示す構成のコンピュータ装置
における表示コントローラ４のビットブロック転送の動
作について説明する。
における表示コントローラ４のビットブロック転送の動
作について説明する。
【００２１】図３にビットブロック転送機能の概念図を
示し、図を参照して説明する。パターンデータ２１，ソ
ースデータ２２，ディスティネーションデータ２５は、
システムメモリ３または、ビデオメモリ６のいずれかに
矩形表示データとして存在する。
示し、図を参照して説明する。パターンデータ２１，ソ
ースデータ２２，ディスティネーションデータ２５は、
システムメモリ３または、ビデオメモリ６のいずれかに
矩形表示データとして存在する。
【００２２】図４から図１４に示すのは、ラスターオペ
レーションコードとビットブロック転送との関係を表す
表である。図４から図１４に示す表は用紙の都合で分割
した１つのものである。Ｓはソースデータ、Ｄはディス
ティネーションデータ、Ｐはパターンデータを表す。
レーションコードとビットブロック転送との関係を表す
表である。図４から図１４に示す表は用紙の都合で分割
した１つのものである。Ｓはソースデータ、Ｄはディス
ティネーションデータ、Ｐはパターンデータを表す。
【００２３】必要に応じて指定されたパターンデータ２
１，ソースデータ２２，ディスティネーションデータ２
５に対し、ラスターオペレーションテーブル２４に格納
されている図４から図１４の表の該当するラスターオペ
レーションを実行し、その結果をディスティネーション
データ２５として格納する。
１，ソースデータ２２，ディスティネーションデータ２
５に対し、ラスターオペレーションテーブル２４に格納
されている図４から図１４の表の該当するラスターオペ
レーションを実行し、その結果をディスティネーション
データ２５として格納する。
【００２４】電源切断時のビデオメモリ６からシステム
メモリ３へのビットブロック転送時には、例えば、ソー
スデータＳをビデオメモリ６のデータとして、デスティ
ネーションデータＤをシステムメモリ３のデータとし、
ラスターオペレーションコードＣＣで指定されるビット
ブロック転送を実行する。このラスターオペレーション
コードに対応するラスターオペレーションはＤ＝Ｓであ
るので、ビデオメモリ６のデータがシステムメモリ３に
ビットブロック転送される。
メモリ３へのビットブロック転送時には、例えば、ソー
スデータＳをビデオメモリ６のデータとして、デスティ
ネーションデータＤをシステムメモリ３のデータとし、
ラスターオペレーションコードＣＣで指定されるビット
ブロック転送を実行する。このラスターオペレーション
コードに対応するラスターオペレーションはＤ＝Ｓであ
るので、ビデオメモリ６のデータがシステムメモリ３に
ビットブロック転送される。
【００２５】［実施形態２］次に、本発明の実施形態２
について図１を参照して説明する。表示デバイス５に表
示している画像をラスターオペレーションしてシステム
メモリ３に格納する。このラスターオペレーションで
は、表示色を変更したり、パターンデータによるフィル
タリングを行う加工データを生成できる。
について図１を参照して説明する。表示デバイス５に表
示している画像をラスターオペレーションしてシステム
メモリ３に格納する。このラスターオペレーションで
は、表示色を変更したり、パターンデータによるフィル
タリングを行う加工データを生成できる。
【００２６】
【発明の効果】以上説明したように本発明によれば、ビ
デオメモリの内容をビットブロック転送を用いることに
より高速にシステムメモリに転送出来る。このため、携
帯用の小型コンピュータにも適用できる。
デオメモリの内容をビットブロック転送を用いることに
より高速にシステムメモリに転送出来る。このため、携
帯用の小型コンピュータにも適用できる。
【００２７】また、本発明によれば、マイクロプロセッ
サに替わって表示コントローラがデータの転送を行うの
で、低消費電力で転送することが可能となる。
サに替わって表示コントローラがデータの転送を行うの
で、低消費電力で転送することが可能となる。
【図面の簡単な説明】
【図１】本発明による表示データのビットブロック転送
処理方式をおこなうコンピュータ装置の構成を示すブロ
ック図である。
処理方式をおこなうコンピュータ装置の構成を示すブロ
ック図である。
【図２】本発明による表示コントローラの内部の構成を
示すブロック図である。
示すブロック図である。
【図３】本発明によるビットブロック転送機能の概念図
である。
である。
【図４】ラスターオペレーションコードとビットブロッ
ク転送との関係を表す表（１／１１）である。
ク転送との関係を表す表（１／１１）である。
【図５】ラスターオペレーションコードとビットブロッ
ク転送との関係を表す表（２／１１）である。
ク転送との関係を表す表（２／１１）である。
【図６】ラスターオペレーションコードとビットブロッ
ク転送との関係を表す表（３／１１）である。
ク転送との関係を表す表（３／１１）である。
【図７】ラスターオペレーションコードとビットブロッ
ク転送との関係を表す表（４／１１）である。
ク転送との関係を表す表（４／１１）である。
【図８】ラスターオペレーションコードとビットブロッ
ク転送との関係を表す表（５／１１）である。
ク転送との関係を表す表（５／１１）である。
【図９】ラスターオペレーションコードとビットブロッ
ク転送との関係を表す表（６／１１）である。
ク転送との関係を表す表（６／１１）である。
【図１０】ラスターオペレーションコードとビットブロ
ック転送との関係を表す表（７／１１）である。
ック転送との関係を表す表（７／１１）である。
【図１１】ラスターオペレーションコードとビットブロ
ック転送との関係を表す表（８／１１）である。
ック転送との関係を表す表（８／１１）である。
【図１２】ラスターオペレーションコードとビットブロ
ック転送との関係を表す表（９／１１）である。
ック転送との関係を表す表（９／１１）である。
【図１３】ラスターオペレーションコードとビットブロ
ック転送との関係を表す表（１０／１１）である。
ック転送との関係を表す表（１０／１１）である。
【図１４】ラスターオペレーションコードとビットブロ
ック転送との関係を表す表（１１／１１）である。
ック転送との関係を表す表（１１／１１）である。
１ 共通バス ２ マイクロプロセッサ ３ システムメモリ ４ 表示コントローラ ５ 表示デバイス １１ バスインタフェース １２ ビットブロック転送制御部 １３ ビデオメモリ部 １４ 表示制御部
Claims (6)
- 【請求項１】 装置全体を制御するＣＰＵと、 システムデータを格納するシステムメモリと、 表示データを格納するビデオメモリと、 前記表示データを表示する表示手段と、 前記表示データを前記ビデオメモリから読み出し、前記
前記表示手段に出力する表示コントローラと、 を備えるコンピュータ装置において、 前記表示コントローラが、前記ＣＰＵにより指定される
ラスターオペレーションコードに従って、パターンデー
タとソースデータとデスティネーションデータとを論理
演算して新たなデスティネーションデータを生成する表
示データのビットブロック転送を実行し、前記パターン
データと前記ソースデータと前記デスティネーションデ
ータとを前記システムメモリ又は前記ビデオメモリから
読み出し、前記新たなデスティネーションデータを前記
システムメモリ又は前記ビデオメモリへ書き込むことを
特徴とするコンピュータ装置。 - 【請求項２】 装置全体を制御するＣＰＵと、 システムデータを格納するシステムメモリと、 表示データを格納するビデオメモリと、 前記表示データを表示する表示手段と、 前記表示データを前記ビデオメモリから読み出し、前記
前記表示手段に出力する表示コントローラと、 を備えるコンピュータ装置に使用される表示コントロー
ラにおいて、 前記ＣＰＵにより指定されるラスターオペレーションコ
ードに従って、パターンデータとソースデータとデステ
ィネーションデータとを論理演算して新たなデスティネ
ーションデータを生成する表示データのビットブロック
転送を実行し、前記パターンデータと前記ソースデータ
と前記デスティネーションデータとを前記システムメモ
リ又は前記ビデオメモリから読み出し、前記新たなデス
ティネーションデータを前記システムメモリ又は前記ビ
デオメモリへ書き込むことを特徴とする表示コントロー
ラ。 - 【請求項３】 請求項１に記載のコンピュータ装置の前
記表示コントローラが実行する表示データのビットブロ
ック転送方式において、 電源切断時に前記ソースデータを前記ビデオメモリから
読み出し、前記デスティネーションデータを前記システ
ムメモリに書き込むことを特徴とする表示データのビッ
トブロック転送方式。 - 【請求項４】 請求項３に記載の表示データのビットブ
ロック転送方式において、前記ソースデータと前記演算
後の前記デスティネーションデータとは等しいことを特
徴とする表示データのビットブロック転送方式。 - 【請求項５】 請求項２に記載の表示コントローラが実
行する表示データのビットブロック転送方式において、 電源切断時に前記ソースデータを前記ビデオメモリから
読み出し、前記デスティネーションデータを前記システ
ムメモリに書き込むことを特徴とする表示データのビッ
トブロック転送方式。 - 【請求項６】 請求５に記載の表示データのビットブロ
ック転送方式において、前記ソースデータと前記演算後
の前記デスティネーションデータとは等しいことを特徴
とする表示データのビットブロック転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9315526A JPH11149286A (ja) | 1997-11-17 | 1997-11-17 | コンピュータ装置、表示コントローラ、及び表示データのビットブロック転送処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9315526A JPH11149286A (ja) | 1997-11-17 | 1997-11-17 | コンピュータ装置、表示コントローラ、及び表示データのビットブロック転送処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11149286A true JPH11149286A (ja) | 1999-06-02 |
Family
ID=18066413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9315526A Pending JPH11149286A (ja) | 1997-11-17 | 1997-11-17 | コンピュータ装置、表示コントローラ、及び表示データのビットブロック転送処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11149286A (ja) |
-
1997
- 1997-11-17 JP JP9315526A patent/JPH11149286A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950001418B1 (ko) | 세트업 기능 및 폽업 기능을 구비한 휴대용 컴퓨터의 폽업 제어 시스템 | |
| JPH11231850A (ja) | ディスプレイ装置 | |
| JPH06186942A (ja) | 表示装置 | |
| JP2003114744A (ja) | 情報処理装置及び同装置に適用される省電力方法 | |
| JP4916156B2 (ja) | 半導体集積回路装置 | |
| JPH11149286A (ja) | コンピュータ装置、表示コントローラ、及び表示データのビットブロック転送処理方式 | |
| KR100490391B1 (ko) | 엘.씨.디를 구비한 컴퓨터의 비디오 모드 제어장치 및 그 방법 | |
| JP4839936B2 (ja) | 情報処理装置及び情報処理方法 | |
| JPH04290109A (ja) | 情報処理装置 | |
| JP2665836B2 (ja) | 液晶表示制御装置 | |
| JPH1195732A (ja) | 情報処理装置及び情報処理装置の表示制御方法 | |
| JPH08174921A (ja) | ページプリンタ制御装置 | |
| JP3002406B2 (ja) | グラフィックプロセッサ | |
| JPH0511874A (ja) | 情報処理装置 | |
| JPS60205428A (ja) | 液晶表示装置 | |
| JPH0247707A (ja) | 入力データの外部記憶媒体への書込み制御方式 | |
| JPH0519881A (ja) | 電子機器 | |
| JPH02137019A (ja) | 端末装置の制御方式 | |
| JPH10177493A (ja) | 図形処理システム | |
| JPH03171271A (ja) | グラフィック描画装置 | |
| JPH04340119A (ja) | 情報処理装置 | |
| JPH10133832A (ja) | プリント制御方式 | |
| JP2000242389A (ja) | 表示装置、ウインドウ表示方法及び記憶媒体 | |
| JPH05204414A (ja) | プログラマブルコントローラシステム | |
| JPH03212717A (ja) | 電源制御方式 |