JPH11136264A - データ交換方法とそのデータ交換装置 - Google Patents

Abstract

(57)【要約】 【課題】 複数の伝送路間で、交換装置を介することな
くデータの交換を行う。 【解決手段】 伝送路スレーブ102〜104から伝送路114
を経由して送られて来たデータは、送り側の伝送路マス
タ101の時分割出力回路124により特定のタイムスロット
においてデータ交換路113へ出力される。これに対し受
け側伝送路マスタ105や109は、特定のタイムスロットの
データをデータ入力部138や148で受け取り、伝送路115
や116へ送出する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、伝送路が複数接続
されて１つのネットワークを形成しているデータ交換方
法とそのデータ交換装置に関するものである。

【０００２】

【従来の技術】従来、伝送路が複数接続されて１つのネ
ットワークを形成し、これらの伝送路間でデータ交換を
行う装置の構成図を図11に示す。図11において、1101〜
1104は伝送路1114に接続している端末で、1101は伝送路
の同期信号を送出している伝送路マスタ、1102〜1104
は、同期信号を受けて同期信号にしたがって動作する伝
送路スレーブである。同じく、1105〜1108は伝送路1115
に接続している端末としての伝送路マスタ、伝送路スレ
ーブである。また、1109〜1112は伝送路1116に接続して
いる端末としての伝送路マスタ、伝送路スレーブであ
る。

【０００３】図11において、各伝送路1114〜1116をまた
がってデータを交換しようとする場合、従来の方法では
交換装置1113を備え、この交換装置1113において伝送路
マスタからのデータを受け取り、目的の伝送路マスタへ
のデータ出力を行う必要があった。ここで、1117は伝送
路マスタ1101から交換装置1113への出力、1118は交換装
置1113から伝送路マスタ1101への入力、1119と1120及び
1121と1122も同様に伝送路マスタと交換装置の出力，入
力であるインタフェース信号であり、1123はシステム全
体を制御する制御装置である。

【０００４】交換装置1113を使用した複数の伝送路間で
の交換動作を図12のタイミング図を用いて説明する。図
12において、1214，1216，1218は伝送路マスタ1101，11
05，1109から交換装置1113への出力、1215，1217，1219
は交換装置1113から伝送路マスタ1101，1105，1109への
入力である。また、1201は伝送路マスタ1101から交換装
置1113を介して伝送路マスタ1109へ送ろうとする出力11
17上のデータＡ、1202はデータＡを受け取った1122上の
データＡである。1203と1204も同様に、1203は伝送路マ
スタ1105から交換装置1113を介して伝送路マスタ1101へ
送ろうとする出力1119上のデータＢ、1204はデータＢを
受け取った1118上のデータＢである。

【０００５】システム制御装置1123は、どの伝送路から
どの伝送路へデータを受け渡したいかを制御し、その情
報を交換装置1113に与える。交換装置1113はその情報に
従い、伝送路マスタ1101からの入力、つまり1117上のデ
ータＡ1201を、伝送路マスタ1109への出力、つまり1122
上のデータＡ1202として出力する。

【０００６】

【発明が解決しようとする課題】しかしながら従来のデ
ータ交換方法では、システムとして交換装置が必要であ
り、伝送路マスタ1101，1105，1109は伝送路からのデー
タを交換装置用のフォーマットに加工して交換装置に送
出する必要があった。また、交換装置は接続しようとす
る伝送路の数に応じて入出力端子を増やし、規模を拡大
する必要があった。

【０００７】本発明はこの問題を解決するもので、交換
装置を介することなく、少ないコストで簡易的に複数の
伝送路を接続して１つのネットワークを形成し、通信を
行うことを目的とする。

【０００８】

【課題を解決するための手段】本発明は、上記目的を達
成するために、複数の伝送路の伝送路マスタ端末を直接
接続し、時分割でデータを交換することにより、少ない
コストで簡易的に複数の伝送路間のデータ交換を行う。

【０００９】

【発明の実施の形態】本発明の請求項１及び２記載の発
明は、伝送路の制御を行う伝送路マスタと、各伝送路マ
スタを直接接続したデータ交換路と、前記データ交換路
の制御と伝送路マスタ間のタイミング制御を行うための
制御装置を備え、前記伝送路マスタには伝送路とデータ
交換路のフォーマット変換を行うためのデータ変換回路
を備えており、少ない回路で簡易的に複数の伝送路間の
データ交換を行うという作用を有する。

【００１０】本発明の請求項３及び４記載の発明は、伝
送路の制御を行う伝送路マスタと、各伝送路マスタを直
接接続したデータ交換路と、前記データ交換路の制御を
行うための制御装置を備え、前記伝送路マスタには伝送
路とデータ交換路のフォーマット変換を行うためのデー
タ変換回路、及び伝送路マスタ間の同期信号の出力回路
または入力回路を備えており、請求項１及び２の発明に
対して制御装置の負担を減らした形で、少ない回路で簡
易的に複数の伝送路間のデータ交換を行うという作用を
有する。

【００１１】本発明の請求項５及び６に記載の発明は、
伝送路の制御を行う伝送路マスタと、各伝送路マスタを
直接接続したデータ交換路を備え、前記伝送路マスタに
はスロット同期のための同期信号発生回路、及び伝送路
とデータ交換路のフォーマット変換を行うためのデータ
変換回路を備え、前記制御用伝送路マスタには伝送路と
データ交換路のフォーマット変換を行うためのデータ変
換回路及びデータ交換路の同期のための交換路の同期信
号発生回路を備えており、請求項１及び２の発明に対し
て制御装置を使用することなく、少ない回路で簡易的に
複数の伝送路間のデータ交換を行うという作用を有す
る。

【００１２】本発明の請求項７及び８記載の発明は、伝
送路の制御を行う伝送路マスタと、各伝送路マスタを直
接接続した伝送路と同じデータ形式のデータ交換路と、
前記データ交換路の制御と伝送路マスタ間のタイミング
制御を行うための制御装置を備えており、請求項１及び
２の発明に対してデータ変換回路を省略し、さらに少な
い回路で簡易的に複数の伝送路間のデータ交換を行うと
いう作用を有する。

【００１３】本発明の請求項９及び10記載の発明は、伝
送路の制御を行う伝送路マスタと、各伝送路マスタを直
接接続した伝送路と同じデータ形式のデータ交換路と、
前記データ交換路の制御を行うための制御装置を備え、
制御用伝送路マスタには伝送路マスタ間の同期信号出力
回路、伝送路マスタには伝送路マスタ間の同期信号入力
回路を備えており、請求項３及び４の発明に対してデー
タ変換回路を省略し、さらに少ない回路で簡易的に複数
の伝送路間のデータ交換を行うという作用を有する。

【００１４】本発明の請求項11及び12記載の発明は、伝
送路の制御を行う伝送路マスタと、各伝送路マスタを直
接接続した伝送路と同じデータ形式のデータ交換路を備
え、伝送路マスタにはスロット同期のための同期信号発
生回路を備え、さらに制御用伝送路マスタにはデータ交
換路の同期のための交換路の同期信号発生回路を備えて
おり、請求項５及び６の発明に対してデータ変換回路を
省略し、さらに少ない回路で簡易的に複数の伝送路間の
データ交換を行うという作用を有する。

【００１５】（実施の形態１）図１は本発明の実施の形
態１におけるデータ交換方法を実施するデータ交換装置
の構成を示すブロック図である。図１において、101，1
05及び109はそれぞれ伝送路114，115及び116を制御する
伝送路マスタ端末であり、図１には３端末のみ例示して
ある。102〜104，106〜108及び110〜112はそれぞれ伝送
路114，115及び116に接続している伝送路スレーブ端
末、113は各伝送路マスタ端末を直接接続するためのデ
ータ交換路、117はスロット割り振り信号、118はタイミ
ング制御信号、120は本装置のシステム全体を制御する
制御装置である。

【００１６】ここで、各伝送路マスタ端末101，105及び
109は、同期回路121，131，141と、メモリ122，126，13
2，136，142，146と、データ変換回路123，127，133，1
37，143，147と、時分割出力回路124，134，144と、デ
ータ入力部128，138，148と、送信回路125，135，145と
で構成されている。

【００１７】この構成においては、伝送路をまたがって
データ交換を行う場合、各伝送路から伝送路マスタ端末
を経由してデータ交換路へ出力され、別の伝送路の伝送
路マスタ端末へ入力され、その伝送路へデータが送信さ
れる。

【００１８】また、図２は実施の形態１における図１の
データ交換路上のフォーマットを示すデータのタイミン
グである。図２において、201は時分割されたスロッ
ト、202はスロットのまとまりを現すフレーム、203はス
ロット201中でデータ交換を行わないハイインピーダン
ス区間、204はスロット201中でデータ交換を行う区間で
ある。ここでは、１フレームを６スロットに分割してい
るが、分割数はいくつでもよい。

【００１９】以下、データ交換の動作について図１及び
図２を用いて説明するが、説明上、伝送路マスタ端末は
単に伝送路マスタという。

【００２０】まず、伝送路114から、伝送路115にデータ
を送る場合について説明する。伝送路114のデータは、
伝送路マスタ101へ取り込まれ、同期回路121を経てメモ
リ122に書き込まれる。伝送路マスタ101は、制御装置12
0からのスロット割り振り信号117及びタイミング制御信
号118によりデータ交換路113へデータ送出可能であるこ
とを知り、そのタイミングに合わせてメモリ122から先
に書き込まれたデータを読み出してデータ変換回路123
でデータ変換を行い、時分割出力回路124を通ってデー
タをデータ交換路113の該当スロットに出力する。

【００２１】図２において、Ａはデータ交換路113にお
ける伝送路114から伝送路115へのデータを示す。伝送路
115の伝送路マスタ105は、同じく制御装置120からのス
ロット割り振り信号117及びタイミング制御信号118によ
りデータ交換路113のデータＡが伝送路115へ送出すべき
データであることを知り、データ交換路113のデータＡ
を取り込む。データ入力部138で取り込まれたデータ
は、データ変換回路137を経てメモリ136へ取り込まれ
る。取り込まれたデータは、伝送路上の通常の送受信と
同様の方法で送信回路135を経て伝送路115へ出力され
る。

【００２２】次に、伝送路116から伝送路114へデータを
送る場合について説明する。伝送路116のデータは、伝
送路マスタ109へ取り込まれ、同期回路141を経てメモリ
142に書き込まれる。伝送路マスタ109は、制御装置120
からのスロット割り振り信号117及びタイミング制御信
号118によりデータ交換路113へデータ送出可能であるこ
とを知り、そのタイミングに合わせてメモリ142から先
に書き込まれたデータを読み出してデータ変換回路143
でデータ変換を行い、時分割出力回路144を通ってデー
タをデータ交換路113に出力する。

【００２３】図２において、Ｂはデータ交換路113にお
ける伝送路116から伝送路114へのデータを示す。伝送路
114の伝送路マスタ101は、同じく制御装置120からのス
ロット割り振り信号117及びタイミング制御信号118によ
りデータ交換路113のデータが伝送路114へ送出すべきデ
ータであることを知り、データ交換路113のデータＢを
取り込む。データ入力部128で取り込まれたデータは、
データ変換回路127を経てメモリ126へ取り込まれる。取
り込まれたデータは、伝送路上の通常の送受信と同様の
方法で送信回路125を経て伝送路114へ出力される。

【００２４】同様にして、データ交換路で接続された各
伝送路マスタが制御する任意の伝送路から別の任意の伝
送路へデータを送出することができる。

【００２５】以上のように、本実施の形態１によれば、
複数の伝送路間でのデータ交換を行う場合に、交換装置
が不要のため安価にシステムを構成でき、伝送路の数を
増やす場合にも交換装置の増強が不要のため手軽に安価
にシステム増強を行うことができる。

【００２６】（実施の形態２）図３は本発明の実施の形
態２におけるデータ交換方法を実施するデータ交換装置
の構成を示すブロック図である。図３において、101Ａ
はデータ交換路113を制御しており、これを制御用伝送
路マスタと呼ぶ。119は同期信号、制御用伝送路マスタ1
01Ａにおける129は同期信号出力回路、伝送路マスタ10
5，109における139，149は同期信号入力回路であり、同
期信号出力回路129から各伝送路マスタ105，109の同期
信号入力回路139，149へ同期信号119が送られている。
その他図１と同じ機能ブロック，信号等は同じ符号を付
し、その説明を省略する。

【００２７】この構成においては、伝送路をまたがって
データ交換を行う場合、各伝送路から伝送路マスタを経
由してデータ交換路へ出力され、別の伝送路の伝送路マ
スタへ入力され、その伝送路へデータが送信される。

【００２８】実施の形態２におけるデータ交換路上のデ
ータのタイミングは、実施の形態１と同様に、図２の通
りである。

【００２９】以下に、実施の形態２におけるデータ交換
の動作について図２及び図３を用いて説明する。

【００３０】伝送路114から伝送路115にデータを送る場
合について説明する。伝送路114のデータは、制御用伝
送路マスタ101Ａへ取り込まれ、同期回路121を経てメモ
リ122に書き込まれる。制御用伝送路マスタ101Ａは、制
御装置120からのスロット割り振り信号117で送出するス
ロットを知り、自ら判断したタイミングに合わせてメモ
リ122からデータを読み出してデータ変換回路123でデー
タ変換を行い、時分割出力回路124を通ってデータをデ
ータ交換路113の該当スロットに出力する。

【００３１】図２において、Ａはデータ交換路113にお
ける伝送路114から伝送路115へのデータを示す。伝送路
115の伝送路マスタ105は、制御装置120からのスロット
割り振り信号117及び制御用伝送路マスタ101Ａからの同
期信号119によりデータ交換路113のデータＡが伝送路11
5へ送出すべきデータであることを知り、データ交換路1
13のデータＡを取り込む。データ入力部138で取り込ま
れたデータは、データ変換回路137を経てメモリ136へ取
り込まれる。取り込まれたデータは、伝送路上の通常の
送受信と同様の方法で送信回路135を経て伝送路115へ出
力される。

【００３２】同様にして、データ交換路で接続された各
伝送路マスタが制御する任意の伝送路から別の任意の伝
送路へデータを送出することができる。

【００３３】以上のように、本実施の形態２によれば、
複数の伝送路間でのデータ交換を行う場合に、交換装置
が不要のため安価に、また伝送路マスタに同期信号の出
力回路または入力回路を設けたことにより実施の形態１
と比較して制御装置の負担を減らした形でシステムを構
成でき、伝送路の数を増やす場合にも交換装置の増強が
不要のため手軽に安価にシステム増強を行うことができ
る。

【００３４】（実施の形態３）図４は本発明の実施の形
態３におけるデータ交換方法を実施するデータ交換装置
の構成を示すブロック図である。図４において、本実施
の形態３は制御用伝送路マスタ101Ａ及び伝送路マスタ1
05，109に前記実施の形態１，２(図１，図３)における
データ入力部に代え同期回路130及び140，150を有し、
さらに伝送路マスタ105，109には、スロット同期信号発
生回路401，402を持つが、特に制御用伝送路マスタ101
Ａには、交換路及びスロットの同期信号発生回路400を
有する構成となっている。

【００３５】その他、前記図１及び図２と同じ機能ブロ
ック，信号等は同じ符号を付し、その説明を省略する。

【００３６】この構成において、伝送路をまたがってデ
ータ交換を行う場合、各伝送路から伝送路マスタを経由
してデータ交換路へ出力され、別の伝送路の伝送路マス
タへ入力され、その伝送路へデータが送信される。

【００３７】また、図５は実施の形態３におけるデータ
交換路上のフォーマットを示すデータのタイミングであ
る。図５において、501は時分割されたスロット、502は
スロットのまとまりを現すフレーム、503はスロット中
でデータ交換を行わないハイインピーダンス区間、504
はスロット中で同期信号を授受する区間、505はスロッ
ト中でデータ出力を行う区間である。ここでは、１フレ
ームを６スロットに分割しているが、分割数はいくつで
もよい。

【００３８】以下、データ交換の動作について図４及び
図５を用いて説明する。

【００３９】伝送路114から、伝送路115にデータを送る
場合について説明する。伝送路114のデータは、制御用
伝送路マスタ101Ａへ取り込まれ、同期回路121を経てメ
モリ122に書き込まれる。制御用伝送路マスタ101Ａは、
自ら判断したタイミングに合わせてメモリ122からデー
タを読み出してデータ変換回路123でデータ変換を行
い、交換路及びスロット同期信号発生回路400において
発生した同期信号とともにデータを時分割出力回路124
を通ってデータ交換路113の該当スロットに出力する。

【００４０】図５において、Ａはデータ交換路113にお
ける伝送路114から伝送路115へのデータを示す。伝送路
115の伝送路マスタ105は、データ交換路113上のデータ
の同期信号によりデータ交換路113のデータＡが伝送路1
15へ送出すべきデータであることを知り、データ交換路
113のデータＡを取り込む。伝送路マスタ105は同期回路
140の同期信号に基づいて同期を取り、取り込まれたデ
ータは、データ変換回路137を経てメモリ136へ取り込ま
れる。取り込まれたデータは、伝送路上の通常の送受信
と同様の方法で送信回路135を経て伝送路115へ出力され
る。

【００４１】同様にして、データ交換路で接続された各
伝送路マスタが制御する任意の伝送路から別の任意の伝
送路へデータを送出することができる。

【００４２】以上のように、本実施の形態３によれば、
複数の伝送路間でのデータ交換を行う場合に、交換装置
が不要で、さらに実施の形態１と比較して制御装置がな
いためさらに安価にシステムを構成でき、伝送路の数を
増やす場合にも交換装置の増強が不要のため手軽に安価
にシステム増強を行うことができる。

【００４３】以下に、実施の形態４，５，６の説明を行
うが、実施の形態４，５，６は、実施の形態１，２，３
に対して伝送路とデータ交換路のプロトコルを同じにす
ることで、実施の形態１，２，３に対し各伝送路マスタ
内のデータ変換回路を不要とし、さらに少ない回路で簡
易的に複数伝送路間のデータ交換を可能としている。

【００４４】（実施の形態４）図６は本発明の実施の形
態４におけるデータ交換方法を実施するデータ変換装置
の構成を示すブロック図である。

【００４５】本実施の形態４は、前記実施の形態１(図
１)における伝送路マスタ101，105，109のデータ変換回
路123，127，133，137，143，147を不要とした簡易構成
としたものである。

【００４６】また各伝送路マスタ101，105，109を直接
接続した伝送路114，115，116は同じデータ形式のデー
タ交換路113として構成している。なお、前記図１と同
じ機能ブロック，信号等は同じ符号を付しその説明を省
略する。

【００４７】この構成において伝送路をまたがってデー
タ交換を行う場合、各伝送路から伝送路マスタを経由し
てデータ交換路へ出力され、別の伝送路の伝送路マスタ
へ入力され、その伝送路へデータが送信される。

【００４８】また、図９は本実施の形態６における伝送
路とデータ交換路上のフォーマットを示すデータのタイ
ミングである。図９において、909はデータを出力する
側の伝送路上のタイミング、919はデータ交換路上のタ
イミング、929はデータを入力する側の伝送路上のタイ
ミングである。タイミング909において、901は時分割さ
れたスロット、902はスロットのまとまりを現すフレー
ム、903はスロット中でデータ交換を行わないハイイン
ピーダンス区間、904はスロット中で同期信号を授受す
る区間、905はスロット中でデータ交換を行う区間であ
る。ここでは、１フレームを６スロットに分割している
が、分割数はいくつでもよい。また、タイミング919に
おいて、911は時分割されたスロット、912はスロットの
まとまりを現すフレーム、913はスロット中でデータ交
換を行わないハイインピーダンス区間、914はスロット
中でデータ交換を行う区間である。スロット中でデータ
交換を行う区間のビット数及びビット幅は、伝送路のそ
れと同じとする。タイミング929は、タイミング909と同
じプロトコルであり、921は時分割されたスロット、922
はスロットのまとまりを表すフレームである。そして、
タイミング929はタイミング909と同位相である。その制
御は、制御装置120で行う。

【００４９】以下、データ交換の動作について図６及び
図９を用いて説明する。

【００５０】伝送路114から、伝送路115にデータを送る
場合について説明する。図９において、Ａは伝送路114
から伝送路115へのデータを示す。伝送路114のデータ
は、伝送路マスタ101へ取り込まれ、同期回路121を経て
メモリ122に書き込まれる。伝送路マスタ101は、制御装
置120からのスロット割り振り信号117及びタイミング制
御信号118によりデータ交換路113へデータ送出可能であ
ることを知り、そのタイミングに合わせてメモリ122か
らデータを読み出し、そのまま時分割出力回路124を通
ってデータをデータ交換路113の該当スロットに出力す
る。

【００５１】一方、伝送路115の伝送路マスタ105は、同
じく制御装置120からのスロット割り振り信号117及びタ
イミング制御信号118によりデータ交換路113のデータＡ
が伝送路115へ送出すべきデータであることを知り、デ
ータ交換路113のデータＡを取り込む。データ入力部138
で取り込まれたデータは、そのままメモリ136へ取り込
まれる。取り込まれたデータは、伝送路上の通常の送受
信と同様の方法で送信回路135を経て伝送路115へ出力さ
れる。

【００５２】同様にして、データ交換路で接続された各
伝送路マスタが制御する任意の伝送路から別の任意の伝
送路へデータを送出することができる。

【００５３】以上のように、本実施の形態４によれば、
複数の伝送路間でのデータ交換を行う場合に、交換装置
が不要でまた実施の形態１と比較してデータ変換を行わ
ないため、より簡易的に安価にシステムを構成でき、伝
送路の数を増やす場合にも交換装置の増強が不要のため
手軽に安価にシステム増強を行うことができる。

【００５４】（実施の形態５）図７は本発明の実施の形
態５におけるデータ交換方法を実施するデータ交換装置
の構成を示すブロック図である。

【００５５】本実施の形態５は、前記実施の形態２(図
３)における制御用伝送路マスタ101Ａ，伝送路マスタ10
5，109のデータ変換回路123，127，133，137，143，147
を不要とした簡易構成としたものである。

【００５６】また各伝送路マスタ101Ａ，105，109を直
接接続した伝送路114，115，116は同じデータ形式のデ
ータ交換路113として構成している。なお、前記図３と
同じ機能ブロック，信号等は同じ符号を付しその説明を
省略する。

【００５７】実施の形態５におけるデータ交換路上のデ
ータのタイミングは、実施の形態４と同様に、図９の通
りである。実施の形態５においてもタイミング929は、
タイミング909と同じプロトコルであり、またタイミン
グ909と同位相である。ただしその制御は、制御用伝送
路マスタ101Ａからの同期信号119で行う。

【００５８】以下に、実施の形態５におけるデータ交換
の動作について図７及び図９を用いて説明する。

【００５９】伝送路114から、伝送路115にデータを送る
場合について説明する。図９において、Ａは伝送路114
から伝送路115へのデータを示す。伝送路114のデータ
は、制御用伝送路マスタ101Ａへ取り込まれ、同期回路1
21を経てメモリ122に書き込まれる。制御用伝送路マス
タ101Ａは、制御装置120からのスロット割り振り信号11
7で送出するスロットを知り、自ら判断したタイミング
に合わせてメモリ122からデータを読み出し、そのまま
時分割出力回路124を通してデータをデータ交換路113の
該当スロットに出力する。伝送路115の伝送路マスタ105
は、制御装置120からのスロット割り振り信号117及び制
御用伝送路マスタ101Ａからの同期信号119によりデータ
交換路113のデータＡが伝送路115へ送出すべきデータで
あることを知り、データ交換路113のデータＡを取り込
む。データ入力部138で取り込まれたデータは、そのま
まメモリ136へ取り込まれる。取り込まれたデータは、
伝送路上の通常の送受信と同様の方法で送信回路135を
経て伝送路115へ出力される。

【００６０】同様にして、データ交換路で接続された各
伝送路マスタが制御する任意の伝送路から別の任意の伝
送路へデータを送出することができる。

【００６１】以上のように、本実施の形態５によれば、
複数の伝送路間でのデータ交換を行う場合に、交換装置
が不要でまた実施の形態２と比較してデータ変換を行わ
ないため、より簡易的に安価にシステムを構成でき、伝
送路の数を増やす場合にも交換装置の増強が不要のため
手軽に安価にシステム増強を行うことができる。

【００６２】（実施の形態６）図８は本発明の実施の形
態６におけるデータ交換方法を実施するデータ交換装置
の構成を示すブロック図である。

【００６３】本実施の形態は、前記実施の形態３（図
４）における制御用伝送路マスタ101Ａ，伝送路マスタ1
05，109のデータ変換回路123，127，133，137，143，14
7を不要とした簡易構成としたものである。

【００６４】また各伝送路マスタ101Ａ，105，109を直
接接続した伝送路114，115，116は同じデータ形式のデ
ータ交換路113として構成している。なお、前記図４と
同じ機能ブロック４，信号等は同じ符号を付しその説明
を省略する。

【００６５】この構成において伝送路をまたがってデー
タ交換を行う場合、各伝送路から伝送路マスタを経由し
てデータ交換路へ出力され、別の伝送路の伝送路マスタ
へ入力され、その伝送路へデータが送信される。

【００６６】また、図10は実施の形態６におけるデータ
交換路上のフォーマットを示すデータのタイミングであ
る。図10において、1009はデータを出力する側の伝送路
上のタイミング、1019はデータ交換路上のタイミング、
1029はデータを入力する側の伝送路上のタイミングであ
る。タイミング1009において、1001は時分割されたスロ
ット、1002はスロットのまとまりを現すフレーム、1003
はスロット中でデータ交換を行わないハイインピーダン
ス区間、1004はスロット中で同期信号を授受する区間、
1005はスロット中でデータ出力を行う区間である。ここ
では、１フレームを６スロットに分割しているが、分割
数はいくつでもよい。また、タイミング1019及びタイミ
ング1029は、タイミング1009と同じプロトコルである。
またタイミング1029は、タイミング1009と同位相であ
る。その制御は、データ交換路113のタイミング1019中
の同期信号で行う。

【００６７】以下、データ交換の動作について図８及び
図10を用いて説明する。

【００６８】伝送路114から、伝送路115にデータを送る
場合について説明する。図10において、Ａは伝送路114
から伝送路115へのデータを示す。伝送路114のデータ
は、制御用伝送路マスタ101Ａへ取り込まれ、同期回路1
21を経てメモリ122に書き込まれる。制御用伝送路マス
タ101Ａは、自ら判断したタイミングに合わせてメモリ1
22からデータを読み出して交換路及び同期信号発生回路
400において発生した同期信号とともにデータを時分割
出力回路124を通ってデータ交換路113の該当スロットに
出力する。伝送路115の伝送路マスタ105は、データ交換
路上のデータの同期信号によりデータ交換路のデータＡ
が伝送路115へ送出すべきデータであることを知り、デ
ータ交換路のデータＡを取り込む。伝送路マスタ105は
同期回路140の同期信号に基づいて同期を取り、取り込
まれたデータはメモリ136へ取り込まれる。取り込まれ
たデータは、伝送路上の通常の送受信と同様の方法で送
信回路135を経て伝送路115へ出力される。

【００６９】同様にして、データ交換路で接続された各
伝送路マスタが制御する任意の伝送路から別の任意の伝
送路へデータを送出することができる。

【００７０】以上のように、本実施の形態６によれば、
複数の伝送路間でのデータ交換を行う場合に、交換装置
が不要でまた実施の形態３と比較してデータ変換を行わ
ないため、より簡易的に安価にシステムを構成でき、伝
送路の数を増やす場合にも交換装置の増強が不要のため
手軽に安価にシステム増強を行うことができる。

【００７１】なお、以上本実施の形態１〜６では、伝送
路が３つ、データ交換路のパケット数が６つの場合につ
いて説明したが、伝送路の数やデータ交換路のパケット
数が異なっても同様に簡易的に複数伝送路間でのデータ
交換を行うことができる。

【００７２】

【発明の効果】以上説明したように、本発明によれば、
交換装置を使用することなく、少ない回路で簡易的に複
数の伝送路間でのデータ交換を行うことができる。ま
た、制御装置の負担を減らした形で、もしくは制御装置
を使用することなく、あるいはデータ変換回路を省略し
て、夫々伝送路間でデータ交換を行うことができる。

【図面の簡単な説明】

【図１】本発明の実施の形態１におけるデータ交換方法
を実施するデータ交換装置の構成を示すブロック図

【図２】本発明の実施の形態１，２におけるデータ交換
路上のフォーマットを示すタイミング図

【図３】本発明の実施の形態２におけるデータ交換方法
を実施するデータ交換装置の構成を示すブロック図

【図４】本発明の実施の形態３におけるデータ交換方法
を実施するデータ交換装置の構成を示すブロック図

【図５】本発明の実施の形態３におけるデータ交換路上
のフォーマットを示すタイミング図

【図６】本発明の実施の形態４におけるデータ交換方法
を実施するデータ交換装置の構成を示すブロック図

【図７】本発明の実施の形態５におけるデータ交換方法
を実施するデータ交換装置の構成を示すブロック図

【図８】本発明の実施の形態６におけるデータ交換方法
を実施するデータ交換装置の構成を示すブロック図

【図９】本発明の実施の形態４，５における伝送路及び
データ交換路上のフォーマットを示すタイミング図

【図１０】本発明の実施の形態６における伝送路及びデ
ータ交換路上のフォーマットを示すタイミング図

【図１１】従来のデータ交換装置の構成を示すブロック
図

【図１２】図１１の交換動作を説明するタイミング図

【符号の説明】

１０１，１０５，１０９ 伝送路マスタ １０１Ａ 制御用伝送路マスタ １０２〜１０４，１０６〜１０８，１１０〜１１２ 伝
送路スレーブ １１４，１１５，１１６ 伝送路 １１３ データ交換路 １１７ スロット割り振り信号 １１８ タイミング制御信号 １２０ 制御装置

───────────────────────────────────────────────────── フロントページの続き (72)発明者 寺田 光孝 神奈川県横浜市港北区綱島東四丁目３番１ 号 松下通信工業株式会社内

Claims (12)

【特許請求の範囲】
1. 【請求項１】 伝送路をまたがってデータ交換を行う場
   合、送り側伝送路のデータは当該送り側伝送路の伝送路
   マスタへ入力され記憶され、一方、制御装置からのスロ
   ット割り振り信号及びタイミング制御信号により前記伝
   送路マスタは前記タイミングに合わせて記憶データを読
   み出し、データ変換を行い時分割によりデータ交換路の
   該当スロットに出力し、受取り側伝送路マスタは前記制
   御装置からのスロット割り振り信号及びタイミング信号
   により前記データ交換路のデータを取り込み記憶し、受
   取り側伝送路へ出力することを特徴とするデータ交換方
   法。
2. 【請求項２】 伝送路の制御を行う伝送路マスタと、各
   伝送路マスタを直接接続したデータ交換路と、前記デー
   タ交換路の制御と伝送路マスタ間のタイミング制御を行
   うための制御装置を備え、前記伝送路マスタには伝送路
   とデータ交換路のフォーマット変換を行うためのデータ
   変換回路を備えたことを特徴とするデータ交換装置。
3. 【請求項３】 伝送路をまたがってデータ交換を行う場
   合、送り側伝送路のデータは当該送り側伝送路の制御用
   として動作する伝送路マスタへ入力され記憶され、一
   方、制御装置からのスロット割り振り信号により前記制
   御用伝送路マスタは自己判断したタイミングで記憶デー
   タを読み出し、データ変換を行い時分割によりデータ交
   換路の該当スロットに出力し、受取り側伝送路マスタは
   前記制御用伝送路マスタからの同期信号により前記デー
   タ交換路のデータを取り込み記憶し、受取り側伝送路へ
   出力することを特徴とするデータ交換方法。
4. 【請求項４】 伝送路の制御を行う伝送路マスタと、各
   伝送路マスタを直接接続したデータ交換路と、前記デー
   タ交換路の制御を行うための制御装置を備え、前記伝送
   路マスタには伝送路とデータ交換路のフォーマット変換
   を行うためのデータ変換回路及び伝送路マスタ間の同期
   信号の出力回路または入力回路を備えたことを特徴とす
   るデータ交換装置。
5. 【請求項５】 伝送路をまたがってデータ交換を行う場
   合、送り側伝送路のデータは当該送り側伝送路の制御用
   として動作する伝送路マスタへ入力され記憶され、前記
   制御用伝送路マスタは自己判断したタイミングで記憶デ
   ータを読み出し、データ変換を行い時分割により同期信
   号とともにデータ交換路の該当スロットに出力し、受取
   り側伝送路マスタはデータ交換路上のデータの同期信号
   により前記データ交換路のデータを取り込み記憶し、受
   取り側伝送路へ出力することを特徴とするデータ交換方
   法。
6. 【請求項６】 伝送路の制御を行う伝送路マスタと、各
   伝送路マスタを直接接続したデータ交換路を備え、前記
   伝送路マスタにはスロット同期のための同期信号発生回
   路、及び伝送路とデータ交換路のフォーマット変換を行
   うためのデータ変換回路を備え、制御用伝送路マスタに
   は伝送路とデータ交換路のフォーマット変換を行うため
   のデータ変換回路及びデータ交換路の同期のための交換
   路及びスロット同期信号発生回路を備えたことを特徴と
   するデータ交換装置。
7. 【請求項７】 伝送路をまたがってデータ交換を行う場
   合、送り伝送路のデータは当該送り伝送路の伝送路マス
   タへ入力され記憶され、一方、制御装置からのスロット
   割り振り信号及びタイミング制御信号により前記伝送路
   マスタは前記タイミングに合わせて記憶データを読み出
   し、時分割により前記伝送路と同じデータ形式のデータ
   交換路の該当スロットに出力し、受取り側伝送路マスタ
   は前記制御装置からのスロット割り振り信号及びタイミ
   ング信号により前記データ交換路のデータを取り込み記
   憶し、受取り側伝送路へ出力することを特徴とするデー
   タ交換方法。
8. 【請求項８】 伝送路の制御を行う伝送路マスタと、各
   伝送路マスタを直接接続した伝送路と同じデータ形式の
   データ交換路と、前記データ交換路の制御と伝送路マス
   タ間のタイミング制御を行うための制御装置を備えたこ
   とを特徴とするデータ交換装置。
9. 【請求項９】 伝送路をまたがってデータ交換を行う場
   合、送り側伝送路のデータは当該送り側伝送路の伝送路
   マスタへ入力され記憶され、一方、制御装置からのスロ
   ット割り振り信号で自己判断したタイミングに合わせて
   記憶データを読み出し、時分割により前記伝送路と同じ
   データ形式のデータ交換路の該当スロットに出力し、受
   取り側伝送路マスタは前記制御装置からのスロット割り
   振り信号及び制御用伝送路マスタからの信号により前記
   データ交換路のデータを取り込み記憶し、受取り側伝送
   路へ出力することを特徴とするデータ交換方法。
10. 【請求項１０】 伝送路の制御を行う伝送路マスタと、
    各伝送路マスタを直接接続した伝送路と同じデータ形式
    のデータ交換路と、前記データ交換路の制御を行うため
    の制御装置を備え、制御用伝送路マスタには伝送路マス
    タ間の同期信号出力回路、伝送路マスタには伝送路マス
    タ間の同期信号入力回路を備えたことを特徴とするデー
    タ交換装置。
11. 【請求項１１】 伝送路をまたがってデータ交換を行う
    場合、送り側伝送路のデータは当該送り側伝送路の制御
    用として動作する伝送路マスタへ入力され記憶され、前
    記制御用伝送路マスタは自己判断したタイミングに合わ
    せて記憶データを読み出し、時分割により同期信号とと
    もに前記伝送路と同じデータ形式のデータ交換路の該当
    スロットに出力し、受取り側伝送路マスタは同期信号に
    より前記データ交換路のデータを取り込み記憶し、受取
    り側伝送路へ出力することを特徴とするデータ交換方
    法。
12. 【請求項１２】 伝送路の制御を行う伝送路マスタと、
    各伝送路マスタを直接接続した伝送路と同じデータ形式
    のデータ交換路を備え、伝送路マスタにはスロット同期
    のための同期信号発生回路を備え、制御用伝送路マスタ
    にはデータ交換路の同期のための交換路及びスロット同
    期信号発生回路を備えたことを特徴とするデータ交換装
    置。