JPH11136201A - ステレオ復調装置 - Google Patents

ステレオ復調装置

Info

Publication number
JPH11136201A
JPH11136201A JP30067797A JP30067797A JPH11136201A JP H11136201 A JPH11136201 A JP H11136201A JP 30067797 A JP30067797 A JP 30067797A JP 30067797 A JP30067797 A JP 30067797A JP H11136201 A JPH11136201 A JP H11136201A
Authority
JP
Japan
Prior art keywords
current
signal
sub
demodulation unit
stereo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP30067797A
Other languages
English (en)
Other versions
JP3593446B2 (ja
Inventor
Satoko Kiyama
山 聡 子 木
Masa Ito
藤 雅 伊
Masayuki Jinguji
雅 之 神宮司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP30067797A priority Critical patent/JP3593446B2/ja
Publication of JPH11136201A publication Critical patent/JPH11136201A/ja
Application granted granted Critical
Publication of JP3593446B2 publication Critical patent/JP3593446B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Stereo-Broadcasting Methods (AREA)

Abstract

(57)【要約】 【課題】 モノラル/ステレオ切り換え時のボツ音の発
生を抑制することができるアンチバーディ型スイッチン
グ方式のステレオ復調装置を提供する。 【解決手段】 本発明のステレオ復調装置は、メインデ
コーダ1と、サブデコーダ2と、ブレンドコントローラ
3と、誤差補正回路4と、電流分配回路5とを備える。
電流分配回路5は、各デコーダ1,2に流れる電流が最
小になるように、各デコーダ1,2と誤差補正回路4に
流れる電流を設定する。各デコーダ1,2に流れる電流
が少なくなると、差動トランジスタ対を構成する各トラ
ンジスタのペアばらつきの影響を受けにくくなり、各デ
コーダ1,2内の差動トランジスタ対に流れる誤差電流
の絶対値が小さくなって、モノラル/ステレオ切り換え
時のボツ音を低減できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、FM検波回路から
出力されたコンポジット信号をスイッチングして復調す
るスイッチング方式のステレオ復調装置に関し、特に、
38kHzでスイッチングする回路と、114kHzでスイッチン
グする回路との出力端子を互いに接続して、スイッチン
グ信号である38kHzの高調波成分により復調される不要
な雑音成分を除去するアンチバーディ型スイッチング方
式のステレオ復調装置に関する。
【0002】
【従来の技術】FMステレオ放送を受信する受信方式の
一つに、アンチバーディ型スイッチング方式と呼ばれる
ものがある。図6は従来のアンチバーディ型スイッチン
グ方式のステレオ復調装置のブロック図である。
【0003】図6のステレオ復調装置は、メインデコー
ダ101と、サブデコーダ102と、スイッチング信号
発生回路103とを備える。メインデコーダ101は、
FMステレオ放送の19kHzのパイロット信号により再生
される副搬送波と同じ38kHzのスイッチング信号f1
(t),f2(t)に同期させて、後述する図2のFM検波回
路14から出力されたコンポジット信号(複合信号)を
スイッチングしてステレオ信号Lout,Routを再生す
る。一方、サブデコーダ102は、スイッチング信号f
1(t),f2(t)の3倍の高調波である、114kHzのスイッチ
ング信号f3(t),f4(t)に同期させて、コンポジット信
号をスイッチングする。メインデコーダ101とサブデ
コーダ102は、出力端子が互いに接続されており、各
デコーダ101,102の出力が合成されてスイッチン
グ信号f1(t),f2(t)に含まれる114kHzの高調波成分に
より復調される不要な雑音成分が除去される。
【0004】スイッチング信号発生回路103は、ステ
レオ受信時には、38kHzのスイッチング信号f1(t),f2
(t)をメインデコーダ101に、114kHzのスイッチング
信号f3(t),f4(t)をサブデコーダ102にそれぞれ供
給し、モノラル受信時には、所定レベルの直流電圧信号
f1(t)〜f4(t)をメインデコーダ1とサブデコーダ2の
それぞれに供給する。
【0005】
【発明が解決しようとする課題】図6に示すアンチバー
ディ型スイッチング方式のステレオ復調回路は、雑音成
分の少ないS/N比に優れたステレオ信号Lout,Rout
を出力できるという特徴を有するが、モノラル/ステレ
オ切り換え時に、耳障りなボツ音が発生するという問題
を有する。
【0006】ここでボツ音の発生する原理について述べ
ておく。ボツ音は、モノラル/ステレオ切り換え時に出
力DC電圧に差があった場合、つまり、Lout 、Rout
に流れる出力DC電流がモノラル時とステレオ時で変化
した場合に発生する。
【0007】今、ステレオ時とモノラル時それぞれのD
C電流について考えてみる。図6のメインデコーダ10
1とサブデコーダ102の内部には差動トランジスタ対
が設けられている。これら差動トランジスタにペアバラ
ツキがあった場合の出力DC電流について図7を用いて
説明する。
【0008】上述した各デコーダ内の差動トランジスタ
対は図7(a)に示すように接続されている。ステレオ
受信時にはこれら差動トランジスタ対の各ベース端子
A,Bに、図7(b)のステレオ時に示すように、位相
が相反する矩形波のスイッチング信号がそれぞれ印加さ
れる。この図7(b)の領域ではトランジスタQ10
1とQ104がオンしており、この時の出力電流LI、
RIは、差動トランジスタ対のDC電流Iがそれぞれ流
れる。また図7(b)の領域ではトランジスタQ10
2とQ103がオンしており、この時の出力電流LI、
RIもそれぞれIとなる。
【0009】つまり、ステレオ時は差動トランジスタ対
を構成するいずれか一方のトランジスタが交互にオンす
るため、出力DC電流は常に等しい電流Iとなり、Lou
t 、Rout にそれぞれ出力される。
【0010】一方、モノラル受信時には、これら差動ト
ランジスタ対のベース端子A,Bに、所定レベルのDC
電圧が図7(b)モノラル時に示すように印加されるた
め、前記差動トランジスタ対の全てのトランジスタQ1
01〜Q104に常に電流が流れることになる。出力D
C電流は各々のトランジスタのペアバラツキによる誤差
電流ΔIが、LI、RIにそのまま反映され、図7
(b)示すように、LI=l+ΔI、RI=l−ΔIが
Lout 、Rout にそれぞれ出力される。
【0011】ここで、Q101、Q102で構成される
差動トランジスタ対のペアバラツキによる誤差電流をΔ
I1、Q103、Q104で構成される各差動トランジ
スタ対のペアバラツキによる誤差電流をΔI2とする
と、誤差電流ΔIとして、ΔI=ΔI1+ΔI2 ΔI=ΔI1−ΔI2 ΔI=−ΔI1+ΔI2 ΔI=−ΔI1−ΔI2 の4種類が考えられる。
【0012】以上より、差動トランジスタにペアバラツ
キがあった場合、その影響でモノラル時とステレオ時の
出力DC電流にΔIの誤差電流が生じ、ボツ音が発生す
る。特に、これら差動トランジスタ対に流す電流が大き
いほど、出力されるDCの誤差電流の絶対値も大きくな
るため、ボツ音も大きくなる。
【0013】本発明は、このような点に鑑みてなされた
ものであり、その目的は、モノラル/ステレオ切り換え
時のボツ音の発生を抑制することができるアンチバーデ
ィ型スイッチング方式のステレオ復調装置を提供するこ
とにある。
【0014】
【課題を解決するための手段】上述した課題を解決する
ために、請求項1の発明は、FM検波回路から出力され
たコンポジット信号を、周波数が等しく位相が相反する
第1および第2のスイッチング信号により交互にスイッ
チングしてL信号とR信号とを出力するメイン復調部
と、前記コンポジット信号を、前記第1および第2のス
イッチング信号の整数倍の周波数で位相が相反する第3
および第4のスイッチング信号により交互にスイッチン
グしてL信号とR信号とを出力するサブ復調部と、を備
え、前記メイン復調部および前記サブ復調部の各L信号
出力を互いに接続し、かつ、各R信号出力を互いに接続
してスイッチング信号の高周波成分により生ずる雑音成
分を除去するステレオ復調装置であって、一方の出力端
子が前記メイン復調部および前記サブ復調部の各L信号
出力に接続され、他方の出力端子が前記メイン復調部お
よび前記サブ復調部の各R信号出力に接続され、前記コ
ンポジット信号の電圧を電流に変換する誤差補正部と、
前記メイン復調部、前記サブ復調部、および前記誤差補
正部を流れる電流がそれぞれ所定の比率になるように電
流設定を行う電流分配部と、を備える。
【0015】請求項1の発明を、例えば図1に対応づけ
て説明すると、「メイン復調部」はメインデコーダ1に、
「サブ復調部」はサブデコーダ2に、「誤差補正部」は誤差
補正回路4に、「電流分配部」は電流分配回路5に、それ
ぞれ対応する。
【0016】請求項2の発明を、例えば図4に対応づけ
て説明すると、「メイン復調部内の2組の差動トランジ
スタ対」の一方はトランジスタQ1,Q2に、もう一方
はトランジスタQ3,Q4に対応する。「サブ復調部内
の2組の差動トランジスタ対」の一方はトランジスタQ
5,Q6に、もう一方はトランジスタQ7,Q8に対応
する。
【0017】請求項4の発明を、例えば図4に対応づけ
て説明すると、「メイン復調部内の差動トランジスタ対
に接続された電流源」の一つは、トランジスタQ18と
抵抗R20〜R22に、もう一つはトランジスタQ20
と抵抗R24〜R26に対応する。また、「サブ復調部
内の差動トランジスタ対に接続された電流源」の一つ
は、トランジスタQ17と抵抗R19に、もう一つはト
ランジスタQ19と抵抗R23に対応する。
【0018】請求項5の発明を、例えば図4に対応づけ
て説明すると、「メイン復調部内の第1のトランジスタ」
はトランジスタQ1,Q4に、「メイン復調部内の第1
の抵抗」は抵抗R1,R4に、「メイン復調部内の第2の
トランジスタ」はトランジスタQ2,Q3に、「メイン復
調部内の第2の抵抗」は抵抗R2,R3に、「サブ復調部
内の第1のトランジスタ」はトランジスタQ5,Q8
に、「サブ復調部内の第2のトランジスタ」はトランジス
タQ6,Q7に、「サブ復調部内の第1の抵抗」は抵抗R
5,R8に、「サブ復調部内の第2の抵抗」は抵抗R6,
R7に、それぞれ対応する。
【0019】請求項6の発明を、例えば図1に対応づけ
て説明すると、「ブレンドコントロール部」はブレンドコ
ントローラ3に対応する。
【0020】
【発明の実施の形態】以下、本発明を適用したステレオ
復調装置について、図面を参照しながら具体的に説明す
る。
【0021】図1は本発明に係るステレオ復調装置の一
実施形態のブロック図である。図1のステレオ復調装置
は、メインデコーダ1と、サブデコーダ2と、ブレンド
コントローラ3と、誤差補正回路4と、電流分配回路5
とを備え、各デコーダ1,2の構成は図6の各デコーダ
101,102とほぼ同じである。
【0022】メインデコーダ1は、FMステレオ放送の
19kHzのパイロット信号により再生される副搬送波と同
じ周波数(38kHz)のスイッチング信号f1(t),f2(t)に
より、コンポジット信号をスイッチングする。また、サ
ブデコーダ2は、スイッチング信号f1(t),f2(t)の3
倍の高調波と同じ周波数(114kHz)のスイッチング信号f
3(t),f4(t)により、コンポジット信号をスイッチング
する。メインデコーダ1の出力端子L,Rは、対応する
サブデコーダ2の出力端子L,Rとそれぞれ接続されて
いる。このような接続により、メインデコーダ1の出力
に含まれる38kHzスイッチング信号の高調波成分(114kHz
の周波数成分)により復調された雑音成分が除去され
て、ステレオ信号Lout,Routが再生される。
【0023】図1の誤差補正回路4は、メインデコーダ
1とサブデコーダ2の内部を流れる直流バイアス電流を
少なくする目的で設けられ、メインデコーダ1およびサ
ブデコーダ2の出力端子L,Rとそれぞれ接続される出
力端子L,Rを有する。
【0024】メインデコーダ1、サブデコーダ2および
誤差補正回路4の各入力端子には、電流分配回路5が接
続されている。この電流分配回路5は、後述するよう
に、各デコーダ1,2と誤差補正回路4に所定の比率の
交流電流が供給されるように設定するものである。
【0025】電流分配回路5に入力されるコンポジット
信号は、FM検波回路14内で復調された信号である。
図2は図1のステレオ復調装置を含めたFM受信機全体
のブロック図である。図2のFM受信機は、FM電波を
受信するアンテナ11と、アンテナ11で受信した電波
に同調したのち中間周波数に変換して増幅するフロント
エンド部(F/E)12と、中間周波数成分を増幅する中間
周波増幅器(IF-AMP)13と、検波を行ってコンポジッ
ト信号を出力するFM検波回路(FM-DET)14と、図1
に示したステレオ復調装置(MPX)15と、パワーアン
プ16と、スピーカ17とを備える。
【0026】FM検波回路14から出力されるコンポジ
ット信号には、19kHzのパイロット信号が含まれてお
り、図1のステレオ復調装置15内のブレンドコントロ
ーラ3は、このパイロット信号から作られる38kHzのス
イッチング信号f1(t),f2(t)をメインデコーダ1に、
114kHzのスイッチング信号f3(t),f4(t)をサブデコー
ダ2に供給する。また、ブレンドコントローラ3は、受
信電波の電界強度に応じて、このスイッチング信号の振
幅を可変制御することでL信号出力とR信号出力の分離
度を調整する。
【0027】図1の各デコーダ1,2と誤差補正回路4
には、図1の矢印の向きに電流が流れる。誤差補正回路
4の内部を流れる電流が多いほど、各デコーダ1,2に
流れる電流を少なく設定することができる。誤差補正回
路4を流れる電流と、各デコーダ1,2を流れる交流電
流の比は、電流分配回路5により設定される。以下、電
流分配回路5による交流電流設定の手法について、数式
を使って説明する。
【0028】FM検波回路14から出力されるコンポジ
ット信号C(t)は、(1)式で表される(但し、簡単化のた
め、パイロット信号は除いている) C(t)=(Lin+Rin)+(Lin−Rin)・sinωt …(1) ブレンドコントローラ3から出力されるスイッチング信
号f1(t),f2(t),f3(t),f4(t)は、理想的な矩形波
と仮定した場合には、フーリエ級数展開することによ
り、それぞれ(2)〜(5)式で表される。
【0029】
【数1】 f3(t),f4(t)は、f1(t),f2(t)の3倍の周波数であ
る。3倍としている理由を以下に述べる。(2)、
(3)に示すように、f1(t),f2(t)には奇数倍の高調
波が含まれているためにスイッチングした際に雑音が復
調されてしまい、耳障りである。そこで、f1(t),f2
(t)の3倍の周波数でスイッチングを行って、その出力
をf1(t),f2(t)の出力から減じることで3倍の高調波
成分により復調される雑音成分を除去できる。そこで、
f3(t),f4(t)は、f1(t),f2(t)の3倍の周波数に設
定される。
【0030】ここで、コンポジット信号C(t)にL信号
だけが含まれていると仮定すると、(1)式は(6)式のよう
に変形される。
【0031】C(t)=Lin+Lin・sinωt …(6) 後述するように、図1に示した各デコーダ1、2内には
それぞれ、入力コンポジット信号と同相の信号からL信
号、R信号に分離する差動トランジスタ対と、入力コン
ポジット信号と逆相の信号からL信号、R信号に分離す
る差動トランジスタ対とが設けられ、誤差補正回路4内
にはL信号に対応するトランジスタとR信号に対応する
トランジスタとが設けられ、入力コンポジット信号と同
相の信号をL信号出力、R信号出力にそれぞれ出力し、
矩形波スイッチングにおける漏話成分を相殺している。
【0032】メインデコーダ1内の入力コンポジット信
号と同相の信号から、L信号、R信号に分離する差動ト
ランジスタ対に流れる交流電流をa、入力コンポジット
信号と逆相の信号からL信号、R信号に分離する差動ト
ランジスタ対に流れる交流電流をcとし、サブデコーダ
内の入力コンポジット信号と同相の信号からL信号、R
信号に分離する差動トランジスタ対に流れる交流電流を
a/3、入力コンポジット信号と逆相の信号からL信
号、R信号に分離する差動トランジスタ対に流れる交流
電流をc/3とし、誤差補正回路4内の各トランジスタ
に流れる交流電流をbとすると、ステレオ復調装置15
の出力Lout,Routは(7),(8)式で表される。
【0033】 Lout={f1(t)×a+b+f2(t)×c+f3(t)×c/3+f4(t)×a/3} ×C(t) …(7) Rout={f1(t)×c+b+f2(t)×a+f3(t)×a/3+f4(t)×c/3} ×C(t) …(8) なお、サブデコーダ2内を流れる電流を、メインデコー
ダ1内を流れる電流の1/3にしたのは、(2)、
(3)式に示すようにメインデコーダ1のスイッチング
信号(38kHz)であるf1(t)、f2(t)の3次の高調波(114
kHz)は基本波の振幅の1/3になっているためで、こ
の高調波により復調される雑音成分を効率よく除去する
ためにはサブデコーダ2のスイッチング信号であるf3
(t),f4(t)による出力をf1(t),f2(t)による出力の
1/3にする必要がある。そこで、サブデコーダ2内を
流れる電流を、メインデコーダ1内を流れる電流の1/
3に設定した。
【0034】
【数2】 (9)式において、簡略化のために、5次以降の項を無視
すると、(10)式が得られる。
【0035】
【数3】 なお、実際には、ステレオ復調装置15の出力に付加さ
れるディエンファシス用のL.P.F(Low Pass Filter)に
より、高次の項は除かれるため、(9)式で5次以降の項
を無視しても特に問題はない。
【0036】ここで、(11)式の関係が成り立つことか
ら、(10)式は(12)式のように変形される。
【0037】
【数4】
【0038】
【数5】 また、スイッチング信号の角周波数ωは、ω=2πf=
2π×38kHzの関係が成り立つため、ωtを含む項は、
出力段に設けられる先のディエンファシス用ローパスフ
ィルタにより除去される。
【0039】したがって、(12)式は(13)式のようにな
り、同様に、L信号Loutは、(14)式のようになる。
【0040】 Rout=Lin{(a+c)×2/3+b+(c−a)/π} …(13) Lout=Lin{(a+c)×2/3+b+(a−c)/π} …(14) ここで、(13)式による入力にR信号がないにもかかわら
ずR出力にL信号の漏話成分が生じているので、Lout
とRoutが完全に分離するためには、(15)式の関係を満
たす必要がある。
【0041】 Rout=Lin{(a+c)×2/3+b+(c−a)/π}=0 …(15) (15)式を変形すると、(16)式が得られる。
【0042】 (a+c)×2/3+b+(c−a)/π=0 …(16) (16)式において、c=−aの場合、c=0の場合、
c=aの場合、b=0の場合のそれぞれについて、
a,b,cと、ステレオ/モノラル時の出力ゲインGv
との関係を求めると、図3のようになる。
【0043】図3に示すように、のときに、トータル
のゲインは最大となる。同一出力を得たい場合に、トー
タルゲインが高いほど各デコーダ1、2に流す信号電流
を小さくできるため、各デコーダ1、2に流しておくア
イドル電流(直流バイアス電流)も少なくすることがで
きる。その結果、たとえ各デコーダ1、2の差動トラン
ジスタ対のペアバラツキがあったとしても、それらのト
ランジスタに流れる誤差電流の絶対値を小さくすること
ができ、誤差電流によって発生するボツ音を低減するこ
とができる。
【0044】したがって、電流分配回路5は、a:b:
c=1:(2/π):(−1)の関係を満たすように、各デ
コーダ1,2と誤差補正回路4に流れる電流を調整す
る。の場合のゲインを図3に示す、の場合のゲイ
ンと比較してみると、それぞれ2.0倍、1.47倍となる。
つまり、の場合は、、の場合と比べて各デコーダ
1、2を流れる交流電流はそれぞれ、0.5倍、0.677倍と
なり、それに伴ってアイドル電流(直流バイアス電流)
も0.5倍、0.677倍とすることができ、出力に出てくる各
デコーダ1、2の差動トランジスタ対のペアバラツキに
よる誤差電流も絶対値もそれぞれ0.5倍、0.677倍に低減
することができる。
【0045】図4は図1に示したステレオ復調装置の一
実施形態の回路図であり、各デコーダ1,2と誤差補正
回路4に流れる交流電流が、a:b:c=1:(2/
π):(−1)の比になるように、回路を構成したもので
ある。以下、図4の回路の構成を用いて、a:b:c=
1:(2/π):(−1)となるように定数設定をした
一例を示す。
【0046】メインデコーダ1は、トランジスタQ1,
Q2からなる差動トランジスタ対と、トランジスタQ
3,Q4からなる差動トランジスタ対とを有する。トラ
ンジスタQ1〜Q4のエミッタ端子にはそれぞれ抵抗R
1〜R4が接続され、抵抗R1,R2の他端側は互いに
接続され、抵抗R3,R4の他端側も互いに接続されて
いる。また、トランジスタQ1,Q3のコレクタ端子は
L信号出力端子Loutに接続され、トランジスタQ2,
Q4のコレクタ端子はR信号出力端子Routに接続され
ている。トランジスタQ1,Q4のベース端子には図1
のブレンドコントローラ3から出力されたスイッチング
信号f1(t)が、トランジスタQ2,Q3のベース端子に
はスイッチング信号f2(t)が印加される。
【0047】サブデコーダ2は、トランジスタQ5,Q
6からなる差動トランジスタ対と、トランジスタQ7,
Q8からなる差動トランジスタ対とを有する。トランジ
スタQ5〜Q8のエミッタ端子にはそれぞれ抵抗R5〜
R8が接続され、抵抗R5,R6の他端側は互いに接続
され、抵抗R7,R8の他端側も互いに接続されてい
る。また、トランジスタQ5,Q7のコレクタ端子はL
信号出力端子Loutに接続され、トランジスタQ6,Q
8のコレクタ端子はR信号出力端子Routに接続されて
いる。トランジスタQ5,Q8のベース端子にはスイッ
チング信号f4(t)が、トランジスタQ6,Q7のベース
端子にはスイッチング信号f3(t)が印加される。
【0048】誤差補正回路4は、エミッタ端子に抵抗R
9が接続されたトランジスタQ9と、エミッタ端子に抵
抗R10が接続されたトランジスタQ10とを有する。
トランジスタQ9,Q10のベース端子は互いに接続さ
れ、トランジスタQ9のコレクタ端子はL信号出力端子
Loutに、トランジスタQ10のコレクタ端子はR信号
出力端子Routにそれぞれ接続されている。
【0049】電流分配回路5は、トランジスタQ11〜
Q23と、抵抗R11〜R28,RV1と、コンデンサ
C1〜C3と、電流源I1〜I5とを有する。トランジ
スタQ11,Q12のエミッタ端子はともに電流源I1
に接続され、トランジスタQ11のベース端子にはコン
ポジット信号vinが印加される。トランジスタQ12の
ベース端子には、抵抗R9〜R12と電流源I2が接続
されている。抵抗R11,R12の他端側には、それぞ
れトランジスタQ13,Q14のベース端子が接続され
ている。
【0050】トランジスタQ13,Q14のエミッタ端
子は抵抗R13を介して互いに接続され、トランジスタ
Q13のコレクタ端子とトランジスタQ15のベース端
子間には抵抗R14が、トランジスタQ14のコレクタ
端子とトランジスタQ16のベース端子との間には抵抗
R15が接続されている。トランジスタQ15,Q16
のエミッタ端子は、それぞれ抵抗R16,R17を介し
て接地されている。トランジスタQ13,Q14のベー
ス端子間には、抵抗R18と、可変抵抗RV1とが接続
され、可変抵抗RV1の他端はコンデンサC1を介して
接地されている。
【0051】トランジスタQ14のコレクタ端子にはト
ランジスタQ17,Q18のベース端子が接続され、ト
ランジスタQ13のコレクタ端子にはトランジスタQ1
9,Q20のベース端子が接続されている。トランジス
タQ18のコレクタ端子はメインデコーダ1内の抵抗R
1,R2に、トランジスタQ20のコレクタ端子はメイ
ンデコーダ1内の抵抗R3,R4に、トランジスタQ1
7のコレクタ端子はサブデコーダ2内の抵抗R5,R6
に、トランジスタQ19のコレクタ端子はサブデコーダ
2内の抵抗R7,R8に、それぞれ接続されている。ト
ランジスタQ17のエミッタ端子は抵抗R19を介し
て、トランジスタQ18のエミッタ端子は抵抗R20〜
R22を介して、トランジスタQ19のエミッタ端子は
抵抗R23を介して、トランジスタQ20のエミッタ端
子は抵抗R24〜R26を介して、それぞれ接地されて
いる。
【0052】次に、図4の回路動作について説明する。
トランジスタQ11,Q12は差動トランジスタ対を構
成しており、この差動トランジスタ対の入力の一端であ
るトランジスタQ12のベースは、この差動トランジス
タ対の出力と各トランジスタQ9、Q10のエミッタか
らそれぞれ抵抗R9、R10を介して接続されており、
これにより、出力から入力に帰還がかかる。このため、
トランジスタQ12のベース端子の電圧は、差動トランジ
スタ対の入力の他端であるトランジスタQ11のベース
端子に印加されるコンポジット信号vinの電圧と略等し
くなる。以上より、誤差補正回路4の入力端子であるA
点には入力コンポジット信号vinと略等しい電圧が生じ
る。また、図4のA点から左側は、交流的には図5のよ
うな等価回路で表され、A点から左側のインピーダンス
Rparaは、(17)式で表される。
【0053】
【数6】 誤差補正回路4内の各トランジスタQ9,Q10に流れ
る電流をbとすると、R9=R10ならば(18)式の関係
が成り立つ。
【0054】2b=vin/Rpara …(18) したがって、(17),(18)式より、誤差補正回路4内の各
トランジスタQ9,Q10に流れる電流bは(19)式で表
される。
【0055】
【数7】 図3に示したように、メインデコーダ1内の差動トラン
ジスタ対Q1,Q2を流れる交流電流aと、誤差補正回
路4内のトランジスタを流れる交流電流bと、メインデ
コーダ1内の差動トランジスタ対Q3,Q4を流れる交
流電流cとが、a:b:c=1:(2/π):(−1)の比
関係を満たすように設定するとき、図3のに示すよう
にトータルゲインを最大とすることができるので、各デ
コーダ1,2に流れる直流バイアス電流を最小とするこ
とができる。この場合の交流電流aは、(19)式を用いる
と、(20)式のようになる。
【0056】
【数8】 抵抗R11を33kΩ、抵抗R12を33kΩ、抵抗R18を
10kΩとし、L信号およびR信号分離用の外付けの可変
抵抗RV1を25kΩとした場合の抵抗R13の抵抗値の
設定方法を説明する。
【0057】ここで可変抵抗RV1について述べてお
く。RV1の可変範囲は0〜50kΩである。このRV1
を可変抵抗としているのは、すべての抵抗をIC内部で
作ってしまった場合、トランジスタや抵抗のバラツキ
や、位相誤差などが生じた時にL,Rの分離度が低下し
てしまうため、ICが完成した後でも、分離度を調整可
能なようにしたためである。そして、ここで可変抵抗の
値を25kΩとしているのは、位相誤差やバラツキがあっ
た時に抵抗の可変範囲が大小どちらにも最大となるよう
に配慮したものである。
【0058】(19)式中の各抵抗に上述した抵抗値を代入
すると、(21)式のようになる。
【0059】
【数9】 同様に、(20)式中の各抵抗に、上述した抵抗値を代入す
ると、(22)式のようになる。
【0060】a=35.35×10-6×vin …(22) 一方、図4のB点における交流電圧をvin′とすると、
(23)式の関係が成り立つ。
【0061】
【数10】 また、トランジスタQ14のベース端子は交流的には接
地されており、抵抗R13を流れる交流電流をiとする
と、 i=vin′/R13 …(24) の関係が成り立つ。
【0062】また、トランジスタQ15,Q16は、ト
ランジスタQ17等の4倍のエミッタ面積とし、更に、
トランジスタQ17等の4倍のエミッタ電流が流れるよ
うに、抵抗R16,R17の抵抗値を設定している。同
様に、トランジスタQ18,Q20は、トランジスタQ
17等の3倍のエミッタ面積とし、更にトランジスタQ
17等の3倍のエミッタ電流が流れるように、抵抗R2
0〜R22,R24〜R26の抵抗値を設定している。
【0063】以上より、メインデコーダ1内の差動トラ
ンジスタ対を流れる交流電流aは、(25)式で表される。
【0064】a=3i/4 …(25) (25)式に(24)式を代入すると、(26)式が得られる。
【0065】
【数11】 (26)式より、抵抗R13は、10.926kΩ(約11kΩ)とな
る。
【0066】ここでaとcとの関係についてみてみる
と、交流電流aとcはそれぞれQ16とQ15のコレク
タに流れる交流電流とに比例する。いま、Q16とQ1
5のコレクタはR13を介して接続されており、信号電
流はR13の両端にかかる交流電圧差により発生するた
め、Q16とQ15のコレクタに流れる交流電流は絶対
値が等しく逆相であることが分かる。つまり、交流電流
aとcも絶対値が等しく逆相であり、a:c=1:(−
1)となっていることがわかる。
【0067】以上のような定数設定をした場合、電流比
をa:b:c=1:2/π:(−1)とすることが可能
である。
【0068】このように、本実施形態のステレオ復調装
置は、メインデコーダ1とサブデコーダ2以外に誤差補
正回路4を設け、各デコーダ1,2と誤差補正回路4に
流れる交流電流を所定の比率に設定する電流分配回路5
により構成され、従来に比べて各デコーダ1,2に流れ
る直流バイアス電流を低減できる。各デコーダ1,2に
流れる電流が少なくなると、各デコーダ1,2内のペア
バラツキがある場合の差動トランジスタ対を流れる誤差
電流の絶対値も少なくなり、その結果、モノラル/ステ
レオ切り換え時のボツ音が小さくなる。
【0069】また、図4の回路では、各デコーダ1,2
内の差動トランジスタ対Q1〜Q8のエミッタ端子にそ
れぞれ抵抗R1〜R8を接続しており、これら抵抗R1
〜R8を接続することにより、さらなる誤差電流の低減
をはかることができ、ボツ音もより小さくなる。なお、
回路を簡略化するためには、抵抗R1〜R8を省略し
て、各トランジスタのエミッタ端子を直結してもよい。
【0070】図1では、ブレンドコントローラ3を設け
て、スイッチング信号f1(t)等の振幅制御を行っている
が、振幅を固定にしてもよく、その場合には、ブレンド
コントローラ3の構成を簡略化できる。
【0071】
【発明の効果】以上詳細に説明したように、本発明によ
れば、メイン復調部とサブ復調部の他に誤差補正部を設
け、電流分配回路によりメイン復調部とサブ復調部に流
れる電流の一部を誤差補正部に流すようにしたため、従
来のステレオ復調装置に比べて、メイン復調部とサブ復
調部に流れる電流を少なくでき、モノラル/ステレオ切
り換え時ののボツ音を低減できる。
【図面の簡単な説明】
【図1】本発明に係るステレオ復調装置の一実施形態の
ブロック図。
【図2】図1のステレオ復調装置を含めたFM受信機全
体のブロック図。
【図3】電流a,b,cと出力ゲインGvとの関係を示
す図。
【図4】図1に示したステレオ復調装置の一実施形態の
回路図。
【図5】図4のA点から左側の等価回路図。
【図6】従来のアンチバーディ型スイッチング方式のス
テレオ復調装置のブロック図。
【図7】ボツ音の発生原理を説明する図。
【符号の説明】
1 メインデコーダ 2 サブデコーダ 3 ブレンドコントローラ 4 誤差補正回路 5 電流分配回路 11 アンテナ 12 フロントエンド部 13 中間周波増幅器 14 FM検波回路 15 ステレオ復調装置 16 パワーアンプ 17 スピーカ

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】FM検波回路から出力されたコンポジット
    信号を、周波数が等しく位相が相反する第1および第2
    のスイッチング信号により交互にスイッチングしてL信
    号とR信号とを出力するメイン復調部と、 前記コンポジット信号を、前記第1および第2のスイッ
    チング信号の整数倍の周波数で位相が相反する第3およ
    び第4のスイッチング信号により交互にスイッチングし
    てL信号とR信号とを出力するサブ復調部と、を備え、 前記メイン復調部および前記サブ復調部の各L信号出力
    を互いに接続し、かつ、各R信号出力を互いに接続して
    前記第1および第2のスイッチング信号の高調波成分に
    より復調される雑音成分を除去するステレオ復調装置で
    あって、 一方の出力端子が前記メイン復調部および前記サブ復調
    部の各L信号出力に接続され、他方の出力端子が前記メ
    イン復調部および前記サブ復調部の各R信号出力に接続
    され、前記コンポジット信号の電圧に応じた電流が流れ
    る誤差補正部と、 前記メイン復調部、前記サブ復調部、および前記誤差補
    正部にそれぞれある一定の比率で電流が流れるように電
    流設定を行う電流分配部と、を備えることを特徴とする
    ステレオ復調装置。
  2. 【請求項2】前記メイン復調部および前記サブ復調部は
    それぞれ、2組の差動トランジスタ対とを有し、 前記メイン復調部内の前記差動トランジスタ対はそれぞ
    れ、前記第1および第2のスイッチング信号に応じてス
    イッチングし、 前記サブ復調部内の前記差動トランジスタ対はそれぞ
    れ、前記第3および第4のスイッチング信号に応じてス
    イッチングし、 前記電流分配部は、前記差動トランジスタ対および前記
    誤差補正部にそれぞれある一定の比率で電流が流れるよ
    うに電流設定を行うことを特徴とする請求項1に記載の
    ステレオ復調装置。
  3. 【請求項3】前記電流分配部は、前記メイン復調部内の
    一方の差動トランジスタ対を流れる交流電流と、他方の
    差動トランジスタ対を流れる交流電流と、前記誤差補正
    部内を流れる交流電流との比を、略1:(−1):(2/
    π)にすることを特徴とする請求項2に記載のステレオ
    復調装置。
  4. 【請求項4】前記電流分配部は、前記メイン復調部およ
    び前記サブ復調部内の前記差動トランジスタ対のそれぞ
    れに接続された電流源を有し、前記サブ復調部内の前記
    差動トランジスタ対を流れる電流が前記メイン復調部内
    の前記差動トランジスタ対を流れる電流の略1/3にな
    るように前記電流源の電流容量をそれぞれ設定すること
    を特徴とする請求項2または3に記載のステレオ復調装
    置。
  5. 【請求項5】前記メイン復調部および前記サブ復調部内
    の前記差動トランジスタ対はそれぞれ、エミッタ端子に
    第1の抵抗が接続された第1のトランジスタと、エミッ
    タ端子に第2の抵抗が接続された第2のトランジスタと
    を有し、これら第1および第2の抵抗の他端を互いに接
    続して、この接続点に、対応する前記電流源を接続した
    ことを特徴とする請求項4に記載のステレオ復調装置。
  6. 【請求項6】前記第1〜第4のスイッチング信号を出力
    するブレンドコントロール部を備え、 このブレンドコントロール部は、前記第1〜第4のスイ
    ッチング信号の電圧振幅を可変制御することを特徴とす
    る請求項1〜5のいずれかに記載のステレオ復調装置。
  7. 【請求項7】前記ブレンドコントロール部は、モノラル
    受信時には、前記スイッチング信号を所定の直流電圧レ
    ベルに設定し、ステレオ受信時には、受信電波の電界強
    度が弱いほど前記第1〜第4のスイッチング信号の電圧
    振幅を小さくすることを特徴とする請求項6に記載のス
    テレオ復調装置。
  8. 【請求項8】前記第3および第4のスイッチング信号
    は、前記第1および第2のスイッチング信号の基本波の
    周波数の3倍の周波数であることを特徴とする請求項1
    〜7のいずれかに記載のステレオ復調装置。
JP30067797A 1997-10-31 1997-10-31 ステレオ復調装置 Expired - Fee Related JP3593446B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30067797A JP3593446B2 (ja) 1997-10-31 1997-10-31 ステレオ復調装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30067797A JP3593446B2 (ja) 1997-10-31 1997-10-31 ステレオ復調装置

Publications (2)

Publication Number Publication Date
JPH11136201A true JPH11136201A (ja) 1999-05-21
JP3593446B2 JP3593446B2 (ja) 2004-11-24

Family

ID=17887754

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30067797A Expired - Fee Related JP3593446B2 (ja) 1997-10-31 1997-10-31 ステレオ復調装置

Country Status (1)

Country Link
JP (1) JP3593446B2 (ja)

Also Published As

Publication number Publication date
JP3593446B2 (ja) 2004-11-24

Similar Documents

Publication Publication Date Title
JP3220220B2 (ja) ステレオ受信の可聴雑音の減少
JP3593446B2 (ja) ステレオ復調装置
JP2835337B2 (ja) 接続回路配置
JPS6255726B2 (ja)
JPS6221301B2 (ja)
JPS6122366Y2 (ja)
US4280101A (en) Stereophonic signal demodulation circuit
JPS6322748Y2 (ja)
JPS6222291B2 (ja)
JPH0311976Y2 (ja)
JPS588620B2 (ja) ザツオンジヨキヨカイロ
JPS6222292B2 (ja)
US3497628A (en) Stereo receiver with two-channel differential amplifier
JPH0452661B2 (ja)
JPS62145935A (ja) マルチパス妨害時における再生音場補正回路
JPS59188251A (ja) Fmチユ−ナ
JPH0444845B2 (ja)
JPS6312597Y2 (ja)
JPS5950634A (ja) ステレオ復調回路
JPH0431609B2 (ja)
JPH04134939A (ja) Fmチューナ
JPH02111128A (ja) ステレオ復調器におけるパイロット信号除去回路
JPS5915415B2 (ja) Fm受信機
JPS62136199A (ja) 音像拡大装置
JPH067340U (ja) Amステレオ放送受信機

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040820

A61 First payment of annual fees (during grant procedure)

Effective date: 20040830

Free format text: JAPANESE INTERMEDIATE CODE: A61

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070903

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080903

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20080903

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20090903

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20090903

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20100903

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110903

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110903

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20120903

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20120903

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130903

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees