JPH11131240A - 薄膜の形成方法 - Google Patents
薄膜の形成方法Info
- Publication number
- JPH11131240A JPH11131240A JP29569397A JP29569397A JPH11131240A JP H11131240 A JPH11131240 A JP H11131240A JP 29569397 A JP29569397 A JP 29569397A JP 29569397 A JP29569397 A JP 29569397A JP H11131240 A JPH11131240 A JP H11131240A
- Authority
- JP
- Japan
- Prior art keywords
- film
- residual stress
- forming
- thin film
- stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Micromachines (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】
【課題】 従来、プラズマＣＶＤによる薄膜の形成方法
としては、プラズマ発振周波数を変えて成膜していた
が、膜の応力や引張および圧縮の方向は、膜厚により変
化することラックが発生して、歩留りを低下させること
があった。このため、成膜すべき膜厚に対して成膜条件
を設定する必要があった。また、膜の応力とプラズマ発
振周波数の関係は非線形であるため、完全に制御できな
い問題があった。 【解決手段】 引張と圧縮の残留応力の膜２，３を交互
に積層することによって、膜の内部応力は略キャンセル
され、引張と圧縮の残留応力の膜２，３が積層された膜
を繰り返し成膜することによって、残留応力が小さい膜
の形成が可能となる。さらに、残留応力が小さい膜２，
３…２，３を複数回積み重ねることにより、厚さが大き
くなっても、残留応力は小さくでき、膜を厚く形成した
ときに生じる剥離等の膜の損傷を防止することができ
る。
としては、プラズマ発振周波数を変えて成膜していた
が、膜の応力や引張および圧縮の方向は、膜厚により変
化することラックが発生して、歩留りを低下させること
があった。このため、成膜すべき膜厚に対して成膜条件
を設定する必要があった。また、膜の応力とプラズマ発
振周波数の関係は非線形であるため、完全に制御できな
い問題があった。 【解決手段】 引張と圧縮の残留応力の膜２，３を交互
に積層することによって、膜の内部応力は略キャンセル
され、引張と圧縮の残留応力の膜２，３が積層された膜
を繰り返し成膜することによって、残留応力が小さい膜
の形成が可能となる。さらに、残留応力が小さい膜２，
３…２，３を複数回積み重ねることにより、厚さが大き
くなっても、残留応力は小さくでき、膜を厚く形成した
ときに生じる剥離等の膜の損傷を防止することができ
る。
Description
【０００１】
【発明の属する技術分野】この発明は、プラズマＣＶＤ
により基板上に薄膜を形成する成膜方法において、成膜
時の残留応力を制御する方法に関するものである。
により基板上に薄膜を形成する成膜方法において、成膜
時の残留応力を制御する方法に関するものである。
【０００２】
【従来の技術】従来、薄膜の形成方法に関しては、例え
ば特開昭６０−２１５７６５号公報に示すものがあっ
た。図９は従来の薄膜の形成方法において、ＳｉＮ膜を
プラズマＣＶＤ法により基板に被着形成する時のプラズ
マ発振周波数に対するＳｉＮ膜の応力の変化を示すグラ
フである。
ば特開昭６０−２１５７６５号公報に示すものがあっ
た。図９は従来の薄膜の形成方法において、ＳｉＮ膜を
プラズマＣＶＤ法により基板に被着形成する時のプラズ
マ発振周波数に対するＳｉＮ膜の応力の変化を示すグラ
フである。
【０００３】次に、図９のグラフを参照して薄膜形成時
におけるＳｉＮ膜の張力および圧縮制御について説明す
る。図９中の縦軸の正負は、正が引張、負が圧縮の応力
であることを示している。プラズマ発振周波数を変化さ
せることによって、ＳｉＮ膜における応力の目盛り０を
境にプラス方向に張力、マイナス方向に圧縮力に変化さ
せることができる。
におけるＳｉＮ膜の張力および圧縮制御について説明す
る。図９中の縦軸の正負は、正が引張、負が圧縮の応力
であることを示している。プラズマ発振周波数を変化さ
せることによって、ＳｉＮ膜における応力の目盛り０を
境にプラス方向に張力、マイナス方向に圧縮力に変化さ
せることができる。
【０００４】従って、プラズマ発振周波数を変化させる
ことで成膜後の膜の応力を引張、圧縮に制御することが
可能になる。その結果、薄膜の形成過程の中で、成膜処
理を行う基板が上方向に反っているときには、例えば、
膜の応力が引張になる１３．５６ＭＨｚのプラズマ発振
周波数で、基板が下方向に反っているときには、例え
ば、膜の応力が圧縮になる０．０５ＭＨｚのプラズマ発
振周波数で成膜することにより、何れの方向に基板が反
っていても矯正することができる。
ことで成膜後の膜の応力を引張、圧縮に制御することが
可能になる。その結果、薄膜の形成過程の中で、成膜処
理を行う基板が上方向に反っているときには、例えば、
膜の応力が引張になる１３．５６ＭＨｚのプラズマ発振
周波数で、基板が下方向に反っているときには、例え
ば、膜の応力が圧縮になる０．０５ＭＨｚのプラズマ発
振周波数で成膜することにより、何れの方向に基板が反
っていても矯正することができる。
【０００５】
【発明が解決しようとする課題】従来、プラズマＣＶＤ
による薄膜の形成方法としては、以上のようにプラズマ
発振周波数を変えて成膜していたが、膜の応力や引張及
び圧縮の方向は、膜厚によって変化することが多い。特
に、成膜したことで膜が厚くなったときには、基板の反
りが大きくなって、膜が剥離したり、クラックが発生し
て、歩留まりを低下させることがあった。このため、基
板の反りを矯正する場合は成膜すべき膜厚に対して成膜
条件を設定する必要があった。また、図９より明らかな
ように膜の応力とプラズマ発振周波数の関係は非線形で
あるため、プラズマ発振周波数の制御のみでは所望する
応力制御を行うことができないという問題点があった。
による薄膜の形成方法としては、以上のようにプラズマ
発振周波数を変えて成膜していたが、膜の応力や引張及
び圧縮の方向は、膜厚によって変化することが多い。特
に、成膜したことで膜が厚くなったときには、基板の反
りが大きくなって、膜が剥離したり、クラックが発生し
て、歩留まりを低下させることがあった。このため、基
板の反りを矯正する場合は成膜すべき膜厚に対して成膜
条件を設定する必要があった。また、図９より明らかな
ように膜の応力とプラズマ発振周波数の関係は非線形で
あるため、プラズマ発振周波数の制御のみでは所望する
応力制御を行うことができないという問題点があった。
【０００６】また、膜の応力を変化させて成膜して反り
を矯正した基板を大気中に放置しておくと、大気に触れ
る膜材料と大気中のガスや水分が反応することによって
膜の応力が変化し、基板の反りを矯正できなくなる等の
問題点があった。
を矯正した基板を大気中に放置しておくと、大気に触れ
る膜材料と大気中のガスや水分が反応することによって
膜の応力が変化し、基板の反りを矯正できなくなる等の
問題点があった。
【０００７】この発明は、上述のような問題点を解消す
るためになされたもので、第１の目的は、膜厚が増大し
ても、残留応力及び損傷の発生を抑制することができる
薄膜の形成方法を得るものである。
るためになされたもので、第１の目的は、膜厚が増大し
ても、残留応力及び損傷の発生を抑制することができる
薄膜の形成方法を得るものである。
【０００８】また、第２の目的は、成膜後の基板を大気
中に開放し、時間が経過した後にも、膜の残留応力が変
化しない薄膜の形成方法を得るものである。
中に開放し、時間が経過した後にも、膜の残留応力が変
化しない薄膜の形成方法を得るものである。
【０００９】さらに、第３の目的は、種々のデバイスの
作製過程で発生した基板のそりを矯正し、基板を平坦に
保つことができる薄膜の形成方法を得るものである。
作製過程で発生した基板のそりを矯正し、基板を平坦に
保つことができる薄膜の形成方法を得るものである。
【００１０】
【課題を解決するための手段】請求項１の発明に係る薄
膜の形成方法は、プラズマＣＶＤ法による薄膜の形成時
に、基板上に引張と圧縮の残留応力を有する膜を交互に
積層して、残留応力が小さい薄膜を形成する。
膜の形成方法は、プラズマＣＶＤ法による薄膜の形成時
に、基板上に引張と圧縮の残留応力を有する膜を交互に
積層して、残留応力が小さい薄膜を形成する。
【００１１】請求項２の発明に係る薄膜の形成方法は、
プラズマＣＶＤ法による薄膜の形成時に、引張及び圧縮
の残留応力を有する膜を単位厚さだけ成膜したときの基
板の反り量と成膜前の基板の反り量から、引張及び圧縮
の残留応力を有する膜の成膜厚さを決定し、引張と圧縮
の残留応力の膜を交互に積層する。
プラズマＣＶＤ法による薄膜の形成時に、引張及び圧縮
の残留応力を有する膜を単位厚さだけ成膜したときの基
板の反り量と成膜前の基板の反り量から、引張及び圧縮
の残留応力を有する膜の成膜厚さを決定し、引張と圧縮
の残留応力の膜を交互に積層する。
【００１２】請求項３の発明に係る薄膜の形成方法は、
プラズマＣＶＤ法による薄膜の形成時に、膜の残留応力
変化を線形関係を保って制御し得る制御パラメータを設
定して制御する。
プラズマＣＶＤ法による薄膜の形成時に、膜の残留応力
変化を線形関係を保って制御し得る制御パラメータを設
定して制御する。
【００１３】請求項４の発明に係る薄膜の形成方法は、
プラズマＣＶＤ法による薄膜の形成時に、プラズマ高周
波出力を変化させて膜の残留応力を制御する。
プラズマＣＶＤ法による薄膜の形成時に、プラズマ高周
波出力を変化させて膜の残留応力を制御する。
【００１４】請求項５の発明に係る薄膜の形成方法は、
プラズマＣＶＤ法による薄膜の形成時に、成膜する液体
原料の流量を変化させて膜の残留応力を制御する。
プラズマＣＶＤ法による薄膜の形成時に、成膜する液体
原料の流量を変化させて膜の残留応力を制御する。
【００１５】請求項６の発明に係る薄膜の形成方法は、
プラズマＣＶＤ法による薄膜の形成時に、基板上に引張
と圧縮の残留応力を有する膜を交互に積層した後、応力
安定化層を形成する。
プラズマＣＶＤ法による薄膜の形成時に、基板上に引張
と圧縮の残留応力を有する膜を交互に積層した後、応力
安定化層を形成する。
【００１６】
実施の形態１．以下、この発明を実施の形態１を図に基
づいて具体的に説明する。図１は本実施の形態に係る薄
膜の形成方法を説明する基板の成膜処理工程を示す図で
ある。図において、１は薄膜を形成するための基板、２
は引張の残留応力の膜、３は圧縮の残留応力の膜であ
る。
づいて具体的に説明する。図１は本実施の形態に係る薄
膜の形成方法を説明する基板の成膜処理工程を示す図で
ある。図において、１は薄膜を形成するための基板、２
は引張の残留応力の膜、３は圧縮の残留応力の膜であ
る。
【００１７】基板１上に例えば数十μｍ以上の厚みの成
膜を行う場合、基板１上に引張の残留応力の膜２を成膜
した上で、圧縮の残留応力の膜３を成膜する。この成膜
工程を複数回繰り返し最終的に基板１上に数十μｍ以上
の厚みの薄膜を形成する。このように薄膜を形成するこ
とによって、残留応力をほぼ零にして成膜することが可
能となる。
膜を行う場合、基板１上に引張の残留応力の膜２を成膜
した上で、圧縮の残留応力の膜３を成膜する。この成膜
工程を複数回繰り返し最終的に基板１上に数十μｍ以上
の厚みの薄膜を形成する。このように薄膜を形成するこ
とによって、残留応力をほぼ零にして成膜することが可
能となる。
【００１８】即ち、一度に所定の厚さの膜を形成したと
きには、膜の厚さによって残留応力が変化して基板１が
反ったり、形成した膜が基板より剥離することがある
が、図１に示すように、この引張と圧縮の残留応力の膜
２、３を順次積層することによって、各膜間で互いの応
力を相殺することで残留応力がほぼ零の膜が形成され、
厚みが大きい膜に対しても残留応力が小さい膜を形成す
ることができる。
きには、膜の厚さによって残留応力が変化して基板１が
反ったり、形成した膜が基板より剥離することがある
が、図１に示すように、この引張と圧縮の残留応力の膜
２、３を順次積層することによって、各膜間で互いの応
力を相殺することで残留応力がほぼ零の膜が形成され、
厚みが大きい膜に対しても残留応力が小さい膜を形成す
ることができる。
【００１９】図２は、基板に引張及び圧縮の残留応力の
膜を形成するプラズマＣＶＤ装置の構成の一例を示す図
である。この装置は例えば液体原料（膜の材料）とし
て、ＴＥＯＳ（Ｔｅｔｒａ Ｅｔｏｘｙ Ｏｒｔｈｏ Ｓ
ｉｌｉｃａｔｅ：Ｓｉ（ＯＣ2Ｈ5）4）を用いて、基板
１にＳｉＯ2膜を形成する際に用いられるプラズマＣＶ
Ｄ装置である。
膜を形成するプラズマＣＶＤ装置の構成の一例を示す図
である。この装置は例えば液体原料（膜の材料）とし
て、ＴＥＯＳ（Ｔｅｔｒａ Ｅｔｏｘｙ Ｏｒｔｈｏ Ｓ
ｉｌｉｃａｔｅ：Ｓｉ（ＯＣ2Ｈ5）4）を用いて、基板
１にＳｉＯ2膜を形成する際に用いられるプラズマＣＶ
Ｄ装置である。
【００２０】図において、４はヒータ５に暖められて気
化される液体原料、８はアシストガスとしての酸素であ
り、気化された液体原料はアシストガス８と共に反応室
６に導入される。反応室６内には基板を所定の温度に加
熱して載置する載置台とこの載置台の上方には気化され
た液体原料とアシストガス８の混合物をシャワー状に基
板１に供給するための複数の孔部を設けた平行平板型電
極７を設置している。平行平板型電極７には高周波電力
より例えば１３．５６ＭＨｚの高周波電力が供給される
ことで、反応室６内にグロー放電を発生させて、気化さ
れた液体原料とアシストガス８の混合物をイオン化して
再結合させて薄膜を基板１上に形成する。
化される液体原料、８はアシストガスとしての酸素であ
り、気化された液体原料はアシストガス８と共に反応室
６に導入される。反応室６内には基板を所定の温度に加
熱して載置する載置台とこの載置台の上方には気化され
た液体原料とアシストガス８の混合物をシャワー状に基
板１に供給するための複数の孔部を設けた平行平板型電
極７を設置している。平行平板型電極７には高周波電力
より例えば１３．５６ＭＨｚの高周波電力が供給される
ことで、反応室６内にグロー放電を発生させて、気化さ
れた液体原料とアシストガス８の混合物をイオン化して
再結合させて薄膜を基板１上に形成する。
【００２１】図２に示したプラズマＣＶＤ装置を用い
て、例えばＳｉＯ2を基板上に成膜した場合、成膜する
液体原料の流量を調整することによって、残留応力を引
張から圧縮に変化させることができる。図３は例えば、
液体原料としてＴＥＯＳを用いてＳｉＯ2を成膜したと
きの残留応力とＴＥＯＳの流量の関係である。図３に示
すように、ＴＥＯＳの流量を変化させることにより、残
留応力を圧縮から引張にほぼ線形に変化させることがで
きる。したがって、例えば、引張の残留応力の膜２とし
てはＴＥＯＳの流量を２５ＳＣＣＭで、圧縮の残留応力
の膜３としてはＴＥＯＳの流量を１５ＳＣＣＭで基板１
上に薄膜を積層すれば膜の残留応力が小さくなる。
て、例えばＳｉＯ2を基板上に成膜した場合、成膜する
液体原料の流量を調整することによって、残留応力を引
張から圧縮に変化させることができる。図３は例えば、
液体原料としてＴＥＯＳを用いてＳｉＯ2を成膜したと
きの残留応力とＴＥＯＳの流量の関係である。図３に示
すように、ＴＥＯＳの流量を変化させることにより、残
留応力を圧縮から引張にほぼ線形に変化させることがで
きる。したがって、例えば、引張の残留応力の膜２とし
てはＴＥＯＳの流量を２５ＳＣＣＭで、圧縮の残留応力
の膜３としてはＴＥＯＳの流量を１５ＳＣＣＭで基板１
上に薄膜を積層すれば膜の残留応力が小さくなる。
【００２２】さらに、残留応力が小さい膜を複数回積み
重ねることにより、厚さが大きくなっても、残留応力は
小さくできる。この結果、膜を厚く形成したときに生じ
る剥離、クラック等の損傷が発生し難い薄膜を形成する
ことができる。
重ねることにより、厚さが大きくなっても、残留応力は
小さくできる。この結果、膜を厚く形成したときに生じ
る剥離、クラック等の損傷が発生し難い薄膜を形成する
ことができる。
【００２３】実施の形態２．また、実施の形態１では、
成膜する液体原料の流量を調整することによって残留応
力を制御する手法について述べたが、液体原料の流量調
整に応答時間の遅れが発生すると、流量と残留応力との
線形関係を保つのが困難となる。そこで、本実施の形態
ではグロー放電時の高周波出力を所望の残留応力に応じ
て図４のように変化させると、残留応力は高周波出力に
応じて線形的に変化する。
成膜する液体原料の流量を調整することによって残留応
力を制御する手法について述べたが、液体原料の流量調
整に応答時間の遅れが発生すると、流量と残留応力との
線形関係を保つのが困難となる。そこで、本実施の形態
ではグロー放電時の高周波出力を所望の残留応力に応じ
て図４のように変化させると、残留応力は高周波出力に
応じて線形的に変化する。
【００２４】図４では、残留応力が正のときは引張の残
留応力を、負のときは圧縮の残留応力を示す。このとき
のプラズマ発振周波数は約１３ＭＨｚである。図４に示
すように、放電時の高周波出力を変化させることによ
り、応答時間の遅れを無くして残留応力を引張から圧縮
にほぼ線形に変化させることができる。したがって、例
えば、引張の残留応力の膜２として、１５０Ｗの高周波
出力で成膜し、圧縮の残留応力の膜３として、２５０Ｗ
の高周波出力で成膜して積層すれば、残留応力をほぼ零
にできるため、膜厚が大きくなって剥離等の損傷が発生
し難い薄膜を形成することができる。
留応力を、負のときは圧縮の残留応力を示す。このとき
のプラズマ発振周波数は約１３ＭＨｚである。図４に示
すように、放電時の高周波出力を変化させることによ
り、応答時間の遅れを無くして残留応力を引張から圧縮
にほぼ線形に変化させることができる。したがって、例
えば、引張の残留応力の膜２として、１５０Ｗの高周波
出力で成膜し、圧縮の残留応力の膜３として、２５０Ｗ
の高周波出力で成膜して積層すれば、残留応力をほぼ零
にできるため、膜厚が大きくなって剥離等の損傷が発生
し難い薄膜を形成することができる。
【００２５】なお、上記実施の形態では、引張の残留応
力の膜２の上に圧縮の残留応力の膜３を積層する例につ
いて述べたが、圧縮の残留応力の膜３の上に引張の残留
応力の膜２を積層しても同様の効果を奏する。
力の膜２の上に圧縮の残留応力の膜３を積層する例につ
いて述べたが、圧縮の残留応力の膜３の上に引張の残留
応力の膜２を積層しても同様の効果を奏する。
【００２６】また、上記実施の形態１、２では、液体原
料の流量あるいは放電時の高周波出力を変化させて残留
応力を制御する方法について述べたが、残留応力を線形
に制御できるのであれば、他の制御パラメーター、例え
ばチャンバ（反応室）圧力、基板の温度、アシストガス
流量であっても同様の効果を奏する。
料の流量あるいは放電時の高周波出力を変化させて残留
応力を制御する方法について述べたが、残留応力を線形
に制御できるのであれば、他の制御パラメーター、例え
ばチャンバ（反応室）圧力、基板の温度、アシストガス
流量であっても同様の効果を奏する。
【００２７】実施の形態３．引張の残留応力の膜２及び
圧縮の残留応力の膜３を形成して残留応力を制御する場
合、成膜条件によっては、残留応力が成膜直後に変化す
る場合がある。図５は、例えば、高周波の出力を１００
Ｗにして成膜したときの残留応力の変化を示す図であ
り、高い引張の残留応力を有する膜を成膜したときの応
力の変化である。
圧縮の残留応力の膜３を形成して残留応力を制御する場
合、成膜条件によっては、残留応力が成膜直後に変化す
る場合がある。図５は、例えば、高周波の出力を１００
Ｗにして成膜したときの残留応力の変化を示す図であ
り、高い引張の残留応力を有する膜を成膜したときの応
力の変化である。
【００２８】図５に示すように、最終的に引張の残留応
力が高い膜２を成膜した場合、成膜直後は引張の残留応
力となっているが、膜２が大気に触れる膜材料と大気中
のガスが反応し、一定の時間経過例えば２時間後には、
応力が圧縮へと変化する。したがって、例えば、図６に
示すように、引張の残留応力の膜２と圧縮の残留応力の
膜３を交互に積層した後、応力安化層９を形成すること
により、成膜プロセス中に成膜した膜が大気中のガスや
水分と反応することがなくなる。そして、残留応力を安
定に保つことができると共に、膜の損傷を防止すること
ができる。
力が高い膜２を成膜した場合、成膜直後は引張の残留応
力となっているが、膜２が大気に触れる膜材料と大気中
のガスが反応し、一定の時間経過例えば２時間後には、
応力が圧縮へと変化する。したがって、例えば、図６に
示すように、引張の残留応力の膜２と圧縮の残留応力の
膜３を交互に積層した後、応力安化層９を形成すること
により、成膜プロセス中に成膜した膜が大気中のガスや
水分と反応することがなくなる。そして、残留応力を安
定に保つことができると共に、膜の損傷を防止すること
ができる。
【００２９】プラズマＣＶＤでＳｉＯ2を成膜した場
合、残留応力が圧縮の場合に、応力が安定になる。した
がって、この応力安定化層９は、例えば、図４に示すよ
うにプラズマの高周波出力を２００Ｗ以下にして圧縮の
残留応力を形成すれば経時変化による残留応力の変化が
ないため応力は安定する。或いは図３に示すようにＴＥ
ＯＳの流量を２０ＳＣＣＭ以下にして圧縮の残留応力を
形成してもよい。
合、残留応力が圧縮の場合に、応力が安定になる。した
がって、この応力安定化層９は、例えば、図４に示すよ
うにプラズマの高周波出力を２００Ｗ以下にして圧縮の
残留応力を形成すれば経時変化による残留応力の変化が
ないため応力は安定する。或いは図３に示すようにＴＥ
ＯＳの流量を２０ＳＣＣＭ以下にして圧縮の残留応力を
形成してもよい。
【００３０】なお、上記実施の形態では、応力安定化層
９として、圧縮の残留応力の膜を用いたが、残留応力の
経時変化が低く安定な膜であれば、どのような膜を用い
ても良い。
９として、圧縮の残留応力の膜を用いたが、残留応力の
経時変化が低く安定な膜であれば、どのような膜を用い
ても良い。
【００３１】なお、上記実施の形態では、引張の残留応
力の膜２の上に応力安定化層９を形成しているが、圧縮
の残留応力の膜３の応力が変化する場合には、圧縮の残
留応力の膜３の上に応力安定化層９を形成すれば同様の
効果を奏する。
力の膜２の上に応力安定化層９を形成しているが、圧縮
の残留応力の膜３の応力が変化する場合には、圧縮の残
留応力の膜３の上に応力安定化層９を形成すれば同様の
効果を奏する。
【００３２】実施の形態４．基板１に反りがある場合に
は、引張と圧縮の残留応力の膜２、３を組み合わせ、反
りを矯正することができる。図７に基板１の反りの矯正
法を示す。図において、１０は基板の反り量である。成
膜前の基板の反り量１０がＱμｍのとき、引張の残留応
力となる成膜条件と圧縮の残留応力となる成膜条件を組
み合わせて、−Ｑμｍ、すなわち、成膜前と逆の方向に
基板を変形させるようにする。残留応力が引張となると
きの単位膜厚当たりの基板の反り量をＢｔ、残留応力が
圧縮となるときの単位膜厚あたりの基板の反り量をＢｃ
とする。成膜すべき膜の厚さをＴｉ、引張側の膜厚をＴ
ｔ、圧縮側の膜厚をＴｃとすると、式（１）と式（２）
が成立する。
は、引張と圧縮の残留応力の膜２、３を組み合わせ、反
りを矯正することができる。図７に基板１の反りの矯正
法を示す。図において、１０は基板の反り量である。成
膜前の基板の反り量１０がＱμｍのとき、引張の残留応
力となる成膜条件と圧縮の残留応力となる成膜条件を組
み合わせて、−Ｑμｍ、すなわち、成膜前と逆の方向に
基板を変形させるようにする。残留応力が引張となると
きの単位膜厚当たりの基板の反り量をＢｔ、残留応力が
圧縮となるときの単位膜厚あたりの基板の反り量をＢｃ
とする。成膜すべき膜の厚さをＴｉ、引張側の膜厚をＴ
ｔ、圧縮側の膜厚をＴｃとすると、式（１）と式（２）
が成立する。
【００３３】 Ｔｔ＋Ｔｃ＝Ｔｉ ・・・（１） Ｂｔ・Ｔｔ＋Ｂｃ・Ｔｃ＝−Ｑ ・・・（２）
【００３４】式（１）と（２）からＴｔとＴｃを求め、
例えば図８の（Ａ）,（Ｂ）に示す実験で得られた成膜
レートから、引張と圧縮の残留応力を有する膜の成膜時
間を算出する。このようにして、引張側及び圧縮側の成
膜時間を求めて、所定の成膜時間ごとに高周波出力（図
８の（Ａ））または液体原料４の流量（図８の（Ｂ））
を変化させながら引張と圧縮の残留応力を有する膜を、
成膜レート（μｍ／ｍｉｎ）を考慮しながら交互に成膜
し、最終的に反り量−Ｑが得られる膜厚Ｔｉの薄膜を基
板上に形成することで、反りを低減することができる。
例えば図８の（Ａ）,（Ｂ）に示す実験で得られた成膜
レートから、引張と圧縮の残留応力を有する膜の成膜時
間を算出する。このようにして、引張側及び圧縮側の成
膜時間を求めて、所定の成膜時間ごとに高周波出力（図
８の（Ａ））または液体原料４の流量（図８の（Ｂ））
を変化させながら引張と圧縮の残留応力を有する膜を、
成膜レート（μｍ／ｍｉｎ）を考慮しながら交互に成膜
し、最終的に反り量−Ｑが得られる膜厚Ｔｉの薄膜を基
板上に形成することで、反りを低減することができる。
【００３５】図７に示すように、基板１が上方向に反っ
ている場合には、式（２）で反り量として−Ｑμｍを、
下方向に基板が反っている場合には、＋Ｑμｍを代入し
て、引張の残留応力の膜２、圧縮の残留応力の膜３の成
膜時間を算出することによって、基板１の反りを矯正す
ることができる。引張と圧縮の残留応力の膜２、３を積
層することによって、徐々に基板が矯正されることにな
り、薄膜形成時に基板１の反り量が大きくなっても、膜
の剥離等の損傷を発生させずに反り量１０の矯正を行う
ことができる。
ている場合には、式（２）で反り量として−Ｑμｍを、
下方向に基板が反っている場合には、＋Ｑμｍを代入し
て、引張の残留応力の膜２、圧縮の残留応力の膜３の成
膜時間を算出することによって、基板１の反りを矯正す
ることができる。引張と圧縮の残留応力の膜２、３を積
層することによって、徐々に基板が矯正されることにな
り、薄膜形成時に基板１の反り量が大きくなっても、膜
の剥離等の損傷を発生させずに反り量１０の矯正を行う
ことができる。
【００３６】
【発明の効果】以上のように、この発明によれば、引張
と圧縮の残留応力の膜を交互に積層することによって、
この膜の残留応力はほぼキャンセルされ。この引張と圧
縮の残留応力の膜が積層された膜を繰り返して成膜する
ことによって、残留応力が小さい膜の形成が可能とな
る。さらに、残留応力が小さい膜を複数回積み重ねるこ
とにより、厚さが大きくなっても残留応力は小さくで
き、膜を厚く形成したときに生じる剥離等の膜の損傷を
防止することができるという効果がある。
と圧縮の残留応力の膜を交互に積層することによって、
この膜の残留応力はほぼキャンセルされ。この引張と圧
縮の残留応力の膜が積層された膜を繰り返して成膜する
ことによって、残留応力が小さい膜の形成が可能とな
る。さらに、残留応力が小さい膜を複数回積み重ねるこ
とにより、厚さが大きくなっても残留応力は小さくで
き、膜を厚く形成したときに生じる剥離等の膜の損傷を
防止することができるという効果がある。
【００３７】また、この発明によれば、残留応力が安定
にならない膜に対して、応力が安定な膜を表面に形成す
ることによって、プロセス中に成膜した膜が大気中のガ
スや水分と反応することがなくなり、残留応力を安定に
保つことができ、膜の損傷を防止することができるとい
う効果がある。
にならない膜に対して、応力が安定な膜を表面に形成す
ることによって、プロセス中に成膜した膜が大気中のガ
スや水分と反応することがなくなり、残留応力を安定に
保つことができ、膜の損傷を防止することができるとい
う効果がある。
【００３８】また、この発明によれば、引張と圧縮の残
留応力の膜を形成したときの基板の反り量を予め測定し
て、成膜処理を行う基板の反り量を矯正するための成膜
厚さを求めて、反りを矯正するように引張と圧縮の残留
応力の膜を交互に積層することにより、基板の反りを矯
正できるとともに、引張と圧縮の残留応力の膜を交互に
積層できることから、膜厚が大きくなっても下層から上
層へ徐々に基板の反りが矯正される。このため、剥離等
の損傷をともなわずに、基板の反りを矯正することがで
きるという効果がある。
留応力の膜を形成したときの基板の反り量を予め測定し
て、成膜処理を行う基板の反り量を矯正するための成膜
厚さを求めて、反りを矯正するように引張と圧縮の残留
応力の膜を交互に積層することにより、基板の反りを矯
正できるとともに、引張と圧縮の残留応力の膜を交互に
積層できることから、膜厚が大きくなっても下層から上
層へ徐々に基板の反りが矯正される。このため、剥離等
の損傷をともなわずに、基板の反りを矯正することがで
きるという効果がある。
【図１】 この発明の薄膜の形成状態を示す図である。
【図２】 実施の形態１におけるプラズマＣＶＤ装置の
構成図である。
構成図である。
【図３】 実施の形態１における残留応力とＴＥＯＳの
流量の関係を示す図である。
流量の関係を示す図である。
【図４】 実施の形態２における残留応力と高周波出力
の関係を示す図である。
の関係を示す図である。
【図５】 実施の形態３における残留応力の変化を示す
図である。
図である。
【図６】 実施の形態３における応力を安定に保つため
の薄膜の形成法を示す図である。
の薄膜の形成法を示す図である。
【図７】 実施の形態４における基板の反りを矯正した
ときの薄膜の形成状態を示す図である。
ときの薄膜の形成状態を示す図である。
【図８】 各制御パラメータと成膜レートとの関係を示
す図である。
す図である。
【図９】 従来の実施例における膜の応力とプラズマ発
振周波数の関係を示す図である。
振周波数の関係を示す図である。
１ 基板、２ 引張の残留応力の膜、３ 圧縮の残留応
力の膜、４ 液体原料、９ 応力安定化層、１０ 基板
の反り量。
力の膜、４ 液体原料、９ 応力安定化層、１０ 基板
の反り量。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 成宮 宏 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内
Claims (6)
- 【請求項１】 プラズマＣＶＤ法による薄膜の形成時
に、基板上に引張と圧縮の残留応力を有する膜を交互に
積層して、残留応力が小さい薄膜を形成することを特徴
とする薄膜の形成方法。 - 【請求項２】 プラズマＣＶＤ法による薄膜の形成時
に、引張及び圧縮の残留応力を有する膜を単位厚さだけ
成膜したときの基板の反り量と成膜前の基板の反り量か
ら、引張及び圧縮の残留応力を有する膜の成膜厚さを決
定し、引張と圧縮の残留応力の膜を交互に積層すること
を特徴とする請求項１に記載の薄膜の形成方法。 - 【請求項３】 プラズマＣＶＤ法による薄膜の形成時
に、膜の残留応力変化を線形関係を保って制御し得る制
御パラメータを設定して制御することを特徴とする請求
項１または２に記載の薄膜の形成方法。 - 【請求項４】 プラズマＣＶＤ法による薄膜の形成時
に、プラズマ高周波出力を変化させて膜の残留応力を制
御することを特徴とする請求項３に記載の薄膜の形成方
法。 - 【請求項５】 プラズマＣＶＤ法による薄膜の形成時
に、成膜する液体原料の流量を変化させて膜の残留応力
を制御することを特徴とする請求項３に記載の薄膜の形
成方法。 - 【請求項６】 プラズマＣＶＤ法による薄膜の形成時
に、基板上に引張と圧縮の残留応力を有する膜を交互に
積層した後、最終積層膜に応力安定化層を形成すること
を特徴とする請求項１ないし５のいずれかに記載の薄膜
の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29569397A JPH11131240A (ja) | 1997-10-28 | 1997-10-28 | 薄膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29569397A JPH11131240A (ja) | 1997-10-28 | 1997-10-28 | 薄膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11131240A true JPH11131240A (ja) | 1999-05-18 |
Family
ID=17823957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29569397A Pending JPH11131240A (ja) | 1997-10-28 | 1997-10-28 | 薄膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11131240A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6972136B2 (en) * | 2003-05-23 | 2005-12-06 | Optima, Inc. | Ultra low residual reflection, low stress lens coating and vacuum deposition method for making the same |
| JP2009057635A (ja) * | 2008-09-25 | 2009-03-19 | Toto Ltd | 複合構造物およびその作製方法 |
| CN103185906A (zh) * | 2011-12-29 | 2013-07-03 | 采钰科技股份有限公司 | 微透镜结构及其形成方法 |
| KR20150141910A (ko) * | 2014-06-10 | 2015-12-21 | 에스피티에스 테크놀러지스 리미티드 | 기판 |
-
1997
- 1997-10-28 JP JP29569397A patent/JPH11131240A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6972136B2 (en) * | 2003-05-23 | 2005-12-06 | Optima, Inc. | Ultra low residual reflection, low stress lens coating and vacuum deposition method for making the same |
| US7311938B2 (en) | 2003-05-23 | 2007-12-25 | Optima, Inc. | Ultra low residual reflection, low stress lens coating |
| JP2009057635A (ja) * | 2008-09-25 | 2009-03-19 | Toto Ltd | 複合構造物およびその作製方法 |
| JP4711242B2 (ja) * | 2008-09-25 | 2011-06-29 | Ｔｏｔｏ株式会社 | 複合構造物およびその作製方法 |
| CN103185906A (zh) * | 2011-12-29 | 2013-07-03 | 采钰科技股份有限公司 | 微透镜结构及其形成方法 |
| US9128218B2 (en) | 2011-12-29 | 2015-09-08 | Visera Technologies Company Limited | Microlens structure and fabrication method thereof |
| KR20150141910A (ko) * | 2014-06-10 | 2015-12-21 | 에스피티에스 테크놀러지스 리미티드 | 기판 |
| JP2016076688A (ja) * | 2014-06-10 | 2016-05-12 | エスピーティーエス テクノロジーズ リミティド | 基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5928732A (en) | Method of forming silicon oxy-nitride films by plasma-enhanced chemical vapor deposition | |
| KR0162165B1 (ko) | 실리콘 질화막의 제조방법 | |
| JP4476232B2 (ja) | 成膜装置のシーズニング方法 | |
| US8997320B2 (en) | Method for manufacturing acoustic wave device | |
| KR20050054983A (ko) | 반도체 처리용의 재치대 장치, 성막 장치 및 성막 방법 | |
| JP2011023655A (ja) | 窒化シリコン薄膜成膜方法および窒化シリコン薄膜成膜装置 | |
| WO1995018460A1 (en) | Thin film formation method | |
| WO2011021538A1 (ja) | 基板処理装置、演算制御機構、排気バルブおよび圧力制御方法 | |
| WO2003019624A3 (en) | Dielectric barrier discharge process for depositing silicon nitride film on substrates | |
| JPH11131240A (ja) | 薄膜の形成方法 | |
| JP3112880B2 (ja) | Ｃｖｄ装置のクリーニング方法 | |
| US20220208544A1 (en) | Method of manufacturing semiconductor device, substrate processing method, non-transitory computer-readable recording medium and substrate processing apparatus | |
| JP7210647B2 (ja) | 薄膜蒸着方法及びこれを用いた半導体素子の製造方法 | |
| KR102426960B1 (ko) | 플라즈마를 이용하여 실리콘 산화막을 형성하는 방법 | |
| JPH07235506A (ja) | 薄膜形成法 | |
| JP2004119938A (ja) | 酸化シリコン膜製造方法及び装置 | |
| JP2009062606A (ja) | マスクの製造方法およびマスク製造装置 | |
| JP2758860B2 (ja) | 半導体装置の製造方法 | |
| TWI846200B (zh) | 成膜方法、半導體裝置之製造方法、成膜裝置及程式 | |
| JPH03151637A (ja) | 半導体装置の製造方法及びプラズマｃｖｄ装置 | |
| JP3049796B2 (ja) | 絶縁膜の形成方法 | |
| US11658035B2 (en) | Substrate processing method | |
| JP5643488B2 (ja) | 低応力膜を備えたｓｏｉウェーハの製造方法 | |
| JP2000332012A (ja) | シリコン窒化膜の成膜方法 | |
| JP3235095B2 (ja) | シリコン酸化膜の成膜方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040817 |
|
| A02 | Decision of refusal |
Effective date: 20050104 Free format text: JAPANESE INTERMEDIATE CODE: A02 |