JPH11121451A - 電子ビームを利用した半導体装置の層間絶縁膜形成方法 - Google Patents

電子ビームを利用した半導体装置の層間絶縁膜形成方法

Info

Publication number
JPH11121451A
JPH11121451A JP10106747A JP10674798A JPH11121451A JP H11121451 A JPH11121451 A JP H11121451A JP 10106747 A JP10106747 A JP 10106747A JP 10674798 A JP10674798 A JP 10674798A JP H11121451 A JPH11121451 A JP H11121451A
Authority
JP
Japan
Prior art keywords
electron beam
oxide film
irradiating
interlayer insulating
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10106747A
Other languages
English (en)
Inventor
Shuzen Gu
株 善 具
Seiko Kin
成 ▲こう▼ 金
Kaitei Ri
海 程 李
Byung-Keun Hwang
秉 槿 黄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH11121451A publication Critical patent/JPH11121451A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02351—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to corpuscular radiation, e.g. exposure to electrons, alpha-particles, protons or ions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31625—Deposition of boron or phosphorus doped silicon oxide, e.g. BSG, PSG, BPSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31629—Deposition of halogen doped silicon oxide, e.g. fluorine doped silicon oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 ＣＶＤ法によって形成される層間絶縁膜を電
子ビームを使用して安定化させる方法を提供する。 【解決手段】 半導体基板１０上にＣＶＤ酸化膜２０を
形成し、電子ビーム照射装置を使用してＣＶＤ酸化膜２
０を所定時間常温〜５００℃の温度で電子ビームで照射
し緻密化させる。また、電子ビーム照射段階後に、ＣＶ
Ｄ酸化膜を平坦化する段階をさらに含むことができ、平
坦化されたＣＶＤ酸化膜は電子ビーム照射装置を使用し
て所定時間常温〜５００℃の温度で電子ビームで照射さ
れる。平坦化されたＣＶＤ酸化膜上に第２キャッピング
層を形成する。第２キャッピング層が形成された結果物
を所定時間常温〜５００℃の温度で電子ビームで照射で
きる。これにより、層間絶縁膜に吸収された水分を効果
的に取り除くことができ、後続工程で層間絶縁膜で発生
可能な吸湿現象を低温工程によって効果的に防止でき
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に係り、特にＣＶＤ(Chemical Vapor Deposition)
法によって形成される層間絶縁膜形成方法に関する。
【０００２】
【従来の技術】半導体装置が高集積化されるにつれて半
導体基板上に段差が大きくなる。このような段差はフォ
トリソグラフィ工程時に乱反射をもたらし望みのパター
ンが得られなくなる結果を招く。これに伴い平坦度が優
秀な層間絶縁膜が要求される。
【０００３】また、層間絶縁膜の平坦化は上部に形成さ
れる導電層の段差塗布性を向上させ、下部導電層の厚さ
と線幅の選択範囲を広くするので、その重要性が一層高
くなりつつある。
【０００４】現在層間絶縁膜として一般的に使用されて
いる膜としては、ＣＶＤ法によって形成されたＰＳＧ(p
hospho-silicate glass)膜、ＢＰＳＧ(boro-phospho-si
licate glass)膜、ＵＳＧ(undoped silicate glass)膜
などがある。このような膜は熱酸化膜に比べて多孔性で
あるため、後続工程時にこれら膜内に吸湿現象が発生す
る場合がある。このように吸湿された膜が層間絶縁膜と
して使用される場合には、層間絶縁膜内に存在する−Ｏ
Ｈ基によってホットキャリアが劣化されるなど半導体素
子の信頼性が低下される問題がある。また、層間絶縁膜
内に多量の水分が存在すれば層間絶縁膜での誘電率が高
まり信号伝達が遅れたりノイズを発生させてしまう。
【０００５】また、現在グローバル平坦化方法で広く利
用されているＣＭＰ(chemical mechanical polishing)
工程を層間絶縁膜の平坦化工程に適用するとき層間絶縁
膜が硬くならなければＣＭＰ工程が完了した後吸湿が一
層増え、ＣＭＰ工程時にスクラッチのような欠陥が発生
する。
【０００６】従来は、層間絶縁膜で発生する吸湿現象を
防止して層間絶縁膜内に存在する水分の量を減らすた
め、層間絶縁膜を形成した後これを８００℃以上の高温
熱処理によって硬化させる方法を利用していた。しか
し、２５６Ｍｂ以上に高集積化された半導体メモリー装
置では、例えば、ＴａＯ(tantalum oxide)、ＢＳＴ
(（Ｂａ、Ｓｒ）ＴｉＯ3 ）などの高誘電物質を採用し
ており、このような高誘電物質膜を半導体基板上に形成
する場合には半導体基板の熱処理工程温度を低く適用す
る必要がある。
【０００７】
【発明が解決しようとする課題】本発明の目的は、吸湿
性が少ない層間絶縁膜を低温工程によって形成できる半
導体装置の層間絶縁膜形成方法を提供することである。
【０００８】
【課題を解決するための手段】前記目的を達成するため
の本発明に係る層間絶縁膜形成方法では、半導体基板上
にＣＶＤ酸化膜を形成し、電子ビーム照射装置を使用し
て前記ＣＶＤ酸化膜を所定時間常温(room temperature)
〜５００℃の温度で電子ビームで照射し緻密化させる。
【０００９】前記ＣＶＤ酸化膜を形成する前に、上面に
絶縁膜が形成された半導体基板上に導電層パターンを形
成し、前記導電層パターンを覆う第１キャッピング層を
形成する段階をさらに含むことができ、このとき前記Ｃ
ＶＤ酸化膜は、前記第１キャッピング層で覆われた導電
層パターンが形成された結果物上に形成される。
【００１０】前記電子ビーム照射段階の後には前記ＣＶ
Ｄ酸化膜を平坦化する段階をさらに含むことができ、前
記平坦化されたＣＶＤ酸化膜は電子ビーム照射装置を使
用して所定時間常温〜５００℃の温度で電子ビームで照
射される。
【００１１】選択的に、前記電子ビーム照射段階の後に
前記平坦化されたＣＶＤ酸化膜上に第２キャッピング層
を形成する。前記第２キャッピング層が形成された結果
物を所定時間常温〜５００℃の温度で電子ビームで照射
できる。
【００１２】また、本発明に係る他の層間絶縁膜形成方
法では、半導体基板上にＣＶＤ酸化膜を形成し、前記Ｃ
ＶＤ酸化膜をＣＭＰ法によって平坦化し、電子ビーム照
射装置を使用して前記平坦化されたＣＶＤ酸化膜を所定
時間常温〜５００℃の温度で電子ビームで照射し緻密化
させる。
【００１３】本発明に係るさらに他の層間絶縁膜形成方
法では、半導体基板上にＣＶＤ酸化膜を形成し、前記Ｃ
ＶＤ酸化膜をＣＭＰ法によって平坦化し、前記平坦化さ
れたＣＶＤ酸化膜上に酸化膜からなるキャッピング層を
ＣＶＤ法によって形成し、電子ビーム照射装置を使用し
て前記キャッピング層が形成された結果物を所定時間常
温〜５００℃の温度で電子ビームで照射し緻密化させ
る。
【００１４】本発明によれば、ＣＶＤ法によって形成さ
れた酸化膜からなる層間絶縁膜に吸収された水分を効果
よく取り除いて、後続工程時に層間絶縁膜で発生可能な
吸湿現象を低温工程によって効果的に防止できる。
【００１５】
【発明の実施の形態】本発明では、ＣＶＤ法によって形
成された層間絶縁膜に対し比較的低温で電子ビームを照
射し膜の構造を緻密化させ層間絶縁膜での吸湿を防止す
る。通常のＣＶＤ法によって形成された層間絶縁膜に特
定の条件下で電子ビームを照射すれば、層間絶縁膜内に
吸湿された水分が既に存在していた場合にもその量が急
激に減少され、電子ビームによる処理後には層間絶縁膜
で吸湿現象が発生されない。
【００１６】図１は、半導体基板上にＣＶＤ法によって
蒸着されたＢＰＳＧ膜を電子ビームで照射する前と後の
ＦＴＩＲ(Fourier Transform Infrared)スペクトロスコ
ピープロットを示す図である。図１中の（ａ）は、蒸着
直後のＢＰＳＧ膜で、電子ビームを照射しなかった場合
を示し、（ｂ）は、ＢＰＳＧ膜を形成した後電子ビーム
を照射し緻密化させた場合を示す。図１から分かるよう
に、（ａ）の場合には３０００〜３７００ｃｍ-1附近で
水分によりピークが現れた反面、（ｂ）の場合には水分
によるピークが形成されなかった。このことは、ＢＰＳ
Ｇ膜を蒸着した直後にＢＰＳＧ膜に含まれていた水分が
電子ビーム照射によって完全に取り除かれたことを示
す。このように電子ビームで処理されたＢＰＳＧ膜では
後続工程でも吸湿現象が発生しない。
【００１７】図２は、ＣＶＤ法によって形成された多様
な種類の膜質に対し電子ビームを照射する前と後のそれ
ぞれの誘電率を示す図である。図２において、ＰＳＧ、
ＢＰＳＧ、Ｐ−ＳｉＮ、ＬＰ−ＳｉＮ、ＵＳＧ及びＴＥ
ＯＳは、電子ビームが照射されないＰＳＧ膜、ＢＰＳＧ
膜、ＰＥＣＶＤ(plasma-enhanced CVD)法によって形成
されたＳｉＮ膜、ＬＰＣＶＤ(low-pressure CVD)方法に
よって形成されたＳｉＮ膜、ＵＳＧ膜及びＴＥＯＳ(tet
ra-ethyl-ortho-silicate)膜を各々示し、ＰＳＧ＿Ｅ、
ＢＰＳＧ＿Ｅ、Ｐ−ＳｉＮ＿Ｅ、ＬＰ−ＳｉＮ＿Ｅ、Ｕ
ＳＧ＿Ｅ及びＴＥＯＳ＿Ｅは電子ビームが照射されたＰ
ＳＧ膜、ＢＰＳＧ膜、Ｐ−ＳｉＮ膜、ＬＰ−ＳｉＮ膜、
ＵＳＧ膜及びＴＥＯＳ膜を各々示す。図２から分かるよ
うに、ＣＶＤ法によって形成された各絶縁膜における誘
電率は電子ビームによる処理前に比べ処理後にさらに低
くなる。
【００１８】図３は、多様な酸化膜に対し各酸化膜を緻
密化するため電子ビーム照射を行った場合と従来の方法
と同じ熱処理を行った場合とにおいて各酸化膜の蝕刻液
に対する湿式蝕刻率を測定した結果を示すものである。
図３では、熱酸化膜及び高温酸化膜の蝕刻率を比較用と
して示す。図３から分かるように、ＣＶＤ法による蒸着
直後の各酸化膜に対して電子ビーム処理を行った場合、
酸化膜に対し７５０℃以上の温度で熱処理した場合とそ
の湿式蝕刻率が大体類似な水準を示す。
【００１９】前記のように、ＣＶＤ法によって形成され
た酸化膜からなる層間絶縁膜に対し電子ビームを照射し
て膜の構造を緻密化させれば、層間絶縁膜の湿式蝕刻率
が従来の方法と同じ水準を維持すると同時に、誘電率が
減少され、層間絶縁膜に吸収された水分が効果的に取り
除かれ、後続工程で層間絶縁膜における吸湿現象の防止
効果を低温工程でも十分におさめることができる。
【００２０】本発明では、前記したような結果に基づき
次のような吸湿性の少ない層間絶縁膜形成工程を低温工
程によって具現しようとする。
【００２１】図４乃至図８は、本発明の望ましい実施例
に伴う半導体装置の層間絶縁膜形成方法を説明するため
の工程別断面図である。
【００２２】図４を参照すれば、上面に絶縁膜１２が形
成された半導体基板１０上に導電層パターン１４を形成
し、前記導電層パターン１４を覆う第１キャッピング層
１６を形成する。前記第１キャッピング層１６はＳｉＯ
2 膜、ＳｉＯＮ膜またはＳｉＮ膜で形成することが望ま
しい。前記第１キャッピング層１６は、前記導電層パタ
ーン１４の側壁及び上面をすべて覆うように形成するこ
ともでき、前記導電層パターン１４の上面のみ覆うよう
に形成することもできる。
【００２３】その後、前記結果物の全面をＣＶＤ酸化膜
２０で覆う。前記ＣＶＤ酸化膜２０は、例えば、ＡＰＣ
ＶＤ(atmospheric-pressure CVD)、ＰＥＣＶＤまたはＬ
ＰＣＶＤによって形成されたＵＳＧ、ＢＰＳＧ、ＰＳ
Ｇ、ＢＳＧ(boro-silicate glass)、ＦＳＧ(fluoro-sil
icate glass)、ＳｉＮ(silicon nitride)またはＳｉＯ
Ｎ(silicon oxynitride)からなる。
【００２４】その後、電子ビーム照射装置を使用して常
温〜５００℃の温度で前記半導体基板１０上に電子ビー
ム３０を所定時間照射することで前記ＣＶＤ酸化膜２０
を緻密化させる。このとき、電子ビーム照射は、５〜２
５ｍＡの電流と１，０００〜３０，０００ボルトの電圧
が印加された状態で露光ドーズ量を２，０００〜１０，
０００μＣ／ｃｍ2 として行われる。その結果、エネル
ギーを持った電子によって前記ＣＶＤ酸化膜２０内の不
完全な結合、水分などが取り除かれる。ここで、電子は
前記ＣＶＤ酸化膜２０を蝕刻できる程度に大きいエネル
ギーを持っていないので、電子ビーム照射によって前記
ＣＶＤ酸化膜２０の厚さが変わることはなく、ＣＶＤ酸
化膜２０が一層安定化される。
【００２５】図５を参照すれば、前記ＣＶＤ酸化膜２０
をＣＭＰ法によって平坦化し平坦化された層間絶縁膜２
０Ａを形成する。
【００２６】図６を参照すれば、前記層間絶縁膜２０Ａ
形成のためＣＭＰ工程時に吸湿された水分を取り除くと
同時に後続工程時に前記層間絶縁膜２０Ａで発生可能性
のある吸湿現象を防止するため、前記層間絶縁膜２０Ａ
が形成された結果物上に図４と同じ方法で電子ビーム４
０を照射する。この電子ビーム４０の照射段階は必須で
はなく、場合によって省略可能である。
【００２７】図７を参照すれば、前記層間絶縁膜２０Ａ
上に第２キャッピング層２２を形成する。前記第２キャ
ッピング層２２は前記層間絶縁膜２０Ａの安定化、緻密
化、及び後続工程における吸湿防止のために形成するも
のであり、場合によって省略可能である。前記第２キャ
ッピング層２２は、例えば、ＡＰＣＶＤ、ＰＥＣＶＤま
たはＬＰＣＶＤによって形成されたＵＳＧ、ＢＰＳＧ、
ＰＳＧ、ＢＳＧ、ＦＳＧ、ＳｉＮまたはＳｉＯＮからな
るＣＶＤ酸化膜で形成できる。
【００２８】図８を参照すれば、前記第２キャッピング
層２２が形成された結果物上に図４と同じ方法で電子ビ
ーム５０を照射する。
【００２９】前記実施例では、前記ＣＶＤ酸化膜２０を
形成した後に電子ビーム３０を照射することとして説明
したが、前記ＣＶＤ酸化膜２０をＣＭＰ工程によって平
坦化させ層間絶縁膜２０Ａを形成した後図６と同じく電
子ビーム４０の照射を行う場合には図１での電子ビーム
３０照射段階を省略できる。
【００３０】また、図５で前記層間絶縁膜２０Ａを形成
する段階の前と後に選択的に４００℃以上の温度、例え
ば、４００〜６００℃の温度で約３０分間半導体基板を
アニーリングする段階をさらに含むこともできる。
【００３１】
【発明の効果】前記のように、本発明ではＣＶＤ法によ
って形成された酸化膜からなる層間絶縁膜に対し電子ビ
ームを照射し膜の構造を緻密化させるので、層間絶縁膜
に吸収された水分を効果よく取り除くことができ、後続
工程で層間絶縁膜で発生可能な吸湿現象を低温工程によ
って効果的に防止できる。
【００３２】以上、本発明を望ましい実施例を挙げて詳
細に説明したが、本発明は前記実施例に限定されなく、
本発明の技術的思想の範囲内で当分野で通常の知識を持
った者によって多様な変形が可能である。
【図面の簡単な説明】
【図１】 半導体基板上にＣＶＤ法によって蒸着された
ＢＰＳＧ膜を電子ビームで照射する前と後のＦＴＩＲス
ペクトロスコピープロットを示す図である。
【図２】 ＣＶＤ法によって形成された多様な膜質に対
し電子ビームを照射する前と後のそれぞれの誘電率を示
したグラフを説明する図である。
【図３】 多様な酸化膜に対し酸化膜を緻密化するため
に電子ビーム照射を行った場合と従来の方法と同じ熱処
理を行った場合とにおける各酸化膜の蝕刻液に対する湿
式蝕刻率を測定しその結果を示したグラフを説明する図
である。
【図４】 本発明の望ましい実施例に伴う半導体装置の
層間絶縁膜形成方法を説明するための工程別断面図であ
る。
【図５】 図４に続く工程別断面図である。
【図６】 図５に続く工程別断面図である。
【図７】 図６に続く工程別断面図である。
【図８】 図７に続く工程別断面図である。
【符号の説明】
１０…半導体基板 １２…絶縁膜 １４…導電層パターン １６…第１キャッピング層 ２０…ＣＶＤ酸化膜 ２０Ａ…平坦化された層間絶縁膜 ２２…第２キャッピング層 ３０，４０，５０…電子ビーム
───────────────────────────────────────────────────── フロントページの続き (72)発明者 黄 秉 槿 大韓民国京畿道安養市東安區虎溪２洞916 −２番地 柳煥アパート１棟102號

Claims (40)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上にＣＶＤ酸化膜を形成する
    段階と、 電子ビーム照射装置を使用して前記ＣＶＤ酸化膜を所定
    時間常温〜５００℃の温度で電子ビームで照射し緻密化
    させる段階とを含むことを特徴とする半導体装置の層間
    絶縁膜形成方法。
  2. 【請求項２】 前記ＣＶＤ酸化膜は、ＡＰＣＶＤ、ＰＥ
    ＣＶＤ及びＬＰＣＶＤからなる群から選択されるいずれ
    か一つの方法によって形成されることを特徴とする請求
    項１に記載の半導体装置の層間絶縁膜形成方法。
  3. 【請求項３】 前記ＣＶＤ酸化膜は、ＵＳＧ、ＢＰＳ
    Ｇ、ＰＳＧ、ＢＳＧ、ＦＳＧ、ＳｉＮ及びＳｉＯＮから
    なる群から選択される少なくとも一つの物質で形成され
    ることを特徴とする請求項１に記載の半導体装置の層間
    絶縁膜形成方法。
  4. 【請求項４】 前記電子ビーム照射段階は、前記電子ビ
    ーム照射装置に５〜２５ｍＡの電流と１，０００〜３
    ０，０００ボルトの電圧が印加された状態で行われるこ
    とを特徴とする請求項１に記載の半導体装置の層間絶縁
    膜形成方法。
  5. 【請求項５】 前記電子ビーム照射段階は、２，０００
    〜１０，０００μＣ／ｃｍ2 の露光ドーズ量で行うこと
    を特徴とする請求項１に記載の半導体装置の層間絶縁膜
    形成方法。
  6. 【請求項６】 前記ＣＶＤ酸化膜を形成する段階の前
    に、上面に絶縁膜が形成された半導体基板上に導電層パ
    ターンを形成する段階と、 前記導電層パターンを覆う第１キャッピング層を形成す
    る段階とをさらに含み、 前記ＣＶＤ酸化膜は、前記第１キャッピング層で覆われ
    た導電層パターンが形成された結果物上に形成されるこ
    とを特徴とする請求項１に記載の半導体装置の層間絶縁
    膜形成方法。
  7. 【請求項７】 前記第１キャッピング層は、ＳｉＯ
    2 膜、ＳｉＯＮ膜及びＳｉＮ膜からなる群から選択され
    るいずれか一つで形成されることを特徴とする請求項６
    に記載の半導体装置の層間絶縁膜形成方法。
  8. 【請求項８】 前記第１キャッピング層は、前記導電層
    パターンの側壁及び上面をすべて覆うように形成される
    ことを特徴とする請求項６に記載の半導体装置の層間絶
    縁膜形成方法。
  9. 【請求項９】 前記第１キャッピング層は、前記導電層
    パターンの上面のみを覆うように形成されることを特徴
    とする請求項６に記載の半導体装置の層間絶縁膜形成方
    法。
  10. 【請求項１０】 前記電子ビーム照射段階の後に、前記
    ＣＶＤ酸化膜を平坦化する段階をさらに含むことを特徴
    とする請求項１に記載の半導体装置の層間絶縁膜形成方
    法。
  11. 【請求項１１】 前記ＣＶＤ酸化膜は、ＣＭＰ法によっ
    て平坦化されることを特徴とする請求項１０に記載の半
    導体装置の層間絶縁膜形成方法。
  12. 【請求項１２】 前記平坦化段階の前に、前記ＣＶＤ酸
    化膜を４００〜６００℃の温度でアニーリングする段階
    をさらに含むことを特徴とする請求項１１に記載の半導
    体装置の層間絶縁膜形成方法。
  13. 【請求項１３】 前記平坦化段階の後に、前記ＣＶＤ酸
    化膜を４００〜６００℃の温度でアニーリングする段階
    をさらに含むことを特徴とする請求項１１に記載の半導
    体装置の層間絶縁膜形成方法。
  14. 【請求項１４】 前記平坦化されたＣＶＤ酸化膜を電子
    ビーム照射装置を使用して所定時間常温〜５００℃の温
    度で電子ビームで照射する段階をさらに含むことを特徴
    とする請求項１０に記載の半導体装置の層間絶縁膜形成
    方法。
  15. 【請求項１５】 前記電子ビーム照射段階は、前記電子
    ビーム照射装置に５〜２５ｍＡの電流と１，０００〜３
    ０，０００ボルトの電圧が印加された状態で行われるこ
    とを特徴とする請求項１４に記載の半導体装置の層間絶
    縁膜形成方法。
  16. 【請求項１６】 前記電子ビーム照射段階は、２，００
    ０〜１０，０００μＣ／ｃｍ2 の露光ドーズ量で行うこ
    とを特徴とする請求項１４に記載の半導体装置の層間絶
    縁膜形成方法。
  17. 【請求項１７】 前記電子ビーム照射段階の後に、前記
    平坦化されたＣＶＤ酸化膜上に第２キャッピング層を形
    成する段階をさらに含むことを特徴とする請求項１４に
    記載の半導体装置の層間絶縁膜形成方法。
  18. 【請求項１８】 前記第２キャッピング層は、ＡＰＣＶ
    Ｄ、ＰＥＣＶＤ及びＬＰＣＶＤからなる群から選択され
    るいずれか一つの方法によって形成されることを特徴と
    する請求項１７に記載の半導体装置の層間絶縁膜形成方
    法。
  19. 【請求項１９】 前記第２キャッピング層は、ＵＳＧ、
    ＢＰＳＧ、ＰＳＧ、ＢＳＧ、ＦＳＧ、ＳｉＮ及びＳｉＯ
    Ｎからなる群から選択される少なくとも一つの物質で形
    成されることを特徴とする請求項１７に記載の半導体装
    置の層間絶縁膜形成方法。
  20. 【請求項２０】 前記第２キャッピング層が形成された
    結果物を電子ビーム照射装置を使用して所定時間常温〜
    ５００℃の温度で電子ビームで照射する段階をさらに含
    むことを特徴とする請求項１９に記載の半導体装置の層
    間絶縁膜形成方法。
  21. 【請求項２１】 前記電子ビーム照射段階は、前記電子
    ビーム照射装置に５〜２５ｍＡの電流と１，０００〜３
    ０，０００ボルトの電圧が印加された状態で行われるこ
    とを特徴とする請求項２０に記載の半導体装置の層間絶
    縁膜形成方法。
  22. 【請求項２２】 前記電子ビーム照射段階は、２，００
    ０〜１０，０００μＣ／ｃｍ2 の露光ドーズ量で行うこ
    とを特徴とする請求項２０に記載の半導体装置の層間絶
    縁膜形成方法。
  23. 【請求項２３】 前記平坦化段階の後に、前記平坦化さ
    れたＣＶＤ酸化膜上に第２キャッピング層を形成する段
    階をさらに含むことを特徴とする請求項１０に記載の半
    導体装置の層間絶縁膜形成方法。
  24. 【請求項２４】 前記第２キャッピング層は、ＡＰＣＶ
    Ｄ、ＰＥＣＶＤ及びＬＰＣＶＤからなる群から選択され
    るいずれか一つの方法によって形成されることを特徴と
    する請求項２３に記載の半導体装置の層間絶縁膜形成方
    法。
  25. 【請求項２５】 前記第２キャッピング層は、ＵＳＧ、
    ＢＰＳＧ、ＰＳＧ、ＢＳＧ、ＦＳＧ、ＳｉＮ及びＳｉＯ
    Ｎからなる群から選択される少なくとも一つの物質で形
    成されることを特徴とする請求項２３に記載の半導体装
    置の層間絶縁膜形成方法。
  26. 【請求項２６】 前記第２キャッピング層が形成された
    結果物を電子ビーム照射装置を使用して所定時間常温〜
    ５００℃の温度で電子ビームで照射する段階をさらに含
    むことを特徴とする請求項２３に記載の半導体装置の層
    間絶縁膜形成方法。
  27. 【請求項２７】 前記電子ビーム照射段階は、前記電子
    ビーム照射装置に５〜２５ｍＡの電流と１，０００〜３
    ０，０００ボルトの電圧が印加された状態で行われるこ
    とを特徴とする請求項２６に記載の半導体装置の層間絶
    縁膜形成方法。
  28. 【請求項２８】 前記電子ビーム照射段階は、２，００
    ０〜１０，０００μＣ／ｃｍ2 の露光ドーズ量で行うこ
    とを特徴とする請求項２６に記載の半導体装置の層間絶
    縁膜形成方法。
  29. 【請求項２９】 半導体基板上にＣＶＤ酸化膜を形成す
    る段階と、 前記ＣＶＤ酸化膜をＣＭＰ法によって平坦化する段階
    と、 電子ビーム照射装置を使用して前記平坦化されたＣＶＤ
    酸化膜を所定時間常温〜５００℃の温度で電子ビームで
    照射し緻密化させる段階とを含むことを特徴とする半導
    体装置の層間絶縁膜形成方法。
  30. 【請求項３０】 前記ＣＶＤ酸化膜は、ＡＰＣＶＤ、Ｐ
    ＥＣＶＤ及びＬＰＣＶＤからなる群から選択されるいず
    れか一つの方法によって形成されることを特徴とする請
    求項２９に記載の半導体装置の層間絶縁膜形成方法。
  31. 【請求項３１】 前記ＣＶＤ酸化膜は、ＵＳＧ、ＢＰＳ
    Ｇ、ＰＳＧ、ＢＳＧ、ＦＳＧ、ＳｉＮ及びＳｉＯＮから
    なる群から選択される少なくとも一つの物質で形成され
    ることを特徴とする請求項２９に記載の半導体装置の層
    間絶縁膜形成方法。
  32. 【請求項３２】 前記平坦化段階の前に、前記ＣＶＤ酸
    化膜を４００〜６００℃の温度でアニーリングする段階
    をさらに含むことを特徴とする請求項２９に記載の半導
    体装置の層間絶縁膜形成方法。
  33. 【請求項３３】 前記平坦化段階の後に、前記ＣＶＤ酸
    化膜を４００〜６００℃の温度でアニーリングする段階
    をさらに含むことを特徴とする請求項２９に記載の半導
    体装置の層間絶縁膜形成方法。
  34. 【請求項３４】 前記電子ビーム照射段階は、前記電子
    ビーム照射装置に５〜２５ｍＡの電流と１，０００〜３
    ０，０００ボルトの電圧が印加された状態で行われるこ
    とを特徴とする請求項２９に記載の半導体装置の層間絶
    縁膜形成方法。
  35. 【請求項３５】 前記電子ビーム照射段階は、２，００
    ０〜１０，０００μＣ／ｃｍ2 の露光ドーズ量で行うこ
    とを特徴とする請求項２９に記載の半導体装置の層間絶
    縁膜形成方法。
  36. 【請求項３６】 前記電子ビーム照射段階の後に、前記
    平坦化されたＣＶＤ酸化膜上に酸化膜からなるキャッピ
    ング層を形成する段階をさらに含むことを特徴とする請
    求項２９に記載の半導体装置の層間絶縁膜形成方法。
  37. 【請求項３７】 前記キャッピング層は、ＡＰＣＶＤ、
    ＰＥＣＶＤ及びＬＰＣＶＤからなる群から選択されるい
    ずれか一つの方法によって形成されることを特徴とする
    請求項３６に記載の半導体装置の層間絶縁膜形成方法。
  38. 【請求項３８】 前記キャッピング層は、ＵＳＧ、ＢＰ
    ＳＧ、ＰＳＧ、ＢＳＧ、ＦＳＧ、ＳｉＮ及びＳｉＯＮか
    らなる群から選択される少なくとも一つの物質で形成さ
    れることを特徴とする請求項３６に記載の半導体装置の
    層間絶縁膜形成方法。
  39. 【請求項３９】 前記キャッピング層が形成された結果
    物を電子ビーム照射装置を使用して所定時間常温〜５０
    ０℃の温度で電子ビームで照射する段階をさらに含むこ
    とを特徴とする請求項３６に記載の半導体装置の層間絶
    縁膜形成方法。
  40. 【請求項４０】 半導体基板上にＣＶＤ酸化膜を形成す
    る段階と、 前記ＣＶＤ酸化膜をＣＭＰ法によって平坦化する段階
    と、 前記平坦化されたＣＶＤ酸化膜上に酸化膜からなるキャ
    ッピング層をＣＶＤ法によって形成する段階と、 電子ビーム照射装置を使用して前記キャッピング層が形
    成された結果物を所定時間常温〜５００℃の温度で電子
    ビームで照射し緻密化させる段階とを含むことを特徴と
    する半導体装置の層間絶縁膜形成方法。
JP10106747A 1997-10-02 1998-04-16 電子ビームを利用した半導体装置の層間絶縁膜形成方法 Pending JPH11121451A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019970050971A KR19990030660A (ko) 1997-10-02 1997-10-02 전자빔을 이용한 반도체장치의 층간 절연막 형성방법
KR97P50971 1997-10-02

Publications (1)

Publication Number Publication Date
JPH11121451A true JPH11121451A (ja) 1999-04-30

Family

ID=19522193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10106747A Pending JPH11121451A (ja) 1997-10-02 1998-04-16 電子ビームを利用した半導体装置の層間絶縁膜形成方法

Country Status (3)

Country Link
US (1) US6057251A (ja)
JP (1) JPH11121451A (ja)
KR (1) KR19990030660A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001024247A1 (en) * 1999-09-30 2001-04-05 Electron Vision Corporation Electron beam treatment of fluorinated silicate glass
WO2001061737A1 (en) * 2000-02-17 2001-08-23 Electron Vision Corporation Electron beam modification of cvd deposited films, forming low dielectric constant materials
JP2005064516A (ja) * 2003-08-14 2005-03-10 Asm Japan Kk 低誘電率を有するシリコン系絶縁膜の形成方法及び装置
JP2007502917A (ja) * 2003-08-21 2007-02-15 東京エレクトロン株式会社 調整可能な光学的性質およびエッチング特性を有する材料を堆積させる方法と装置。

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19908400A1 (de) * 1999-02-26 2000-09-07 Bosch Gmbh Robert Verfahren zur Herstellung hochdotierter Halbleiterbauelemente
KR100292409B1 (ko) * 1999-05-24 2001-06-01 윤종용 실리콘-메틸 결합을 함유하는 절연층을 포함하는 다층 구조의 절연막 및 그 형성방법
US6204201B1 (en) * 1999-06-11 2001-03-20 Electron Vision Corporation Method of processing films prior to chemical vapor deposition using electron beam processing
US6376377B1 (en) * 2000-04-03 2002-04-23 Taiwan Semiconductor Manufacturing Company Post chemical mechanical polish (CMP) planarizing substrate cleaning method employing enhanced substrate hydrophilicity
US6451687B1 (en) 2000-11-24 2002-09-17 Chartered Semiconductor Manufacturing Ltd. Intermetal dielectric layer for integrated circuits
JP3967567B2 (ja) 2001-07-30 2007-08-29 株式会社東芝 半導体装置およびその製造方法
US6890850B2 (en) * 2001-12-14 2005-05-10 Applied Materials, Inc. Method of depositing dielectric materials in damascene applications
US7091137B2 (en) * 2001-12-14 2006-08-15 Applied Materials Bi-layer approach for a hermetic low dielectric constant layer for barrier applications
US6838393B2 (en) * 2001-12-14 2005-01-04 Applied Materials, Inc. Method for producing semiconductor including forming a layer containing at least silicon carbide and forming a second layer containing at least silicon oxygen carbide
US6936551B2 (en) * 2002-05-08 2005-08-30 Applied Materials Inc. Methods and apparatus for E-beam treatment used to fabricate integrated circuit devices
US7056560B2 (en) * 2002-05-08 2006-06-06 Applies Materials Inc. Ultra low dielectric materials based on hybrid system of linear silicon precursor and organic porogen by plasma-enhanced chemical vapor deposition (PECVD)
US7060330B2 (en) * 2002-05-08 2006-06-13 Applied Materials, Inc. Method for forming ultra low k films using electron beam
US20040101632A1 (en) * 2002-11-22 2004-05-27 Applied Materials, Inc. Method for curing low dielectric constant film by electron beam
US7749563B2 (en) * 2002-10-07 2010-07-06 Applied Materials, Inc. Two-layer film for next generation damascene barrier application with good oxidation resistance
US6790788B2 (en) * 2003-01-13 2004-09-14 Applied Materials Inc. Method of improving stability in low k barrier layers
US6913992B2 (en) 2003-03-07 2005-07-05 Applied Materials, Inc. Method of modifying interlayer adhesion
US7012268B2 (en) * 2003-05-21 2006-03-14 Asm Japan K.K. Gas-shield electron-beam gun for thin-film curing application
US20040253378A1 (en) * 2003-06-12 2004-12-16 Applied Materials, Inc. Stress reduction of SIOC low k film by addition of alkylenes to OMCTS based processes
US20050037153A1 (en) * 2003-08-14 2005-02-17 Applied Materials, Inc. Stress reduction of sioc low k films
US7030041B2 (en) * 2004-03-15 2006-04-18 Applied Materials Inc. Adhesion improvement for low k dielectrics
US7060638B2 (en) * 2004-03-23 2006-06-13 Applied Materials Method of forming low dielectric constant porous films
US20050214457A1 (en) * 2004-03-29 2005-09-29 Applied Materials, Inc. Deposition of low dielectric constant films by N2O addition
US20050233555A1 (en) * 2004-04-19 2005-10-20 Nagarajan Rajagopalan Adhesion improvement for low k dielectrics to conductive materials
US7229911B2 (en) * 2004-04-19 2007-06-12 Applied Materials, Inc. Adhesion improvement for low k dielectrics to conductive materials
US7075093B2 (en) 2004-05-12 2006-07-11 Gorski Richard M Parallel multi-electron beam lithography for IC fabrication with precise X-Y translation
US20050277302A1 (en) * 2004-05-28 2005-12-15 Nguyen Son V Advanced low dielectric constant barrier layers
US7229041B2 (en) * 2004-06-30 2007-06-12 Ohio Central Steel Company Lifting lid crusher
US7288205B2 (en) * 2004-07-09 2007-10-30 Applied Materials, Inc. Hermetic low dielectric constant layer for barrier applications
US20070134435A1 (en) * 2005-12-13 2007-06-14 Ahn Sang H Method to improve the ashing/wet etch damage resistance and integration stability of low dielectric constant films
US7297376B1 (en) 2006-07-07 2007-11-20 Applied Materials, Inc. Method to reduce gas-phase reactions in a PECVD process with silicon and organic precursors to deposit defect-free initial layers
US7566653B2 (en) * 2007-07-31 2009-07-28 International Business Machines Corporation Interconnect structure with grain growth promotion layer and method for forming the same
JP6217458B2 (ja) * 2014-03-03 2017-10-25 ソニー株式会社 半導体装置およびその製造方法、並びに電子機器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3617375A (en) * 1969-08-11 1971-11-02 Texas Instruments Inc Electron beam evaporated quartz insulating material process
US3877980A (en) * 1972-01-18 1975-04-15 Philips Corp Methods of producing phosphosilicate glass patterns
JPS5958819A (ja) * 1982-09-29 1984-04-04 Hitachi Ltd 薄膜形成方法
US5232749A (en) * 1991-04-30 1993-08-03 Micron Technology, Inc. Formation of self-limiting films by photoemission induced vapor deposition
US5387546A (en) * 1992-06-22 1995-02-07 Canon Sales Co., Inc. Method for manufacturing a semiconductor device
US5539214A (en) * 1995-02-06 1996-07-23 Regents Of The University Of California Quantum bridges fabricated by selective etching of superlattice structures
US5660957A (en) * 1996-05-16 1997-08-26 Fujitsu Limited Electron-beam treatment procedure for patterned mask layers
US5883004A (en) * 1997-08-25 1999-03-16 United Microelectronics Corp. Method of planarization using interlayer dielectric

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001024247A1 (en) * 1999-09-30 2001-04-05 Electron Vision Corporation Electron beam treatment of fluorinated silicate glass
US6271146B1 (en) 1999-09-30 2001-08-07 Electron Vision Corporation Electron beam treatment of fluorinated silicate glass
WO2001061737A1 (en) * 2000-02-17 2001-08-23 Electron Vision Corporation Electron beam modification of cvd deposited films, forming low dielectric constant materials
US6582777B1 (en) * 2000-02-17 2003-06-24 Applied Materials Inc. Electron beam modification of CVD deposited low dielectric constant materials
JP2003523624A (ja) * 2000-02-17 2003-08-05 エレクトロン ビジョン コーポレーション Ｃｖｄ蒸着膜の電子ビーム改質による低誘電率材料の形成
US7309514B2 (en) 2000-02-17 2007-12-18 Applied Materials, Inc. Electron beam modification of CVD deposited films, forming low dielectric constant materials
JP2005064516A (ja) * 2003-08-14 2005-03-10 Asm Japan Kk 低誘電率を有するシリコン系絶縁膜の形成方法及び装置
JP2007502917A (ja) * 2003-08-21 2007-02-15 東京エレクトロン株式会社 調整可能な光学的性質およびエッチング特性を有する材料を堆積させる方法と装置。

Also Published As

Publication number Publication date
US6057251A (en) 2000-05-02
KR19990030660A (ko) 1999-05-06

Similar Documents

Publication Publication Date Title
JPH11121451A (ja) 電子ビームを利用した半導体装置の層間絶縁膜形成方法
JP3802662B2 (ja) Ｓｏｇを用いた半導体装置の絶縁膜製造方法
US6265303B1 (en) Integrated circuit dielectric and method
JP3568537B2 (ja) マイクロエレクトロニクス構造体用電子ビーム加工膜
US5750403A (en) Method of forming multi-layer wiring utilizing hydrogen silsesquioxane resin
JPH07312368A (ja) 絶縁膜の平坦化構造を形成するための方法
JP2000286254A (ja) 半導体集積回路装置およびその製造方法
KR100195246B1 (ko) Sog를 이용한 반도체장치에서의 콘택홀 제조방법
US20040169005A1 (en) Methods for forming a thin film on an integrated circuit including soft baking a silicon glass film
US5635425A (en) In-situ N2 plasma treatment for PE TEOS oxide deposition
US6432843B1 (en) Methods of manufacturing integrated circuit devices in which a spin on glass insulation layer is dissolved so as to recess the spin on glass insulation layer from the upper surface of a pattern
US6274933B1 (en) Integrated circuit device having a planar interlevel dielectric layer
US6479399B2 (en) Method of forming interlevel dielectric layer of semiconductor device
US6800928B1 (en) Porous integrated circuit dielectric with decreased surface porosity
US5821162A (en) Method of forming multi-layer wiring utilizing SOG
US20020033486A1 (en) Method for forming an interconnection line using a hydrosilsesquioxane (HSQ) layer as an interlayer insulating layer
US20020001876A1 (en) Method of making an integrated circuit device having a planar interlevel dielectric layer
KR100468688B1 (ko) 스핀온글래스층을이용한층간절연층형성방법
KR100265759B1 (ko) 전자빔을이용한저온층간절연막형성방법
KR100248159B1 (ko) 반도체장치에 있어서 이온주입을 통한 에스오지층형성방법
KR100459686B1 (ko) 반도체장치의콘택홀형성방법
KR100773754B1 (ko) 갭 필 능력을 향상시킨 절연막 증착 방법
EP1460685A1 (en) Semiconductor device and method of manufacturing the same
KR980012077A (ko) 층간절연막 형성방법
KR19990042091A (ko) 반도체 장치의 절연막 평탄화 방법

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030513