JPH11112028A - 半導体発光装置 - Google Patents

半導体発光装置

Info

Publication number
JPH11112028A
JPH11112028A JP26957697A JP26957697A JPH11112028A JP H11112028 A JPH11112028 A JP H11112028A JP 26957697 A JP26957697 A JP 26957697A JP 26957697 A JP26957697 A JP 26957697A JP H11112028 A JPH11112028 A JP H11112028A
Authority
JP
Japan
Prior art keywords
light
light emitting
emitting element
mount
crystal substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26957697A
Other languages
English (en)
Inventor
Toshihide Maeda
俊秀 前田
Kunihiko Obara
邦彦 小原
Kazuya Yamaguchi
和也 山口
Hiroshi Uchida
浩 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP26957697A priority Critical patent/JPH11112028A/ja
Publication of JPH11112028A publication Critical patent/JPH11112028A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/27011Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49107Connecting at different heights on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】 たとえば窒化ガリウム系化合物を透明のサフ
ァイア基板に積層する発光素子において、基板から放出
される光を光取出し面側方向への発光分として有効に回
収できるようにして全体の発光効率を向上させる。 【解決手段】 透明の結晶基板4aの上にp−n接合の
半導体層を積層するとともに主光取出し面側にp側電極
4b及びn側電極4cをそれぞれ備えた発光素子4と、
この発光素子4を搭載するマウント3を一体に備えて発
光素子4に電気的に導通させるリードフレーム1とを備
え、マウント3には、主光取出し面以外の他の面からの
光を、発光素子4と干渉しない光路を経由させて主光取
出し面からの発光方向とほぼ同じ向きに反射させる反射
面構造を備える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、青色発光ダイオー
ド等の光デバイスに利用される窒化ガリウム系化合物半
導体発光装置に係り、特に光取出し面から逆向きへの発
光も効率良く反射させることにより発光輝度を向上させ
た半導体発光装置に関する。
【0002】
【従来の技術】GaN,GaAlN,InGaN及びI
nAlGaN等の窒化ガリウム系化合物半導体は、可視
光発光デバイスや高温動作電子デバイス用の半導体材料
として多用されるようになり、青色発光ダイオードの分
野での展開が進んでいる。
【0003】この窒化ガリウム系化合物の半導体の製造
では、その表面において半導体膜を成長させるための結
晶基板として、一般的には絶縁性のサファイアが利用さ
れる。このサファイアのような絶縁性の結晶基板を用い
る場合では、結晶基板側から電極を出すことができない
ので、半導体層に設けるp,nの電極は結晶基板の一面
側に形成されることになる。
【0004】図6は従来のマウントに対する発光素子の
搭載構造を示す概略図である。発光素子51は、その絶
縁性の基板51aをリードフレーム52の上端に形成し
たマウント52aの上に搭載してペースト53によって
接着され、発光素子51の上端にそれぞれ形成したp側
極51b及びn側極51cをワイヤ54a,54bによ
ってリードフレーム52及びこれと対をなしている他方
のリードフレーム55に接続している。そして、発光素
子51を含めてマウント52a周りの全体がエポキシ樹
脂56によって封止されている。
【0005】このような発光素子51を含むLEDラン
プでは、発光素子51の窒化ガリウム系化合物の半導体
膜のp−n接合域を発光層として、p側極51bを含む
領域を占めるp型層の上面を光取出し面として上向きの
発光が得られる。そして、基板51aが透明なサファイ
アとする場合では、発光層からの光は発光素子1の上端
面の光取出し面からだけでなく、この基板51aから下
側に向けても出力されることになる。
【0006】
【発明が解決しようとする課題】基板51aはマウント
52aの上に直に搭載されているので、マウント52a
の表面を鏡面状としておけば、基板51aからの光を反
射して光取出し面からの発光にこの反射光を加えること
ができる。
【0007】ところが、基板51aから下へ向かう発光
は、マウント52aによる反射,この反射後の基板51
aへの再入射,p−n接合域の発光層への入射を繰り返
して光取出し面から発光されることになる。このため、
基板51aから出た光は、このような反射及び再入射の
過程で減衰してしまい、光取出し面から最終的に発光さ
れるときに外部量子効率の低下は免れない。したがっ
て、図示のような従来構造では、基板51a側からの発
光を十分に回収できず、発光輝度の向上にも限界があ
る。
【0008】一方、サファイア基板上にp−n接合を持
つ窒化ガリウム系化合物の半導体を積層した発光チップ
をリードフレームに搭載した発光装置として、たとえば
特開平7−86640号公報に記載されたものがある。
【0009】これは、図6に示した発光素子51のマウ
ント52aへの固定のための接着剤を透明として、先に
述べたようにマウント52aの上面を鏡面として下向き
の発光を反射させるようにしたものである。そして、接
着剤には熱伝導率の高い絶縁性のフィラーを混入してお
くことで、発光素子51からリードフレーム52側への
熱伝達を促すようにし、これによって発光素子51の発
光効率の低下をなくすことを開示している。
【0010】しかしながら、このようなフィラーを含む
接着剤を用いて発光素子の温度上昇を防ぐことは可能で
あるものの、図6の例で示したように基板51aからマ
ウント52a側に取り出される光については、反射や再
入射による光量の減衰は避けられず、発光輝度の向上に
は同様に限界がある。そして、基板51aからマウント
52a側への発光の光取出し面側への回収のほうが、発
光素子51の放熱の促進による発光効率の向上よりも大
きく貢献できることから、接着剤に熱伝導性の高いフィ
ラーを混入するだけでは発光輝度の大幅な改善は期待で
きない。
【0011】このように、基板が透明であってその搭載
面側に向けても発光される従来の発光装置では、基板側
から抜ける光を光取出し面側の発光分として有効に回収
できないという問題がある。
【0012】本発明において解決すべき課題は、たとえ
ば窒化ガリウム系化合物を透明のサファイア基板に積層
する発光素子において基板から放出される光を光取出し
面側方向への発光分として有効に回収できるようにして
全体の発光効率を向上させることにある。
【0013】
【課題を解決するための手段】本発明は、透明の結晶基
板の上にp−n接合の半導体層を積層するとともに結晶
基板と対向する一面にp側電極及びn側電極をそれぞれ
備えた発光素子と、この発光素子を搭載して電気的に導
通させる搭載導通部材とを備え、p側電極を設けた面を
主光取出し面とした半導体発光装置であって、搭載導通
部材に形成されて発光素子を搭載するマウントに、主光
取出し面以外のほかの光取出し面からの光を、発光素子
と干渉しない光路であって主光取出し面からの発光方向
とほぼ同じ向きに反射させる反射面構造を備えてなるこ
とを特徴とする。
【0014】このような構成であれば、発光輝度が最大
の主光取出し面以外の面からマウント側に放出される光
は、このマウントに設けた反射面構造によって発光素子
の中に再入射しないまま主光取出し面側からの発光方向
に反射させることができ、全体光量の減衰の少ない発光
が得られる。
【0015】なお、本発明においては、発光素子を搭載
して電気的に導通させる搭載導通部材は、発明の実施の
形態の項で示すようにリードフレームであり、この他に
もプリント基板またはプリント基板の上方に別体として
配置する各種の成型品とすることもできる。
【0016】
【発明の実施の形態】請求項1に記載の発明は、透明の
結晶基板の上にp−n接合の半導体層を積層するととも
に結晶基板と対向する一面にp側電極及びn側電極をそ
れぞれ備えた発光素子と、この発光素子を搭載して電気
的に導通させる搭載導通部材とを備え、p側電極を設け
た面を主光取出し面とした半導体発光装置であって、搭
載導通部材に形成されて発光素子を搭載するマウント
に、主光取出し面以外のほかの光取出し面からの光を、
発光素子と干渉しない光路であって主光取出し面からの
発光方向とほぼ同じ向きに反射させる反射面構造を備え
てなるものであり、主光取出し面以外の面たとえば結晶
基板からマウント側に放出される光を、このマウントに
設けた反射面構造によって発光素子の中に再入射しない
まま主光取出し面側からの発光方向とほぼ同じ向きに反
射させるという作用を有する。
【0017】請求項2に記載の発明は、マウントは、発
光素子の少なくとも結晶基板の全体が埋没するすり鉢状
として発光素子の底面の少なくとも一部に係合してこれ
を搭載可能な支持構造を持ち、更にその内周面には、発
光素子の主光取出し面以外のほかの光取出し面からの光
を主光取出し面からの発光方向とほぼ同一方向に反射さ
せる反射面を形成してなるものであり、マウントの内周
面を光の反射面として利用して反射光の光路が発光素子
と干渉しないように反射させるという作用を有する。
【0018】請求項3に記載の発明は、マウントは、発
光素子の結晶基板の真下に対峙する位置に、結晶基板か
らマウント底部に向かう光をマウントの内周の反射面方
向に向けて反射する円錐台状または角錐台状の反射ブロ
ックを備えてなるものであり、結晶基板から下に漏れた
光を発光素子側を迂回してマウントの内周面から直角プ
リズムのようにして主光取出し面からの発光方向とほぼ
同じ向きに反射させるという作用を有する。
【0019】以下に、本発明の実施の形態の具体例を図
面を参照しながら説明する。図1は本発明の一実施の形
態におけるGaAsやGaAlAs等によって形成され
るLEDチップを発光素子として備えるLEDランプの
要部の縦断面図、図2は図1の平面図、及び図3は図1
のA−A線矢視による縦断面図、図4はマウントへの発
光素子の組込み及び反射光の光路を示す要部の拡大断面
図である。
【0020】図において、その上端部がエポキシ樹脂に
よって封止される一対のリードフレーム1,2を本実施
の形態における発光素子の搭載導通部材として備え、一
方のリードフレーム1の上端には発光素子4を搭載する
ためのマウント3をほぼすり鉢状に凹ませて形成すると
ともにその内周面の全体を鏡面状としている。発光素子
4は、従来例で述べたものと同様に、下端側に透明のサ
ファイアを用いた結晶基板4aを設けるとともに上端側
にp側電極4b及びn側電極4cを形成し、これらのそ
れぞれをワイヤ5a,5bによってリードフレーム1,
2にワイヤボンディングしている。
【0021】発光素子4は、従来の窒化ガリウム系化合
物の半導体積層膜を形成したものと同様に、その上面で
あってp側電極4bを含む面を主光取出し面とするとと
もに、発光層の下側に位置している結晶基板4aからも
その側方及び下方に向けて発光する。そして、従来例で
は、このような結晶基板4aからの発光に対しては、マ
ウント3から反射を利用するものの、結晶基板4aから
上端の主光取出し面までを通過させて反射光として回収
するというものであった。これに対し、本発明では、結
晶基板4aからの発光を結晶基板4aから発光素子4側
に戻さずに、マウント3から直に反射させるようなマウ
ント3の構成とした。
【0022】すなわち、マウント3は図2に示すよう
に、平面形状がほぼ正方形の発光素子4に対してこれを
偏心させて配置するようなすり鉢状に形成され、発光素
子4の偏心方向と逆側の向きを40°程度の勾配の緩傾
斜面3aとし、これを除く3方を60°程度の勾配の常
用反射面3bとしている。緩傾斜面3aとこれに対向す
る位置の常用反射面3bのそれぞれには、発光素子4を
載せるための平面形状をほぼ台形状とした保持座3cを
形成し、この保持座3cの下方には下に凹ませて発光素
子4の底面との間に隙間を持たせるためのキャビティ3
dを設ける。このキャビティ3dの底はすり鉢状のマウ
ント3の底面に一致するとともに、保持座3cどうしの
間には、図1に示すように2等辺の台形状の縦断面形状
とした反射ブロック3eが形成され、このブロック3e
の2面を発光素子4から下に向かう光の受光反射面3
f,3gとしている。ブロック3eは図示のような台形
状の反射面を形成できるものであればよく、外郭が円錐
台や角錐台のものであればいずれでもよい。
【0023】なお、図示の例では、マウント3の内部を
緩傾斜面3aと常用反射面3bのそれぞれ勾配が異なる
傾斜面として形成しているが、4方の全てを同じ勾配の
常用反射面3bとしてもよいことは無論である。このよ
うに緩傾斜面3aを設けるのは、たとえば図3において
リードフレーム1を反時計方向に90°回転させたもの
として屋外等の高い位置に表示パネルに組み込むとき、
3方の常用反射面3bからの発光を下向きにして見えや
すいようにすることを一つの目的としたものである。
【0024】発光素子4は図1に示すように、保持座3
cの上に両辺部分を載せるとともに透明のペースト6に
よってこの保持座3cに接着される。
【0025】以上の構成において、発光素子4へ通電さ
れるときにはp−n接合域の発光層からの光は、先にも
述べたようにp型層の上面の主光取出し面から放出され
ると同時に透明のサファイアを利用した結晶基板4aか
ら下方向及び側方へも漏れ出る。
【0026】発光素子4から側方への発光は、透明のペ
ースト6を抜けてマウント3の緩傾斜面3a及び常用反
射面3b方向に進み、これらの緩傾斜面3a及び常用傾
斜面3bによって発光素子4の主光取出し面からの発光
方向とほぼ同じ向きに反射される。
【0027】また、結晶基板4aから下に向かう光は、
発光素子4の真下に位置している反射ブロック3eの受
光反射面3f,3gに達して反射された後、これらに対
向している一対の常用反射面3b方向に光路を変える。
そして、側方からの光と同様に、この常用反射面3bで
反射されて発光素子4の主光取出し面からの発光方向と
ほぼ同じ方向に進む。
【0028】このように、発光素子4の結晶基板4aか
ら側方及び下方に漏れる光は、結晶基板4aを光路中に
含まないままで、マウント3の緩傾斜面3a及び常用反
射面3bから全て反射される。したがって、従来例で示
したように、結晶基板4aから漏れ出た光を反射させた
後にこの結晶基板4aに入射させた後に主光取出し面か
ら発光させる場合では、光の透過率等の関係によって最
終的に発光される光量が減衰してしまうのに対し、緩傾
斜面3a及び常用反射面3bからの直接的な反射光が得
られる。これにより、主光取出し面からの発光に加え
て、透明の結晶基板4aから放たれる光を加えることが
でき、発光効率を大幅に向上させることができる。
【0029】図5の(a)及び(b)はそれぞれ別の例
を示す要部の概略図である。同図の(a)はマウント3
の底部に発光素子4の底部を受けてこれを搭載可能な程
度の上端面を持つ台形状断面の反射ブロック3eだけを
設け、この反射ブロック3eに発光素子4の結晶基板4
aを載せて透明のペースト6によって接着したものであ
る。
【0030】この例においても、発光素子4の結晶基板
4aから漏れ出る光はマウント3に形成された緩傾斜面
3a及び常用反射面3bから反射されて主光取出し面か
らの発光に加わる。また、結晶基板4aの底面から漏れ
出る光は、ペースト6が透明であることからこれを抜け
て反射ブロック3eの受光反射面3f,3gに達するの
で、同様に常用反射面3bから反射され、主光取出し面
からの光と合流して発光される。
【0031】また、同図の(b)は、反射ブロック3e
に透明ガラス7を被せてその上面に発光素子4の基板4
aを搭載して透明接着剤等によって一体に接合したもの
である。
【0032】この例においても、結晶基板4aの底面か
ら漏れ出る光は、透明ガラス7を抜けて反射ブロック3
eの受光反射面3f,3gに達するので、同様に常用反
射面3bから反射され、主光取出し面からの光と合流し
て発光される。
【0033】
【発明の効果】請求項1の発明では、結晶基板からマウ
ント側に放出される光を、このマウントに設けた反射面
構造によって発光素子の中に再入射しないまま主光取出
し面側からの発光方向に反射させることができるので、
発光素子への再入射後に主光取出し面から回収する従来
構造に比べると、全体光量の減衰が抑えられ、発光効率
が格段に向上する。
【0034】請求項2の発明では、マウントの内周面を
光の反射面として利用して反射光の光路が発光素子と干
渉しないように反射させるので、結晶基板からの光を主
光取出し面から同じ向きの反射方向となるようにマウン
トの形状を設計するだけでよく、複雑な反射面構造を必
要とせず、アセンブリーも簡単になる。
【0035】請求項3の発明では、結晶基板から下に漏
れた光は反射ブロックとマウントの内周面の反射面との
2回の反射だけで主光取出し面からの発光方向に反射さ
せるので、結晶基板から下に向かう光を効率よく回収す
ることができ、発光効率が更に向上する。
【図面の簡単な説明】
【図1】本発明の一実施の形態による窒化ガリウム系化
合物半導体発光素子を用いた発光装置の要部を示す縦断
面図
【図2】図1の平面図
【図3】図1のA−A線矢視による縦断面図
【図4】マウントへの発光素子の組込み及び反射光の光
路を示す要部の拡大縦断面図
【図5】マウントの反射ブロックの上に発光素子を搭載
して組み込む例であって、(a)は透明のペーストによ
って発光素子を接合した要部の縦断面図(b)は透明ガ
ラスの上に発光素子を搭載した要部の縦断面図
【図6】従来のLEDランプを示す概略図
【符号の説明】
1 リードフレーム 2 リードフレーム 3 マウント 3a 緩傾斜面 3b 常用反射面 3c 保持座 3d キャビティ 3e 反射ブロック 3f,3g 受光反射面 4 発光素子 4a 結晶基板 4b p側電極 4c n側電極 5a,5b ワイヤ 6 ペースト 7 透明ガラス
───────────────────────────────────────────────────── フロントページの続き (72)発明者 内田 浩 大阪府高槻市幸町1番1号 松下電子工業 株式会社内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 透明の結晶基板の上にp−n接合の半導
    体層を積層するとともに結晶基板と対向する一面にp側
    電極及びn側電極をそれぞれ備えた発光素子と、この発
    光素子を搭載して電気的に導通させる搭載導通部材とを
    備え、p側電極を設けた面を主光取出し面とした半導体
    発光装置であって、搭載導通部材に形成されて発光素子
    を搭載するマウントに、主光取出し面以外のほかの光取
    出し面からの光を、発光素子と干渉しない光路であって
    主光取出し面からの発光方向とほぼ同じ向きに反射させ
    る反射面構造を備えてなる半導体発光装置。
  2. 【請求項2】 マウントは、発光素子の少なくとも結晶
    基板の全体が埋没するすり鉢状として発光素子の底面の
    少なくとも一部に係合してこれを搭載可能な支持構造を
    持ち、更にその内周面には、発光素子の主光取出し面以
    外のほかの光取出し面からの光を主光取出し面からの発
    光方向とほぼ同一方向に反射させる反射面を形成してな
    る請求項1記載の半導体発光装置。
  3. 【請求項3】 マウントは、発光素子の結晶基板の真下
    に対峙する位置に、結晶基板からマウント底部に向かう
    光をマウントの内周の反射面方向に向けて反射する円錐
    台状または角錐台状の反射ブロックを備えてなる請求項
    2記載の半導体発光装置。
JP26957697A 1997-10-02 1997-10-02 半導体発光装置 Pending JPH11112028A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26957697A JPH11112028A (ja) 1997-10-02 1997-10-02 半導体発光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26957697A JPH11112028A (ja) 1997-10-02 1997-10-02 半導体発光装置

Publications (1)

Publication Number Publication Date
JPH11112028A true JPH11112028A (ja) 1999-04-23

Family

ID=17474296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26957697A Pending JPH11112028A (ja) 1997-10-02 1997-10-02 半導体発光装置

Country Status (1)

Country Link
JP (1) JPH11112028A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1231650A2 (de) * 2001-02-07 2002-08-14 Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH Reflektorbehaftetes Halbleiterbauelement
JP2005159263A (ja) * 2003-10-30 2005-06-16 Kyocera Corp 発光装置および照明装置
JP2005244147A (ja) * 2004-01-29 2005-09-08 Kyocera Corp 発光装置およびその製造方法ならびに照明装置
JP2005310912A (ja) * 2004-04-19 2005-11-04 Kyocera Corp 発光素子収納用パッケージおよび発光装置ならびに照明装置
US7138662B2 (en) 2002-09-18 2006-11-21 Toyoda Gosei Co., Ltd. Light-emitting device
JP2007510297A (ja) * 2003-11-07 2007-04-19 トリドニック オプトエレクトロニクス ゲゼルシャフト ミット ベシュレンクテル ハフツング 放熱板を有する発光ダイオードの構成
JP2007288067A (ja) * 2006-04-19 2007-11-01 Hitachi Cable Ltd 発光ダイオード
WO2011125346A1 (ja) * 2010-04-07 2011-10-13 シャープ株式会社 発光装置およびその製造方法
JP2012044132A (ja) * 2010-08-20 2012-03-01 Invenlux Corp 光学密度の高い材料によるコーティング基板を有する発光器具
JP2013093533A (ja) * 2011-10-27 2013-05-16 Seoul Semiconductor Co Ltd 発光ダイオード
JP2014120514A (ja) * 2012-12-13 2014-06-30 Sharp Corp 半導体発光装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1231650A2 (de) * 2001-02-07 2002-08-14 Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH Reflektorbehaftetes Halbleiterbauelement
EP1231650A3 (de) * 2001-02-07 2006-05-24 Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH Reflektorbehaftetes Halbleiterbauelement
US7138662B2 (en) 2002-09-18 2006-11-21 Toyoda Gosei Co., Ltd. Light-emitting device
JP2005159263A (ja) * 2003-10-30 2005-06-16 Kyocera Corp 発光装置および照明装置
JP2007510297A (ja) * 2003-11-07 2007-04-19 トリドニック オプトエレクトロニクス ゲゼルシャフト ミット ベシュレンクテル ハフツング 放熱板を有する発光ダイオードの構成
JP4614679B2 (ja) * 2004-01-29 2011-01-19 京セラ株式会社 発光装置およびその製造方法ならびに照明装置
JP2005244147A (ja) * 2004-01-29 2005-09-08 Kyocera Corp 発光装置およびその製造方法ならびに照明装置
JP2005310912A (ja) * 2004-04-19 2005-11-04 Kyocera Corp 発光素子収納用パッケージおよび発光装置ならびに照明装置
JP4659386B2 (ja) * 2004-04-19 2011-03-30 京セラ株式会社 発光素子収納用パッケージおよび発光装置ならびに照明装置
JP2007288067A (ja) * 2006-04-19 2007-11-01 Hitachi Cable Ltd 発光ダイオード
WO2011125346A1 (ja) * 2010-04-07 2011-10-13 シャープ株式会社 発光装置およびその製造方法
JP2012044132A (ja) * 2010-08-20 2012-03-01 Invenlux Corp 光学密度の高い材料によるコーティング基板を有する発光器具
JP2013093533A (ja) * 2011-10-27 2013-05-16 Seoul Semiconductor Co Ltd 発光ダイオード
JP2014120514A (ja) * 2012-12-13 2014-06-30 Sharp Corp 半導体発光装置

Similar Documents

Publication Publication Date Title
KR100710102B1 (ko) 발광 장치
KR100985452B1 (ko) 발광 장치
KR101010229B1 (ko) 발광 장치
JP3948488B2 (ja) 発光装置
JP2980121B2 (ja) 信号用発光ダイオード及びそれを用いた信号機
JP2007287713A (ja) 発光装置及びその製造方法
TWI778103B (zh) 發光裝置封裝
KR20060063952A (ko) 선형 광원장치 및 그 제조방법, 그리고 면 발광장치
CN109429532A (zh) 发光器件封装和光源设备
JP2000150969A (ja) 半導体発光装置
JP2007059781A (ja) サブマウント付発光素子および発光装置
JP2004111882A (ja) 発光装置
JP7252597B2 (ja) 発光素子パッケージ
JPH11289110A (ja) 半導体発光装置
JPH11112028A (ja) 半導体発光装置
JP2016086159A (ja) 発光素子パッケージ及びそれを含む発光装置
JP2003017756A (ja) 発光ダイオード
JPH1032351A (ja) 発光装置
JP2016086166A (ja) 発光装置
JPH11214752A (ja) 半導体発光装置
JP3941826B2 (ja) Led照明器具の製造方法
JPH11103091A (ja) 発光デバイス
JP2008124500A (ja) 発光装置
JP3952075B2 (ja) 発光装置
JPH11177146A (ja) 半導体発光素子