JPH11103001A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH11103001A
JPH11103001A JP26208497A JP26208497A JPH11103001A JP H11103001 A JPH11103001 A JP H11103001A JP 26208497 A JP26208497 A JP 26208497A JP 26208497 A JP26208497 A JP 26208497A JP H11103001 A JPH11103001 A JP H11103001A
Authority
JP
Japan
Prior art keywords
resin
lead frame
sealing
semiconductor device
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP26208497A
Other languages
English (en)
Other versions
JP3076282B2 (ja
Inventor
Yoichi Tsunoda
洋一 角田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Kyushu Ltd
Original Assignee
NEC Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Kyushu Ltd filed Critical NEC Kyushu Ltd
Priority to JP26208497A priority Critical patent/JP3076282B2/ja
Publication of JPH11103001A publication Critical patent/JPH11103001A/ja
Application granted granted Critical
Publication of JP3076282B2 publication Critical patent/JP3076282B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Injection Moulding Of Plastics Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】リードフレームの表裏面側にそれぞれ適した樹
脂を用いることができ、かつ樹脂バリの発生を抑制した
PGA型もしくはBGA型の半導体装置およびその半導
体装置およびその製造方法を提供する。 【解決手段】外部端子3を埋め込んだ樹脂コンパウンド
1もしくは外部端子用のスルーホールを設けた樹脂コン
パウンドを予め成形し、この樹脂コンパウンド1をリー
ドフレーム4の下面側の封止樹脂としてリードフレーム
4の上面側の封止樹脂9を形成するトランスファーモー
ルドを行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に係わり、特にBGA(ボールグリッドアレ
イ)・PGA(ピングリッドアレイ)構造の樹脂封止型
半導体装置およびその製造方法に関する。
【0002】
【従来の技術】従来技術として特開平1−185960
号公報に開示されているPGA構造の樹脂封止型半導体
装置を図8乃至図10を参照して説明する。
【0003】図8の平面図および図9(A)の断面図に
示すように、リードフレーム31のインナーリード32
の端子取付部33に貫通孔35が設けられており、リー
ドフレームのアイランドの上面に素子7がマウントさ
れ、その電極とインナーリード32の先端部がワイヤ8
により接続される。
【0004】次に、図9(B)に示すように、貫通孔3
5に外部端子34である金属リードピンを挿入し固着す
ることによりセットする。
【0005】その後、図10に示すように、封止金型1
3,14を用いて、リードフレームの上下両面側に同一
材質の樹脂36、例えばポリイミド樹脂を流し込んで硬
化させるトランスファーモールドを行うことによりPG
A構造の樹脂封止型半導体装置を製造していた。
【0006】
【発明が解決しようとする課題】従来技術の半導体装置
では、リードフレームの上下両面側に同一種類の樹脂で
封止していたから、素子やワイヤが存在するリードフレ
ームの上面側に適した樹脂とその反対側のリードフレー
ムの下面側に適した樹脂とをそれぞれ選択して用いるこ
とができなかった。
【0007】また従来技術の半導体装置の製造方法で
は、トランスファーモールド時に封止樹脂がリードフレ
ームの上下面側に注入されるが、その上面側と下面側と
で注入バランスが崩れた場合、リードフレームと封止金
型との接触面に隙間が生じ封止金型で固定されたリード
フレーム面に樹脂バリが付着し、その樹脂バリを除去す
る事が必須であった。
【0008】また上記従来技術では予め外部リードピン
を取り付けたリードフレームを用いるから、リードフレ
ーム自体が煩雑になることが避けられなかった。
【0009】本発明の目的は、リードフレームの上面側
と下面側とにそれぞれ適した樹脂を用いた半導体装置お
よびその半導体装置を得るための好ましい製造方法を提
供することである。
【0010】本発明の他の目的は、樹脂封止の際にリー
ドフレームの上面側と下面側とで樹脂の注入バランスが
崩れることのない半導体装置の製造方法を提供すること
である。
【0011】本発明の別の目的は、リードフレーム自体
を煩雑にすることなく、リードフレームから樹脂を貫通
した外部端子を有するPGAもしくはBGA型の半導体
装置生産性良く製造することができる製造方法を提供す
ることである。
【0012】
【課題を解決するための手段】本発明の特徴は、リード
フレームの第1の主面(上面もしくは表面:以下、上
面、と称す)上に素子を搭載しワイヤ接続し、前記素子
およびワイヤを含んで樹脂封止した半導体装置におい
て、前記上面側を封止する樹脂と、前記上面と反対側の
第2の主面(下面もしくは裏面:以下、下面、と称す)
側を封止する樹脂とは異なる材質である半導体装置にあ
る。ここで、前記上面側の樹脂がポリイミド樹脂であり
前記下面側の樹脂がメラミン樹脂であることが好まし
い。また、前記リードフレームに接続した多数の外部端
子が前記下面側の樹脂をその厚さ方向を貫通して設けら
れてPGA型もしくはBGA型の半導体装置にすること
ができる。
【0013】本発明の他の特徴は、リードフレームの上
面上に素子を搭載しワイヤ接続し、前記素子およびワイ
ヤを含んで金型により樹脂封止する半導体装置の製造方
法において、前記上面側とその反対側の下面側を封止す
る樹脂コンパウンドを予め成形し、前記樹脂コンパウン
ドを前記リードフレームの前記下面に当接した状態で前
記リードフレームの上面側を金型を用いて樹脂封止する
半導体装置の製造方法にある。ここで、前記樹脂コンパ
ウンドには多数の外部端子が埋め込まれていることがで
きる。この場合、前記外部端子は金属リードピンであ
り、前記樹脂封止工程中に半田ペーストにより前記金属
リードピンと前記インナーリードとの接続が行われるこ
と、もしくは前記外部端子は半田材で構成され、前記樹
脂封止工程中に前記半田端子と前記インナーリードとの
接続が行われることが好ましい。あるいは、前記樹脂コ
ンパウンドには外部端子を挿入する多数のスルーホール
が形成されていることができる。この場合、前記樹脂封
止工程の後、前記スルーホールを通して前記リードフレ
ームのインナーリードに接続する半田端子を外部端子と
して形成することが好ましい。また、前記樹脂コンパウ
ンドはメラミン樹脂であり、前記上面側を金型を用いて
ポリイミド樹脂で樹脂封止することができる。あるい
は、前記樹脂コンパウンドはポリイミド樹脂であり、前
記上面側を金型を用いてポリイミド樹脂で樹脂封止する
ことができる。
【0014】
【発明の実施の形態】次に図面を参照して本発明を説明
する。
【0015】図1乃至図4は本発明の第1の実施の形態
に関する図であり、図1は樹脂コンパウンドを示す斜視
図(A)および断面図(B)、図2は素子を搭載しワイ
ヤ接続した状態のリードフレームを示す平面図、図3は
トランスファーモールドの状態を示す断面図、図4は得
られた半導体装置をそれぞれ示す断面図(A)および
(B)である。
【0016】まず図1を参照して、メラミン樹脂からな
る樹脂コンパウンド1が予め金型により成形される。
【0017】この樹脂コンパウンド1は厚さが約150
ミクロンであり、リードフレームの素子を搭載しワイヤ
接続する上面とは反対側の下面の側を樹脂封止するもの
で、封止工程におけるトランスファーモールドの下金型
のキャビテイと同一の形状となっている。
【0018】樹脂コンパウンド1には多数の外部端子3
がマトリックス状に配列して埋め込まれている。外部端
子3のリードフレームの下面に当接する一方の側はその
面(接続面)が樹脂コンパウンド1の一方の主面と一致
し、他方の側は樹脂コンパウンド1の他方の主面より突
出している。
【0019】外部端子3の径(細い部分の径)は約0.
2mm以上、長さは約200ミクロン程度であり、これ
が金属リードピン3Aの場合はPGA型半導体装置とな
り、半田材3Bで構成し突出する箇所が半田ボールとな
る場合はBGA型半導体装置となる。
【0020】図2を参照して、多数のインナーリード5
のそれぞれの端子取付部12上に半田ペースト6を形成
し、アイランド(素子搭載部)の上面上に素子(半導体
ペレット)7をマウント搭載し、素子の電極とインナー
リード5のそれぞれの先端部とを金属細線のワイヤ8で
接続した状態のリードフレーム4を用意する。この半田
ペーストは樹脂コンパウンド1に埋め込まれた外部端子
の金属リードピン3Aの接続面側に形成しておいても良
い。
【0021】次に、図3に示すように、封止金型(下
型)13のキャビティ内にその形状と一致する、図1の
外部端子を埋め込んだ樹脂コンパウンド1を入れ、その
上に、図2の素子組立後のリードフレーム4とをセット
する。この際に、それぞれのインナーリードの端子取付
部12の下面にそれに対応する金属リードピン3Aの上
面(接続面)が半田ペースト6を介して当接するように
なっている。
【0022】そして封止金型(上型)14をかぶせ、両
金型でリードフレームのインナーリードの外側の部分を
締め、ポリイミド樹脂9の注入するトランスファーモー
ルドすることにより、リードフレームの上面側を厚さ
(リードフレームからの高さ)が約600ミクロンのポ
リイミド樹脂9により樹脂封止する。
【0023】この実施の形態において、予め樹脂コンパ
ウンド内に外部端子としての金属リードピン3Aを用い
た際にはトランスファーモールド時の加熱が封入金型か
ら伝わり、半田ペースト6により金属リードピン3Aは
このトランスファーモールド時にインナーリードの端子
取付部に固着され、図4(A)に示すPGA型半導体装
置となる。
【0024】同様に外部端子として半田材3Bを用いた
際も、トランスファーモールド時の熱によりインナーリ
ードの端子取付部に固着され、かつ樹脂封止部(樹脂コ
ンパウンド)から突出する部分が内部の径の約2倍の径
の半田ボールとなって図4(B)に示すBGA型半導体
装置となる。尚、半田材3Bの場合はリードフレーム上
の半田ペースト6の形成を省略することができる。
【0025】次に図5乃至図7を参照して本発明の第2
の実施の形態を説明する。図5は樹脂コンパウンドを示
す斜視図(A)および断面図(B)、図6は素子を搭載
しワイヤ接続した状態のリードフレームを示す平面図、
図3はトランスファーモールドの状態を示す断面図、図
7は得られた半導体装置を示す断面図である。
【0026】まず図5を参照して、メラミン樹脂からな
る厚さが約150ミクロンで封止工程におけるトランス
ファーモールドの下金型のキャビテイと同一の形状の樹
脂コンパウンド21が予め金型により成形される。
【0027】樹脂コンパウンド21には径が約0.2m
m以上の多数のスルーホール23がマトリックス状に配
列して形成されている。
【0028】次に図6に示すように、封止金型(下型)
13のキャビティ内にその形状と一致する樹脂コンパウ
ンド21を入れる。またこの封止金型にはスルーホール
23と対応する多数の突起部11が形成されており、そ
れぞれのスルーホール23に突起部11を挿入すること
により、トランスファー工程において上面側を封止する
樹脂によりスルーホール23が充填されないようにして
おく。
【0029】そして図2と同様の素子組立後のリードフ
レーム4をセットする。この場合、半田ペースト6の形
成を省略することができる。また、それぞれの端子取付
部12がそれに対応するスルーホール23上に位置する
ようになっている。
【0030】そして図3と同様にしてポリイミド樹脂9
の注入するトランスファーモールドを行うことにより、
リードフレームの上面側を厚さ(リードフレームからの
高さ)が約600ミクロンのポリイミド樹脂9により樹
脂封止する。
【0031】その後、封止金型13,14から樹脂封止
された半製品を取り出し、半田処理を行うことによりそ
れぞれの端子取付部12に接続し、スルーホール23を
充填し、樹脂コンパウンド1の面部分がスルーホールの
径の約2倍の半田ボールとなっている多数の半田端子3
B(3)を一括して形成することにより、図7に示すB
GA型半導体装置を得る。
【0032】上記した第1および第2の実施の形態にお
いて、リードフレームの下面側の樹脂封止は予め形成さ
れてある樹脂コンパウンド1、21で行われ、樹脂コン
パウンド1、21を封止金型(下型)13にセットした
後、トランスファーモールドするため、トランスファー
モールド時に注入される樹脂9の圧力は封入金型(上
型)14内に主に働き、予めセットされた素子組立後の
リードフレームのリードが上から下へ予めセットされた
樹脂コンパウンドの方へ押さえ込まれるため、リードフ
レームと封入金型(下型)とがより密着し、樹脂バリ形
成を防ぐことができる。またこのようにトランスファー
モールド時にリードフレームの下面が樹脂コンパウンド
1、21により支持されているから、上方からの封入樹
脂の圧力により素子を搭載しているアイランドやワイヤ
が接続されているインナーリードが不所望に下方に移動
することが防止される。
【0033】また予め形成してある樹脂コンパウンド
1、21はトランスファーモールド時の熱圧着作用によ
りその表面部分が溶けてリードフレームとの良好な固着
が可能になる。
【0034】またいずれの実施の形態においても、予め
外部端子を固着した煩雑のリードフレームを用いる必要
がなく、一般的なリードフレームを用いても樹脂コンパ
ウンドを予め設けておくだけで、第1の実施の形態では
トランスファーモールド時に全ての外部端子の接続を可
能にし、第2の実施の形態ではトランスファーモールド
後に全ての外部端子の形成・接続を一括して行うことを
可能にするから生産性のよいものとなる。
【0035】さらにいずれの実施の形態においても、リ
ードフレームの下面側を封止する樹脂コンパウンド1は
ポリイミド樹脂より水分耐湿性が良好なメラミン樹脂を
用いている。他方、リードフレームの上面側には素子が
搭載されワイヤ接続されている。したがって水分耐湿性
以外のパッシベーション効果、トランスファーモールド
時の流動性やその後の応力等を考慮するとリードフレー
ムの上面側を封止する樹脂はメラミン樹脂よりポリイミ
ド樹脂が好ましいからこれを用いている。
【0036】このようにリードフレームの上面側と下面
側の樹脂の材質を使い分けることにより高品質・高信頼
性の半導体装置が得られる。
【0037】しかし半導体装置の種類によっては、樹脂
コンパウンドと上面側封止樹脂を同じ材質の樹脂、例え
ば両者をポリイミド樹脂で構成することができる。この
場合も上記した製造方法に関する効果は実施の形態と同
じである。
【0038】
【発明の効果】本発明によればリードフレームの一方の
面側を封止する樹脂コンパウンドを予め形成しておくか
ら、リードフレームの上面側および下面側にそれぞれ適
した樹脂を用いることができ、これにより高品質・高信
頼性の半導体装置を得ることができる。
【0039】また、リードフレームの一方の面側を封止
する樹脂コンパウンドを予め形成しておくから、トラン
スファーモールド時にリードフレームの両面側間での樹
脂注入バランスの崩れによる樹脂バリの発生を防止し、
かつリードフレームの下方向への不所望な移動を防止す
ることができる。
【0040】さらに外部端子を埋設した樹脂コンパウン
ドもしくは外部端子形成用のスルーホールを設けた樹脂
コンパウンドを用いているから、リードフレーム自体を
煩雑にすることなくPGA型もしくはBGA型の半導体
装置を高い生産性で製造することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態の樹脂コンパウンド
を示す図あり、(A)は斜視図、(B)は断面図であ
る。
【図2】本発明の実施の形態の用いる素子を搭載しワイ
ヤ接続した状態のリードフレームを示す平面図である。
【図3】本発明の第1の実施の形態のトランスファーモ
ールドを示す断面図である。
【図4】本発明の第1の実施の形態による半導体装置を
示す断面図であり、(A)はPGA型の半導体装置、
(B)はBGA型である。
【図5】本発明の第2の実施の形態の樹脂コンパウンド
を示す図あり、(A)は斜視図、(B)は断面図であ
る。
【図6】本発明の第2の実施の形態のトランスファーモ
ールドを示す断面図である。
【図7】本発明の第2の実施の形態による半導体装置を
示す断面図である。
【図8】素子を搭載しワイヤ接続した状態の従来技術の
リードフレームを示す平面図である。
【図9】素子を搭載しワイヤ接続した状態の従来技術の
リードフレームを示す図であり、(A)は貫通孔に外部
端子を固着する前の断面図、(B)は貫通孔に外部端子
を固着した後の断面図である。
【図10】従来技術のトランスファーモールドを示す断
面図である。
【符号の説明】
1 樹脂コンパウンド(下面側封止樹脂) 3 外部端子 3A 金属リードピン 3B 半田材(半田ボール) 4 リードフレーム 5 インナーリード 6 半田ペースト 7 素子 8 ワイヤ 9 上面側封止樹脂 11 突起部 12 端子取付部 13 封止金型(下型) 14 封止金型(上型) 21 樹脂コンパウンド(下面側封止樹脂) 23 スルーホール 31 リードフレーム 32 インナーリード 33 端子取付部 34 外部端子 35 貫通孔 36 封止樹脂
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 23/12 // B29L 31:34

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 リードフレームの第1の主面上に素子を
    搭載しワイヤ接続し、前記素子およびワイヤを含んで樹
    脂封止した半導体装置において、前記第1の主面側を封
    止する樹脂と、前記第1の主面と反対側の第2の主面側
    を封止する樹脂とは異なる材質であることを特徴とする
    半導体装置。
  2. 【請求項2】 前記第1の主面側の樹脂がポリイミド樹
    脂であり前記第2の主面側の樹脂がメラミン樹脂である
    ことを特徴とする請求項1記載の半導体装置。
  3. 【請求項3】 前記リードフレームに接続した多数の外
    部端子が前記第2の主面側の樹脂をその厚さ方向を貫通
    して設けられていることを特徴とする請求項1記載の半
    導体装置。
  4. 【請求項4】 リードフレームの第1の主面上に素子を
    搭載しワイヤ接続し、前記素子およびワイヤを含んで金
    型により樹脂封止する半導体装置の製造方法において、
    前記第1の主面と反対側の第2の主面側を封止する樹脂
    コンパウンドを予め成形し、前記樹脂コンパウンドを前
    記リードフレームの前記第2の主面に当接した状態で前
    記リードフレームの第1の主面側を金型を用いて樹脂封
    止することを特徴とする半導体装置の製造方法。
  5. 【請求項5】 前記樹脂コンパウンドには多数の外部端
    子が埋め込まれていることを特徴とする請求項4記載の
    半導体装置の製造方法。
  6. 【請求項6】 前記外部端子は金属リードピンであり、
    前記樹脂封止工程中に半田ペーストにより前記金属リー
    ドピンと前記インナーリードとの接続が行われることを
    特徴とする請求項5記載の半導体装置の製造方法。
  7. 【請求項7】 前記外部端子は半田材により構成され、
    前記樹脂封止工程中に前記半田材と前記インナーリード
    との接続が行われることを特徴とする請求項5記載の半
    導体装置の製造方法。
  8. 【請求項8】 前記樹脂コンパウンドには外部端子を挿
    入する多数のスルーホールが形成されていることを特徴
    とする請求項4記載の半導体装置の製造方法。
  9. 【請求項9】 前記樹脂封止工程の後、前記スルーホー
    ルを通して前記リードフレームのインナーリードに接続
    する半田端子が外部端子として形成することを特徴とす
    る請求項8記載の半導体装置の製造方法。
  10. 【請求項10】 前記樹脂コンパウンドはメラミン樹脂
    であり、前記第1の主面側を金型を用いてポリイミド樹
    脂で樹脂封止することを特徴とする請求項4記載の半導
    体装置の製造方法。
  11. 【請求項11】 前記樹脂コンパウンドはポリイミド樹
    脂であり、前記第1の主面側を金型を用いてポリイミド
    樹脂で樹脂封止することを特徴とする請求項4記載の半
    導体装置の製造方法。
JP26208497A 1997-09-26 1997-09-26 半導体装置の製造方法 Expired - Lifetime JP3076282B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26208497A JP3076282B2 (ja) 1997-09-26 1997-09-26 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26208497A JP3076282B2 (ja) 1997-09-26 1997-09-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH11103001A true JPH11103001A (ja) 1999-04-13
JP3076282B2 JP3076282B2 (ja) 2000-08-14

Family

ID=17370814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26208497A Expired - Lifetime JP3076282B2 (ja) 1997-09-26 1997-09-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3076282B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008277526A (ja) * 2007-04-27 2008-11-13 Shinko Electric Ind Co Ltd ピン付き基板およびその製造方法ならびに半導体製品
WO2020129195A1 (ja) * 2018-12-19 2020-06-25 新電元工業株式会社 半導体装置、及び、半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008277526A (ja) * 2007-04-27 2008-11-13 Shinko Electric Ind Co Ltd ピン付き基板およびその製造方法ならびに半導体製品
US8188589B2 (en) 2007-04-27 2012-05-29 Shinko Electric Industries Co., Ltd. Substrate with pin, manufacturing method thereof, and semiconductor product
WO2020129195A1 (ja) * 2018-12-19 2020-06-25 新電元工業株式会社 半導体装置、及び、半導体装置の製造方法
JP6738968B1 (ja) * 2018-12-19 2020-08-12 新電元工業株式会社 半導体装置、及び、半導体装置の製造方法
US10957630B2 (en) 2018-12-19 2021-03-23 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device and semiconductor device manufacturing method

Also Published As

Publication number Publication date
JP3076282B2 (ja) 2000-08-14

Similar Documents

Publication Publication Date Title
US7507606B2 (en) Semiconductor device and method of manufacturing the same
KR100462105B1 (ko) 수지밀봉형 반도체장치의 제조방법
US6812063B2 (en) Semiconductor package and fabricating method thereof
JP3793628B2 (ja) 樹脂封止型半導体装置
KR101054602B1 (ko) 반도체 장치의 제조 방법
JP2000323623A (ja) 半導体装置
CN101611484A (zh) 无引脚半导体封装及其制造方法
JPH11260856A (ja) 半導体装置及びその製造方法並びに半導体装置の実装構造
US6255742B1 (en) Semiconductor package incorporating heat dispersion plate inside resin molding
JP2000294715A (ja) 半導体装置及び半導体装置の製造方法
JP3866127B2 (ja) 半導体装置
US7572674B2 (en) Method for manufacturing semiconductor device
JP3076282B2 (ja) 半導体装置の製造方法
JP3404438B2 (ja) 半導体装置及びその製造方法
JP2954108B2 (ja) 半導体装置およびその製造方法
JP2555931B2 (ja) 半導体装置の製造方法
JP4747188B2 (ja) 半導体装置の製造方法
JP2001077275A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2944591B2 (ja) 半導体装置およびその製造方法
JPH06350009A (ja) 半導体装置の製造方法及びリードフレーム
JP4313407B2 (ja) 半導体装置の製造方法
JP2002313827A (ja) 半導体実装用パッケージの製造方法及び半導体実装用パッケージ製造用の金型
JPH09134929A (ja) 半導体集積回路装置の製造方法およびそれに用いるモールド装置ならびにリードフレームおよびそれを用いた半導体集積回路装置
JPH1092967A (ja) 底面突起状端子配列型集積回路装置及びその製造方法
JP2001077271A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000523