JPH1098195A - 表示用薄膜半導体装置の製造方法 - Google Patents

表示用薄膜半導体装置の製造方法

Info

Publication number
JPH1098195A
JPH1098195A JP26931496A JP26931496A JPH1098195A JP H1098195 A JPH1098195 A JP H1098195A JP 26931496 A JP26931496 A JP 26931496A JP 26931496 A JP26931496 A JP 26931496A JP H1098195 A JPH1098195 A JP H1098195A
Authority
JP
Japan
Prior art keywords
thin film
laser beam
irradiating
semiconductor
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP26931496A
Other languages
English (en)
Other versions
JP3413709B2 (ja
Inventor
Hisao Hayashi
久雄 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP26931496A priority Critical patent/JP3413709B2/ja
Publication of JPH1098195A publication Critical patent/JPH1098195A/ja
Application granted granted Critical
Publication of JP3413709B2 publication Critical patent/JP3413709B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 表示用薄膜半導体装置に含まれる駆動回路の
特性改善及び製造効率改善を図る。 【解決手段】 先ず成膜工程を行ない、ウエハ1の表面
に非単結晶性の半導体薄膜を全面的に成膜する。次に照
射工程を行ない、予め所定の幅Wで帯状に整形されたレ
ーザビーム7を各境界X,Yに沿って順次選択的にステ
ップ照射し、少くとも各境界X,Yに隣接する各区画2
内の周辺領域5に属する半導体薄膜を非単結晶性から多
結晶性に転換する。第一加工工程を行ない、周辺領域5
に属する半導体薄膜を加工して回路素子用の薄膜トラン
ジスタを集積形成し駆動回路6を設ける。第二加工工程
を行ない、中央領域3に属する半導体薄膜を加工してス
イッチング素子用の薄膜トランジスタを集積形成すると
ともに、これらに接続する画素電極を集積形成して画素
アレイ4を設ける。最後に切断工程を行ない、各境界
X,Yに沿ってウエハ1を切断し各区画2に形成した表
示用薄膜半導体装置8を個々に分離する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は絶縁基板上に成膜さ
れた半導体薄膜を活性層とする薄膜トランジスタが集積
的に形成された表示用薄膜半導体装置の製造方法に関す
る。より詳しくは、絶縁基板上に半導体薄膜を成膜した
後その結晶化を目的として行なわれるレーザビーム照射
技術(レーザアニール)に関する。
【0002】
【従来の技術】表示用薄膜半導体装置はアクティブマト
リクス型の液晶ディスプレイ等に用いられており、現在
盛んに開発が行なわれている。薄膜トランジスタの活性
層として用いられる半導体薄膜には多結晶シリコン(ポ
リシリコン)と非晶質シリコン(アモルファスシリコ
ン)とがある。ポリシリコン薄膜トランジスタは小型で
高精細のカラー液晶ディスプレイを作成することができ
る。透明な基板上に薄膜トランジスタを集積形成する
為、従来の半導体技術では電極や抵抗材料としてのみ活
用されていたポリシリコンを活性層として用いており、
高密度設計が可能な高性能の薄膜トランジスタを実現で
きる。同時に、従来は外付けのICを用いていた駆動回
路部を、表示部(画素アレイ)と同一基板上に同一プロ
セスで形成することが可能になる。アモルファスシリコ
ントランジスタでは実現できなかった高精細且つ駆動回
路一体型の液晶ディスプレイを実現できる。ポリシリコ
ンは移動度が大きく薄膜トランジスタの電流駆動能力を
高くできるので、高速駆動が必要な駆動回路部の水平走
査回路及び垂直走査回路を画素トランジスタと同一基板
上に同時に作り込むことができる。従って、基板から外
部に取り出す信号線の本数を大幅に削減することができ
る。ポリシリコントランジスタに対して従来のLSIの
微細加工技術が応用でき、画素ピッチの極微細化が可能
になり高精細化が容易である。更に、薄膜トランジスタ
のサイズを小さくすることができる為、画素ピッチの微
細化により液晶ディスプレイを高精細化しても、大きな
開口率を確保することができる。この為透過率が高くな
り、明るい液晶ディスプレイが得られる。以上のように
優れた特性を有するポリシリコン薄膜トランジスタを集
積形成した表示用薄膜半導体装置は小型高精細な特徴を
活かして様々な用途に応用範囲を広げている。
【0003】
【発明が解決しようとする課題】表示用薄膜半導体装置
の製造工程を効率化し且つ低温プロセス化する方法の一
貫として、レーザビームを用いたレーザアニールが開発
されている。これは、絶縁基板上に成膜されたアモルフ
ァスシリコンやポリシリコン等非単結晶性の半導体薄膜
にレーザビームを照射して局部的に加熱溶融した後、そ
の冷却過程で半導体薄膜を結晶化するものである。この
結晶化した半導体薄膜を活性層(チャネル領域)として
薄膜トランジスタを集積形成する。結晶化した半導体薄
膜はキャリアの移動度が高くなる為薄膜トランジスタを
高性能化できる。レーザビームの照射方法としては、例
えば小面積のレーザスポットを二次元的にスキャニング
して基板全面を照射する方法がある。又、レーザビーム
をライン状に整形して一次元方向に部分的に重ねながら
スキャニングする方法もある。更には、大面積のレーザ
ビームスポットを少くとも1チップ以上の大きさにし
て、ステップアンドリピードでレーザビームを照射する
方法がある。ところで、周辺駆動回路に形成される薄膜
トランジスタと画素アレイ部に形成される薄膜トランジ
スタを比較した場合、後者よりも前者をより高性能化す
る必要がある。しかしながら、従来のレーザビーム照射
方式ではこの点の配慮が不十分であり解決すべき課題と
なっていた。
【0004】
【課題を解決するための手段】本発明は、絶縁体からな
る平面基板(ウエハ)の表面に沿って縦横の境界により
互いに隔てられた複数の区画を規定し、各区画内の中央
領域に画素アレイを形成し周辺領域に駆動回路を形成す
る表示用薄膜半導体装置の製造方法である。先ず成膜工
程を行ない、該平面基板の表面に非単結晶性の半導体薄
膜を全面的に成膜する。次に照射工程を行ない、予め所
定の幅で帯状に整形されたレーザビームを各境界に沿っ
て順次選択的に照射し、少くとも各境界に隣接する各区
画内の周辺領域に属する半導体薄膜を非単結晶性から多
結晶性に転換する。続いて第一加工工程を行ない、該周
辺領域に属する半導体薄膜を加工して回路素子用の薄膜
トランジスタを集積形成し駆動回路を設ける。更に第二
加工工程を行ない、該中央領域に属する半導体薄膜を加
工してスイッチング素子用の薄膜トランジスタを集積形
成するとともに、これらに接続する画素電極を集積形成
して画素アレイを設ける。尚、第一加工工程と第二加工
工程は同時に行なわれるプロセスを含んでいる。最後に
切断工程を行ない、各境界に沿って平面基板を切断し各
区画に形成した表示用薄膜半導体装置を個々に分離す
る。
【0005】好ましくは、前記照射工程は一本の境界に
両側から隣接する区画に含まれる両側の周辺領域を一度
に照射する為に十分な幅を有するレーザビームを用い
る。又、好ましくは前記照射工程は縦横両方の境界に沿
ってレーザビームを照射し少くとも各区画の互いに直交
する二辺に沿って縦横に配置した周辺領域に属する半導
体薄膜を非単結晶性から多結晶性に転換する。更に、好
ましくは前記照射工程は各区画に含まれる中央領域に対
し面状に整形したレーザビームを一括照射する工程を含
み、該中央領域に属する半導体薄膜も非単結晶性から多
結晶性に転換する。或いは、前記照射工程は各区画に含
まれる中央領域に対し線状に整形したレーザビームを部
分的に重ねながらスキャン照射する工程を含み、該中央
領域に属する半導体薄膜も非単結晶性から多結晶性に転
換してもよい。前記照射工程は平面基板を400℃〜8
00℃の温度範囲で加熱しながらレーザビームを照射し
てもよい。
【0006】本発明によれば、所定の幅で帯状に整形さ
れたレーザビームを各境界に沿って照射し、境界に隣接
する区画内の周辺領域に属する半導体薄膜を選択的に非
単結晶性から多結晶性に転換している。この後、周辺領
域に属する半導体薄膜を加工して回路素子用の薄膜トラ
ンジスタを集積形成し駆動回路を設ける。このように予
め駆動回路が形成される周辺領域にレーザビームを選択
的に照射することで、周辺領域に属する半導体薄膜を最
適な条件で結晶化処理することが可能になり、駆動回路
を構成する薄膜トランジスタを高性能化できる。又、周
辺領域とは別の条件で中央領域にレーザビームを照射す
ることができ、画素スイッチング素子用の薄膜トランジ
スタについても所望の条件で半導体薄膜を結晶化可能で
ある。このように、駆動回路の属する周辺領域と画素ア
レイの属する中央領域とでレーザビームの照射条件を別
々に設定でき、レーザアニールを領域毎に最適化すると
ともに、効率化も可能になる。
【0007】
【発明の実施の形態】以下図面を参照して本発明の最良
な実施形態を詳細に説明する。図1は本発明にかかる表
示用薄膜半導体装置の製造方法の概要を示す模式的な平
面図である。図示するように、本製造方法は、絶縁体か
らなる平面基板(例えば、ガラス板のウエハ1)の表面
に沿って横縦の境界X,Yにより互いに隔てられた複数
の区画2を規定し、各区画2内の中央領域3に画素アレ
イ4を形成し、周辺領域5に駆動回路6を形成するもの
である。先ず最初に成膜工程を行ない、ウエハ1の表面
に非単結晶性の半導体薄膜を全面的に成膜する。次に照
射工程を行ない、予め所定の幅Wで帯状に整形されたレ
ーザビーム7を各境界に沿って順次選択的に照射する。
図示の状態では、一番左側に位置する縦の境界Yに沿っ
てレーザビーム7が照射されている。これにより、境界
Yに隣接する各区画2内の周辺領域5に属する半導体薄
膜を非単結晶性から多結晶性に転換する。この後第一加
工工程を行ない、周辺領域5に属する半導体薄膜を加工
して回路素子用の薄膜トランジスタを集積形成し駆動回
路6を設ける。更に第二加工工程を行ない、中央領域3
に属する半導体薄膜を加工してスイッチング素子用の薄
膜トランジスタを集積形成するとともに、これらに接続
する画素電極を集積形成して画素アレイ4を設ける。
尚、第一加工工程と第二加工工程では薄膜トランジスタ
の集積形成が同時に行なわれる。最後に、横縦の境界
X,Yに沿ってウエハ1を切断し各区画2に形成した表
示用薄膜半導体装置8を個々に分離する。
【0008】好ましくは、レーザビーム7は一本の境界
(図示の状態では一本の縦境界Y)に両側から隣接する
区画2に含まれる両側の周辺領域を一度に照射する為に
十分な幅Wを有する。これにより、左側の区画2では周
辺領域の右辺がレーザ照射を受け、右側の区画2では周
辺領域5の左辺がレーザビームの照射を受ける。このよ
うなレーザ照射方法は、一個の区画2において周辺領域
5の左辺及び右辺に駆動回路6を形成する場合に好適で
ある。例えば、周辺領域5の右辺及び左辺に一対の垂直
走査回路を設ける場合である。又、前記照射工程は、横
縦両方の境界X,Yに沿ってレーザビーム7を照射する
ことで、少くとも各区画2の互いに直交する二辺に沿っ
て横縦に配置した周辺領域5に属する半導体薄膜を非単
結晶性から多結晶性に転換することができる。例えば、
縦の境界Yに沿ってレーザビーム7を照射した場合に
は、前述したように周辺領域5の左辺及び/又は右辺の
結晶化が行なえ、横の境界Xに沿ってレーザビーム7を
照射した場合には、周辺領域5の上辺及び/又は下辺に
属する半導体薄膜をレーザ照射可能である。周辺領域5
の上辺及び/又は下辺には駆動回路6のうち水平走査回
路等が形成される。尚、レーザビーム7を縦方向と横方
向で切り換える場合には、例えばステージに載置したウ
エハ1を90°回転すればよい。このように、本発明で
は縦横の境界に沿って帯状に形成されたレーザビーム7
を照射することで、所望の条件(レーザビームエネルギ
ーやレーザビーム照射時間)を最適化でき、駆動回路6
に含まれる薄膜トランジスタを選択的に高性能化でき
る。
【0009】前記照射工程では、各区画2の周辺領域5
とは別の条件で、各区画2に含まれる中央領域3に対し
レーザビームを照射することができる。例えば、中央領
域3の形状に合わせて面状に整形したレーザビームを各
区画2毎にステップ照射することで、個々の中央領域3
に属する半導体薄膜をワンショットで一括的に非単結晶
性から多結晶性に転換することができる。或いは、各区
画2に含まれる中央領域3に対し線状に整形したレーザ
ビームを部分的に重ねながらスキャン照射することで、
中央領域3に属する半導体薄膜を非単結晶性から多結晶
性に転換することができる。このように、周辺領域5と
別の条件で中央領域3をレーザ照射できる為、画素スイ
ッチング素子用の薄膜トランジスタに適した半導体薄膜
の結晶化処理が行なえる。
【0010】場合によっては、上記照射工程は基板を加
熱しながら行なうことができる。基板加熱を併用するこ
とで、レーザビームのエネルギーを節約することが可能
になる。例えば、周辺領域5に対してレーザビームを照
射する場合、ウエハ1を400℃〜800℃の温度範囲
で加熱する。これにより、結晶化が進んだ高性能な半導
体薄膜を得ることができる。一方、中央領域3に対して
レーザビームを照射する場合には、例えばウエハ1を2
00℃〜500℃の温度範囲で加熱する。この場合、加
熱温度が低い為周辺領域に比べれば中央領域の半導体薄
膜の結晶性が多少劣ることになるが、画素スイッチング
素子用の薄膜トランジスタとしては動作上問題はない。
周辺領域の照射に比べ中央領域の照射では基板加熱温度
を低めに設定することで、工程の負荷が少なくなる。但
し、上述した基板加熱条件は単に一例に過ぎず、本発明
の範囲を限定するものではない。場合によっては、周辺
領域及び中央領域とで同一の加熱条件を採用してもよ
い。
【0011】図2は、区画2の中央領域3に対して線状
(ライン状)に整形したレーザビームを部分的に重ねな
がらスキャン照射する工程を模式的に表わしている。こ
のレーザアニールでは、区画2の中央領域に対して例え
ば縦方向(Y方向)に沿ってライン状に形成されたレー
ザビーム7aのパルスを間欠照射する。レーザ光源とし
ては例えば波長が380nmのエキシマレーザを用いるこ
とができる。この時同時に、照射領域を部分的に重ねな
がらレーザビーム7aを区画2に対して相対的に横方向
(X方向)に移動させている。図示の例では、固定され
たレーザビーム7aの照射領域に対し区画2を−X方向
にステップ移動させている。このように、レーザビーム
7aをオーバラップさせることにより半導体薄膜の結晶
化が比較的均一に行なえる。オーバラップの割合いは例
えば90%に設定される。又、ライン状に整形されたレ
ーザビーム7aの幅は例えば0.3mm程度に設定され
る。
【0012】図3は、本発明に従って製造された表示用
薄膜半導体装置8を駆動基板として組み立てたアクティ
ブマトリクス型表示ディスプレイの一例を示している。
本表示ディスプレイは薄膜半導体装置(駆動基板)8と
対向基板12と両者の間に保持された電気光学物質13
とを備えたパネル構造を有する。電気光学物質13とし
ては液晶材料が広く用いられている。駆動基板2は画素
アレイ4と駆動回路とが集積形成されており、モノリシ
ック構造を採用できる。即ち、中央領域の画素アレイ4
に加え周辺領域の駆動回路を一体的に内蔵することがで
きる。駆動回路は垂直走査回路15と水平走査回路16
とに分かれている。駆動基板の周辺部上端には外部接続
用の端子部17が形成されている。端子部17は配線1
8を介して垂直走査回路15及び水平走査回路16に接
続している。一方、対向基板12の内表面には対向電極
(図示せず)が全面的に形成されている。画素アレイ4
には行状のゲートライン19と列状の信号ライン20が
形成されている。ゲートライン19は垂直走査回路15
に接続し、信号ライン20は水平走査回路16に接続す
る。両ラインの交差部には画素電極21とこれを駆動す
るスイッチング素子として薄膜トランジスタ22が集積
形成されている。勿論、垂直走査回路15及び水平走査
回路16にも回路素子として薄膜トランジスタが集積形
成されている。
【0013】最後に、図4は図1に示した表示用薄膜半
導体装置8の具体的な構成例を示している。尚、図では
理解を容易にする為画素アレイに形成された1個の薄膜
トランジスタ22及びこれと対応する画素電極21のみ
を示してある。周辺の駆動回路に形成される薄膜トラン
ジスタも画素スイッチング用の薄膜トランジスタ22と
同様な構成となっている。石英製のウエハ1などからな
る絶縁基板の上に、バッファ層31を設ける。このバッ
ファ層31はウエハ1に含まれるリチウム、ナトリウ
ム、ボロン、アルミニウム、カリウム等の不純物の拡散
を防止する機能を有する。このバッファ層31は例えば
SiN膜又はSiNとSiO2の複合膜からなる。バッフ
ァ層31の上に非晶質シリコン又はポリシリコンからな
る半導体薄膜32を成膜する。この半導体薄膜32は例
えばCVD法により成膜される。その膜厚は薄膜トラン
ジスタ22の閾値電圧を最適化する為100nm以下に設
定する。半導体薄膜32の結晶性を考慮するとできるだ
け薄くすることが好ましい。完成状態における膜厚とプ
ロセス中における膜厚の減少を考慮すると、半導体薄膜
32は50nm以下の膜厚で成膜することが好ましい。こ
の半導体薄膜32に対して本発明に従ってエキシマレー
ザビーム等を照射し結晶成長を行なう。このようにして
結晶化した半導体薄膜32を薄膜トランジスタ22の素
子領域毎に分離する為、フォトレジスト法及びエッチン
グ法によりアイランド状にパタニングする。この後、フ
ォトレジストを剥離し、アンモニアと過酸化水素水の混
合液で洗浄する。続いて、CVD法によりSiO2を堆積
し、ゲート絶縁膜33を形成する。このCVD法には何
種類かあって、一つは常圧CVDである。大気圧下でS
iH4ガスとO2ガスを400℃程度で反応させ、SiO2
を堆積する。二つは減圧CVDで、0.1Torr〜5Torr
の真空下SiH4 ガス又はSiH2Cl2ガスとN2O又
はO2 ガスを400℃〜800℃の間の温度で反応させ
る方法である。この減圧CVD法で成膜されたシリコン
酸化膜は比較的高品質でありHTOと呼ばれる。更に、
半導体薄膜32とゲート絶縁膜33との間の界面を改質
する為、ゲート絶縁膜33の成膜温度よりも高い温度で
熱処理する。窒素雰囲気下又はアルゴン雰囲気下でこの
熱アニールを行なうことにより、半導体薄膜32の表面
が熱酸化され、10nm程度の膜厚のシリコン酸化膜が形
成できる。尚、この熱アニールは酸素雰囲気下中で行な
い、熱酸化を促進させてもよい。この熱酸化はゲート絶
縁膜33をCVD法で成膜する前に行なってもよい。
【0014】次に、ゲート絶縁膜33を形成した後、ゲ
ート電極となる材料をCVD法又はスパッタ法で成長さ
せる。膜厚は200nm〜400nm程度に設定し、ゲート
材料としては低抵抗ポリシリコンやAl,Mo,W等の
金属(Metal)又は金属シリサイドが使われる。薄
膜トランジスタ22の高性能化を考えると、シリサイド
と金属の二層構造が理想的である。この後、成膜された
ゲート材料をフォトレジスト法及びエッチング法でパタ
ニングし、ゲート電極34に加工する。続いて、ゲート
電極34をマスクとしてイオン注入法により不純物を半
導体薄膜32に注入する。Nチャネル型の薄膜トランジ
スタ22を形成する場合には不純物として砒素又は燐を
用いる。Pチャネル型の薄膜トランジスタ22を形成す
る場合には不純物としてボロンを使う。このイオン注入
により薄膜トランジスタ22のソース領域S及びドレイ
ン領域Dが形成される。次に、半導体薄膜32に注入さ
れた不純物を活性化する。熱処理、ランプ光による瞬時
アニール又はレーザ照射により活性化が行なわれる。
【0015】続いて、SiO2 又はPSGをCVD法で
形成し、層間絶縁膜35を設ける。この層間絶縁膜35
にエッチングでソース領域S及びドレイン領域Dに連通
するコンタクトホールを開口する。層間絶縁膜35の上
にアルミニウム(Al)等の金属をスパッタ法で成膜
し、フォトレジスト法とエッチング法により配線電極3
6に加工する。一方の配線電極36はコンタクトホール
を介してソース領域Sに電気接続し、他方の配線電極3
6は同じくコンタクトホールを介してドレイン領域Dに
電気接続する。これらの配線電極36を被覆するように
プラズマCVD法でSiN等からなる絶縁膜37を形成
する。この状態で400℃程度の熱処理を行ない、コン
タクト部の接触状態を改善するとともに、半導体薄膜3
2を水素化する。この水素化処理により層間絶縁膜35
やその上の絶縁膜37に含有されていた水素が多結晶シ
リコン等からなる半導体薄膜32に導入され、その膜質
を改善できる。以上のようにして、薄膜トランジスタ2
2が完成する。この後、画素アレイ部に対しては表面平
坦化の為にアクリル樹脂等からなる平坦化膜38を形成
する。この平坦化膜38にコンタクトホールを開口した
後、ITO等からなる透明導電膜を成膜する。フォトレ
ジスト法及びエッチング法によりこの透明導電膜をパタ
ニングし画素電極21に加工する。この画素電極21は
平坦化膜38に開口したコンタクトホールを介してドレ
イン領域D側の配線電極36に電気接続する。
【0016】
【発明の効果】以上説明したように、本発明によれば、
所定の幅で帯状に整形されたレーザビームを区画の境界
に沿ってステップ照射し、境界に隣接する区画内の周辺
領域に属する半導体薄膜を非単結晶性から多結晶性に効
率よく転換している。この為、周辺領域に属する半導体
薄膜を加工して高性能な回路素子用の半導体薄膜を集積
形成でき、表示用薄膜半導体装置の駆動回路を設けるこ
とが可能になる。
【図面の簡単な説明】
【図1】本発明にかかる表示用薄膜半導体装置の製造方
法を示す模式的な平面図である。
【図2】本発明にかかる表示用薄膜半導体装置の製造方
法で行なわれる照射工程の一例を示す模式図である。
【図3】本発明に従って製造された表示用薄膜半導体装
置を駆動基板として用いたアクティブマトリクス型液晶
ディスプレイの一例を示す斜視図である。
【図4】本発明に従って製造された表示用薄膜半導体装
置の具体的な構成例を示す模式的な部分断面図である。
【符号の説明】
1…ウエハ、2…区画、3…中央領域、4…画素アレ
イ、5…周辺領域、6…駆動回路、7…レーザビーム、
8…表示用薄膜半導体装置、15…垂直走査回路、16
…水平走査回路、21…画素電極、22…薄膜トランジ
スタ

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 絶縁体からなる平面基板の表面に沿って
    縦横の境界により互いに隔てられた複数の区画を規定
    し、各区画内の中央領域に画素アレイを形成し周辺領域
    に駆動回路を形成する表示用薄膜半導体装置の製造方法
    であって、 該平面基板の表面に非単結晶性の半導体薄膜を全面的に
    成膜する成膜工程と、 予め所定の幅で帯状に整形されたレーザビームを各境界
    に沿って順次選択的に照射し、少くとも各境界に隣接す
    る各区画内の周辺領域に属する半導体薄膜を非単結晶性
    から多結晶性に転換する照射工程と、 該周辺領域に属する半導体薄膜を加工して回路素子用の
    薄膜トランジスタを集積形成し駆動回路を設ける第一加
    工工程と、 該中央領域に属する半導体薄膜を加工してスイッチング
    素子用の薄膜トランジスタを集積形成するとともにこれ
    らに接続する画素電極を集積形成して画素アレイを設け
    る第二加工工程と、 該境界に沿って平面基板を切断し各区画に形成した表示
    用薄膜半導体装置を個々に分離する切断工程とを行なう
    ことを特徴とする表示用薄膜半導体装置の製造方法。
  2. 【請求項2】 前記照射工程は、一本の境界に両側から
    隣接する区画に含まれる両側の周辺領域を一度に照射す
    る為に十分な幅を有するレーザビームを用いることを特
    徴とする請求項1記載の表示用薄膜半導体装置の製造方
    法。
  3. 【請求項3】 前記照射工程は、縦横両方の境界に沿っ
    てレーザビームを照射し少くとも各区画の互いに直交す
    る二辺に沿って縦横に配置した周辺領域に属する半導体
    薄膜を非単結晶性から多結晶性に転換することを特徴と
    する請求項1記載の表示用薄膜半導体装置の製造方法。
  4. 【請求項4】 前記照射工程は、各区画に含まれる中央
    領域に対し面状に整形したレーザビームを一括照射する
    工程を含み該中央領域に属する半導体薄膜も非単結晶性
    から多結晶性に転換することを特徴とする請求項1記載
    の表示用薄膜半導体装置の製造方法。
  5. 【請求項5】 前記照射工程は、各区画に含まれる中央
    領域に対し線状に整形したレーザビームを部分的に重ね
    ながらスキャン照射する工程を含み、該中央領域に属す
    る半導体薄膜も非単結晶性から多結晶性に転換すること
    を特徴とする請求項1記載の表示用薄膜半導体装置の製
    造方法。
  6. 【請求項6】 前記照射工程は、平面基板を400℃〜
    800℃の温度範囲で加熱しながらレーザビームを照射
    することを特徴とする請求項1記載の表示用薄膜半導体
    装置の製造方法。
JP26931496A 1996-09-19 1996-09-19 表示用薄膜半導体装置の製造方法 Expired - Fee Related JP3413709B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26931496A JP3413709B2 (ja) 1996-09-19 1996-09-19 表示用薄膜半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26931496A JP3413709B2 (ja) 1996-09-19 1996-09-19 表示用薄膜半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH1098195A true JPH1098195A (ja) 1998-04-14
JP3413709B2 JP3413709B2 (ja) 2003-06-09

Family

ID=17470626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26931496A Expired - Fee Related JP3413709B2 (ja) 1996-09-19 1996-09-19 表示用薄膜半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3413709B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008060112A (ja) * 2006-08-29 2008-03-13 Sony Corp 半導体膜の製造方法および表示装置
WO2024046065A1 (zh) * 2022-08-31 2024-03-07 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008060112A (ja) * 2006-08-29 2008-03-13 Sony Corp 半導体膜の製造方法および表示装置
WO2024046065A1 (zh) * 2022-08-31 2024-03-07 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Also Published As

Publication number Publication date
JP3413709B2 (ja) 2003-06-09

Similar Documents

Publication Publication Date Title
US6613613B2 (en) Thin film type monolithic semiconductor device
US5624851A (en) Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized
KR100197780B1 (ko) 트랜지스터 및 반도체 회로 제조 방법
JP3747360B2 (ja) アクティブマトリクス電気光学装置
US5858823A (en) Semiconductor circuit for electro-optical device and method of manufacturing the same
KR100515279B1 (ko) 반도체 장치 및 그 제조방법
JPH0758339A (ja) 半導体装置およびその作製方法
JPH06275808A (ja) 半導体回路およびその作製方法
JPH08148426A (ja) 半導体装置およびその製造方法
JP2001028448A (ja) 薄膜トランジスタの作製方法
JP3514891B2 (ja) 半導体装置およびその作製方法
JPH10229200A (ja) 薄膜半導体装置
JP3107345B2 (ja) 半導体装置の製造方法
JP3413709B2 (ja) 表示用薄膜半導体装置の製造方法
JP3238581B2 (ja) 半導体回路
JPH11160736A (ja) アクティブマトリクス装置
JP3405955B2 (ja) 半導体回路
JP3460962B2 (ja) 半導体装置の製造方法
JP2000299454A (ja) 半導体回路
JP2000036602A (ja) 薄膜トランジスタ及びその製造方法と表示装置
JP3386713B2 (ja) アクテイブマトリクス型表示装置の作製方法
JPH1098194A (ja) 薄膜半導体装置の製造方法
JP3238684B2 (ja) 半導体回路の作製方法
KR100788993B1 (ko) 다결정 실리콘 박막 트랜지스터의 제조 방법
JPH0864836A (ja) 薄膜半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080404

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090404

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090404

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100404

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100404

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120404

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120404

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130404

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130404

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130404

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130404

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140404

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees