JPH1098179A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH1098179A
JPH1098179A JP24792896A JP24792896A JPH1098179A JP H1098179 A JPH1098179 A JP H1098179A JP 24792896 A JP24792896 A JP 24792896A JP 24792896 A JP24792896 A JP 24792896A JP H1098179 A JPH1098179 A JP H1098179A
Authority
JP
Japan
Prior art keywords
cathode
gate
emitter layer
electrode
side emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24792896A
Other languages
English (en)
Other versions
JP3334509B2 (ja
Inventor
Masami Nakamura
正巳 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP24792896A priority Critical patent/JP3334509B2/ja
Publication of JPH1098179A publication Critical patent/JPH1098179A/ja
Application granted granted Critical
Publication of JP3334509B2 publication Critical patent/JP3334509B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Thyristors (AREA)

Abstract

(57)【要約】 【課題】 カソード電極の配置位置に関係なく、各領域
での均一なターンオフ動作が可能となり、遮断耐量を向
上できるゲートターンオフサイリスタを得る。 【解決手段】 カソード側のNエミッタ層13とPベー
ス層14とNベース層15とアノード側のPエミッタ層
16とで四層を構成し、Nエミッタ層13はPベース層
14によって相互に分離された径方向に細長い複数個の
領域からなり、その各領域にはカソード電極3が夫々蒸
着されている。ゲート電極4は上記Nエミッタ層13の
各領域を包囲するように上記Pベース層14に蒸着され
ており、ゲート取出金属7はゲート電極4に略全面に対
向して形成され、カソード電極3の領域を包囲するよう
に複数個開口されて板状に構成され、ゲート電極4に電
気的に接続される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、ゲートターンオ
フサイリスタ(以下GTOサイリスタと記す)などの半
導体装置に関するものである。
【0002】
【従来の技術】図14と図15は、例えば特開昭59−
4033号公報に示された従来のGTOサイリスタを示
す夫々断面図と平面図である。図において、1は一方の
主表面11と他方の主表面12を有し、隣接する相互間
でpn接合を形成するように導電型が互いに異なる半導
体基体であり、一方の主表面11に露出するカソード側
のNエミッタ層13とPベース層14、これに隣接する
Nベース層15、及び他方の主表面12に露出するアノ
ード側のPエミッタ層16とで四層を構成し、上記カソ
ード側のNエミッタ層13は上記Pベース層14によっ
て相互に分離された径方向に細長い複数個の領域からな
り、これらの領域が放射状で且つ同心円状に配列されて
いる。2は上記Pエミッタ層16に蒸着されたアノード
電極、3は上記Nエミッタ層13の各領域に夫々蒸着さ
れた複数個のカソード電極、4は上記Nエミッタ層13
の各領域を連続して包囲するように上記Pベース層14
に10μ程度蒸着された複数個のゲート電極、5は上記
複数個のカソード電極3に電気的に接触するカソード取
出金属、6は上記ゲート電極4の外周側に電気的に接続
され、上記ゲート電極4にゲート信号を導入するゲート
端子である。
【0003】このような従来のGTOサイリスタにおい
ては、ゲート電極4からカソード電極3へ順方向にゲー
ト電流を流すとオフ状態からオン状態に移行し、逆に、
カソード電極3からゲート電極4に逆方向にゲート電流
を流すとオン状態からオフ状態に移行し、自己消弧を行
う。良好なターンオフ特性を得るため、Nエミッタ層1
3が幅の狭い独立した多数の島に分割されており、Pエ
ミッタ層16のオン電流は、Nエミッタ層13の各領域
を連続して包囲するゲート電極4から取出されることに
なる。更に、ゲート電極4に取出されたオン電流はゲー
ト電極4の外周に電気的に接続されたゲート端子6から
外部へ排出され、GTOサイリスタがオフ状態になる。
【0004】
【発明が解決しようとする課題】従来のGTOサイリス
タは以上のように構成されているので、ターンオフをさ
せる場合に、ゲート電極4に吸収された電流は、ゲート
端子6が接続されている部分までゲート電極4を横方向
に流れることになる。ところが、ゲート電極4は、10
μ程度に薄く蒸着して形成されているため、カソード電
極3の径方向の内側と外側の配置位置により、その周囲
のゲート電極4の領域からゲート端子6迄の間の抵抗値
に大きな差が生じることになる。このため、特開平2−
51275号公報に示されるようにゲート電極との接触
を増やすためにゲートリードを設けたり、また、特公昭
63−58376号公報に示されるようにリング状のゲ
ートリングをゲート電極の中間に設けるものがあるが、
いずれも局部的にゲート電極との接触面積を増やしたに
過ぎず、各領域での均一なターンオフ動作が十分でな
く、遮断耐量を大幅に向上させる場合の障害となってい
た。
【0005】この発明は上記のような問題点を解消する
ためになされたもので、第1の目的は各領域でのターン
オフ動作を更に改善でき、遮断耐量を極めて向上できる
半導体装置を得るものである。更に、第2の目的はゲー
ト電極の略全面に対向したゲート取出金属の全面を確実
にゲート電極に圧接できる半導体装置を得るものであ
る。更に、第3の目的はゲート取出金属と絶縁体をカソ
ード取出金属に確実に保持でき、組立性を向上できる半
導体装置を得るものである。また、第4の目的はゲート
電極にゲート取出金属を均一に圧接できる半導体装置を
得るものである。また、第5の目的はゲート取出金属の
製造を容易にできる半導体装置を得るものである。
【0006】
【課題を解決するための手段】この発明に係る半導体装
置においては、ゲート電極の略全面に対向する板状のゲ
ート取出金属を設けると共に、このゲート取出金属には
カソード電極の領域を包囲するように開口された開口部
を複数個設け、ゲート電極に電気的に接続したものであ
る。
【0007】また、板状のゲート取出金属に対向する絶
縁体をカソード取出金属と上記ゲート取出金属との間に
設け、この絶縁体でその間を絶縁したものである。
【0008】また、カソード取出金属は、複数個のカソ
ード電極に夫々電気的に接続される複数個の電極部を上
記複数個のカソード電極に対向して突出しており、絶縁
体は、上記複数個の電極部の各領域に対向して開口され
た開口部を有すると共に、ゲート電極に対向して形成さ
れた凹部とを有して上記ゲート電極に対向しており、上
記凹部には板状のゲート取出金属が保持されているもの
である。
【0009】さらに、絶縁体は、ゲート取出金属に対向
して弾性を有する絶縁材で構成され、この絶縁体でゲー
ト取出金属をゲート電極に向かって弾性的に押圧したも
のである。
【0010】また、板状のゲート取出金属は隣接する複
数のカソード電極を包囲するように開口した開口部を複
数個有したものである。
【0011】
【発明の実施の形態】
実施の形態1.図1ないし図5はこの発明の実施の形態
1であるGTOサイリスタを示すもので、図において、
1は一方の主表面11と他方の主表面12を有し、隣接
する相互間でpn接合を形成するように導電型が互いに
異なる半導体基体であり、一方の主表面11に露出する
カソード側のNエミッタ層13と第1のベース層を構成
するPベース層14、これに隣接する第2のベース層を
構成するNベース層15、及び他方の主表面12に露出
するアノード側のPエミッタ層16とで四層を構成し、
上記カソード側のNエミッタ層13は上記Pベース層1
4によって相互に分離された径方向に細長い複数個の領
域からなり、これらの領域が放射状で且つ同心円状に配
列されている。2は上記Pエミッタ層16に蒸着された
アノード電極、3は上記Nエミッタ層13の各領域に夫
々蒸着された複数個のカソード電極、4は上記Nエミッ
タ層13の各領域を包囲するように上記Pベース層14
に10μ程度蒸着された複数個のゲート電極であり、図
3のように上記複数個のカソード電極3の各領域を連続
して包囲している。5は上記複数個のカソード電極3に
電気的に接触するカソード取出金属であり、上記複数個
のカソード電極3に夫々対向して突出した複数個の電極
部5aを有し、この電極部5aが上記カソード電極3に
電気的に接続されている。6は上記ゲート電極4の外周
側にロー付けされて電気的に接続され、上記ゲート電極
4にゲート信号を導入するゲート端子である。
【0012】7は上記ゲート電極4の略全面に対向して
板状で形成され、上記カソード電極3の各領域を個別に
包囲するように図4のように放射状で且つ同心円状に開
口された複数個の開口部7aを有するゲート取出金属で
あり、例えば、0.5mm以上の厚さに形成され、上記
ゲート電極4にロー付けされて全面が電気的に接続され
ている。
【0013】このような構成されたGTOサイリスタに
おいては、カソード電極3からゲート電極4に逆方向に
ゲート電流を流してターンオフ動作させると、Pエミッ
タ層16のオン電流は、Nエミッタ層13の各領域の周
囲を個別に囲むゲート電極4から取出されることにな
る。ゲート電極4に取出されたオン電流は、ゲート電極
4に電気的に接している板状のゲート取出金属7に直接
的に吸収され、更に、このゲート取出金属7を横方向に
流れてゲート端子6から外部へ排出され、GTOサイリ
スタがオフ状態になる。この場合の電流は、ゲート電極
4に電気的に接しているゲート取出金属7に直接的に吸
収されるため、従来のように、僅か10μ程度のゲート
電極4を横方向に流れる必要がなくなる。つまり、ゲー
ト電極4に比較し、0.5mm以上のように遥かに厚く
構成されているゲート取出金属7の方を横方向に流れる
ことになる。従って、ゲート電極4からゲート端子6ま
での横方向の抵抗値は、各配置位置による差が大幅に小
さくなり、各領域でのターンオフ動作を改善でき、遮断
耐量を極めて向上できることになる。
【0014】実施の形態2.なお、実施の形態1では、
ゲート取出金属7は、ゲート電極4にロー付して電気的
に接続するようにされているが、図6ないし図7に示す
ように、板状のゲート取出金属7とほぼ同平面形状の絶
縁体8をゲート取出金属7と対向させ、カソード取出金
属5に接着させて上記カソード取出金属5と上記ゲート
取出金属7との間を絶縁すると共に、上記絶縁体8を介
してゲート取出金属7をゲート電極4に圧接するように
構成すれば、ゲート取出金属7をカソード取出金属5か
ら確実に絶縁できるばかりでなく、ゲート電極4の全面
に対向したゲート取出金属7の全面をゲート電極4に確
実に圧接できることになる。
【0015】実施の形態3.また、実施の形態2は、ゲ
ート取出金属7とほぼ同一平面形状の絶縁体8をカソー
ド取出金属5に接着させるように構成したが、図8ない
し図9のように絶縁体8をゲート電極4に対向して形成
し、この絶縁体8は、カソード取出金属5の複数個の電
極部5aの各々の領域に対向する領域を開口する複数個
の開口部8aを有して上記カソード取出金属5に嵌着さ
れている。なお、上記絶縁体8における上記ゲート電極
4に対向する部分には凹部8bが形成されており、この
凹部8bは板状のゲート取出金属7とほぼ同平面形状に
形成され、上記ゲート取出金属7が嵌着されている。こ
のように構成すれば、カソード取出金属5の電極部5a
を除いて絶縁体8が配置されるので、ゲート取出金属7
はカソード取出金属5に対して確実に絶縁されるばかり
でなく、絶縁体8はカソード取出金属5の電極部5a
に、また、ゲート取出金属7は絶縁体8に夫々確実に保
持され、組立性が著しく向上することになる。
【0016】実施の形態4.図10ないし図11は板状
のゲート取出金属7をゲート電極4に圧接する場合の他
の実施の形態を示すもので、絶縁体8を、ゲート取出金
属7に対向して弾性を有する絶縁材で構成し、この絶縁
体8でゲート取出金属7の全面をゲート電極4に向かっ
て弾性的に押圧するようにしたものであり、カソード電
極3とゲート電極4とがほぼ同一平面であれば、ゲート
取出金属7のゲート電極4側をカソード取出金属5の電
極部5aよりもゲート電極4側に図10のようにa寸法
だけ突出するように構成すれば、図11のようにその突
出寸法aに応じた押圧力でゲート取出金属7の全面をゲ
ート電極4に均一に圧接することができる。
【0017】実施の形態5.図12はこの発明の実施の
形態5を示すもので、板状のゲート取出金属7には、隣
接する複数のカソード電極3の領域を包囲するように放
射状で且つ同心円状に開口された複数個の開口部7aが
形成されている。この構成では、開口部7aが広く形成
されるので、ゲート取出金属7の製造が容易となる。な
お、板状のゲート取出金属7を流れる電流の通路は長く
なる部分も生じるが、ゲート電極4の厚さ10μに比し
てゲート取出金属7の厚さが0.5mm以上のように遥
かに大であるため、各領域での均一なターンオフ動作が
可能となるという同様の効果を奏するものである。
【0018】ところで、上記説明では、カソード側エミ
ッタ層が放射状で且つ同心円状に配列したものについて
述べたが、配列の形態については特に限定するものでは
ない。
【0019】また、上記説明では、カソード側エミッタ
層をNエミッタ層13、第1ベース層をPベース層1
4、第2ベース層をNベース層15、アノード側エミッ
タ層をPエミッタ層16のようにNPNPの四層構造を
形成したもので述べたが、逆に、PNPNの四層構造を
形成しても利用できることはいうまでもない。
【0020】また、上記説明では、この発明をGTOサ
イリスタに利用した場合で説明したが、静電誘導サイリ
スタなどの微細パターンを有する半導体装置にも利用で
きることはいうまでもない。
【0021】
【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。
【0022】ゲート電極の略全面に対向する板状のゲー
ト取出金属を設けると共に、このゲート取出金属にはカ
ソード電極の領域を包囲するように開口された開口部を
複数個設け、ゲート電極に電気的に接続することによ
り、各領域でのターンオフ動作を更に改善でき、遮断耐
量を極めて向上させることができる。
【0023】また、板状のゲート取出金属に対向する絶
縁体をカソード取出金属と上記ゲート取出金属との間に
設け、この絶縁体でその間を絶縁することにより、ゲー
ト電極の略全面に対向したゲート取出金属の全面を確実
にゲート電極に圧接させることができる。
【0024】また、カソード取出金属は、複数個のカソ
ード電極に夫々電気的に接続される複数個の電極部を上
記複数個のカソード電極に対向して突出しており、絶縁
体は、上記複数個の電極部の各領域に対向して開口され
た開口部を有すると共に、ゲート電極に対向して形成さ
れた凹部とを有して上記ゲート電極に対向しており、上
記凹部には板状のゲート取出金属が保持されているの
で、ゲート取出金属と絶縁体をカソード取出金属に確実
に保持でき、組立性を向上できる
【0025】さらに、絶縁体は、ゲート取出金属に対向
して弾性を有する絶縁材で構成され、この絶縁体でゲー
ト取出金属をゲート電極に向かって弾性的に押圧してい
るので、ゲート電極にゲート取出金属を均一に圧接させ
ることができる。
【0026】また、板状のゲート取出金属は隣接する複
数のカソード電極を包囲するように開口した開口部を複
数個有しているので、ゲート取出金属の製造を容易にさ
せることができる。
【図面の簡単な説明】
【図1】 この発明の実施形態1を示すGTOサイリス
タの要部断面図である。
【図2】 この発明の実施形態1を示すGTOサイリス
タの要部断面図である。
【図3】 この発明の実施形態1を示すGTOサイリス
タの要部平面図である。
【図4】 この発明の実施形態1を示すGTOサイリス
タの要部平面図である。
【図5】 この発明の実施形態1を示すGTOサイリス
タの要部平面図である。
【図6】 この発明の実施形態2を示すGTOサイリス
タの要部断面図である。
【図7】 この発明の実施形態2を示すGTOサイリス
タの要部平面図である。
【図8】 この発明の実施形態3を示すGTOサイリス
タの要部断面図である。
【図9】 この発明の実施形態3を示すGTOサイリス
タの要部平面図である。
【図10】 この発明の実施形態4を示すGTOサイリ
スタの要部断面図である。
【図11】 この発明の実施形態4を示すGTOサイリ
スタの要部断面図である。
【図12】 この発明の実施形態5を示すGTOサイリ
スタの要部平面図である。
【図13】 従来のGTOサイリスタを示す要部断面図
である。
【図14】 従来のGTOサイリスタを示す要部平面図
である。
【符号の説明】
1 半導体基体、2 アノード電極、3 カソード電
極、4 ゲート電極、5カソード取出金属、5a 電極
部、7 ゲート取出金属、7a 開口部、8絶縁体、8
a 開口部、8b 凹部、11 一方の主表面、12
他方の主表面、13 Nエミッタ層、14 Pベース
層、15 Nベース層、16 Pエミッタ層

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 隣接する相互間でpn接合を形成するよ
    うに導電型が互いに異なるカソード側エミッタ層、第1
    ベース層、第2ベース層、及びアノード側エミッタ層を
    有し、一方の主表面において、上記カソード側エミッタ
    層は、上記第1ベース層によって相互に分離して配列さ
    れた複数個の細長い領域からなる半導体基体と、上記一
    方の主表面において、上記カソード側エミッタ層の各領
    域に夫々設けられた複数個のカソード電極と、上記一方
    の主表面において、上記カソード側エミッタ層の各領域
    を連続して包囲するように第1ベース層に設けられたゲ
    ート電極と、他方の主表面において、上記アノード側エ
    ミッタ層に設けられたアノード電極と、上記複数個のカ
    ソード電極に電気的に接続されたカソード取出金属と、
    上記ゲート電極の略全面に対向して形成され、上記カソ
    ード電極の領域を包囲するように開口された開口部を複
    数個有し、上記ゲート電極に電気的に接続された板状の
    ゲート取出金属とを備えた半導体装置。
  2. 【請求項2】 隣接する相互間でpn接合を形成するよ
    うに導電型が互いに異なるカソード側エミッタ層、第1
    ベース層、第2ベース層、及びアノード側エミッタ層を
    有し、一方の主表面において、上記カソード側エミッタ
    層は、上記第1ベース層によって相互に分離して配列さ
    れた複数個の細長い領域からなる半導体基体と、上記一
    方の主表面において、上記カソード側エミッタ層の各領
    域に夫々設けられた複数個のカソード電極と、上記一方
    の主表面において、上記カソード側エミッタ層の各領域
    を連続して包囲するように第1ベース層に設けられたゲ
    ート電極と、他方の主表面において、上記アノード側エ
    ミッタ層に設けられたアノード電極と、上記複数個のカ
    ソード電極に電気的に接続されたカソード取出金属と、
    上記ゲート電極の略全面に対向して形成され、上記カソ
    ード電極の領域を包囲するように開口された開口部を複
    数個有し、上記ゲート電極に電気的に接続された板状の
    ゲート取出金属と、このゲート取出金属に対向して形成
    され、このゲート取出金属と上記カソード取出金属との
    間に設けられ、この間を絶縁する絶縁体とを備えた半導
    体装置。
  3. 【請求項3】 隣接する相互間でpn接合を形成するよ
    うに導電型が互いに異なるカソード側エミッタ層、第1
    ベース層、第2ベース層、及びアノード側エミッタ層を
    有し、一方の主表面において、上記カソード側エミッタ
    層は、上記第1ベース層によって相互に分離して配列さ
    れた複数個の細長い領域からなる半導体基体と、上記一
    方の主表面において、上記カソード側エミッタ層の各領
    域に夫々設けられた複数個のカソード電極と、上記一方
    の主表面において、上記カソード側エミッタ層の各領域
    を連続して包囲するように第1ベース層に設けられたゲ
    ート電極と、他方の主表面において、上記アノード側エ
    ミッタ層に設けられたアノード電極と、上記複数個のカ
    ソード電極に夫々対向して突出した複数個の電極部を有
    し、この複数個の電極部が上記複数個のカソード電極に
    電気的に接続されたカソード取出金属と、上記ゲート電
    極に対向して形成され、上記複数個の電極部の各領域に
    対向して開口された複数個の開口部、及び上記ゲート電
    極に対向して形成された凹部を有し、上記カソード取出
    金属に保持された絶縁体と、上記ゲート電極の略全面に
    対向して形成されて、上記絶縁体を介して上記カソード
    取出金属と絶縁され、上記カソード電極の領域を包囲す
    るように開口された開口部を複数個有し、上記凹部に保
    持されると共に上記ゲート電極に電気的に接続された板
    状のゲート取出金属とを備えた半導体装置。
  4. 【請求項4】 隣接する相互間でpn接合を形成するよ
    うに導電型が互いに異なるカソード側エミッタ層、第1
    ベース層、第2ベース層、及びアノード側エミッタ層を
    有し、一方の主表面において、上記カソード側エミッタ
    層は、上記第1ベース層によって相互に分離して配列さ
    れた複数個の細長い領域からなる半導体基体と、上記一
    方の主表面において、上記カソード側エミッタ層の各領
    域に夫々設けられた複数個のカソード電極と、上記一方
    の主表面において、上記カソード側エミッタ層の各領域
    を連続して包囲するように第1ベース層に設けられたゲ
    ート電極と、他方の主表面において、上記アノード側エ
    ミッタ層に設けられたアノード電極と、上記複数個のカ
    ソード電極に電気的に接続されたカソード取出金属と、
    上記ゲート電極の略全面に対向して形成され、上記カソ
    ード電極の領域を包囲するように開口された開口部を複
    数個有し、上記ゲート電極に電気的に接続された板状の
    ゲート取出金属と、弾性を有する絶縁材で構成され、上
    記ゲート取出金属に対向して上記カソード取出金属と上
    記ゲート取出金属との間に設けられ、この間を絶縁する
    と共に上記ゲート取出金属の全面を上記ゲート電極に向
    かって弾性的に押圧する絶縁体とを備えた半導体装置。
  5. 【請求項5】 ゲート取出金属は隣接する複数のカソー
    ド電極の領域を包囲するように開口した開口部を複数個
    有することを特徴とする請求項1〜4のいずれかに記載
    の半導体装置。
JP24792896A 1996-09-19 1996-09-19 半導体装置 Expired - Fee Related JP3334509B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24792896A JP3334509B2 (ja) 1996-09-19 1996-09-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24792896A JP3334509B2 (ja) 1996-09-19 1996-09-19 半導体装置

Publications (2)

Publication Number Publication Date
JPH1098179A true JPH1098179A (ja) 1998-04-14
JP3334509B2 JP3334509B2 (ja) 2002-10-15

Family

ID=17170643

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24792896A Expired - Fee Related JP3334509B2 (ja) 1996-09-19 1996-09-19 半導体装置

Country Status (1)

Country Link
JP (1) JP3334509B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9362273B2 (en) 2001-04-27 2016-06-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
CN108292669A (zh) * 2015-09-11 2018-07-17 Abb瑞士股份有限公司 扁平栅极换向型晶闸管

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9362273B2 (en) 2001-04-27 2016-06-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
CN108292669A (zh) * 2015-09-11 2018-07-17 Abb瑞士股份有限公司 扁平栅极换向型晶闸管

Also Published As

Publication number Publication date
JP3334509B2 (ja) 2002-10-15

Similar Documents

Publication Publication Date Title
US7893457B2 (en) Bipolar mosfet devices and methods for their use
JPS6358376B2 (ja)
JP2001168329A (ja) トレンチ型mos半導体装置
JP2502386B2 (ja) 半導体装置
JP3334509B2 (ja) 半導体装置
JP6531731B2 (ja) 半導体装置
JPH02229471A (ja) ターン―オフファシリティをもつ半導体コンポネント
JPH04322471A (ja) Mos型半導体装置およびその製造方法
JPH05343662A (ja) 半導体装置およびその製造方法
JPS6055633A (ja) 半導体装置
JP3361920B2 (ja) 半導体装置
JPH01253274A (ja) 逆導通gtoサイリスタ
US5821616A (en) Power MOS device chip and package assembly
JPH08130317A (ja) 抵抗性フィ−ルドプレ−トを備えた半導体装置
JPH05315599A (ja) 自己消弧型サイリスタおよびその製造方法
JP2785271B2 (ja) 半導体装置
CN115136318B (zh) 集成门极换流晶闸管(igct)
JPS62234370A (ja) Gtoサイリスタ
JP2822614B2 (ja) ゲートターンオフサイリスタ
JP2654852B2 (ja) 圧接形パツケージ構造に適合した静電誘導形半導体素子
KR19990010738A (ko) 전력용 반도체소자 및 그 제조방법
JPH02143563A (ja) サイリスタ
JP2000058814A (ja) 半導体素子
JP2803687B2 (ja) 半導体装置
JP2024013345A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees