JPH1093278A - マイクロ波集積回路装置の基台およびマイクロ波集積回路装置 - Google Patents
マイクロ波集積回路装置の基台およびマイクロ波集積回路装置Info
- Publication number
- JPH1093278A JPH1093278A JP8242255A JP24225596A JPH1093278A JP H1093278 A JPH1093278 A JP H1093278A JP 8242255 A JP8242255 A JP 8242255A JP 24225596 A JP24225596 A JP 24225596A JP H1093278 A JPH1093278 A JP H1093278A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- microwave integrated
- wiring
- base
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
- H01L2924/1616—Cavity shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】
【課題】 マイクロ波集積回路装置の大きさを小さくす
ることができるマイクロ波集積回路装置の基台およびマ
イクロ波集積回路装置を得ることが課題である。 【解決手段】 マイクロ波集積回路素子２、入力用配線
５，９が設けられた入力基板２２，２３、出力用配線６
が設けられた出力基板２４、電源用配線１１が設けられ
た電源基板２５および信号用配線１０が設けられた信号
基板２５が実装されるマイクロ波集積回路装置の基台２
０であって、基台２０は、磁気遮蔽材料で作製され、か
つ、入力基板２２，２３および出力基板２４のそれぞれ
の実装部２０ｄ，２０ｅ，２０ｆを区画する隔壁２０ｂ
が、入力基板２２，２３および出力基板２４のそれぞれ
の実装経路に沿って縁部からマイクロ波集積回路素子の
実装部２０ｃに至るように対をなして立設されている。
ることができるマイクロ波集積回路装置の基台およびマ
イクロ波集積回路装置を得ることが課題である。 【解決手段】 マイクロ波集積回路素子２、入力用配線
５，９が設けられた入力基板２２，２３、出力用配線６
が設けられた出力基板２４、電源用配線１１が設けられ
た電源基板２５および信号用配線１０が設けられた信号
基板２５が実装されるマイクロ波集積回路装置の基台２
０であって、基台２０は、磁気遮蔽材料で作製され、か
つ、入力基板２２，２３および出力基板２４のそれぞれ
の実装部２０ｄ，２０ｅ，２０ｆを区画する隔壁２０ｂ
が、入力基板２２，２３および出力基板２４のそれぞれ
の実装経路に沿って縁部からマイクロ波集積回路素子の
実装部２０ｃに至るように対をなして立設されている。
Description
【０００１】
【発明の属する技術分野】この発明は、マイクロ波集積
回路素子を搭載したマイクロ波集積回路装置に関するも
のである。
回路素子を搭載したマイクロ波集積回路装置に関するも
のである。
【０００２】
【従来の技術】図４は従来のマイクロ波集積回路装置の
斜視図である。図４において、１は銅タングステンで作
製された板状の基台である。２は基台１上に搭載された
マイクロ波集積回路素子であるＭＭＩＣ（Monolithic M
icrowave integrated Circuit）である。３はセラミッ
クで作製され基台１上に搭載された第１の基板である。
第１の基板３の上面には、第１のＲＦ入力用配線５およ
びＲＦ出力用配線６が設けられている。７はセラミック
で作製され基台１上に搭載された第２の基板である。第
２の基板７の上面には、第２のＲＦ入力用配線９、制御
信号用配線１０並びに電源用配線１１が設けられてい
る。
斜視図である。図４において、１は銅タングステンで作
製された板状の基台である。２は基台１上に搭載された
マイクロ波集積回路素子であるＭＭＩＣ（Monolithic M
icrowave integrated Circuit）である。３はセラミッ
クで作製され基台１上に搭載された第１の基板である。
第１の基板３の上面には、第１のＲＦ入力用配線５およ
びＲＦ出力用配線６が設けられている。７はセラミック
で作製され基台１上に搭載された第２の基板である。第
２の基板７の上面には、第２のＲＦ入力用配線９、制御
信号用配線１０並びに電源用配線１１が設けられてい
る。
【０００３】ＭＭＩＣ２はスイッチ機能を持つマイクロ
波集積回路素子である。第１のＲＦ入力用配線５、第２
のＲＦ入力用配線９、ＲＦ出力用配線６、制御信号用配
線１０並びに電源用配線１１は、一端をＭＭＩＣ２にワ
イヤボンディングされて電気的に接続されている。ま
た、それぞれの配線５，９，６，１０，１１の他端は各
基板の縁部まで延びている。そして特に制御信号用配線
１０及び電源用配線１１の基板の縁部まで延びた他端に
は、外部の電線が半田付けされる為の半田付けパット１
０ａ，１１ａが形成されている。
波集積回路素子である。第１のＲＦ入力用配線５、第２
のＲＦ入力用配線９、ＲＦ出力用配線６、制御信号用配
線１０並びに電源用配線１１は、一端をＭＭＩＣ２にワ
イヤボンディングされて電気的に接続されている。ま
た、それぞれの配線５，９，６，１０，１１の他端は各
基板の縁部まで延びている。そして特に制御信号用配線
１０及び電源用配線１１の基板の縁部まで延びた他端に
は、外部の電線が半田付けされる為の半田付けパット１
０ａ，１１ａが形成されている。
【０００４】一般的にＭＭＩＣ２と、第１の基板３及び
第２の基板７の厚さは異なる。しかしマイクロ波集積回
路装置は、ＲＦ特性を良いものとするために、ＭＭＩＣ
２とＲＦ配線５，６，９は、同一面上に配置されること
が望ましい。そのため、基台１のＭＭＩＣ２の実装位置
には凹部が形成されている。そして、ＭＭＩＣ２はその
凹部に収納されて基台１に実装され、その上面が第１の
基板３及び第２の基板７の上面と同じ高さになるように
配設されている。このように、ＭＭＩＣ２および第１の
基板３並びに第２の基板７が、基台１上に実装されてい
る一つの理由は、それらの表面が同一面上に配置される
為である。そして他の理由は、基台１はＭＭＩＣ２を直
接その上に実装し、ＭＭＩＣ２の放熱やＭＭＩＣ２のグ
ランドの機能を果たしていることである。
第２の基板７の厚さは異なる。しかしマイクロ波集積回
路装置は、ＲＦ特性を良いものとするために、ＭＭＩＣ
２とＲＦ配線５，６，９は、同一面上に配置されること
が望ましい。そのため、基台１のＭＭＩＣ２の実装位置
には凹部が形成されている。そして、ＭＭＩＣ２はその
凹部に収納されて基台１に実装され、その上面が第１の
基板３及び第２の基板７の上面と同じ高さになるように
配設されている。このように、ＭＭＩＣ２および第１の
基板３並びに第２の基板７が、基台１上に実装されてい
る一つの理由は、それらの表面が同一面上に配置される
為である。そして他の理由は、基台１はＭＭＩＣ２を直
接その上に実装し、ＭＭＩＣ２の放熱やＭＭＩＣ２のグ
ランドの機能を果たしていることである。
【０００５】このように構成された従来のマイクロ波集
積回路装置においては、ＭＭＩＣ２に、第１のＲＦ入力
用配線５および第２のＲＦ入力用配線９を介して２種類
のＲＦ信号が入力される。また電源用配線１１を介して
直流電源が印加される。この状態で、制御信号用配線１
０を介して制御信号がＭＭＩＣ２に入力され、２種類の
ＲＦ信号のうち何れかが選択されて、ＲＦ出力用配線６
から出力される。
積回路装置においては、ＭＭＩＣ２に、第１のＲＦ入力
用配線５および第２のＲＦ入力用配線９を介して２種類
のＲＦ信号が入力される。また電源用配線１１を介して
直流電源が印加される。この状態で、制御信号用配線１
０を介して制御信号がＭＭＩＣ２に入力され、２種類の
ＲＦ信号のうち何れかが選択されて、ＲＦ出力用配線６
から出力される。
【０００６】図５は従来のマイクロ波集積回路装置の他
の例を示す斜視図である。本例のマイクロ波集積回路装
置においては、ＭＭＩＣ２はセラミック製の一枚の基板
１３上に実装されている。そして基板１３上には、図４
の従来例と同じ様に第１のＲＦ入力用配線５、第２のＲ
Ｆ入力用配線９、ＲＦ出力用配線６、制御信号用配線１
０並びに電源用配線１１が設けられている。その他の構
成および装置の動作は図４の従来例と同様である。
の例を示す斜視図である。本例のマイクロ波集積回路装
置においては、ＭＭＩＣ２はセラミック製の一枚の基板
１３上に実装されている。そして基板１３上には、図４
の従来例と同じ様に第１のＲＦ入力用配線５、第２のＲ
Ｆ入力用配線９、ＲＦ出力用配線６、制御信号用配線１
０並びに電源用配線１１が設けられている。その他の構
成および装置の動作は図４の従来例と同様である。
【０００７】周波数が比較的低く、しかも狭帯域である
ようなＲＦ特性を出し易い条件であって、ＭＭＩＣ２と
ＲＦ配線５，６，９を同一面上に配置する必要がない場
合であり、さらにＭＭＩＣ２の放熱やグランドの条件が
厳しくない場合には、図４に示す様に基台１を用いず、
ＭＭＩＣ２を直接基板１３上に実装する構成とすること
も可能である。
ようなＲＦ特性を出し易い条件であって、ＭＭＩＣ２と
ＲＦ配線５，６，９を同一面上に配置する必要がない場
合であり、さらにＭＭＩＣ２の放熱やグランドの条件が
厳しくない場合には、図４に示す様に基台１を用いず、
ＭＭＩＣ２を直接基板１３上に実装する構成とすること
も可能である。
【０００８】
【発明が解決しようとする課題】このように構成された
従来のマイクロ波集積回路装置においては、第１のＲＦ
入力用配線５、第２のＲＦ入力用配線９並びにＲＦ出力
用配線６相互間のアイソレーションを確保する為、各々
の配線を互いに離さなければならなかった。その結果、
基板３，基板７あるいは基板１３の大きさが大きくな
り、そのため装置全体の大きさが大きくなってしまう問
題があった。
従来のマイクロ波集積回路装置においては、第１のＲＦ
入力用配線５、第２のＲＦ入力用配線９並びにＲＦ出力
用配線６相互間のアイソレーションを確保する為、各々
の配線を互いに離さなければならなかった。その結果、
基板３，基板７あるいは基板１３の大きさが大きくな
り、そのため装置全体の大きさが大きくなってしまう問
題があった。
【０００９】この発明は、上記の課題を解決するために
なされたもので、マイクロ波集積回路装置の大きさを小
さくすることができるマイクロ波集積回路装置の基台お
よびマイクロ波集積回路装置を得ることを目的とする。
なされたもので、マイクロ波集積回路装置の大きさを小
さくすることができるマイクロ波集積回路装置の基台お
よびマイクロ波集積回路装置を得ることを目的とする。
【００１０】
【課題を解決するための手段】請求項１のマイクロ波集
積回路装置の基台においては、マイクロ波集積回路素
子、入力用配線が設けられた入力基板、出力用配線が設
けられた出力基板、電源用配線が設けられた電源基板お
よび信号用配線が設けられた信号基板が実装されるマイ
クロ波集積回路装置の基台であって、基台は、電磁遮蔽
材料で作製され、かつ、入力基板および出力基板のそれ
ぞれの実装部を区画する隔壁が、入力基板および出力基
板のそれぞれの実装経路に沿って縁部からマイクロ波集
積回路素子の実装部に至るように対をなして立設されて
いる。
積回路装置の基台においては、マイクロ波集積回路素
子、入力用配線が設けられた入力基板、出力用配線が設
けられた出力基板、電源用配線が設けられた電源基板お
よび信号用配線が設けられた信号基板が実装されるマイ
クロ波集積回路装置の基台であって、基台は、電磁遮蔽
材料で作製され、かつ、入力基板および出力基板のそれ
ぞれの実装部を区画する隔壁が、入力基板および出力基
板のそれぞれの実装経路に沿って縁部からマイクロ波集
積回路素子の実装部に至るように対をなして立設されて
いる。
【００１１】請求項２のマイクロ波集積回路装置の基台
においては、隔壁は、その上縁部に信号線および電源線
の少なくとも一方の線材を挿通させる切り欠きが設けら
れている。
においては、隔壁は、その上縁部に信号線および電源線
の少なくとも一方の線材を挿通させる切り欠きが設けら
れている。
【００１２】請求項３のマイクロ波集積回路装置におい
ては、電磁遮蔽材料からなり、隔壁が平板状の基部の縁
部からマイクロ波集積回路素子実装部に至るように対を
なして立設されてそれぞれ区画された入力基板実装部お
よび出力基板実装部を形成してなる基台と、基台のマイ
クロ波集積回路素子実装部に実装されたマイクロ波集積
回路素子と、入力用配線が設けられ、基部の縁部からマ
イクロ波集積回路素子に至るように基台の入力基板実装
部に実装されて、入力用配線がマイクロ波集積回路素子
の入力電極部に電気的に接続された入力基板と、出力用
配線が設けられ、基部の縁部からマイクロ波集積回路素
子に至るように基台の出力基板実装部に実装されて、出
力用配線がマイクロ波集積回路素子の出力電極部に電気
的に接続された入力基板と、信号用配線が設けられ、基
部上に実装されて、信号用配線がマイクロ波集積回路素
子の信号電極部に電気的に接続された信号基板と、電源
用配線が設けられ、基部上に実装されて、電源用配線が
マイクロ波集積回路素子の電源電極部に電気的に接続さ
れた電源基板と、電磁遮蔽材料からなり、基台の入力基
板実装部および出力基板実装部の上部開口を塞ぐように
隔壁の上端に固着された蓋体とを備えている。
ては、電磁遮蔽材料からなり、隔壁が平板状の基部の縁
部からマイクロ波集積回路素子実装部に至るように対を
なして立設されてそれぞれ区画された入力基板実装部お
よび出力基板実装部を形成してなる基台と、基台のマイ
クロ波集積回路素子実装部に実装されたマイクロ波集積
回路素子と、入力用配線が設けられ、基部の縁部からマ
イクロ波集積回路素子に至るように基台の入力基板実装
部に実装されて、入力用配線がマイクロ波集積回路素子
の入力電極部に電気的に接続された入力基板と、出力用
配線が設けられ、基部の縁部からマイクロ波集積回路素
子に至るように基台の出力基板実装部に実装されて、出
力用配線がマイクロ波集積回路素子の出力電極部に電気
的に接続された入力基板と、信号用配線が設けられ、基
部上に実装されて、信号用配線がマイクロ波集積回路素
子の信号電極部に電気的に接続された信号基板と、電源
用配線が設けられ、基部上に実装されて、電源用配線が
マイクロ波集積回路素子の電源電極部に電気的に接続さ
れた電源基板と、電磁遮蔽材料からなり、基台の入力基
板実装部および出力基板実装部の上部開口を塞ぐように
隔壁の上端に固着された蓋体とを備えている。
【００１３】請求項４のマイクロ波集積回路装置におい
ては、壁の上縁部に信号線および電源線の少なくとも一
方の線材を挿通させる切り欠きが設けられ、信号線およ
び電源線の少なくとも一方の線材が切り欠きを挿通され
て対応する信号基板の信号用配線および電源基板の電源
用配線に電気的に接続されている。
ては、壁の上縁部に信号線および電源線の少なくとも一
方の線材を挿通させる切り欠きが設けられ、信号線およ
び電源線の少なくとも一方の線材が切り欠きを挿通され
て対応する信号基板の信号用配線および電源基板の電源
用配線に電気的に接続されている。
【００１４】
実施の形態１．図１は本発明のマイクロ波集積回路装置
の基台を示す一部を破断した斜視図である。図２は本発
明のマイクロ波集積回路装置を示す一部を破断した斜視
図である。図４および図５に示した従来のマイクロ波集
積回路装置と同一または相当部分には同一符号を付す。
図１において、２０は電磁波を遮蔽する黄銅等の電磁遮
蔽材料で作製された基台である。基台２０は平板状の基
部２０ａと基部２０ａの一側の主面に立設された複数の
隔壁２０ｂとから構成されている。基部２０ａは、その
ほぼ中央にマイクロ波集積回路素子であるＭＭＩＣ２が
実装される凹部であるマイクロ波集積回路素子実装部２
０ｃが形成されている。
の基台を示す一部を破断した斜視図である。図２は本発
明のマイクロ波集積回路装置を示す一部を破断した斜視
図である。図４および図５に示した従来のマイクロ波集
積回路装置と同一または相当部分には同一符号を付す。
図１において、２０は電磁波を遮蔽する黄銅等の電磁遮
蔽材料で作製された基台である。基台２０は平板状の基
部２０ａと基部２０ａの一側の主面に立設された複数の
隔壁２０ｂとから構成されている。基部２０ａは、その
ほぼ中央にマイクロ波集積回路素子であるＭＭＩＣ２が
実装される凹部であるマイクロ波集積回路素子実装部２
０ｃが形成されている。
【００１５】さらに基部２０ａには、後で説明する２つ
の入力基板が実装される２個所に設けられた入力基板実
装部２０ｄ，２０ｅおよび出力基板が実装される出力基
板実装部２０ｆが形成されている。さらにまた、基部２
０ａには、信号基板および電源基板が実装される信号基
板電源基板実装部２０ｇが形成されている。尚、各基板
が実装される場所を図１に破線で示す。各基板実装部
は、いずれも基部２０ａの縁部からマイクロ波集積回路
素子実装部２０ｃに延びている。
の入力基板が実装される２個所に設けられた入力基板実
装部２０ｄ，２０ｅおよび出力基板が実装される出力基
板実装部２０ｆが形成されている。さらにまた、基部２
０ａには、信号基板および電源基板が実装される信号基
板電源基板実装部２０ｇが形成されている。尚、各基板
が実装される場所を図１に破線で示す。各基板実装部
は、いずれも基部２０ａの縁部からマイクロ波集積回路
素子実装部２０ｃに延びている。
【００１６】隔壁２０ｂは、入力基板実装部２０ｄ，２
０ｅおよび出力基板実装部２０ｆを区画するように、基
部２０ａの縁部からマイクロ波集積回路素子実装部２０
ｃに至るように各実装部の縁に沿って対をなして立設さ
れている。基台２０は、黄銅の１枚板を隔壁２０ｂが残
るように一側から削り出して作製されたものである。
０ｅおよび出力基板実装部２０ｆを区画するように、基
部２０ａの縁部からマイクロ波集積回路素子実装部２０
ｃに至るように各実装部の縁に沿って対をなして立設さ
れている。基台２０は、黄銅の１枚板を隔壁２０ｂが残
るように一側から削り出して作製されたものである。
【００１７】図２において、２はマイクロ波集積回路素
子実装部２０ｃに実装された従来例と同じスイッチ機能
を有するマイクロ波集積回路素子であるＭＭＩＣ２であ
る。２２は入力基板実装部２０ｄに実装された、ＭＭＩ
Ｃ２にＲＦ信号を入力する為の第１のＲＦ入力用配線５
が設けられた入力基板である第１のＲＦ信号入力用スル
ーライン基板である。２３は入力基板実装部２０ｅに実
装された、ＭＭＩＣ２に別のＲＦ信号を入力する為の第
２のＲＦ入力用配線９が設けられた入力基板である第２
のＲＦ信号入力用スルーライン基板である。
子実装部２０ｃに実装された従来例と同じスイッチ機能
を有するマイクロ波集積回路素子であるＭＭＩＣ２であ
る。２２は入力基板実装部２０ｄに実装された、ＭＭＩ
Ｃ２にＲＦ信号を入力する為の第１のＲＦ入力用配線５
が設けられた入力基板である第１のＲＦ信号入力用スル
ーライン基板である。２３は入力基板実装部２０ｅに実
装された、ＭＭＩＣ２に別のＲＦ信号を入力する為の第
２のＲＦ入力用配線９が設けられた入力基板である第２
のＲＦ信号入力用スルーライン基板である。
【００１８】第２のＲＦ信号入力用スルーライン基板２
３は、角部で２つに分割されている。またそれに伴って
ＲＦ入力用配線９も２つに分割されており、分割部をワ
イヤボンディングで電気的に接続されている。２４は出
力基板実装部２０ｆに実装された、ＭＭＩＣ２から出力
されるＲＦ信号を出力する為のＲＦ出力用配線６が設け
られた出力基板であるＲＦ信号出力用スルーライン基板
である。
３は、角部で２つに分割されている。またそれに伴って
ＲＦ入力用配線９も２つに分割されており、分割部をワ
イヤボンディングで電気的に接続されている。２４は出
力基板実装部２０ｆに実装された、ＭＭＩＣ２から出力
されるＲＦ信号を出力する為のＲＦ出力用配線６が設け
られた出力基板であるＲＦ信号出力用スルーライン基板
である。
【００１９】２５は信号基板電源基板実装部２０ｇに実
装されたＭＭＩＣ２に制御信号を入力する為の制御信号
用配線１０およびＭＭＩＣ２に直流電源を印加するため
の電源用配線１１が設けられた信号基板でありかつ電源
基板である信号電源基板である。信号電源基板２５は３
つに分割され、それに伴って分割された制御信号用配線
１０および電源用配線１１は、その分割部をワイヤボン
ディングで電気的に接続されている。
装されたＭＭＩＣ２に制御信号を入力する為の制御信号
用配線１０およびＭＭＩＣ２に直流電源を印加するため
の電源用配線１１が設けられた信号基板でありかつ電源
基板である信号電源基板である。信号電源基板２５は３
つに分割され、それに伴って分割された制御信号用配線
１０および電源用配線１１は、その分割部をワイヤボン
ディングで電気的に接続されている。
【００２０】各基板２２，２３，２４，２５は、基台２
０の縁部から、ＭＭＩＣ２に至るように実装されてい
る。一方、各基板２２，２３，２４，２５は、セラミッ
クで作製されている。そのため、例えばＬ字型とかコ字
型のような複雑な形状は作製することが困難である。そ
のため、上記のように、折れ曲がった角部等で分割され
て作製され、配線はワイヤボンディングで接続されてい
る。
０の縁部から、ＭＭＩＣ２に至るように実装されてい
る。一方、各基板２２，２３，２４，２５は、セラミッ
クで作製されている。そのため、例えばＬ字型とかコ字
型のような複雑な形状は作製することが困難である。そ
のため、上記のように、折れ曲がった角部等で分割され
て作製され、配線はワイヤボンディングで接続されてい
る。
【００２１】第１のＲＦ入力用配線５、第２のＲＦ入力
用配線９、ＲＦ出力用配線６、制御信号用配線１０並び
に電源用配線１１の一端は、それぞれ、ＭＭＩＣ２の入
力電極部、出力電極部、信号電極部、電源電極部にワイ
ヤボンディングされて電気的に接続されている。そして
他端は、基台２０の縁部にて外部の電極と接続される端
子が形成されている。そして、特に制御信号用配線１０
及び電源用配線１１の他端には、外部の信号線および電
源線が半田付けされる為の半田付けパット１０ａ，１１
ａが形成されている。
用配線９、ＲＦ出力用配線６、制御信号用配線１０並び
に電源用配線１１の一端は、それぞれ、ＭＭＩＣ２の入
力電極部、出力電極部、信号電極部、電源電極部にワイ
ヤボンディングされて電気的に接続されている。そして
他端は、基台２０の縁部にて外部の電極と接続される端
子が形成されている。そして、特に制御信号用配線１０
及び電源用配線１１の他端には、外部の信号線および電
源線が半田付けされる為の半田付けパット１０ａ，１１
ａが形成されている。
【００２２】基台２０に、ＭＭＩＣ２および各基板２
２，２３，２４，２５が実装され、各基板上の配線とＭ
ＭＩＣ２がワイヤボンディングされた後、基台２０に
は、基台２０と同じ黄銅等の電磁遮蔽材料で作製された
蓋体であるＥＭＩシールド板３０が固着される。ＥＭＩ
シールド板３０は、少なくとも入力基板実装部２０ｄ，
２０ｅおよび出力基板実装部２０ｆの上部開口を塞ぐよ
うに隔壁２０ｂの上端に固着される。
２，２３，２４，２５が実装され、各基板上の配線とＭ
ＭＩＣ２がワイヤボンディングされた後、基台２０に
は、基台２０と同じ黄銅等の電磁遮蔽材料で作製された
蓋体であるＥＭＩシールド板３０が固着される。ＥＭＩ
シールド板３０は、少なくとも入力基板実装部２０ｄ，
２０ｅおよび出力基板実装部２０ｆの上部開口を塞ぐよ
うに隔壁２０ｂの上端に固着される。
【００２３】このように構成された従来のマイクロ波集
積回路装置においては、第１のＲＦ入力用配線５、第２
のＲＦ入力用配線９を介して２種類のＲＦ信号が入力さ
れる。また電源用配線１１を介してＭＭＩＣ２に直流電
源が印加される。この状態で、制御信号用配線１０を介
して制御信号がＭＭＩＣ２に入力され、２種類のＲＦ信
号のうち何れかが選択されて、ＲＦ出力用配線６から出
力される。
積回路装置においては、第１のＲＦ入力用配線５、第２
のＲＦ入力用配線９を介して２種類のＲＦ信号が入力さ
れる。また電源用配線１１を介してＭＭＩＣ２に直流電
源が印加される。この状態で、制御信号用配線１０を介
して制御信号がＭＭＩＣ２に入力され、２種類のＲＦ信
号のうち何れかが選択されて、ＲＦ出力用配線６から出
力される。
【００２４】このように構成されたマイクロ波集積回路
装置においては、第１のＲＦ信号入力用スルーライン基
板２２、第２のＲＦ信号入力用スルーライン基板２３な
らびにＲＦ信号出力用スルーライン基板２４は、その経
路に沿って電磁遮蔽材料で囲まれている。そのため、各
基板上に形成されている第１のＲＦ入力用配線５、第２
のＲＦ入力用配線９ならびにＲＦ出力用配線６は、相互
間の距離を従来より近づけてもアイソレーションを確保
することができる。そのため、ＲＦ信号出力用スルーラ
イン基板は、経路の幅方向に幅を細くできる。結果とし
て装置の大きさを従来より小さなものとすることができ
る。
装置においては、第１のＲＦ信号入力用スルーライン基
板２２、第２のＲＦ信号入力用スルーライン基板２３な
らびにＲＦ信号出力用スルーライン基板２４は、その経
路に沿って電磁遮蔽材料で囲まれている。そのため、各
基板上に形成されている第１のＲＦ入力用配線５、第２
のＲＦ入力用配線９ならびにＲＦ出力用配線６は、相互
間の距離を従来より近づけてもアイソレーションを確保
することができる。そのため、ＲＦ信号出力用スルーラ
イン基板は、経路の幅方向に幅を細くできる。結果とし
て装置の大きさを従来より小さなものとすることができ
る。
【００２５】実施の形態２．図３は本発明のマイクロ波
集積回路装置の他の例を示す斜視図である。本実施の形
態の基台４０は、実施の形態１と同様に電磁遮蔽材料で
作製され、平板状の基部４０ａと基部４０ａの主面に立
設された複数の隔壁４０ｂとから構成されている。そし
て、基部４０ａには、実施の形態１と同様に、マイクロ
波集積回路素子実装部、２個所の入力基板実装部ならび
に出力基板実装部が形成され、それぞれの実装部には、
ＭＭＩＣ２、第１のＲＦ信号入力用スルーライン基板２
２、第２のＲＦ信号入力用スルーライン基板２３ならび
にＲＦ信号出力用スルーライン基板２４が実装されてい
る。それぞれの基板実装部は、いずれも基部４０ａの縁
部からマイクロ波集積回路素子実装部まで延び、それぞ
れの実装部に実装された各基板も基部４０ａの縁部から
ＭＭＩＣ２まで延びている。
集積回路装置の他の例を示す斜視図である。本実施の形
態の基台４０は、実施の形態１と同様に電磁遮蔽材料で
作製され、平板状の基部４０ａと基部４０ａの主面に立
設された複数の隔壁４０ｂとから構成されている。そし
て、基部４０ａには、実施の形態１と同様に、マイクロ
波集積回路素子実装部、２個所の入力基板実装部ならび
に出力基板実装部が形成され、それぞれの実装部には、
ＭＭＩＣ２、第１のＲＦ信号入力用スルーライン基板２
２、第２のＲＦ信号入力用スルーライン基板２３ならび
にＲＦ信号出力用スルーライン基板２４が実装されてい
る。それぞれの基板実装部は、いずれも基部４０ａの縁
部からマイクロ波集積回路素子実装部まで延び、それぞ
れの実装部に実装された各基板も基部４０ａの縁部から
ＭＭＩＣ２まで延びている。
【００２６】しかし、本実施の形態の信号基板電源基板
実装部は、実施の形態１のものと違い基部４０ａの縁部
まで延びておらず、その上に実装された信号電源基板３
１も基部４０ａの縁部まで延びていない。信号電源基板
３１は、一端はＭＭＩＣ２に隣接しているが、他端は基
部４０ａのほぼ中央に位置している。そして信号電源基
板３１上には実施の形態１と同様に制御信号用配線１０
および電源用配線１１が設けられているが、基板の端部
に設けられた半田付けパット１０ａ，１１ａは、結果と
して基部４０ａのほぼ中央部に位置している。
実装部は、実施の形態１のものと違い基部４０ａの縁部
まで延びておらず、その上に実装された信号電源基板３
１も基部４０ａの縁部まで延びていない。信号電源基板
３１は、一端はＭＭＩＣ２に隣接しているが、他端は基
部４０ａのほぼ中央に位置している。そして信号電源基
板３１上には実施の形態１と同様に制御信号用配線１０
および電源用配線１１が設けられているが、基板の端部
に設けられた半田付けパット１０ａ，１１ａは、結果と
して基部４０ａのほぼ中央部に位置している。
【００２７】また、基台４０には実施の形態１と同様
に、入力基板実装部および出力基板実装部を区画するよ
うに、基部４０ａの縁部からマイクロ波集積回路素子実
装部に至るように各実装部の縁に沿って対をなして隔壁
４０ｂが立設されている。
に、入力基板実装部および出力基板実装部を区画するよ
うに、基部４０ａの縁部からマイクロ波集積回路素子実
装部に至るように各実装部の縁に沿って対をなして隔壁
４０ｂが立設されている。
【００２８】本実施の形態においては、複数の隔壁４０
ｂのうち所定の隔壁４０ｂの上縁部に切り欠き４０ｈが
形成されている。そして、線材である信号線３２および
電源線３３が、各切り欠き４０ｈ内を挿通して延び、一
端が半田付けパット１０ａ，１１ａに半田付けされてい
る。すなわち、信号線３２および電源線３３は、隔壁４
０ｂの上縁部に形成された切り欠き４０ｈづたいに各基
板から離間した上方で引き回されて中央に形成された半
田付けパット１０ａ，１１ａまで延びている。一方信号
線３２および電源線３３の他端は、外部に延びている。
その他の構成はおよび動作は実施の形態１と同様であ
る。
ｂのうち所定の隔壁４０ｂの上縁部に切り欠き４０ｈが
形成されている。そして、線材である信号線３２および
電源線３３が、各切り欠き４０ｈ内を挿通して延び、一
端が半田付けパット１０ａ，１１ａに半田付けされてい
る。すなわち、信号線３２および電源線３３は、隔壁４
０ｂの上縁部に形成された切り欠き４０ｈづたいに各基
板から離間した上方で引き回されて中央に形成された半
田付けパット１０ａ，１１ａまで延びている。一方信号
線３２および電源線３３の他端は、外部に延びている。
その他の構成はおよび動作は実施の形態１と同様であ
る。
【００２９】このように構成されたマイクロ波集積回路
装置においては、隔壁４０ｂづたいに信号線３２および
電源線３３が各基板から離間した上方で引き回されるこ
とにより、従来困難であった装置中央への信号線３２お
よび電源線３３の引き回しが可能となった。そして、装
置の縁部に半田付け用のパッド１０ａ，１１ａを配置す
る必要がないので、信号電源基板３１は基台４０の縁部
まで延設される必要がない。そのため、装置設計時の自
由度を広げるとともに、効率的なレイアウトが可能とな
る、その結果、装置をさらに小さくすることができる。
尚、切り欠き４０ｈは隔壁４０ｂの上縁部付近に穿孔さ
れた孔でもよい。
装置においては、隔壁４０ｂづたいに信号線３２および
電源線３３が各基板から離間した上方で引き回されるこ
とにより、従来困難であった装置中央への信号線３２お
よび電源線３３の引き回しが可能となった。そして、装
置の縁部に半田付け用のパッド１０ａ，１１ａを配置す
る必要がないので、信号電源基板３１は基台４０の縁部
まで延設される必要がない。そのため、装置設計時の自
由度を広げるとともに、効率的なレイアウトが可能とな
る、その結果、装置をさらに小さくすることができる。
尚、切り欠き４０ｈは隔壁４０ｂの上縁部付近に穿孔さ
れた孔でもよい。
【００３０】
【発明の効果】請求項１のマイクロ波集積回路装置の基
台においては、マイクロ波集積回路素子、入力用配線が
設けられた入力基板、出力用配線が設けられた出力基
板、電源用配線が設けられた電源基板および信号用配線
が設けられた信号基板が実装されるマイクロ波集積回路
装置の基台であって、基台は、電磁遮蔽材料で作製さ
れ、かつ、入力基板および出力基板のそれぞれの実装部
を区画する隔壁が、入力基板および出力基板のそれぞれ
の実装経路に沿って縁部からマイクロ波集積回路素子の
実装部に至るように対をなして立設されている。そのた
め、基台に実装される入力基板および出力基板はその経
路に沿って電磁遮蔽材料で囲まれる。そのため、各基板
上に形成されている配線相互間の距離を従来より近づけ
てもアイソレーションを確保することができる。それに
より、入力基板および出力基板をその経路の幅方向に細
くすることができ、結果として、マイクロ波集積回路装
置を全体として小さなものとすることができる。
台においては、マイクロ波集積回路素子、入力用配線が
設けられた入力基板、出力用配線が設けられた出力基
板、電源用配線が設けられた電源基板および信号用配線
が設けられた信号基板が実装されるマイクロ波集積回路
装置の基台であって、基台は、電磁遮蔽材料で作製さ
れ、かつ、入力基板および出力基板のそれぞれの実装部
を区画する隔壁が、入力基板および出力基板のそれぞれ
の実装経路に沿って縁部からマイクロ波集積回路素子の
実装部に至るように対をなして立設されている。そのた
め、基台に実装される入力基板および出力基板はその経
路に沿って電磁遮蔽材料で囲まれる。そのため、各基板
上に形成されている配線相互間の距離を従来より近づけ
てもアイソレーションを確保することができる。それに
より、入力基板および出力基板をその経路の幅方向に細
くすることができ、結果として、マイクロ波集積回路装
置を全体として小さなものとすることができる。
【００３１】請求項２のマイクロ波集積回路装置の基台
においては、隔壁は、その上縁部に信号線および電源線
の少なくとも一方の線材を挿通させる切り欠きが設けら
れている。そのため、信号線および電源線の少なくとも
一方は、隔壁づたいに各基板から離間した上方で引き回
される。それにより装置中央への信号線および電源線の
引き回しが可能となり、装置の縁部に半田付け用のパッ
ドを配置する必要がないので、効率的なレイアウトが可
能となる。その結果、マイクロ波集積回路装置をさらに
小さくすることができる。
においては、隔壁は、その上縁部に信号線および電源線
の少なくとも一方の線材を挿通させる切り欠きが設けら
れている。そのため、信号線および電源線の少なくとも
一方は、隔壁づたいに各基板から離間した上方で引き回
される。それにより装置中央への信号線および電源線の
引き回しが可能となり、装置の縁部に半田付け用のパッ
ドを配置する必要がないので、効率的なレイアウトが可
能となる。その結果、マイクロ波集積回路装置をさらに
小さくすることができる。
【００３２】請求項３のマイクロ波集積回路装置におい
ては、電磁遮蔽材料からなり、隔壁が平板状の基部の縁
部からマイクロ波集積回路素子実装部に至るように対を
なして立設されてそれぞれ区画された入力基板実装部お
よび出力基板実装部を形成してなる基台と、基台のマイ
クロ波集積回路素子実装部に実装されたマイクロ波集積
回路素子と、入力用配線が設けられ、基部の縁部からマ
イクロ波集積回路素子に至るように基台の入力基板実装
部に実装されて、入力用配線がマイクロ波集積回路素子
の入力電極部に電気的に接続された入力基板と、出力用
配線が設けられ、基部の縁部からマイクロ波集積回路素
子に至るように基台の出力基板実装部に実装されて、出
力用配線がマイクロ波集積回路素子の出力電極部に電気
的に接続された入力基板と、信号用配線が設けられ、基
部上に実装されて、信号用配線がマイクロ波集積回路素
子の信号電極部に電気的に接続された信号基板と、電源
用配線が設けられ、基部上に実装されて、電源用配線が
マイクロ波集積回路素子の電源電極部に電気的に接続さ
れた電源基板と、電磁遮蔽材料からなり、基台の入力基
板実装部および出力基板実装部の上部開口を塞ぐように
隔壁の上端に固着された蓋体とを備えている。そのた
め、入力基板および出力基板はその経路に沿って電磁遮
蔽材料で囲まれている。そのため、各基板上に形成され
ている配線相互間の距離を従来より近づけてもアイソレ
ーションを確保することができる。それにより、入力基
板および出力基板をその経路の幅方向に細くすることが
でき、結果として、マイクロ波集積回路装置を全体とし
て小さなものとすることができる。
ては、電磁遮蔽材料からなり、隔壁が平板状の基部の縁
部からマイクロ波集積回路素子実装部に至るように対を
なして立設されてそれぞれ区画された入力基板実装部お
よび出力基板実装部を形成してなる基台と、基台のマイ
クロ波集積回路素子実装部に実装されたマイクロ波集積
回路素子と、入力用配線が設けられ、基部の縁部からマ
イクロ波集積回路素子に至るように基台の入力基板実装
部に実装されて、入力用配線がマイクロ波集積回路素子
の入力電極部に電気的に接続された入力基板と、出力用
配線が設けられ、基部の縁部からマイクロ波集積回路素
子に至るように基台の出力基板実装部に実装されて、出
力用配線がマイクロ波集積回路素子の出力電極部に電気
的に接続された入力基板と、信号用配線が設けられ、基
部上に実装されて、信号用配線がマイクロ波集積回路素
子の信号電極部に電気的に接続された信号基板と、電源
用配線が設けられ、基部上に実装されて、電源用配線が
マイクロ波集積回路素子の電源電極部に電気的に接続さ
れた電源基板と、電磁遮蔽材料からなり、基台の入力基
板実装部および出力基板実装部の上部開口を塞ぐように
隔壁の上端に固着された蓋体とを備えている。そのた
め、入力基板および出力基板はその経路に沿って電磁遮
蔽材料で囲まれている。そのため、各基板上に形成され
ている配線相互間の距離を従来より近づけてもアイソレ
ーションを確保することができる。それにより、入力基
板および出力基板をその経路の幅方向に細くすることが
でき、結果として、マイクロ波集積回路装置を全体とし
て小さなものとすることができる。
【００３３】請求項４のマイクロ波集積回路装置におい
ては、壁の上縁部に信号線および電源線の少なくとも一
方の線材を挿通させる切り欠きが設けられ、信号線およ
び電源用配線の少なくとも一方の線材が切り欠きを挿通
されて対応する信号基板の信号用配線および電源基板の
電源用配線に電気的に接続されている。そのため、信号
線および電源線の少なくとも一方は、隔壁づたいに各基
板から離間した上方で引き回される。それにより装置中
央への信号線および電源線の引き回しが可能となり、装
置の縁部に半田付け用のパッドを配置する必要がないの
で、効率的なレイアウトが可能となる。その結果、マイ
クロ波集積回路装置をさらに小さくすることができる。
ては、壁の上縁部に信号線および電源線の少なくとも一
方の線材を挿通させる切り欠きが設けられ、信号線およ
び電源用配線の少なくとも一方の線材が切り欠きを挿通
されて対応する信号基板の信号用配線および電源基板の
電源用配線に電気的に接続されている。そのため、信号
線および電源線の少なくとも一方は、隔壁づたいに各基
板から離間した上方で引き回される。それにより装置中
央への信号線および電源線の引き回しが可能となり、装
置の縁部に半田付け用のパッドを配置する必要がないの
で、効率的なレイアウトが可能となる。その結果、マイ
クロ波集積回路装置をさらに小さくすることができる。
【図１】 本発明のマイクロ波集積回路装置の基台を示
す一部を破断した斜視図である。
す一部を破断した斜視図である。
【図２】 本発明のマイクロ波集積回路装置を示す斜視
図である。
図である。
【図３】 本発明のマイクロ波集積回路装置の他の例を
示す斜視図である。
示す斜視図である。
【図４】 従来のマイクロ波集積回路装置の斜視図であ
る。
る。
【図５】 従来のマイクロ波集積回路装置の他の例を示
す斜視図である。
す斜視図である。
２ ＭＭＩＣ（マイクロ波集積回路素子）、５ 第１の
ＲＦ入力用配線（入力用配線）、６ ＲＦ出力用配線
（出力用配線）、９ 第２のＲＦ入力用配線（入力用配
線）、１０ 制御信号用配線（信号用配線）、１１ 電
源用配線、２０，４０ 基台、２０ａ，４０ａ 基部、
２０ｂ，４０ｂ 隔壁、２０ｃ マイクロ波集積回路素
子実装部、２０ｄ，２０ｅ 入力基板実装部、２０ｆ
出力基板実装部、２２ 第１のＲＦ信号入力用スルーラ
イン基板（入力基板）、２３ 第２のＲＦ信号入力用ス
ルーライン基板（入力基板）、２４ ＲＦ信号出力用ス
ルーライン基板（出力基板）、２５ 信号電源基板（信
号基板，電源基板）、３０ＥＭＩシールド板（蓋体）、
３２ 信号線、３３ 電源線。
ＲＦ入力用配線（入力用配線）、６ ＲＦ出力用配線
（出力用配線）、９ 第２のＲＦ入力用配線（入力用配
線）、１０ 制御信号用配線（信号用配線）、１１ 電
源用配線、２０，４０ 基台、２０ａ，４０ａ 基部、
２０ｂ，４０ｂ 隔壁、２０ｃ マイクロ波集積回路素
子実装部、２０ｄ，２０ｅ 入力基板実装部、２０ｆ
出力基板実装部、２２ 第１のＲＦ信号入力用スルーラ
イン基板（入力基板）、２３ 第２のＲＦ信号入力用ス
ルーライン基板（入力基板）、２４ ＲＦ信号出力用ス
ルーライン基板（出力基板）、２５ 信号電源基板（信
号基板，電源基板）、３０ＥＭＩシールド板（蓋体）、
３２ 信号線、３３ 電源線。
Claims (4)
- 【請求項１】 マイクロ波集積回路素子、入力用配線が
設けられた入力基板、出力用配線が設けられた出力基
板、電源用配線が設けられた電源基板および信号用配線
が設けられた信号基板が実装されるマイクロ波集積回路
装置の基台であって、上記基台は、電磁遮蔽材料で作製
され、かつ、上記入力基板および上記出力基板のそれぞ
れの実装部を区画する隔壁が、上記入力基板および上記
出力基板のそれぞれの実装経路に沿って縁部から上記マ
イクロ波集積回路素子の実装部に至るように対をなして
立設されていることを特徴とするマイクロ波集積回路装
置の基台。 - 【請求項２】 上記隔壁は、その上縁部に信号線および
電源線の少なくとも一方の線材を挿通させる切り欠きが
設けられていることを特徴とする請求項１記載のマイク
ロ波集積回路装置の基台。 - 【請求項３】 電磁遮蔽材料からなり、隔壁が平板状の
基部の縁部からマイクロ波集積回路素子実装部に至るよ
うに対をなして立設されてそれぞれ区画された入力基板
実装部および出力基板実装部を形成してなる基台と、 上記基台のマイクロ波集積回路素子実装部に実装された
マイクロ波集積回路素子と、 入力用配線が設けられ、上記基部の縁部から上記マイク
ロ波集積回路素子に至るように上記基台の入力基板実装
部に実装されて、該入力用配線が該マイクロ波集積回路
素子の入力電極部に電気的に接続された入力基板と、 出力用配線が設けられ、上記基部の縁部から上記マイク
ロ波集積回路素子に至るように上記基台の出力基板実装
部に実装されて、該出力用配線が該マイクロ波集積回路
素子の出力電極部に電気的に接続された出力基板と、 信号用配線が設けられ、上記基部上に実装されて、該信
号用配線が上記マイクロ波集積回路素子の信号電極部に
電気的に接続された信号基板と、 電源用配線が設けられ、上記基部上に実装されて、該電
源用配線が上記マイクロ波集積回路素子の電源電極部に
電気的に接続された電源基板と、 電磁遮蔽材料からなり、上記基台の上記入力基板実装部
および上記出力基板実装部の上部開口を塞ぐように上記
隔壁の上端に固着された蓋体とを備えたことを特徴とす
るマイクロ波集積回路装置。 - 【請求項４】 上記隔壁の上縁部に信号線および電源線
の少なくとも一方の線材を挿通させる切り欠きが設けら
れ、該信号線および電源線の少なくとも一方の線材が該
切り欠きを挿通されて対応する上記信号基板の信号用配
線および上記電源基板の電源用配線に電気的に接続され
ていることを特徴とする請求項３記載のマイクロ波集積
回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8242255A JPH1093278A (ja) | 1996-09-12 | 1996-09-12 | マイクロ波集積回路装置の基台およびマイクロ波集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8242255A JPH1093278A (ja) | 1996-09-12 | 1996-09-12 | マイクロ波集積回路装置の基台およびマイクロ波集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1093278A true JPH1093278A (ja) | 1998-04-10 |
Family
ID=17086554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8242255A Pending JPH1093278A (ja) | 1996-09-12 | 1996-09-12 | マイクロ波集積回路装置の基台およびマイクロ波集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1093278A (ja) |
-
1996
- 1996-09-12 JP JP8242255A patent/JPH1093278A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0503200B1 (en) | Package for microwave integrated circuit | |
| EP0798782B1 (en) | Microwave circuit package | |
| US6335669B1 (en) | RF circuit module | |
| EP0157505B1 (en) | High-frequency semiconductor device | |
| EP0438056B1 (en) | High-Frequency circuit package | |
| JPH06268417A (ja) | マイクロ波集積回路の相互接続を行う方法及び装置 | |
| US8829362B2 (en) | Electronic device having member which functions as ground conductor and radiator | |
| US4901203A (en) | Hybrid integrated circuit module assembly | |
| JPH0220158B2 (ja) | ||
| JPH02280502A (ja) | Ｖｈｆ集積回路用パッケージ | |
| US7098531B2 (en) | Jumper chip component and mounting structure therefor | |
| EP1148550B1 (en) | Radio frequency amplifier with small distortion and superior isolation | |
| JP2000268692A (ja) | 制御インピーダンス環境を備えた電気機械的開閉装置パッケージ | |
| JPH11330298A (ja) | 信号端子付パッケージおよびそれを用いた電子装置 | |
| JPH1093278A (ja) | マイクロ波集積回路装置の基台およびマイクロ波集積回路装置 | |
| JP3178452B2 (ja) | 半導体装置用パッケージとその実装構造 | |
| US5258646A (en) | Package for microwave IC | |
| JPH11204690A (ja) | 表面実装型パッケージ及び半導体装置 | |
| JP2001284870A (ja) | 高周波シールド構造 | |
| JPH09260522A (ja) | 半導体装置 | |
| JPH05199019A (ja) | 高周波回路パッケージ | |
| JP3965735B2 (ja) | マイクロ波装置 | |
| WO2023053228A1 (en) | Semiconductor device | |
| JP2002050733A (ja) | 高周波用パッケージ、配線ボードおよび高周波モジュール | |
| JP2002076652A (ja) | 高周波信号切換装置 |