JPH1093091A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 低温プロセスで効率よく形成するしきい値電
圧の絶対値の低下防止と低濃度領域活性化の活性化促進
を同時に満足できる半導体装置の製造方法を提供する。 【解決手段】 同一基板上に形成されたｎ型及びｐ型の
不純物注入領域に高エネルギービームを照射して不純物
を活性化するにあたり、不純物注入領域中の水素濃度比
を０．５から２の範囲にする半導体装置の製造方法。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】 本発明は、同一基板上にｎ
型とｐ型の不純物注入領域を有する半導体装置の製造方
法に係り、特に、高エネルギービームの照射により前記
不純物領域中のｎ型とｐ型の不純物を活性化する際に、
半導体薄膜のアブレーションを起こすことなく、しかも
十分な活性化が行われるようにした半導体装置の製造方
法に関する。

【０００２】

【従来の技術】 プラズマ、発光ダイオードあるいは液
晶を用いた表示デバイスは、表示部の薄型化が可能であ
り、事務機器やコンピュータ等の表示装置あるいは計測
用その他の特殊な機器の表示装置として広く用いられて
いる。

【０００３】これらの表示装置の中でも、アモルファス
・シリコンや、ポリシリコンのような結晶相を持つシリ
コンを用いた薄膜トランジスタをスイッチング素子とし
てマトリックス上に配した液晶表示装置は、表示品位が
高く、低消費電力であるため、盛んに開発が進められて
いる。

【０００４】特に、ポリシリコンを用いた薄膜トランジ
スタは、アモルファス・シリコン薄膜トランジスタより
も移動度が１０から１００倍程度高いため、その利点を
利用して液晶表示装置の画素スイッチング素子として多
く用いられている。

【０００５】さらに、最近では、ポリシリコン薄膜トラ
ンジスタを周辺駆動回路に用いて、画素薄膜トランジス
タと駆動回路薄膜トランジスタを同一基板上に同時に形
成する駆動回路一体型薄膜トランジスタ液晶表示装置の
研究開発も盛んに行われるようになってきている。

【０００６】このような駆動回路一体型薄膜トランジス
タ液晶表示装置の駆動回路にはｎ型とｐ型の薄膜トラン
ジスタが電気的に接続された状態で形成され、特に、約
３００×４００ｍｍ以上の大型基板では、ｎ型とｐ型の
不純物を注入する際、タクトタイム（一工程を終了する
のに要する時間）及び装置上の制約から、不純物の水素
化合物をプラズマ分解して打ち込むイオンドーピング法
が用いられており、このため駆動回路一体型薄膜トラン
ジスタ液晶表示装置の駆動回路のｎ型とｐ型の薄膜トラ
ンジスタのソース・ドレインの不純物注入領域中には必
然的に水素も注入されて５×１０¹⁹ａｔｏｍｓ・ｃｍ^-3
程度の水素が存在している。

【０００７】薄膜トランジスタ液晶表示装置用の薄膜ト
ランジスタを製造する際には、ポリシリコンに注入した
不純物を活性化する必要があり、低温（３００℃以下）
で高い活性化率が得られるエキシマレーザアニール（Ｅ
ＬＡ）法が一般に行われている。

【０００８】この方法では、図７に示すように、レーザ
の照射エネルギーを高くするほど活性化率は向上し、照
射エネルギーを下げると活性化率が低下するが、レーザ
の照射エネルギーが高すぎるとポリシリコン薄膜がアブ
レーション（溶溌）をおこしてソース・ドレイン領域に
穴があいてしまい、薄膜トランジスタが形成できないと
いう問題がある。

【０００９】アブレーションの生じる照射エネルギーと
膜中水素濃度には、図８に示すような相関関係があり、
膜中水素濃度が高いほど少ない照射エネルギーでアブレ
ーションが起き、このため照射エネルギーの上限はポリ
シリコン中の水素濃度による制限を受ける。

【００１０】ソース・ドレインの必要な抵抗値を得るた
めの不純物量は決まっているから、不純物の水素化合物
をプラズマにて分解して打ち込むイオンドーピング法を
用いる場合には、ｎ型不純物を注入する場合と、ｐ型不
純物を注入する場合とでは、不純物とともに注入される
水素量は異なってしまい、このため、ＥＬＡ法により活
性化を行う場合に最適照射エネルギーがｎ型とｐ型で一
致しないことになる。例えば、ｐ型に比べｎ型の方が最
適照射エネルギーが高い場合、必要な抵抗値を得るため
に照射エネルギーをｎ型の活性化条件に合わせると、ｐ
型不純物ドープポリシリコン膜がアブレーションを起こ
す。また、ｐ型の活性化条件に合わせると、ｎ型が充分
に活性化しない。

【００１１】このように、駆動回路一体型薄膜トランジ
スタ液晶表示装置の駆動回路のｎ型とｐ型の薄膜トラン
ジスタでは、アブレーションを回避するためにはｎ型と
ｐ型の不純物注入領域のうちの水素濃度の高い方で照射
エネルギーを決める必要があるため、両タイプの薄膜ト
ランジスタの不純物活性化を同時に行う場合には、一方
の薄膜トランジスタの不純物が十分に活性化されないと
いう問題があった。

【００１２】なお、ソース・ドレインは自己活性化とい
われるａｓ−ＩＤの状態で薄膜トランジスタを形成して
も、ソース・ドレインの抵抗がせいぜい２〜３ｋΩ／□
程度（ポリシリコン膜厚50ｎｍ）であり高移動度（約１
５０ｃｍ^２／Ｖｓ以上）の薄膜トランジスタに適用する
とソース・ドレイン抵抗が、チャネル抵抗に比べ無視で
きなくなるために直列抵抗成分として働き特性を劣化さ
せるおそれがある。

【００１３】したがって、薄膜トランジスタとしては、
たかだか５０〜１００ｃｍ^２／Ｖｓ程度のものしか得ら
れていなかった。そのため、液晶表示装置形成の際、Ｘ
ドライバ等は分割駆動にするために額縁を広くとらざる
を得ないという問題があった。

【００１４】

【発明が解決しようとする課題】このように、従来の半
導体装置の製造方法、特に、同一基板上に形成されたｎ
型及びｐ型の不純物注入領域に高エネルギービームを照
射して不純物を活性化するようにした液晶表示装置用の
薄膜トランジスタの製造方法では、不純物の水素化合物
をプラズマにて分解して打ち込むイオンドーピング法が
用いられており、このときｎ型不純物を注入する場合と
ｐ型不純物を注入する場合で、不純物とともに注入され
る水素量が異なってくるため、エキシマレーザアニール
法で活性化を行う場合に、水素濃度の高い方を基準にし
て照射エネルギーを設定すると、水素濃度の低い方の不
純物が十分に活性化されないという問題があり、逆に水
素濃度の低い方を基準にして照射エネルギーを設定する
と、水素濃度の高い方の不純物注入領域のポリシリコン
膜がアブレーションを起すという問題があった。

【００１５】本発明はこのような問題を解決するために
なされたもので、アブレーションを起こさずに、ｎ型及
びｐ型の不純物注入領域がいずれも十分に活性化された
半導体装置の製造方法を提供することを目的とする。

【００１６】

【課題を解決するための手段】本発明の目的は、同一基
板上に形成された水素、ｎ型及びｐ型の不純物注入領域
に高エネルギービームを照射して前記不純物を活性化す
るにあたり、前記ｎ型及びｐ型の不純物注入領域中の水
素濃度比を０．５から２の範囲にすることにより達成さ
れる。

【００１７】上記不純物注入領域中の水素濃度比のより
好ましい範囲は、０．８３から１．２０である。

【００１８】ソース・ドレイン領域に注入される不純物
としては、ｎチャネルには、例えば、燐、ヒ素等の水素
化物、ｐチャネルには、例えば、ホウ素等の水素化物等
が挙げられる。これらの不純物は水素混合して用いら
れ、この混合ガスはプラズマ化されてイオンドーピング
法により、不純物イオンと水素イオンは共にソース・ド
レイン領域に注入される。

【００１９】この際、ソース・ドレイン領域に注入され
る水素の量は、例えば水素と不純物ガスの混合比を変え
たり、加速電圧を変えたりすることにより調節すること
ができる。

【００２０】図２に、ｎチャネルのソース・ドレイン中
の水素濃度を、５×１０²⁰ａｔｏｍｓ・ｃｍ^-3とし、ｐ
チャネルのソース・ドレイン中の水素濃度をｎチャネル
との比が０から３となるよう変化させた場合のアブレー
ションを生じるＥＬＡエネルギーの値の変化を示す。図
２から、ｎチャネルのソース・ドレイン中の水素濃度と
ｐチャネルのソース・ドレイン中の水素濃度比が０．５
から２の範囲であれば比較的プロセスマージンを持てる
ことがわかる。

【００２１】ソース・ドレイン中の水素濃度は、ソース
・ドレイン領域への不純物の注入を終了した後、レーザ
アニールの直前に、例えば、水素濃度の定量によく用い
られるＳＩＭＳ分析法などによって測定される。

【００２２】本発明の半導体装置の製造方法によれば、
同一基板上に形成されたｎ型及びｐ型の不純物注入領域
に高エネルギービームを照射して不純物を活性化するよ
うにした液晶表示装置用の半導体装置、特に、薄膜トラ
ンジスタにおいて、ｎチャネルとｐチャネルの半導体装
置のソース・ドレイン領域の水素濃度比を０．５から２
にすることにより、２５０℃以下プロセスに対応した低
温でのＥＬＡ活性化を同時に行うことができ、両タイプ
のソ一ス・ドレインを適正に低抵抗化することができ
る。

【００２３】

【発明の実施の形態】以下、本発明の一実施例を図１に
従い説明する。

【００２４】図１は、本発明によるｎチヤネルコプラナ
型薄膜トランジスタの製造工程を示した拡大断面図であ
る。

【００２５】まず、ガラス基板、石英基板等からなる透
光性絶縁基板１の上にプラズマＣＶＤ法等によりバッフ
ァ層２となるＳｉＯ_Ｘ膜を１００ｎｍ程度被着する。

【００２６】さらに、このＳｉＯ_Ｘ膜上にプラズマＣＶ
Ｄ法やスパッタリング法等によりアモルファス・シリコ
ン：Ｈ膜を５０ｎｍ程度の厚さに被着し、例えばＸｅＣ
ｌエキシマレーザアニールによりアモルファス・シリコ
ン：Ｈ膜を溶融再結晶化させてポリシリコン膜３を形成
する。その後、フォトリソグラフィ等によりポリシリコ
ン膜３をパターニング・エッチングを行う。（図１−
ａ） 次に、ＣＶＤ法によりゲート絶縁膜４としてＳｉＯｘ膜
を１００ｎｍ被着した後、ゲート電極５として例えばＭ
ｏＴａを２５０ｎｍの厚さに被着する。（図１−ｂ） フォトリソグラフィにより、ゲート電極５を例えばＣＤ
Ｅ法等によりエッチング・パターニングを行う。次いで
イオンドーピングによりｎチャネルにリンを注入する。
このとき、ドーズ量は、例えば８０ｋＶ、８×１０¹⁵ａ
ｔｏｍｓ／ｃｍ² 程度である。（図１−ｃ） ＭｏＴａを１５０ｎｍを被着し、フォトリソグラフィ、
イオンドーピングによりｐチャネルにボロンを、例え
ば、加速電圧約５０ｋｅＶ、ドーズ量５×１０¹⁵ａｔｏ
ｍｓ／ｃｍ² で注入する。

【００２７】このようにして、ｐチャネルとｎチャネル
のソース・ドレイン領域の水素濃度比を２以内にするこ
とができる。（図１−ｄ） さらに、フォトリソグラフィ、エッチングによりゲート
電極を形成する。（図１−ｅ） 次ぎに、常圧ＣＶＤ法により層間絶縁膜７を４００ｎｍ
程度被着する。

【００２８】この状態で、例えばＸｅＣｌレーザにより
１７５ｍＪ／ｃｍ^２で活性化を行う。この際レーザを１
０回（shot/point）照射する。パルスは、３０から４０
sec^-1である。この時、水素濃度比が２以下のためｎチ
ャネル、ｐチャネルとも同一のエネルギーで充分に活性
化（８００ｋΩ／□以下）することがはじめて可能とな
る。（図１−ｆ） さらに、フォトリソグラフィによりコンタクトホールを
開孔し（図１−ｇ）、 ソース・ドレイン電極として例えばＡｌ膜をスパッタリ
ング法により成膜する。フォトリソグラフィ等によりソ
ース・ドレイン電極８にパターニングして、ｎチャネル
コプラナ型薄膜トランジスタが完成する。（図１−ｈ） なお、本説明では、コプラナ型薄膜トランジスタについ
て説明したが、本発明の主旨を逸脱しない範囲におい
て、さまざまに変形して実施することができる。本発明
の半導体装置の製造方法によって製造した薄膜トランジ
スタの一例を、図３の断面図に基づいて説明する。

【００２９】絶縁基板上９上にバッファ層１０、多結晶
シリコン膜１１が形成され、この多結晶シリコン膜はチ
ャネル領域１１ａとソース・ドレイン領域１１ｂから形
成されている。ｎチャネルはリン、ヒ素等、ｐチャネル
はボロン等の不純物を多結晶シリコン中に注入すること
により形成している。また、多結晶シリコン膜上にゲー
ト絶縁膜１２が形成されている。ゲート絶縁膜には複数
の開口部が形成され、この開口部を通じてソース・ドレ
イン電極１３が多結晶シリコン膜１１と電気的に接続し
て形成されている。ゲート絶縁膜上のソース電極とドレ
イン電極の間には、ゲート電極１４が形成されており、
また、ゲート電極上には層間絶縁膜１５が形成されてい
る。

【００３０】この実施例でもｐチャネルのソース・ドレ
イン領域１１ｐとｎチャネルのソース・ドレイン領域１
１ｎの水素濃度比を２以下にすることにより、低温プロ
セスで高い活性化率が得られるＥＬＡ活性化方法を用い
たｎチャネルとｐチャネルの同時活性化が可能になっ
た。

【００３１】なお、従来の低温プロセスで製造した薄膜
トランジスタでは、ｎチャネルとｐチャネルの多結晶シ
リコン薄膜トランジスタのソース・ドレイン領域の水素
濃度がｐチャネルソ一ス・ドレイン領域１１ｐとｎチャ
ネルソース・ドレイン領域１１ｎとで大きく異なってい
るため、水素濃度の高い方を基準にして照射エネルギー
を設定すると、水素濃度の低い方の不純物が十分に活性
化されず、逆に水素濃度の低い方を基準にして照射エネ
ルギーを設定すると、水素濃度の高い方の不純物注入領
域のポリシリコン膜がアブレーションを起してしまう。

【００３２】本発明は薄膜トランジスタの構造にはよら
ないので、コプラナ型、逆スタガ型、スタガ型など各種
の構造の薄膜トランジスタにも適用できる。その一例と
して、図４にスタガ型構造の薄膜トランジスタを概略的
に示した。

【００３３】図３および図４に示した薄膜トランジスタ
は、例えば、液晶表示装置の画素スイッチング素子や駆
動回路素子に用いてもよい。

【００３４】図５および図６は本発明の半導体装置の製
造方法によって製造した薄膜トランジスタを用いた液晶
表示装置の一例を模式的に示した断面図である。

【００３５】この液晶表示装置では、第１の透明絶縁基
板１６上にそれぞれ複数の画素スイッチング用薄膜トラ
ンジスタ１７、画素電極１８、ゲート線２８、信号線２
７からなる薄膜トランジスタアレイが形成され、この対
向電極２０が形成された第２の透明絶縁基板２１が配置
され、また、これらの薄膜トランジスタアレイを駆動す
るための図示しない駆動回路も設置されている。

【００３６】駆動回路用薄膜トランジスタは、ｐチャネ
ル薄膜トランジスタ２２とｎチャネル薄膜トランジスタ
２３とからなるＣＭＯＳ（Complementaly MOS)２４から
なっている。この時、重要なのは、ｐチャネルとｎチャ
ネルのソース・ドレイン中の水素濃度の比が２以下であ
ることである。２５は液晶容量、２４は補助容量を示し
ている。

【００３７】駆動回路用薄膜トランジスタ等のＣＭＯＳ
に本発明の半導体装置の製造方法によって製造された薄
膜トランジスタが用いられていることは言うまでもな
い。

【００３８】本発明の半導体装置の製造方法を適用した
薄膜トランジスタの製造方法は、低濃度領域を有するＬ
ＤＤタイプあるいは、マルチゲートタイプのｎチャネル
または、ｐチャネルタイプの薄膜トランジスタに適用す
ることができるのは言うまでもない。また、薄膜トラン
ジスタの構造にはよらないので、コプラナ型、逆スタガ
型、スタガ型など各種の構造の薄膜トランジスタに用い
ることができる。

【００３９】

【発明の効果】以上説明したように、本発明の製造方法
によって製造された半導体装置、例えば薄膜トランジス
タは、活性層中でソース・ドレイン領域の水素濃度より
チャネル領域の水素濃度を低くし、低濃度不純物領域の
活性化を容易にすることができる。また、ＥＬＡ活性化
時に同一照射エネルギーでｎチャネルとｐチャネルのソ
ース・ドレインをアブレーションさせることなく共に
（ポリシリコン膜厚５０ｎｍとして８００Ω／□以下
に）低抵抗化することができる。さらに、本発明によれ
ば、３００℃以下プロセスで容易に高い移動度を有する
薄膜トランジスタを形成でき、したがって得られた半導
体装置は大型高精細液晶表示装置などに有利に使用する
ことができる。

【図面の簡単な説明】

【図１】本発明の一実施例の製造工程概略図

【図２】ｎチャネルとｐチャネルのソース・ドレイン中
の水素濃度比とアブレーションを生じるＥＬＡエネルギ
ーとの関係を示す図

【図３】本発明の一実施例の要部を概略的に示す断面図

【図４】本発明の一実施例の要部を概略的に示す断面図

【図５】液晶表示装置を概略的に示す図

【図６】液晶表示装置の回路を概略的に示す図

【図７】シート抵抗とＥＬＡ照射エネルギーの関係を示
す図

【図８】ソース・ドレイン中水素濃度とＥＬＡ照射エネ
ルギーの関係を示す図

【符号の説明】

１…透光性絶縁基板、２…バッファ層、３…ポリシリコ
ン膜、４…ゲート絶縁膜、５…ゲート電極、６ａ…低濃
度不純物注入領域、６ｂ…高濃度不純物注入領域、７…
層間絶縁膜、８…ソース・ドレイン電極、９…絶縁基
板、１０…バッファ層、１１…多結晶シリコン膜、１１
ａ…チャネル領域、１１ｂ…ソース・ドレイン領域、１
２…ゲート絶縁膜、１３…ソース・ドレイン電極、１４
…ゲート電極、１５…層間絶縁膜、１６…第１の透明絶
縁基板、１７…画素スイッチング用薄膜トランジスタ、
１８…画素電極、１９…液晶層、２０…対向電極、２１
…第２の透明絶縁基板、２２…ｐチャネル薄膜トランジ
スタ、２３…ｎチャネル薄膜トランジスタ、２４…ＣＭ
ＯＳ、２５…液晶容量、２６…補助容量、２７…信号
線、２８…ゲート線

Claims (1)

【特許請求の範囲】
1. 【請求項１】 同一基板上に形成された水素、ｎ型及び
   ｐ型の不純物注入領域に高エネルギービームを照射して
   前記不純物注入領域中の不純物を活性化するにあたり、
   前記ｎ型およびｐ型の不純物注入領域中の水素濃度比を
   ０．５から２の範囲にすることを特徴とする半導体装置
   の製造方法。