JPH1090361A - 波形観測用パス選択回路 - Google Patents
波形観測用パス選択回路Info
- Publication number
- JPH1090361A JPH1090361A JP8244776A JP24477696A JPH1090361A JP H1090361 A JPH1090361 A JP H1090361A JP 8244776 A JP8244776 A JP 8244776A JP 24477696 A JP24477696 A JP 24477696A JP H1090361 A JPH1090361 A JP H1090361A
- Authority
- JP
- Japan
- Prior art keywords
- logic
- signal
- input
- observation
- logic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【課題】 本発明は、ゲート数及び端子数の大幅削減を
実現した波形観測用パス選択回路を提供することを目的
とする。 【解決手段】 論理回路部品１０１を構成する複数の論
理回路１０２それぞれの出力信号を選択的に観測するた
めの波形観測用パス選択回路において、複数の論理回路
１０２の出力信号の入力に応じて所定の論理演算を行
い、この論理演算結果を波形観測用に供する論理演算手
段１１１と、選択指示の入力に応じて、指定された論理
回路１０２の特性に応じて、波形観測に適した観測用信
号が得られる入力信号を作成するとともに、他の論理回
路１０２それぞれの特性に応じて、論理演算手段１１１
による論理演算結果が指定された論理回路１０２の観測
用信号となる出力信号を得る入力信号をそれぞれ作成
し、各論理回路１０２に入力する入力信号作成手段１１
２とを備える。
実現した波形観測用パス選択回路を提供することを目的
とする。 【解決手段】 論理回路部品１０１を構成する複数の論
理回路１０２それぞれの出力信号を選択的に観測するた
めの波形観測用パス選択回路において、複数の論理回路
１０２の出力信号の入力に応じて所定の論理演算を行
い、この論理演算結果を波形観測用に供する論理演算手
段１１１と、選択指示の入力に応じて、指定された論理
回路１０２の特性に応じて、波形観測に適した観測用信
号が得られる入力信号を作成するとともに、他の論理回
路１０２それぞれの特性に応じて、論理演算手段１１１
による論理演算結果が指定された論理回路１０２の観測
用信号となる出力信号を得る入力信号をそれぞれ作成
し、各論理回路１０２に入力する入力信号作成手段１１
２とを備える。
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＳＩやマルチチ
ップモジュールおよびプリント基板などの論理回路部品
に設けられる波形観測用パス選択回路に関するものであ
る。半導体製造技術の発展とともに単体のＬＳＩに集積
されるゲート数が増大し、その一方、ＬＳＩ内部に集積
された各論理回路に対する高速化要求はますます大きく
なっている。これに伴って、ＬＳＩ内部の論理回路ごと
にクロックの位相を精密に調整する必要性が生じ、この
ため、ＬＳＩ内部に個々の論理回路からの出力信号を選
択して、観測用の出力端子を介して観測するために、波
形観測用パス選択回路が設けられるようになってきてい
る。同様の必要性から、マルチチップモジュール及びプ
リント基板にも、波形観測用パス選択回路が設けられ、
モジュールに搭載された各チップ間についてのクロック
の位相調整作業や、プリント基板に実装された各モジュ
ールやチップ間のクロックの位相調整作業に供されてい
る。
ップモジュールおよびプリント基板などの論理回路部品
に設けられる波形観測用パス選択回路に関するものであ
る。半導体製造技術の発展とともに単体のＬＳＩに集積
されるゲート数が増大し、その一方、ＬＳＩ内部に集積
された各論理回路に対する高速化要求はますます大きく
なっている。これに伴って、ＬＳＩ内部の論理回路ごと
にクロックの位相を精密に調整する必要性が生じ、この
ため、ＬＳＩ内部に個々の論理回路からの出力信号を選
択して、観測用の出力端子を介して観測するために、波
形観測用パス選択回路が設けられるようになってきてい
る。同様の必要性から、マルチチップモジュール及びプ
リント基板にも、波形観測用パス選択回路が設けられ、
モジュールに搭載された各チップ間についてのクロック
の位相調整作業や、プリント基板に実装された各モジュ
ールやチップ間のクロックの位相調整作業に供されてい
る。
【０００２】
【従来の技術】図６に、従来の波形観測用パス選択回路
の構成例を示す。図６に示した波形観測用パス選択回路
は、ＬＳＩ４１０内部に設けられたマルチプレクサ４１
１が、デコーダ４１２を介して受け取った制御信号に応
じて、複数の論理回路４１３1 〜４１３n のいずれかの
出力を選択する構成となっており、この出力が出力ピン
を介して観測用に供されている。
の構成例を示す。図６に示した波形観測用パス選択回路
は、ＬＳＩ４１０内部に設けられたマルチプレクサ４１
１が、デコーダ４１２を介して受け取った制御信号に応
じて、複数の論理回路４１３1 〜４１３n のいずれかの
出力を選択する構成となっており、この出力が出力ピン
を介して観測用に供されている。
【０００３】この場合は、各論理回路４１３に対応する
入力端子から入力される入力信号に応じて、各論理回路
４１３により、波形観測に適切な観測用信号が出力され
ている。なお、各論理回路４１３への入力信号は、パル
スジェネレータ（図示せず）などによって作成されてい
る。したがって、デコーダ４１２に入力する制御情報を
切り換えることにより、マルチプレクサ４１１が選択す
る論理回路４１３を切り換え、複数の論理回路４１３1
〜４１３n の出力信号を交互に観察しながら、クロック
信号の位相調整を行うことができる。
入力端子から入力される入力信号に応じて、各論理回路
４１３により、波形観測に適切な観測用信号が出力され
ている。なお、各論理回路４１３への入力信号は、パル
スジェネレータ（図示せず）などによって作成されてい
る。したがって、デコーダ４１２に入力する制御情報を
切り換えることにより、マルチプレクサ４１１が選択す
る論理回路４１３を切り換え、複数の論理回路４１３1
〜４１３n の出力信号を交互に観察しながら、クロック
信号の位相調整を行うことができる。
【０００４】
【発明が解決しようとする課題】上述したように、従来
は、クロック信号の位相調整のためだけに、マルチプレ
クサ４１１とデコーダ４１２とで構成された波形観測用
パス選択回路が設けられていたため、ＬＳＩ４１０全体
としてのゲート数の増大を招いていた。また、従来方式
においては、論理回路４１３1 〜４１３n から波形観測
用信号を得るための入力信号とは別に、マルチプレクサ
４１１によるパス切換を指示するために、論理回路４１
３の数に対応するビット数の制御情報を入力する必要が
ある。
は、クロック信号の位相調整のためだけに、マルチプレ
クサ４１１とデコーダ４１２とで構成された波形観測用
パス選択回路が設けられていたため、ＬＳＩ４１０全体
としてのゲート数の増大を招いていた。また、従来方式
においては、論理回路４１３1 〜４１３n から波形観測
用信号を得るための入力信号とは別に、マルチプレクサ
４１１によるパス切換を指示するために、論理回路４１
３の数に対応するビット数の制御情報を入力する必要が
ある。
【０００５】このため、観測用の出力信号のための出力
端子の他に、上述したビット数分の入力端子を設ける必
要が生じ、端子数の増大を招いてしまっていた。ところ
で、パソコンをはじめとする情報処理装置の小型化、高
機能化に伴って、ＬＳＩやマルチチップモジュールおよ
びプリント基板に対する小型化要求が大きくなってお
り、クロック信号の位相調整などのような補助的な機能
部分に割り当てられるハードウェア量の削減が求められ
ている。
端子の他に、上述したビット数分の入力端子を設ける必
要が生じ、端子数の増大を招いてしまっていた。ところ
で、パソコンをはじめとする情報処理装置の小型化、高
機能化に伴って、ＬＳＩやマルチチップモジュールおよ
びプリント基板に対する小型化要求が大きくなってお
り、クロック信号の位相調整などのような補助的な機能
部分に割り当てられるハードウェア量の削減が求められ
ている。
【０００６】本発明は、ゲート数及び端子数の大幅削減
を実現した波形観測用パス選択回路を提供することを目
的とする。
を実現した波形観測用パス選択回路を提供することを目
的とする。
【０００７】
【課題を解決するための手段】図１は、本発明の波形観
測用パス選択回路の原理ブロック図である。
測用パス選択回路の原理ブロック図である。
【０００８】請求項１の発明は、論理回路部品１０１を
構成する複数の論理回路１０２それぞれの出力信号を選
択的に観測するための波形観測用パス選択回路におい
て、複数の論理回路１０２の出力信号の入力に応じて所
定の論理演算を行い、この論理演算結果を波形観測用に
供する論理演算手段１１１と、選択指示の入力に応じ
て、指定された論理回路１０２の特性に応じて、波形観
測に適した観測用信号が得られる入力信号を作成すると
ともに、他の論理回路１０２それぞれの特性に応じて、
論理演算手段１１１による論理演算結果が指定された論
理回路１０２の観測用信号となる出力信号を得る入力信
号をそれぞれ作成し、各論理回路１０２に入力する入力
信号作成手段１１２とを備えたことを特徴とする。
構成する複数の論理回路１０２それぞれの出力信号を選
択的に観測するための波形観測用パス選択回路におい
て、複数の論理回路１０２の出力信号の入力に応じて所
定の論理演算を行い、この論理演算結果を波形観測用に
供する論理演算手段１１１と、選択指示の入力に応じ
て、指定された論理回路１０２の特性に応じて、波形観
測に適した観測用信号が得られる入力信号を作成すると
ともに、他の論理回路１０２それぞれの特性に応じて、
論理演算手段１１１による論理演算結果が指定された論
理回路１０２の観測用信号となる出力信号を得る入力信
号をそれぞれ作成し、各論理回路１０２に入力する入力
信号作成手段１１２とを備えたことを特徴とする。
【０００９】請求項１の発明は、入力信号作成手段１１
２により、注目する論理回路１０２と他の論理回路１０
２とのそれぞれに適切な入力信号を供給することによ
り、論理演算手段１１１の出力として、注目する論理回
路１０２から出力された観測用信号を選択的に取り出す
ことができる。
２により、注目する論理回路１０２と他の論理回路１０
２とのそれぞれに適切な入力信号を供給することによ
り、論理演算手段１１１の出力として、注目する論理回
路１０２から出力された観測用信号を選択的に取り出す
ことができる。
【００１０】ここで、入力信号作成手段１１２で作成さ
れた入力信号は、各論理回路１０２に本来の入力信号を
入力する端子を介して入力することができるから、従来
方式のように、論理回路の選択のために波形観測機能専
用の制御入力端子を設ける必要がない。請求項２の発明
は、請求項１に記載の波形観測用パス選択回路におい
て、論理演算手段１１１は、複数の論理回路１０２の出
力信号について論理積演算を行う構成であることを特徴
とする。
れた入力信号は、各論理回路１０２に本来の入力信号を
入力する端子を介して入力することができるから、従来
方式のように、論理回路の選択のために波形観測機能専
用の制御入力端子を設ける必要がない。請求項２の発明
は、請求項１に記載の波形観測用パス選択回路におい
て、論理演算手段１１１は、複数の論理回路１０２の出
力信号について論理積演算を行う構成であることを特徴
とする。
【００１１】請求項２の発明は、論理演算手段１１１と
してアンドゲートを利用することにより、論理回路部品
１０１に論理回路１０２とともに実装される波形観測用
のハードウェア量を大幅に削減することができる。な
お、この場合は、入力信号作成手段１１２により、他の
論理回路１０２に対する入力信号として、例えば、それ
ぞれの論理回路１０２の出力信号として固定論理「１」
が得られる信号を作成し、該当する入力端子を介して入
力すればよい。
してアンドゲートを利用することにより、論理回路部品
１０１に論理回路１０２とともに実装される波形観測用
のハードウェア量を大幅に削減することができる。な
お、この場合は、入力信号作成手段１１２により、他の
論理回路１０２に対する入力信号として、例えば、それ
ぞれの論理回路１０２の出力信号として固定論理「１」
が得られる信号を作成し、該当する入力端子を介して入
力すればよい。
【００１２】請求項３の発明は、請求項１に記載の波形
観測用パス選択回路において、論理演算手段１１１は、
複数の論理回路１０２の出力信号について否定論理和演
算を行う構成であることを特徴とする。請求項３の発明
は、論理演算手段１１１としてＮＯＲゲートを利用する
ことにより、論理回路部品１０１に論理回路１０２とと
もに実装される波形観測用のハードウェア量を大幅に削
減することができる。
観測用パス選択回路において、論理演算手段１１１は、
複数の論理回路１０２の出力信号について否定論理和演
算を行う構成であることを特徴とする。請求項３の発明
は、論理演算手段１１１としてＮＯＲゲートを利用する
ことにより、論理回路部品１０１に論理回路１０２とと
もに実装される波形観測用のハードウェア量を大幅に削
減することができる。
【００１３】なお、この場合は、入力信号作成手段１１
２により、他の論理回路１０２に対する入力信号とし
て、例えば、それぞれの論理回路１０２の出力信号とし
て固定論理「０」が得られる信号を作成し、該当する入
力端子を介して入力すればよい。
２により、他の論理回路１０２に対する入力信号とし
て、例えば、それぞれの論理回路１０２の出力信号とし
て固定論理「０」が得られる信号を作成し、該当する入
力端子を介して入力すればよい。
【００１４】
【発明の実施の形態】以下、図面に基づいて、本発明の
実施形態について詳細に説明する。
実施形態について詳細に説明する。
【００１５】図２は、本発明の波形観測用パス選択回路
の実施形態を示す図である。図２に示したＬＳＩ２１０
において、波形観測用パス選択回路は、図６に示したマ
ルチプレクサ４１１およびデコーダ４１２に代えて、請
求項２で述べた論理演算手段１１１に相当するアンドゲ
ート２１１を備え、このアンドゲート２１１の出力信号
を出力端子を介してクロックの位相調整作業に供する構
成となっている。
の実施形態を示す図である。図２に示したＬＳＩ２１０
において、波形観測用パス選択回路は、図６に示したマ
ルチプレクサ４１１およびデコーダ４１２に代えて、請
求項２で述べた論理演算手段１１１に相当するアンドゲ
ート２１１を備え、このアンドゲート２１１の出力信号
を出力端子を介してクロックの位相調整作業に供する構
成となっている。
【００１６】また、図２において、パルスジェネレータ
２１２は、入力信号作成手段１１２に相当するものであ
り、論理回路１０２に相当する論理回路４１３1 〜４１
３nへの入力信号をそれぞれ作成し、対応する入力端子
を介して各論理回路４１３にそれぞれ入力する構成とな
っている。ここで、パルスジェネレータ２１２は、注目
する論理回路４１３に対応する入力信号として、クロッ
クの位相調整に適した観測用信号を与える信号を作成す
るとともに、他の論理回路４１３に対応する入力信号と
して、例えば、それぞれの論理回路４１３の出力信号と
して、固定論理「１」が得られる信号を作成すればよ
い。
２１２は、入力信号作成手段１１２に相当するものであ
り、論理回路１０２に相当する論理回路４１３1 〜４１
３nへの入力信号をそれぞれ作成し、対応する入力端子
を介して各論理回路４１３にそれぞれ入力する構成とな
っている。ここで、パルスジェネレータ２１２は、注目
する論理回路４１３に対応する入力信号として、クロッ
クの位相調整に適した観測用信号を与える信号を作成す
るとともに、他の論理回路４１３に対応する入力信号と
して、例えば、それぞれの論理回路４１３の出力信号と
して、固定論理「１」が得られる信号を作成すればよ
い。
【００１７】この場合は、図３(ａ)に示すように、注目
する論理回路４１３1 の出力信号として得られるパルス
信号と、他の論理回路４１３2 〜４１３n の出力信号と
して得られる固定論理「１」とが、アンドゲート２１１
に入力されるから、アンドゲート２１１の出力は、注目
する論理回路４１３1 の出力そのものとなる。また、同
様にして、論理回路４１３2 〜４１３n を順次に注目す
る論理回路とし、該当する論理回路４１３の出力信号を
観測用信号とする入力信号を入力するとともに、他の論
理回路４１３に固定論理「１」が得られる入力信号を供
給すれば、アンドゲート２１１を介して、ＬＳＩ２１０
に集積された各論理回路４１３の出力信号を交互に選択
し、出力端子を介して観察することができる。
する論理回路４１３1 の出力信号として得られるパルス
信号と、他の論理回路４１３2 〜４１３n の出力信号と
して得られる固定論理「１」とが、アンドゲート２１１
に入力されるから、アンドゲート２１１の出力は、注目
する論理回路４１３1 の出力そのものとなる。また、同
様にして、論理回路４１３2 〜４１３n を順次に注目す
る論理回路とし、該当する論理回路４１３の出力信号を
観測用信号とする入力信号を入力するとともに、他の論
理回路４１３に固定論理「１」が得られる入力信号を供
給すれば、アンドゲート２１１を介して、ＬＳＩ２１０
に集積された各論理回路４１３の出力信号を交互に選択
し、出力端子を介して観察することができる。
【００１８】このようにして、各論理回路４１３への入
力信号を切り替えることにより、アンドゲート２１１に
より、各論理回路４１３の出力信号を選択することが可
能となり、従来の波形観測用パス選択回路と同様に、各
論理回路４１３の出力信号を交互にクロックの位相調整
作業に供することができる。この場合は、論理回路部品
１０１に相当するＬＳＩ２１０内部に論理回路４１３と
ともに集積されるハードウェアは、アンドゲート２１１
のみであり、マルチプレクサ４１１およびデコーダ４１
２を必要とした従来構成に比べて、大幅にハードウェア
量を削減することができる。
力信号を切り替えることにより、アンドゲート２１１に
より、各論理回路４１３の出力信号を選択することが可
能となり、従来の波形観測用パス選択回路と同様に、各
論理回路４１３の出力信号を交互にクロックの位相調整
作業に供することができる。この場合は、論理回路部品
１０１に相当するＬＳＩ２１０内部に論理回路４１３と
ともに集積されるハードウェアは、アンドゲート２１１
のみであり、マルチプレクサ４１１およびデコーダ４１
２を必要とした従来構成に比べて、大幅にハードウェア
量を削減することができる。
【００１９】また、本来の論理回路４１３の入力端子か
ら上述したような入力信号を入力することで注目する論
理回路４１３を切り替える構成としたことにより、従来
構成では必要とされた制御情報入力のための入力端子も
不要となり、端子数の削減も図ることができる。これに
より、クロックの位相調整が必要とされるような複雑な
ＬＳＩやマルチチップモジュールおよびプリント基板に
ついても、調整作業のみに必要な補助機能部分の回路規
模を極力抑えて、全体としてのハードウェア量を削減
し、小型化要求に応えることが可能となる。
ら上述したような入力信号を入力することで注目する論
理回路４１３を切り替える構成としたことにより、従来
構成では必要とされた制御情報入力のための入力端子も
不要となり、端子数の削減も図ることができる。これに
より、クロックの位相調整が必要とされるような複雑な
ＬＳＩやマルチチップモジュールおよびプリント基板に
ついても、調整作業のみに必要な補助機能部分の回路規
模を極力抑えて、全体としてのハードウェア量を削減
し、小型化要求に応えることが可能となる。
【００２０】また、この場合は、注目する論理回路４１
３の選択にアンドゲート２１１を用いているので、該当
する論理回路４１３の出力信号と同じ極性の信号を得る
ことができ、出力端子を介して得られる信号と注目する
論理回路４１３の出力信号とが直感的にも一致するの
で、クロックの位相調整作業を容易に行うことができ
る。一方、クロックの位相調整作業では、パルスの極性
自体に重要性はないことから、波形観測用パス選択回路
により、選択した論理回路の出力信号を反転した信号を
出力端子を介して出力してもよい。
３の選択にアンドゲート２１１を用いているので、該当
する論理回路４１３の出力信号と同じ極性の信号を得る
ことができ、出力端子を介して得られる信号と注目する
論理回路４１３の出力信号とが直感的にも一致するの
で、クロックの位相調整作業を容易に行うことができ
る。一方、クロックの位相調整作業では、パルスの極性
自体に重要性はないことから、波形観測用パス選択回路
により、選択した論理回路の出力信号を反転した信号を
出力端子を介して出力してもよい。
【００２１】図４に、請求項３の波形観測用パス選択回
路の実施形態を示す。図４において、波形観測用パス選
択回路は、図２に示したアンドゲート２１１に代えて、
請求項３で述べた論理演算手段１１１に相当するＮＯＲ
ゲート２１３を備え、このＮＯＲゲート２１３の出力を
出力端子を介してクロックの位相調整作業に供する構成
となっている。
路の実施形態を示す。図４において、波形観測用パス選
択回路は、図２に示したアンドゲート２１１に代えて、
請求項３で述べた論理演算手段１１１に相当するＮＯＲ
ゲート２１３を備え、このＮＯＲゲート２１３の出力を
出力端子を介してクロックの位相調整作業に供する構成
となっている。
【００２２】また、パルスジェネレータ２１２は、注目
する論理回路４１３に対応する入力信号として、クロッ
クの位相調整に適した観測用信号を与える信号を作成す
るとともに、他の論理回路４１３に対応する入力信号と
して、例えば、それぞれの論理回路４１３の出力信号と
して、固定論理「０」が得られる信号を作成すればよ
い。
する論理回路４１３に対応する入力信号として、クロッ
クの位相調整に適した観測用信号を与える信号を作成す
るとともに、他の論理回路４１３に対応する入力信号と
して、例えば、それぞれの論理回路４１３の出力信号と
して、固定論理「０」が得られる信号を作成すればよ
い。
【００２３】この場合は、図３(ｂ)に示すように、注目
する論理回路４１３1 の出力信号として得られるパルス
信号と、他の論理回路４１３2 〜４１３n の出力信号と
して得られる固定論理「０」とが、ＮＯＲゲート２１３
に入力されるから、ＮＯＲゲート２１３の出力は、注目
する論理回路４１３1 の出力を反転したものとなる。ま
た、同様にして、論理回路４１３2 〜４１３n を順次に
注目する論理回路とし、該当する論理回路４１３に適切
な入力信号を入力するとともに、他の論理回路４１３に
固定論理「０」が得られる入力信号を供給すれば、ＮＯ
Ｒゲート２１３を介して、ＬＳＩ２１０に集積された各
論理回路４１３の出力信号を交互に選択し、出力端子を
介して観察することができる。
する論理回路４１３1 の出力信号として得られるパルス
信号と、他の論理回路４１３2 〜４１３n の出力信号と
して得られる固定論理「０」とが、ＮＯＲゲート２１３
に入力されるから、ＮＯＲゲート２１３の出力は、注目
する論理回路４１３1 の出力を反転したものとなる。ま
た、同様にして、論理回路４１３2 〜４１３n を順次に
注目する論理回路とし、該当する論理回路４１３に適切
な入力信号を入力するとともに、他の論理回路４１３に
固定論理「０」が得られる入力信号を供給すれば、ＮＯ
Ｒゲート２１３を介して、ＬＳＩ２１０に集積された各
論理回路４１３の出力信号を交互に選択し、出力端子を
介して観察することができる。
【００２４】この場合は、出力端子を介して得られる観
測用の信号は、注目する論理回路４１３の出力を反転し
たものであるが、上述したように、クロックの位相調整
のような用途では極性そのものに重要性はないから、出
力端子を介して得られる反転した信号により、十分な位
相調整作業を行うことができる。したがって、論理回路
４１３1 〜４１３n の出力信号として固定論理「１」と
固定論理「０」とのいずれが得やすいかによってアンド
ゲートあるいはＮＯＲゲートを選択し、ＬＳＩやマルチ
チップモジュールまたはプリント基板に波形観測用パス
選択回路として実装すればよい。
測用の信号は、注目する論理回路４１３の出力を反転し
たものであるが、上述したように、クロックの位相調整
のような用途では極性そのものに重要性はないから、出
力端子を介して得られる反転した信号により、十分な位
相調整作業を行うことができる。したがって、論理回路
４１３1 〜４１３n の出力信号として固定論理「１」と
固定論理「０」とのいずれが得やすいかによってアンド
ゲートあるいはＮＯＲゲートを選択し、ＬＳＩやマルチ
チップモジュールまたはプリント基板に波形観測用パス
選択回路として実装すればよい。
【００２５】なお、論理回路４１３の出力信号として、
固定論理「１」または固定論理「０」を得ることが難し
い場合は、図５に示すように、注目する論理回路４１３
の出力信号（図５において、正論理のパルスとして示し
た）のパルス幅よりも、他の論理回路４１３の出力信号
のパルス幅が広くなるように入力信号を調整すればよ
い。この場合も、各論理回路４１３の出力信号をアンド
ゲート２１１に入力し、その論理積をとることにより、
注目する論理回路４１３の出力信号そのものをアンドゲ
ート２１１の出力として得ることができる。
固定論理「１」または固定論理「０」を得ることが難し
い場合は、図５に示すように、注目する論理回路４１３
の出力信号（図５において、正論理のパルスとして示し
た）のパルス幅よりも、他の論理回路４１３の出力信号
のパルス幅が広くなるように入力信号を調整すればよ
い。この場合も、各論理回路４１３の出力信号をアンド
ゲート２１１に入力し、その論理積をとることにより、
注目する論理回路４１３の出力信号そのものをアンドゲ
ート２１１の出力として得ることができる。
【００２６】論理回路４１３の出力信号が負論理である
場合も同様である。
場合も同様である。
【００２７】
【発明の効果】以上に説明したように、本発明によれ
ば、観測対象の各論理回路に入力する入力信号をそれぞ
れ調整して、論理演算手段による論理演算結果として、
注目する論理回路の出力を得る構成とすることにより、
観測対象の論理回路を選択するための制御入力を不要と
し、全体として波形観測のために必要とされるハードウ
ェア量を大幅に削減することが可能となり、ＬＳＩやマ
ルチチップモジュール、プリント基板などの論理回路部
品の小型化・低価格化を図ることができる。
ば、観測対象の各論理回路に入力する入力信号をそれぞ
れ調整して、論理演算手段による論理演算結果として、
注目する論理回路の出力を得る構成とすることにより、
観測対象の論理回路を選択するための制御入力を不要と
し、全体として波形観測のために必要とされるハードウ
ェア量を大幅に削減することが可能となり、ＬＳＩやマ
ルチチップモジュール、プリント基板などの論理回路部
品の小型化・低価格化を図ることができる。
【００２８】特に、観測対象の論理回路の特性に応じ
て、請求項２および請求項３の発明を適用することによ
り、観測対象の論理回路とともに実装される波形観測の
ためのハードウェアを大幅に削減することができ、論理
回路部品の小型化・低価格化をより一層推進することが
できる。
て、請求項２および請求項３の発明を適用することによ
り、観測対象の論理回路とともに実装される波形観測の
ためのハードウェアを大幅に削減することができ、論理
回路部品の小型化・低価格化をより一層推進することが
できる。
【図１】本発明の波形観測用パス選択回路の原理ブロッ
ク図である。
ク図である。
【図２】請求項２の波形観測用パス選択回路の実施形態
を示す図である。
を示す図である。
【図３】観測用信号の選択処理を説明する図である。
【図４】請求項３の波形観測用パス選択回路の実施形態
を示す図である。
を示す図である。
【図５】観測用信号の選択処理を説明する図である。
【図６】従来の波形観測用パス選択回路の構成例を示す
図である。
図である。
１０１ 論理回路部品 １０２、４１３ 論理回路 １１１ 論理演算手段 １１２ 入力信号作成手段 ２１０、４１０ ＬＳＩ ２１１ アンドゲート ２１２ パルスジェネレータ ２１３ ＮＯＲゲート ４１１ マルチプレクサ ４１２ デコーダ
Claims (3)
- 【請求項１】 論理回路部品を構成する複数の論理回路
それぞれの出力信号を選択的に観測するための波形観測
用パス選択回路において、 前記複数の論理回路の出力信号の入力に応じて所定の論
理演算を行い、この論理演算結果を波形観測用に供する
論理演算手段と、 選択指示の入力に応じて、指定された論理回路の特性に
応じて、波形観測に適した観測用信号が得られる入力信
号を作成するとともに、他の論理回路それぞれの特性に
応じて、前記論理演算手段による論理演算結果が前記指
定された論理回路の観測用信号となる出力信号を得る入
力信号をそれぞれ作成し、各論理回路に入力する入力信
号作成手段とを備えたことを特徴とする波形観測用パス
選択回路。 - 【請求項２】 請求項１に記載の波形観測用パス選択回
路において、 論理演算手段は、複数の論理回路の出力信号について論
理積演算を行う構成であることを特徴とする波形観測用
パス選択回路。 - 【請求項３】 請求項１に記載の波形観測用パス選択回
路において、 論理演算手段は、複数の論理回路の出力信号について否
定論理和演算を行う構成であることを特徴とする波形観
測用パス選択回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8244776A JPH1090361A (ja) | 1996-09-17 | 1996-09-17 | 波形観測用パス選択回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8244776A JPH1090361A (ja) | 1996-09-17 | 1996-09-17 | 波形観測用パス選択回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1090361A true JPH1090361A (ja) | 1998-04-10 |
Family
ID=17123755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8244776A Pending JPH1090361A (ja) | 1996-09-17 | 1996-09-17 | 波形観測用パス選択回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1090361A (ja) |
-
1996
- 1996-09-17 JP JP8244776A patent/JPH1090361A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6480045B2 (en) | Digital frequency multiplier | |
| JPH0991326A (ja) | エミュレーション装置 | |
| JP3039316B2 (ja) | 信号発生装置 | |
| JPH04313119A (ja) | 疑似乱数パタン発生器 | |
| JPH1090361A (ja) | 波形観測用パス選択回路 | |
| JP2000022072A (ja) | マルチチップモジュール | |
| JP2004259285A (ja) | クロックツリー合成装置及び方法 | |
| JPH07249976A (ja) | 同時変化出力によるノイズの低減回路 | |
| JP3137036B2 (ja) | エミュレーション用マイクロコンピュータ及びインサーキットエミュレータ | |
| US6400188B1 (en) | Test mode clock multiplication | |
| Rauma et al. | New bus structure for programmable logic devices controlling power electronics | |
| US6675312B1 (en) | Majority vote circuit for test mode clock multiplication | |
| JP3045002B2 (ja) | 集積回路のモード設定回路 | |
| JP3166781B2 (ja) | 加算回路 | |
| KR100197529B1 (ko) | 패스 트랜지스터 멀티플렉서를 이용한 데이타 압축회로 | |
| JPH05289767A (ja) | 演算ブロック間の信号伝送方法 | |
| JP2682004B2 (ja) | ディジタル集積回路 | |
| JPS6283678A (ja) | 試験パタ−ン発生器 | |
| JPH11154851A (ja) | 適応型出力ポートを有する集積回路素子 | |
| JPH0815393A (ja) | 半導体集積回路のデータ入出力回路 | |
| JPH07244124A (ja) | 集積回路チップ | |
| JPS62137914A (ja) | 大容量制御素子駆動装置 | |
| JPH0257990A (ja) | Ｌｓｉテスト回路 | |
| JPH07226439A (ja) | 半導体集積回路 | |
| JPH11344534A (ja) | フルスキャンテストが可能な半導体集積回路及びテストデータ生成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040601 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040730 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050531 |