JPH1079376A - 単結晶半導体基板の上に薄膜を沈着する方法 - Google Patents

単結晶半導体基板の上に薄膜を沈着する方法

Info

Publication number
JPH1079376A
JPH1079376A JP9210779A JP21077997A JPH1079376A JP H1079376 A JPH1079376 A JP H1079376A JP 9210779 A JP9210779 A JP 9210779A JP 21077997 A JP21077997 A JP 21077997A JP H1079376 A JPH1079376 A JP H1079376A
Authority
JP
Japan
Prior art keywords
substrate
silicon
flux
oxidized
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9210779A
Other languages
English (en)
Inventor
D Wilk Glenn
ディー．ウィルク グレン
Wei E
ウェイ イ
M Wallace Robert
エム．ウォーレス ロバート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH1079376A publication Critical patent/JPH1079376A/ja
Pending legal-status Critical Current

Links

Classifications

    • H01L21/205—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02301—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment in-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/974—Substrate surface preparation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 単結晶半導体基板の上に極めて薄い薄膜を比
較的低い温度で沈着する方法を提供する。 【解決手段】 １つの実施例では、基板の少なくとも１
つの領域の上に酸化されたシリコン層（この酸化された
シリコン層は天然の酸化物であることができる）を作成
する段階、そしてシリコンを含有するフラックスを酸化
物の表面に供給する間基板を真空中で熱的に焼き鈍すこ
とで酸化されたシリコン層を除去する段階を有する。酸
化されたシリコン層が除去された直後に、薄膜が作成さ
れる。シリコンを含有するフラックスは、酸化されたシ
リコン層の頂部の上にシリコンを含有する層を沈着する
には不十分であり、そしてシリコン基板と酸化されたシ
リコン層との間でのＳｉＯ形成反応を実質的に抑制する
のになお十分である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、全体的にいえば、
半導体の製造法に関する。さらに詳細にいえば、本発明
は表面の準備、表面の清浄化およびシリコンの上への薄
膜の沈着に関する。
【０００２】
【発明が解決しようとする課題】マイクロ電子回路は典
型的な場合、単結晶シリコン基板の上に製造される。こ
のような回路の製造には、薄膜として沈着または成長さ
れる複数個の異なる部材は、精密なパターンに従ってシ
リコン基板と接触することが必要である。例えば、シリ
コン基板の上に電界効果トランジスタが作成される場
合、トランジスタのチヤンネル領域の上に絶縁体のゲー
ト誘電体薄膜を形成することが必要であり、そしてまた
このチヤンネル領域の反対側に複数個の導電性接触体を
形成する薄膜が必要である。
【０００３】マイクロエレクトロニックス産業では、特
性を向上させること、消費電力を低下させること、およ
びマイクロ電子回路の１個当たりのコストを安くするこ
とに関する努力が常に行われている。これらの目標を実
現するために、典型的な場合新しい世代の回路のおのお
のは、一世代前の回路よりもさらに小型のデバイスをシ
リコン基板の上に集積している。多くの場合において、
さらに薄い薄膜がシリコン基板と接触するようになって
きている。デバイスの小型化は現在、基板と沈着された
薄膜との間の界面の原子のスケールでの品質が重要にな
ってきている、というレベルに近付いている。
【０００４】
【課題を解決するための手段】マイクロ電子回路を小型
化する持続的な努力の１つの重要な問題点は、ゲート誘
電体として用いられる極めて薄い薄膜の均一性であるこ
とが現在分かっている。例えば、厚さが約３ｎｍ以下で
あるＳｉＯ2 がゲート誘電体として用いられる場合、シ
リコン基板とその上のＳｉＯ2 との間の界面の原子的な
粗さは、デバイスの信頼性と特性に大きな影響を与え
る。この界面での０．１ｎｍの程度のわずかな量の不均
一でも、ゲート誘電体のブレークダウン電界とデバイス
のキャリア移動度とを大幅に小さくする可能性がある。
【０００５】薄膜形成のために現在行われている低温法
では、典型的な場合、低い温度において原子のレベルで
不均一な界面が生ずることが分かっている。例えば、薄
膜の沈着の直前に通常実行される酸によるエッチング段
階により、２乗平均の平方根が約０．４ｎｍの粗さを有
する段のないシリコン表面が得られる。低い温度（例え
ば、８００℃）で天然の酸化物を熱的に脱離させるとい
ったような他の表面作成法では、深さが数ナノメートル
で幅が約０．５ミクロンまでの範囲の寸法を有するピン
ホールができる。これらとは異なって、本発明の方法は
８００℃以下の温度で用いることができ、そして本発明
の方法により、測定された粗さの２乗平均の平方根が約
０．０５ｎｍのように小さくそしてピンホールのない表
面を作成することができ、そして高い温度（１２００
℃）の焼き鈍し段階で作成される表面と同じような表面
構造を作成することができる。
【０００６】本発明は、後で行われる薄膜の成長のため
に、下にあるシリコン基板と共に原子的に平坦でかつ均
一な界面を備えたシリコン表面を作成する低温度での処
理工程を包含する。この処理工程は、単結晶シリコン基
板の１つの領域の上に酸化されたシリコン層を作成する
段階、または事前に存在する酸化されたシリコン層を有
するこのような基板を備える段階、を有することができ
る。この処理工程はさらに、基板を真空の中に配置する
段階、次に酸化されたシリコン層の頂部の上にシリコン
を含有する層を沈着するには不十分であるがしかしシリ
コン基板と酸化されたシリコン層との間でのＳｉＯ形成
反応を実質的に抑制するのには十分であるシリコン含有
フラックスを基板に向けて流れ（フラックス）として供
給する段階を有することができる。このフラックスは、
酸化されたシリコン層が基板領域から除去されるまで持
続される。次に、結果として得られる原子的に平坦で１
原子の高さの段を有するシリコン表面の上に、好ましく
は真空を破ることなく、必要な組成の薄膜を沈着または
成長させることができる。
【０００７】最も簡単な実施例では、酸化されたシリコ
ン層は天然の酸化物層であるが、この酸化されたシリコ
ン層をまた意図的に成長させることもできる。シリコン
を含有するフラックスは約６４０℃ないし１０５０℃の
温度範囲で供給されることが好ましく、そしてこのフラ
ックスは約７８０℃の温度に到達した時または約７８０
℃の温度に到達する前に開始されることが好ましい。１
つの実施例では、シリコンを含有するフラックスは、例
えばスパッタリングまたは蒸着のような物理的蒸気沈着
技術により基板に供給される。また別の実施例では、シ
リコンを含有するフラックスが化学的蒸気沈着法により
基板に供給される。
【０００８】本発明は、二酸化シリコン、窒化シリコ
ン、五酸化タンタル、二酸化チタン、チタン酸バリウ
ム、チタン酸ストロンチウム、チタン酸ビスマスおよび
これらの組み合わせのようなゲート誘電体の沈着、他の
絶縁体薄膜の沈着、金属、金属シリサイドおよびポリシ
リコンの沈着、半導体薄膜の沈着、およびＳｉをベース
にした共鳴トンネル・デバイスに付随するトンネル障壁
体の沈着、に応用することができる。特に本発明は、基
板の上に部分的に作成されたマイクロ電子デバイスを有
する基板の上に、薄膜を沈着することに応用することが
できる。それはこの方法により、高温度における焼き鈍
しを必要としないで、薄膜と基板との間に極めて滑らか
な界面が得られるからである。
【０００９】
【発明の実施の形態】本発明はその種々の特徴および利
点を含めて、添付図面を参照することにより最も良く理
解することができる。
【００１０】下記で用いられるいくつかの用語は、次の
ように定義される。「天然の酸化物」という用語は、次
のような薄膜を意味するものと定義される。すなわち、
「天然の酸化物」は制御された条件の下で成長された薄
膜ではなく、実質的に酸化シリコン（ｘを１と２（両端
の数値を含めて）との間の数値として実質的にＳｉＯ x
の組成を有する）で構成され、そして厚さが５ｎｍ以下
の薄膜を意味する。「シリコン・フラックス」という用
語は、単位面積に毎秒当たりに基板表面に衝突するシリ
コン原子の制御された数を意味するものと定義される。
このフラックスは個別のシリコン原子を含むこともでき
るし、またはシラン、ジシラン、または四塩化シリコン
のような反応性化合物の分子を含むこともできる。「等
価速度」という用語は、もしフラックスがエピタクシャ
ル成長条件の下で清浄な単結晶基板に向かって進む時、
観測されるエピタクシャル成長として表されたシリコン
・フラックスを意味するものとして定義される。もしそ
の速度が抑制因子により少なくとも半分にまで小さくさ
れるならば、反応は「実質的に抑制」される。「真空」
という用語は、圧力が大気圧の１０分の１以下である空
間を意味するものとして定義される。
【００１１】単結晶シリコンは非常に高い反応性を有す
る。したがって、単結晶シリコンの表面はある種の薄膜
でほとんど常に被覆される。裸のシリコン表面は大気中
の酸素と直ちに反応して、厚さの小さな低品質の天然酸
化物層（その典型的な厚さは５ｎｍ以下である）が形成
される。この天然酸化物層は、炭素のような物質を痕跡
程度に含有することがある。裸の基板の上に薄い保護酸
化物層または薄い保護窒化物層を故意に作成することに
より、この天然酸化物層を避けることができる。図１に
は、酸化されたシリコン層１２（酸化されたシリコン層
１２は天然の酸化物または保護酸化物のいずれかである
ことができる）を有するシリコン基板１０が示されてい
る。表面１１がシリコンと酸化されたシリコンとの界面
である。
【００１２】典型的な場合、シリコン基板１０の上に薄
膜を直接に沈着するには、酸化されたシリコン層１２を
除去することが必要である。この除去は薄膜の作成の直
前に行われることが好ましい。沈着工程の一部分として
酸化されたシリコン層１２を除去する際、通常、いくつ
かの先行技術による方法が用いられる。その１つの方法
は、例えば酸を用いて化学的にエッチングする方法であ
る。第２の方法は、基板表面を低エネルギの不活性ガス
のビームで照射する、またはウエハの表面から部材を直
接にバック・スパッタリングする、のいずれかによるス
パッタリング清浄化の方法である。第３の方法は、真空
容器の中でこの層に対し熱的脱離を行う方法である。
【００１３】これらの方法はいずれもシリコン表面１１
から酸化物を適切に除去するけれども、現在は分かって
いることはいずれの方法でもシリコン表面が粗くなるま
たはシリコン表面に不均一さが残ることである。厚さの
極めて小さな薄膜をシリコン表面に成長させるには、シ
リコン表面にこのような粗さまたは不均一さが残ること
は好ましくない。Ｓｉ（１００）基板から表面酸化物を
化学的に除去することにより、図２に示されたような粗
い表面１４ができる。測定された粗さの２乗平均の平方
根は０．４ｎｍ（または約２原子層）である。スパッタ
リングによって得られる結果も同様であるが、その際に
また基板表面の結晶構造に損傷を生ずることがある。
【００１４】真空中で約１２００℃以下の温度で表面酸
化物に対し熱的脱離を行うと、表面に粗さが残るだけで
なく、基板表面１６にピンホール１８ができる（図
３）。熱的脱離によってピンホールができる理由は、基
板シリコンと表面酸化物層との間の反応が酸化物の厚さ
により変わるためであると現在考えられている。この脱
離により、基板と表面酸化物層との間の界面のＳｉＯx
が基板のＳｉと反応してＳｉＯを生ずる。次にこのＳｉ
Ｏは、表面酸化物層を通って拡散し、そして表面から脱
離される。けれども、酸化物の厚さが均一でない時、表
面上の酸化物が薄い位置では反応速度が急速に増大す
る。この工程は自己加速的に起こり、最終的に基板の中
にピンホールができる。ピンホールがいったんできる
と、ＳｉＯが容易に形成されそしてピンホールの側壁か
ら容易に脱離するので、これらのピンホールは急速に成
長する。
【００１５】１つの実験では、超高真空（〜１０-9ト
ル）の中で３０分間７８０℃で天然の酸化物層を脱離し
た後のＳｉ（１００）基板について、原子間力顕微鏡
（ＡＦＭ）と走査型トンネル顕微鏡（ＳＴＭ）の測定が
行われた。表面全体は粗い表面であり、そして深さが約
４ｎｍ、直径は大きなものでは５００ｎｍにも達する、
円形のピンホールがたくさんできた。測定されたピンホ
ール密度は約３ピンホール／μｍ2 であった。
【００１６】この粗い表面とピンホールができるという
問題点が、本発明に従い、熱的脱離の期間中に酸化され
たシリコン層の表面にシリコンを含むフラックスを供給
することにより解決される。このフラックスを供給する
ことにより、酸化されたシリコン層の頂部表面でＳｉＯ
生成反応が起こり、それにより頂部から下方に向けて層
が除去されるためであると考えられている。酸化物／基
板の界面ではフラックスは、ＳｉＯ生成反応を抑制する
とまた考えられている。このことにより、驚く程にピン
ホールのない極めて滑らかで原子的な段のある表面が得
られる。
【００１７】１つの実施例では、最初に天然の酸化物を
含んでいるＳｉ（１００）基板試料２（表１を見よ）
が、超高真空中で室温から７８０℃まで３分間かけて徐
々に加熱され、そして７８０℃に７分間保持された。Ｓ
ｉ蒸発源部材を備えた電子ビーム蒸発器から、シリコン
の物理的蒸気が０．１５ｎｍ／秒の等価速度で蒸発され
た。そして基板の温度がいったん７００℃以上になる
と、このシリコンの物理的蒸気が基板表面に向かって継
続的に進められた。ＡＦＭ測定によると、この焼き鈍し
により目に見えるようなピンホールが形成されることは
なく、天然の酸化物が完全に除去されることが分かっ
た。表面は１段および２段の高さの段を有して滑らかで
あり、そして測定された表面の粗さの２乗平均の平方根
は１０μｍ×１０μｍの面積領域にわたって０．０５ｎ
ｍ（すなわち０．３原子層）に過ぎなかった。
【００１８】
【表１】
【００１９】シリコン・フラックスの等価速度が０．０
３ｎｍ／秒にまで小さくされそして焼き鈍し時間が３０
分にまで増加された以外は同様な実験が、試料３につい
て行われた。ＳＴＭの画像では、測定された粗さの２乗
平均の平方根が０．１４ｎｍである段のある表面が得ら
れ、そして見える範囲ではピンホールが形成された兆候
はなかった。
【００２０】本発明の最適沈着の結果は、酸化物除去の
期間中、試料表面におけるＳｉ吸着原子のある程度の再
配置を許容するのに十分な温度に、基板の温度があるこ
とが必要であると考えられる。試料４は、６８０℃とい
う低い温度で焼き鈍しが行われた。得られた表面は段が
ありそしてピンホールはなかったが、しかし粗い段端部
が含まれていた。この粗い段端部では、Ｓｉ吸着原子は
明らかに移動することができなく、そして最低エネルギ
構造を形成することができなかった。試料５は、６４０
℃で焼き鈍しされ、そしてなおさらに粗い段端部を示し
た。試料５および試料６の測定された粗さの２乗平均の
平方根は約０．２ｎｍであった。処理温度が低いことを
補償するために沈着速度を低下させ、そして焼き鈍し時
間を長くすることにより、粗さの２乗平均の平方根を小
さくすることができると思われるが、長時間の焼き鈍し
の後には段差はあまり明確ではなくなると考えられる。
【００２１】本発明はまた、最適の結果を得るために、
シリコン・フラックスを基板温度に精密に整合させるこ
とを要求する。試料６は、０．０１ｎｍ／秒という小さ
な等価速度で７８０℃において焼き鈍しが行われた。こ
の小さな速度における処理工程では、酸化物界面でＳｉ
Ｏ反応を適切に抑制することができなかった。したがっ
て、得られた表面には、試料６の表面およびピットは試
料１の表面およびピットよりも滑らかであったけれど
も、試料１の表面で得られたピットと同じような深さが
２ｎｍのピットが存在した。そして試料７では、等価速
度が０．２５ｎｍ／秒にまで増加された。その結果酸化
物が除去されたＳｉが得られたが、明確に定められた段
構造のない粗い表面（２乗平均の平方根〜０．１６ｎ
ｍ）が後に残った。沈着速度がさらに大きい場合には、
Ｓｉは酸化物層の頂部にあまりにも急速に収集され、酸
化物層の上のアモルファスＳｉのオーバブランケッティ
グ（ｏｖｅｒｂｌａｎｋｅｔｉｎｇ）沈着の原因となる
と考えられる。
【００２２】焼き鈍し工程の中の約６４０℃ないし７８
０℃以上で実行される焼き鈍し工程部分の間フラックス
を持続的に供給することにより、最良の結果が得られる
ことが分かった。図４は、１つの好ましい実施例の時間
と温度の関係を示したグラフである。時間間隔Ｔ1 の期
間中はウエハの温度は十分に低く、Ｓｉ／酸化物界面で
重要な反応は起こらない。時間間隔Ｔ2 の期間中のいず
れかにおいて、フラックスが開始され、そして時間間隔
Ｔ3 の期間中フラックスが持続的に供給される。Ｔ3 の
終端で酸化された層が除去された後、フラックスが中止
される。時間間隔Ｔ4 の期間中、必要な薄膜がウエハの
表面の上に沈着されるまたは成長される。
【００２３】フラックスの開始の前における大幅な熱的
脱離は有害な結果を生ずることが分かっている。試料８
は７８０℃で３０分間焼き鈍しが行われ、焼き鈍しの最
後の１０分間だけシリコン・フラックスが供給された。
その結果得られた表面にはなおピンホールが見られた
が、それらの直径（〜１００ｎｍ）および密度（１．５
ピンホール／μｍ2 ）は試料１に比べて大幅に減少して
いた。ピンホールの間の表面は湾曲した段付き構造を示
したが、一方ホールはＳｉ（１００）基板の４回対称性
を示した。けれども、ピンホールは段ピン止めセンタと
して働くように見え、そして高温での焼き鈍しでなけれ
ば除去することは困難である。厚さが５００ｎｍまでの
酸化物が除去された後におけるエピタクシャルＳｉの沈
着では、ピンホールを完全に埋めることはできなかっ
た。したがって、基板と酸化物との間の何らかの大幅な
ＳｉＯ反応が始まる前の焼き鈍しの時点で、Ｓｉフラッ
クスが開始されることが好ましい。
【００２４】本発明の１つの応用は、シリコン基板の上
に極めて薄いゲート酸化物を作成する新規な工程に対す
る応用である。図５Ａは、単結晶Ｓｉ（１００）基板の
上に配置された製造途中のマイクロ電子デバイスの横断
面図である。基板の一部分の上に、パターンに作成され
た比較的厚いフィールド酸化物４０が作成される。基板
１０が真空容器の中に収納される。この真空容器の内部
は約１０-6トルにまで排気される、そして好ましくは約
１０-8トルにまで排気される。次に、基板１０は好まし
くは約６８０℃と約７８０℃との間の第１温度範囲まで
加熱され、そしてこの温度に到達した時点に基板に向か
うシリコン・フラックスが開始される。そして図５Ｂに
示されているように、酸化されたシリコン層１２が表面
２０から除去されるまで、基板が６４０℃と１０５０℃
との間の温度に保たれている間、このフラックスが継続
される。この時点において、表面２０は原子的に滑らか
であるはずであり、そして段付きの構造を示すはずであ
る。次に、シリコン・フラックスを終了し、そして表面
２０の上に極めて薄いゲート酸化物３０を成長させるた
めに、加熱されたウエハに向けて酸素源から酸素が供給
されることが好ましい。この工程により、図５Ｃに示さ
れたゲート酸化物３０を５ｎｍ以下の厚さにおいてもな
お非常に滑らかでかつ均一に作成することができる。
【００２５】前記の実施例では、フラックスと温度との
組み合わせはまた、ゲート酸化物４０からいくらかの部
材を除去するという結果が得られることを仮定した。け
れども低い温度および／または大きなフラックスにおい
て、酸化されたシリコン層１２の除去に適切でありそし
てなおフィールド酸化物４０の脱離速度を越える速度
で、シリコン・フラックスを基板に供給することができ
る。したがって別の実施例では、シリコン・フラックス
を基板に供給する段階により、図６に示されているよう
に、表面４２の上にポリシリコンまたはアモルファス・
シリコンのキャップ層４４を形成するという結果を得る
ことができる。けれどもゲート酸化物が成長する期間
中、キャップ層４４または少なくともその上側部分がま
た酸化されるであろう。したがって薄膜の過成長にもか
かわらず、図５Ｃと同様な構造が得られるであろう。
【００２６】いくつかの好ましい温度条件および圧力条
件が、図７の相図に示されている。ＳｉＯ形成と記され
た領域は、酸化されたシリコンをシリコン・フラックス
で除去するのに有利な反応条件を有する領域である。
【００２７】種々の方法により、シリコン・フラックス
を供給することができる。１つの好ましいシリコン・フ
ラックス源は、適切なターゲットからスパッタまたは蒸
発されたシリコンである。また別の好ましいシリコン・
フラックス源は、シリコンを含有する適切な源泉ガスの
化学蒸気である。好ましいいくつかの源泉ガスには、シ
ラン、ジシラン、クロロシラン、ジクロロシラン、トリ
クロロシラン、テトラクロロシラン、およびそれらの組
み合わせが含まれる。塩素を含有する源泉は、酸化物層
の中および界面において、炭素および金属のような不純
物の除去が強化されるという利点が付加的に得られる。
【００２８】少数個の好ましい実施例が説明されたが、
前記説明から当業者には、また別の種々の実施例および
種々に変更された実施例も可能であることがすぐに分か
るであろう。例えば、酸化されたシリコン層の除去の後
必要な薄膜を直ちに沈着する代わりに、この表面を例え
ば水素で不活性化しそして別の沈着ステーションに輸送
することもできる。このような実施例では、本発明の利
点を保持しながら、スピン・オン技術により薄膜を沈着
することができる。
【００２９】以上の説明に関して更に以下の項を開示す
る。 （１） 基板の第１領域の上に酸化された第１シリコン
層を作成する段階と、前記基板を真空中に配置する段階
と、シリコンを含有するフラックスを前記基板に供給す
る段階であって、前記フラックスが前記酸化された第１
シリコン層の上にシリコンを含有する層を沈着するのに
は不十分であるがしかし前記シリコン基板と前記酸化さ
れた第１シリコン層との間でのＳｉＯ形成反応を実質的
に抑制するのには十分である、前記シリコンを含有する
フラックスを前記基板に供給する段階と、前記酸化され
た第１シリコン層が前記基板の前記第１領域から除去さ
れるまで前記フラックスの供給を持続する段階と、前記
基板の前記第１領域の上に非エピタクシャル薄膜を作成
する段階と、を有する、単結晶シリコン基板の上に非エ
ピタクシャル薄膜を作成する方法。
【００３０】（２） 第１項記載の方法において、前記
単結晶シリコン基板の方位が実質的に（１００）面の中
にある、前記方法。 （３） 第１項記載の方法において、前記酸化された第
１シリコン層が天然の酸化物層である、前記方法。
【００３１】（４） 第３項記載の方法において、シリ
コンを含有するフラックスを供給する前記段階の前に、
前記基板の少なくとも１つの第２領域がその上に作成さ
れた第２層を有し、前記酸化された第１シリコン層の前
記除去の期間中前記第２層が完全には除去されない、前
記方法。 （５） 第４項記載の方法において、前記第２層がフィ
ールド酸化物層である、前記方法。
【００３２】（６） 第１項記載の方法において、シリ
コンを含有するフラックスを供給する前記段階の期間
中、前記真空が約１０-10 トルないし約１０-8トルの範
囲内に保持される、前記方法。 （７） 第１項記載の方法において、前記シリコンを含
有するフラックスが前記基板に物理的蒸気沈着法により
供給される、前記方法。
【００３３】（８） 第７項記載の方法において、前記
物理的蒸気沈着法がスパッタリング法および蒸着法を含
むグループから選定される、前記方法。 （９） 第１項記載の方法において、前記シリコンを含
有するフラックスが前記基板に化学的蒸気沈着法により
供給される、前記方法。 （１０） 第９項記載の方法において、前記シリコンを
含有するフラックスがシラン、ジシラン、クロロシラ
ン、ジクロロシラン、トリクロロシラン、テトラクロロ
シラン、およびそれらの組み合わせを含むグループから
選定される、前記方法。 （１１） 第１項記載の方法において、前記非エピタク
シャル薄膜を沈着する前記段階が最初に前記基板を大気
圧に戻すことなく実行される、前記方法。
【００３４】（１２） 基板の第１領域の上に酸化され
たシリコン層を作成する段階と、前記基板を真空中に配
置する段階、および前記基板を約６４０℃ないし約７８
０℃の第１温度範囲にまで加熱する段階と、シリコンを
含有するフラックスを前記基板に供給する段階であっ
て、前記フラックスが前記酸化されたシリコン層の上に
シリコンを含有する層を沈着するのには不十分であるが
しかし前記シリコン基板と前記酸化されたシリコン層と
の間でのＳｉＯ形成反応を実質的に抑制するのには十分
である、前記シリコンを含有するフラックスを前記基板
に供給する段階と、前記酸化されたシリコン層が前記基
板の前記第１領域から除去されるまで、前記基板を約６
４０℃ないし約１０５０℃の第２温度範囲に保持しなが
ら、前記フラックスの供給を持続する段階と、前記基板
の前記第１領域の上に非エピタクシャル薄膜を作成する
段階と、を有する、単結晶シリコン基板の上に非エピタ
クシャル薄膜を作成する方法。 （１３） 第１２項記載の方法において、前記非エピタ
クシャル薄膜が誘電体薄膜である、前記方法。 （１４） 第１３項記載の方法において、前記誘電体薄
膜が二酸化シリコン、窒化シリコン、五酸化タンタル、
二酸化チタン、チタン酸バリウム、チタン酸ストロンチ
ウム、チタン酸ビスマス、およびそれらの組み合わせを
含むグループから選定される、前記方法。 （１５） 第１２項記載の方法において、前記非エピタ
クシャル薄膜が導電性薄膜である、前記方法。
【００３５】（１６） その第１表面の第１領域の上に
作成された酸化された第１シリコン層と前記第１表面の
第２領域の上に作成されたフィールド酸化物層とを有す
る、実質的に（１００）面に配向した単結晶シリコン基
板の上に、ゲート誘電体薄膜を作成する方法であって、
前記基板を真空容器の中に配置する段階、および前記容
器を約１０-6トル以下にまで排気する段階と、前記基板
を約６８０℃ないし約７８０℃の第１温度範囲にまで加
熱する段階と、シリコンを含有するフラックスを前記第
１表面に０．０１ｎｍ／秒以上の等価速度で供給する段
階と、前記酸化された第１シリコン層が前記第１表面か
ら除去されるまで、前記基板を約６４０℃ないし約１０
５０℃の第２温度範囲に保持しながら、前記フラックス
の供給を持続する段階と、前記基板の上に前記ゲート誘
電体薄膜を沈着する段階と、を有する、前記方法。
【００３６】（１７） 第１６項記載の方法において、
前記ゲート誘電体薄膜が二酸化シリコンの薄膜である、
前記方法。 （１８） 第１７項記載の方法において、シリコンを含
有するフラックスを供給する前記段階が前記フィールド
酸化物層の上にシリコンの層を沈着し、およびゲート誘
電体薄膜を沈着する前記段階が前記シリコンの層を少な
くとも部分的に酸化する、前記方法。
【００３７】（１９） 基板を真空中に配置する段階
と、シリコンを含有するフラックスを前記基板に供給す
る段階であって、前記フラックスは酸化されたシリコン
層の上にシリコンを含有する層を沈着するには不十分で
あるが前記シリコン基板と前記酸化されたシリコン層と
の間でのＳｉＯ形成反応を実質的に抑制するには十分で
ある、シリコンを含有するフラックスを前記基板に供給
する前記段階と、前記酸化されたシリコン層が前記基板
の領域から除去されるまで前記フラックスの供給を持続
する段階と、を有する、その上の領域上に酸化されたシ
リコン層を有する単結晶シリコン基板の上に原子的な段
階を有する表面を作成する方法。
【００３８】（２０） 第１９項記載の方法において、
図７のＳｉＯ形成領域に従う圧力条件および温度条件に
前記基板を保持しながら前記フラックスが供給される、
前記方法。
【００３９】（２１） 単結晶シリコン基板の上に薄膜
を作成するための表面および薄膜を作成する方法が開示
される。この方法の１つの実施例は、基板の少なくとも
１つの領域の上に酸化されたシリコン層（この酸化され
たシリコン層は天然の酸化物であることができる）を作
成する段階、そしてシリコンを含有するフラックスを酸
化物の表面に供給する間基板を真空中で熱的に焼き鈍す
ことで酸化されたシリコン層を除去する段階を有する。
酸化されたシリコン層が除去された直後に、薄膜が作成
されることが好ましい。シリコンを含有するフラックス
は、酸化されたシリコン層の頂部の上にシリコンを含有
する層を沈着するには不十分であり、そしてシリコン基
板と酸化されたシリコン層との間でのＳｉＯ形成反応を
実質的に抑制するのになお十分であることが好ましい。
本発明の方法により、下にあるシリコン基板と共に極め
て滑らかな界面（界面の粗さの２乗平均の平方根が０．
１ｎｍ以下である）を有する薄膜を８００℃以下の温度
で成長または沈着することが可能である。本発明の方法
は、厚さが約５ｎｍ以下である極めて薄い薄膜を沈着す
るのに理想的に適している。米国政府は、アドバンスド
・リサーチ・プロジェクト・アドミニストレーション
（ＡＲＰＡ）により管理された契約番号第Ｆ４９６２０
−９６−Ｃ−０００６号の約定で規定されているよう
に、本発明に関し特別の権利を有する。
【図面の簡単な説明】
【図１】沈着または成長された酸化されたシリコン層を
その上に有する基板の横断面図。
【図２】酸化されたシリコン層が化学的エッチングによ
り除去された後における、図１に示された方式の基板の
横断面図。
【図３】酸化されたシリコン層が低温度での熱的脱離に
より除去された後における、図１に示された方式の基板
の横断面図。
【図４】本発明の１つの実施例による薄膜形成に対する
時間と温度との関係を示す曲線。
【図５】パターンに作成された基板の上に薄いゲート酸
化物を作成する際、本発明の１つの実施例による種々の
段階の基板の横断面図であって、Ａは初期の段階の図、
ＢはＡの次の段階の図、ＣはＢの次の段階の図。
【図６】本発明の第２実施例による１つの段階における
基板の横断面図。
【図７】本発明を実施するのに役に立つ圧力と温度の条
件の範囲を示した相図。
【符号の説明】
１０ 単結晶シリコン基板 １２ 酸化された第１シリコン層 ３０ ゲート酸化物
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロバート エム．ウォーレス アメリカ合衆国テキサス州リチャードソ ン，パーク ベンド ドライブ 428

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 基板の第１領域の上に酸化された第１シ
    リコン層を作成する段階と、 前記基板を真空中に配置する段階と、 シリコンを含有するフラックスを前記基板に供給する段
    階であって、前記フラックスが前記酸化された第１シリ
    コン層の上にシリコンを含有する層を沈着するのには不
    十分であるがしかし前記シリコン基板と前記酸化された
    第１シリコン層との間でのＳｉＯ形成反応を実質的に抑
    制するのには十分である、前記シリコンを含有するフラ
    ックスを前記基板に供給する段階と、 前記酸化された第１シリコン層が前記基板の前記第１領
    域から除去されるまで前記フラックスの供給を持続する
    段階と、 前記基板の前記第１領域の上に非エピタクシャル薄膜を
    作成する段階と、を有する、単結晶シリコン基板の上に
    非エピタクシャル薄膜を作成する方法。
JP9210779A 1996-08-05 1997-08-05 単結晶半導体基板の上に薄膜を沈着する方法 Pending JPH1079376A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US2323096P 1996-08-05 1996-08-05
US023230 1996-08-05

Publications (1)

Publication Number Publication Date
JPH1079376A true JPH1079376A (ja) 1998-03-24

Family

ID=21813849

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9210779A Pending JPH1079376A (ja) 1996-08-05 1997-08-05 単結晶半導体基板の上に薄膜を沈着する方法

Country Status (4)

Country Link
US (2) US6020247A (ja)
EP (1) EP0828287A3 (ja)
JP (1) JPH1079376A (ja)
KR (1) KR19980018344A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009130847A1 (ja) * 2008-04-25 2009-10-29 信越半導体株式会社 シリコンウェーハの酸化膜形成方法
WO2017145330A1 (ja) * 2016-02-25 2017-08-31 株式会社島津製作所 レーザ加工装置

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020247A (en) 1996-08-05 2000-02-01 Texas Instruments Incorporated Method for thin film deposition on single-crystal semiconductor substrates
US6274510B1 (en) 1998-07-15 2001-08-14 Texas Instruments Incorporated Lower temperature method for forming high quality silicon-nitrogen dielectrics
US6261930B1 (en) * 1999-04-07 2001-07-17 Mosel Vitelic Inc. Method for forming a hemispherical-grain polysilicon
US6670242B1 (en) 1999-06-24 2003-12-30 Agere Systems Inc. Method for making an integrated circuit device including a graded, grown, high quality gate oxide layer and a nitride layer
US6551946B1 (en) 1999-06-24 2003-04-22 Agere Systems Inc. Two-step oxidation process for oxidizing a silicon substrate wherein the first step is carried out at a temperature below the viscoelastic temperature of silicon dioxide and the second step is carried out at a temperature above the viscoelastic temperature
US6509230B1 (en) 1999-06-24 2003-01-21 Lucent Technologies Inc. Non-volatile memory semiconductor device including a graded, grown, high quality oxide layer and associated methods
US6395610B1 (en) 1999-06-24 2002-05-28 Lucent Technologies Inc. Method of making bipolar transistor semiconductor device including graded, grown, high quality oxide layer
US6521496B1 (en) 1999-06-24 2003-02-18 Lucent Technologies Inc. Non-volatile memory semiconductor device including a graded, grown, high quality control gate oxide layer and associated methods
US7554829B2 (en) 1999-07-30 2009-06-30 Micron Technology, Inc. Transmission lines for CMOS integrated circuits
US20030235957A1 (en) * 2002-06-25 2003-12-25 Samir Chaudhry Method and structure for graded gate oxides on vertical and non-planar surfaces
JP2002025986A (ja) * 2000-07-06 2002-01-25 Matsushita Electric Ind Co Ltd ドライエッチング方法
US6576489B2 (en) 2001-05-07 2003-06-10 Applied Materials, Inc. Methods of forming microstructure devices
JP3437843B2 (ja) 2001-07-06 2003-08-18 沖電気工業株式会社 絶縁膜の形成方法及び集積回路の製造方法
US8026161B2 (en) 2001-08-30 2011-09-27 Micron Technology, Inc. Highly reliable amorphous high-K gate oxide ZrO2
EP1298716A1 (en) 2001-09-11 2003-04-02 Infineon Technologies AG Method for roughening a surface of a semiconductor substrate
US6730373B2 (en) 2001-11-21 2004-05-04 Optical Coating Laboratory, Inc. Glass panel with barrier coating and related methods
US6953730B2 (en) 2001-12-20 2005-10-11 Micron Technology, Inc. Low-temperature grown high quality ultra-thin CoTiO3 gate dielectrics
US6900122B2 (en) * 2001-12-20 2005-05-31 Micron Technology, Inc. Low-temperature grown high-quality ultra-thin praseodymium gate dielectrics
US7160577B2 (en) 2002-05-02 2007-01-09 Micron Technology, Inc. Methods for atomic-layer deposition of aluminum oxides in integrated circuits
US6890831B2 (en) * 2002-06-03 2005-05-10 Sanyo Electric Co., Ltd. Method of fabricating semiconductor device
US7205218B2 (en) 2002-06-05 2007-04-17 Micron Technology, Inc. Method including forming gate dielectrics having multiple lanthanide oxide layers
US7221586B2 (en) 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide nanolaminates
US6884739B2 (en) * 2002-08-15 2005-04-26 Micron Technology Inc. Lanthanide doped TiOx dielectric films by plasma oxidation
CA2451887A1 (en) * 2002-12-02 2004-06-02 Tadahiro Ohmi Semiconductor device and method of manufacturing the same
US6806202B2 (en) * 2002-12-03 2004-10-19 Motorola, Inc. Method of removing silicon oxide from a surface of a substrate
US7192892B2 (en) 2003-03-04 2007-03-20 Micron Technology, Inc. Atomic layer deposited dielectric layers
US7199061B2 (en) * 2003-04-21 2007-04-03 Applied Materials, Inc. Pecvd silicon oxide thin film deposition
US20050220986A1 (en) * 2004-04-01 2005-10-06 Superpower, Inc. Superconductor fabrication processes
US7588988B2 (en) 2004-08-31 2009-09-15 Micron Technology, Inc. Method of forming apparatus having oxide films formed using atomic layer deposition
KR100678468B1 (ko) * 2005-01-14 2007-02-02 삼성전자주식회사 반도체 기판의 인-시츄 세정방법 및 이를 채택하는 반도체소자의 제조방법
US7662729B2 (en) 2005-04-28 2010-02-16 Micron Technology, Inc. Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
KR20070099913A (ko) * 2006-04-06 2007-10-10 주성엔지니어링(주) 산화막 형성 방법 및 산화막 증착 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4647361A (en) * 1985-09-03 1987-03-03 International Business Machines Corporation Sputtering apparatus
JPS6350915A (ja) * 1986-08-19 1988-03-03 Toray Ind Inc 垂直磁気記録媒体
JPS63150915A (ja) * 1986-12-15 1988-06-23 Sanyo Electric Co Ltd 選択エピタキシヤル成長方法
JPS63262839A (ja) * 1987-04-21 1988-10-31 Nec Corp 金属シリサイドの形成法
US5244843A (en) * 1991-12-17 1993-09-14 Intel Corporation Process for forming a thin oxide layer
US5360769A (en) * 1992-12-17 1994-11-01 Micron Semiconductor, Inc. Method for fabricating hybrid oxides for thinner gate devices
EP0637063B1 (en) * 1993-07-30 1999-11-03 Applied Materials, Inc. Method for depositing silicon nitride on silicium surfaces
US6020247A (en) 1996-08-05 2000-02-01 Texas Instruments Incorporated Method for thin film deposition on single-crystal semiconductor substrates
US6143629A (en) * 1998-09-04 2000-11-07 Canon Kabushiki Kaisha Process for producing semiconductor substrate

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009130847A1 (ja) * 2008-04-25 2009-10-29 信越半導体株式会社 シリコンウェーハの酸化膜形成方法
JP2009267125A (ja) * 2008-04-25 2009-11-12 Shin Etsu Handotai Co Ltd シリコンウェーハの酸化膜形成方法
US8043871B2 (en) 2008-04-25 2011-10-25 Shin-Etsu Handotai Co., Ltd. Method for forming oxide film on silicon wafer
WO2017145330A1 (ja) * 2016-02-25 2017-08-31 株式会社島津製作所 レーザ加工装置
JPWO2017145330A1 (ja) * 2016-02-25 2019-01-31 株式会社島津製作所 レーザ加工装置

Also Published As

Publication number Publication date
US6020247A (en) 2000-02-01
US6258637B1 (en) 2001-07-10
KR19980018344A (ko) 1998-06-05
EP0828287A2 (en) 1998-03-11
EP0828287A3 (en) 1998-09-02

Similar Documents

Publication Publication Date Title
JPH1079376A (ja) 単結晶半導体基板の上に薄膜を沈着する方法
US9327982B2 (en) Method of forming graphene on a surface
US6448127B1 (en) Process for formation of ultra-thin base oxide in high k/oxide stack gate dielectrics of mosfets
US6869821B2 (en) Method for producing organic electronic devices on deposited dielectric materials
TWI382456B (zh) 鬆弛矽化鍺層的磊晶成長
JPH0684793A (ja) 半導体装置およびその製造方法
US8852342B2 (en) Formation of a vicinal semiconductor-carbon alloy surface and a graphene layer thereupon
Makihira et al. Enhanced nucleation in solid-phase crystallization of amorphous Si by imprint technology
KR100611108B1 (ko) 박막 형성 방법
WO2016044047A1 (en) Oriented bottom-up growth of armchair graphene nanoribbons on germanium
JP2679433B2 (ja) 多結晶シリコン膜の形成方法
US6979632B1 (en) Fabrication method for thin-film semiconductor
JP3138174B2 (ja) シリコンまたはシリコン合金の低温選択的成長方法
JP3220864B2 (ja) 半導体装置の製造方法
CN1331194C (zh) 一种具有金属上扩散层的金属诱导多晶硅薄膜制造方法
US6589337B2 (en) Method of producing silicon carbide device by cleaning silicon carbide substrate with oxygen gas
US20090246460A1 (en) Structure And Method For Forming Crystalline Material On An Amorphous Structure
JP3563032B2 (ja) 半導体装置及びその製造方法
JP3213437B2 (ja) 半導体装置
JP3240847B2 (ja) Ｓｏｉ構造の製造方法
TWI386512B (zh) 薄膜電晶體用之黏著層
JP4501263B2 (ja) Ｓｏｉ基板の製造方法
JP2752164B2 (ja) 多結晶シリコン膜の製造方法
JPH0620056B2 (ja) ＣａＦ▲下２▼膜成長方法
JPH1154620A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040521

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041015