JPH1070282A - 薄膜トランジスタ及びその製造方法 - Google Patents
薄膜トランジスタ及びその製造方法Info
- Publication number
- JPH1070282A JPH1070282A JP21662897A JP21662897A JPH1070282A JP H1070282 A JPH1070282 A JP H1070282A JP 21662897 A JP21662897 A JP 21662897A JP 21662897 A JP21662897 A JP 21662897A JP H1070282 A JPH1070282 A JP H1070282A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- film transistor
- light absorbing
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】チャネル部への光の侵入及び基板内から発生す
る不純物の侵入を防ぎ、トランジスタ特性を向上させ
る。 【解決手段】一対の基板間に液晶が封入されてなり、該
一対の基板の一方の基板上に下パシベーション膜上に光
吸収膜を形成し、該光吸収膜上に上パシベーション膜を
形成し、さらにその上に薄膜トランジスタを形成するこ
とを特徴とする。
る不純物の侵入を防ぎ、トランジスタ特性を向上させ
る。 【解決手段】一対の基板間に液晶が封入されてなり、該
一対の基板の一方の基板上に下パシベーション膜上に光
吸収膜を形成し、該光吸収膜上に上パシベーション膜を
形成し、さらにその上に薄膜トランジスタを形成するこ
とを特徴とする。
Description
【0001】
【発明の属する技術分野】本発明は、チャネル部をシリ
コンとする薄膜トランジスタ(TFT)及びその製造方
法に関し、特に安価なガラス基板が使用可能な薄膜トラ
ンジスタ構造及びその低温プロセスの採用に有益なチャ
ネル部の固相成長化技術に関する。
コンとする薄膜トランジスタ(TFT)及びその製造方
法に関し、特に安価なガラス基板が使用可能な薄膜トラ
ンジスタ構造及びその低温プロセスの採用に有益なチャ
ネル部の固相成長化技術に関する。
【0002】
【従来の技術】従来、例えば低温プロセス等に適用され
るスタガー構造を備えた多結晶シリコン薄膜トランジス
タの構造は、図5に示すように、安価なハードガラス基
板1が用いられ、これに全面被覆したパッシベーション
膜2上に相離間して形成されたリン・ドープのソース膜
3及びドレイン膜4と、そのソース膜3とドレイン膜4
との間に重なり余裕をもったアンドープの多結晶シリコ
ン膜たるチャネル膜5と、チャネル膜5上にMOS(M
IS)部を構成すべきゲート絶縁膜たる薄いシリコン酸
化膜6及びN型高濃度の多結晶シリコンのゲート電極7
と、ゲート電極7等を覆う層間絶縁膜としてのシリコン
酸化膜8と、ソース膜3及びドレイン膜4にコンタクト
ホールを介して導電接触するアルミニウムのソース電極
9及び透明電極(ITO)としての画素電極(ドレイン
電極)10と、を備えるものである。
るスタガー構造を備えた多結晶シリコン薄膜トランジス
タの構造は、図5に示すように、安価なハードガラス基
板1が用いられ、これに全面被覆したパッシベーション
膜2上に相離間して形成されたリン・ドープのソース膜
3及びドレイン膜4と、そのソース膜3とドレイン膜4
との間に重なり余裕をもったアンドープの多結晶シリコ
ン膜たるチャネル膜5と、チャネル膜5上にMOS(M
IS)部を構成すべきゲート絶縁膜たる薄いシリコン酸
化膜6及びN型高濃度の多結晶シリコンのゲート電極7
と、ゲート電極7等を覆う層間絶縁膜としてのシリコン
酸化膜8と、ソース膜3及びドレイン膜4にコンタクト
ホールを介して導電接触するアルミニウムのソース電極
9及び透明電極(ITO)としての画素電極(ドレイン
電極)10と、を備えるものである。
【0003】かかる構造の薄膜トランジスタ(TFT)
におけるチャネル膜5を得るまでのプロセスは、まず図
6(A)に示す如く、ハードガラス基板1上にシリコン
酸化膜のパッシベーション膜2を全面被覆し、その上に
低圧CVD法あるいはイオン打ち込み法などによりリン
・ドープの多結晶シリコン膜を被覆してから、パターニ
ングによりソース膜3及びドレイン膜4を形成する。次
に、図6(B)に示すように、ソース膜3及びドレイン
膜4上に多結晶シリコン膜を全面被覆し、これをパター
ニングしてアンドープのチャネル膜5を形成した後、ト
ランジスタのオン電流容量を大とすべく、加熱炉内で基
板全体を加熱し、チャネル膜5の多結晶シリコンを再結
晶(固相成長)化させグレインサイズの大きな多結晶シ
リコンを形成する。
におけるチャネル膜5を得るまでのプロセスは、まず図
6(A)に示す如く、ハードガラス基板1上にシリコン
酸化膜のパッシベーション膜2を全面被覆し、その上に
低圧CVD法あるいはイオン打ち込み法などによりリン
・ドープの多結晶シリコン膜を被覆してから、パターニ
ングによりソース膜3及びドレイン膜4を形成する。次
に、図6(B)に示すように、ソース膜3及びドレイン
膜4上に多結晶シリコン膜を全面被覆し、これをパター
ニングしてアンドープのチャネル膜5を形成した後、ト
ランジスタのオン電流容量を大とすべく、加熱炉内で基
板全体を加熱し、チャネル膜5の多結晶シリコンを再結
晶(固相成長)化させグレインサイズの大きな多結晶シ
リコンを形成する。
【0004】
【発明が解決しようとする課題】しかしながら、上記固
相成長工程にあっては次の問題点がある。
相成長工程にあっては次の問題点がある。
【0005】 固相成長工程は、適宜の粒径を得るた
め、基板全体を600℃前後の高温で数十時間加熱する
ものであるが、基板材料として低転位温度の安価なハー
ドガラス基板1を用いるので、基板1自体が軟化しやす
く、炉出し後の基板には歪み,伸縮などの変形が生じて
しまう。このため、固相成長工程以降の微細加工がはな
はだ困難となり、到底実用に供し得ない。換言すれば低
温プロセスにおいて安価なハードガラス基板1を用いた
場合、チャネル膜5の固相成長化により多結晶シリコン
の粒径を拡大して改質できるものの、それにはハードガ
ラス基板1の変形が常に伴う。
め、基板全体を600℃前後の高温で数十時間加熱する
ものであるが、基板材料として低転位温度の安価なハー
ドガラス基板1を用いるので、基板1自体が軟化しやす
く、炉出し後の基板には歪み,伸縮などの変形が生じて
しまう。このため、固相成長工程以降の微細加工がはな
はだ困難となり、到底実用に供し得ない。換言すれば低
温プロセスにおいて安価なハードガラス基板1を用いた
場合、チャネル膜5の固相成長化により多結晶シリコン
の粒径を拡大して改質できるものの、それにはハードガ
ラス基板1の変形が常に伴う。
【0006】 形状変形による微細加工の困難さに加
えて、固相成長中におけるハードガラス基板1の軟化に
よって、ハードガラス基板1中からパッシベーション膜
2を介して不純物がチャネル膜5に侵入するため、固相
成長によって粒径は大きくなるものの、この不純物侵入
が却ってトランジスタ特性の劣化を招く。
えて、固相成長中におけるハードガラス基板1の軟化に
よって、ハードガラス基板1中からパッシベーション膜
2を介して不純物がチャネル膜5に侵入するため、固相
成長によって粒径は大きくなるものの、この不純物侵入
が却ってトランジスタ特性の劣化を招く。
【0007】そこで、本発明の課題は、基板自体に対し
てはそれが軟化しない程度に低温維持できると共に、チ
ャネル膜に対してはその多結晶シリコンが最適に固相成
長するように加熱すべく、膜構造の改良及び短時間間接
局部加熱法を採用することにより、安価な基板の使用が
可能で、チャネル膜のグレインサイズが大きくトランジ
スタ特性の向上した薄膜トランジスタ及びその製造方法
を提供することにある。
てはそれが軟化しない程度に低温維持できると共に、チ
ャネル膜に対してはその多結晶シリコンが最適に固相成
長するように加熱すべく、膜構造の改良及び短時間間接
局部加熱法を採用することにより、安価な基板の使用が
可能で、チャネル膜のグレインサイズが大きくトランジ
スタ特性の向上した薄膜トランジスタ及びその製造方法
を提供することにある。
【0008】
【課題を解決するための手段】上記課題を解決するため
に、本発明の講じた手段は、通常の低温プロセス又は高
温プロセスにおいても適用される膜構造の如く、透明基
板上に少なくともチャネル部(チャネル膜)を多結晶シ
リコンとする薄膜トランジスタ構造において、透明基板
上にパッシベーション膜を介してチャネル部を直接形成
したものでなく、チャネル部直下の領域に上下パッシベ
ーション膜で挟まれた光吸収膜を挿設したものである。
この光吸収膜は、製造プロセス中のランプアニールに適
合するように、所定波長領域の選択光吸収性に富みアニ
ール工程中においては蓄熱膜としての熱源の機能を果た
し、しかもそれ自身が融溶変形しがたい高融点材質(耐
熱性材)と以って形成されている。この光吸収膜は主に
製造プロセスにおけるチャネル部の固相成長を促進させ
る間接熱源としての意義を有するが、トランジスタの動
作上の機能要素たるバックゲート電極とすべく導電性材
質を以て形成しても良い。
に、本発明の講じた手段は、通常の低温プロセス又は高
温プロセスにおいても適用される膜構造の如く、透明基
板上に少なくともチャネル部(チャネル膜)を多結晶シ
リコンとする薄膜トランジスタ構造において、透明基板
上にパッシベーション膜を介してチャネル部を直接形成
したものでなく、チャネル部直下の領域に上下パッシベ
ーション膜で挟まれた光吸収膜を挿設したものである。
この光吸収膜は、製造プロセス中のランプアニールに適
合するように、所定波長領域の選択光吸収性に富みアニ
ール工程中においては蓄熱膜としての熱源の機能を果た
し、しかもそれ自身が融溶変形しがたい高融点材質(耐
熱性材)と以って形成されている。この光吸収膜は主に
製造プロセスにおけるチャネル部の固相成長を促進させ
る間接熱源としての意義を有するが、トランジスタの動
作上の機能要素たるバックゲート電極とすべく導電性材
質を以て形成しても良い。
【0009】また、光吸収膜自体をバックゲート電極と
して利用するばかりでなく、例えば光吸収膜の形成工程
において同質材を以って形成されたソース配線又はドレ
イン配線を有する構造を採用しても良い。
して利用するばかりでなく、例えば光吸収膜の形成工程
において同質材を以って形成されたソース配線又はドレ
イン配線を有する構造を採用しても良い。
【0010】かかる構造を得るために、本発明の講じた
薄膜トランジスタの製造方法は、透明基板上に下パッシ
ベーション膜を被覆した後、この膜上のチャネル部形成
予定領域において所定波長領域の選択光吸収性に富む高
融点材質を以て少なくとも光吸収膜を形成してから、こ
の光吸収膜上を上パッシベーション膜で覆い、上下パッ
シベーション膜で挟まれた光吸収膜のサンドイッチ構造
を設ける。次に、光吸収膜上に直接又は間接に多結晶シ
リコンを用いた所要のチャネル部を形成した後、上記所
定波長領域に適合する光源(例えばハロゲンランプ)を
以ってランプアールを施し、チャネル部を固相成長化さ
せて多結晶シリコンの粒径を大きくする。
薄膜トランジスタの製造方法は、透明基板上に下パッシ
ベーション膜を被覆した後、この膜上のチャネル部形成
予定領域において所定波長領域の選択光吸収性に富む高
融点材質を以て少なくとも光吸収膜を形成してから、こ
の光吸収膜上を上パッシベーション膜で覆い、上下パッ
シベーション膜で挟まれた光吸収膜のサンドイッチ構造
を設ける。次に、光吸収膜上に直接又は間接に多結晶シ
リコンを用いた所要のチャネル部を形成した後、上記所
定波長領域に適合する光源(例えばハロゲンランプ)を
以ってランプアールを施し、チャネル部を固相成長化さ
せて多結晶シリコンの粒径を大きくする。
【0011】
【作用】このように、上下パッシベーション膜で挟まれ
た光吸収膜を透明基板とチャネル部との間に介在させた
構造を採用すれば、ハロゲンランプ等により基板全体に
対して光照射を行うと、照射光は透明基板自体を透過す
るが、光吸収膜には効率良く吸収されるので、これによ
り光吸収膜の温度が上昇し、これが高温となると共に、
この光吸収膜自体が今度はその近傍の局部的熱源とな
り、熱伝導又は熱輻射によりチャネル部を加熱する。こ
のため、チャネル部の多結晶シリコンの固相成長が促進
され、グレインサイズの大きな多結晶シリコンが形成さ
れる。したがってトランジスタの特性上、オン電流容量
が大きくなる。このランプアニール工程においては、透
明基板自体は局部的熱源たる光吸収膜から伝導熱を主に
受熱するが、透明基板は光吸収膜に比してその熱容量が
相当大きく、且つ光吸収膜は透明基板の片面上に小サイ
ズに形成されているので、透明基板はヒートシンクとし
て機能し、高温には至らない。したがって、安価なハー
ドガラス基板を用いても、基板変形が発生せず、上層の
微細加工の障害が解消する。ここで注目すべきことは、
光吸収膜の温度は透明基板の転位点以上(例えば700
〜800℃)に設定できることである。この利益は透明
基板の変形を伴わずに固相成長温度の最適化に寄与し、
オン電流容量の増大したトランジスタが実現される。ま
たランプアニールの時間を従来の加熱炉使用の熱アニー
ルの場合に比し、短時間(例えば1〜2時間)で実行で
き、スループットの増大が図れる。
た光吸収膜を透明基板とチャネル部との間に介在させた
構造を採用すれば、ハロゲンランプ等により基板全体に
対して光照射を行うと、照射光は透明基板自体を透過す
るが、光吸収膜には効率良く吸収されるので、これによ
り光吸収膜の温度が上昇し、これが高温となると共に、
この光吸収膜自体が今度はその近傍の局部的熱源とな
り、熱伝導又は熱輻射によりチャネル部を加熱する。こ
のため、チャネル部の多結晶シリコンの固相成長が促進
され、グレインサイズの大きな多結晶シリコンが形成さ
れる。したがってトランジスタの特性上、オン電流容量
が大きくなる。このランプアニール工程においては、透
明基板自体は局部的熱源たる光吸収膜から伝導熱を主に
受熱するが、透明基板は光吸収膜に比してその熱容量が
相当大きく、且つ光吸収膜は透明基板の片面上に小サイ
ズに形成されているので、透明基板はヒートシンクとし
て機能し、高温には至らない。したがって、安価なハー
ドガラス基板を用いても、基板変形が発生せず、上層の
微細加工の障害が解消する。ここで注目すべきことは、
光吸収膜の温度は透明基板の転位点以上(例えば700
〜800℃)に設定できることである。この利益は透明
基板の変形を伴わずに固相成長温度の最適化に寄与し、
オン電流容量の増大したトランジスタが実現される。ま
たランプアニールの時間を従来の加熱炉使用の熱アニー
ルの場合に比し、短時間(例えば1〜2時間)で実行で
き、スループットの増大が図れる。
【0012】この光吸収膜及びその上下パッシベーショ
ン膜はランプアニール時における光吸収膜直下の透明基
板から発生する不純物のチャネル部への侵入を阻止す
る。勿論、下パッシベーション膜の膜厚は充分厚いこと
が望ましいが、光吸収膜直下の部分が熱伝導で加熱され
るだけであるから、下パッシベーション膜厚が薄くて
も、光吸収膜自体が不純物侵入のバリアとして機能す
る。一方、上パッシベーション膜は光吸収膜からの不純
物がチャネル部へ侵入することを防止するものである
が、光吸収膜の材質が高融点材料である故、蒸発不純物
量が少ないので、上パッシベーション膜厚は比較的薄く
ても良い。
ン膜はランプアニール時における光吸収膜直下の透明基
板から発生する不純物のチャネル部への侵入を阻止す
る。勿論、下パッシベーション膜の膜厚は充分厚いこと
が望ましいが、光吸収膜直下の部分が熱伝導で加熱され
るだけであるから、下パッシベーション膜厚が薄くて
も、光吸収膜自体が不純物侵入のバリアとして機能す
る。一方、上パッシベーション膜は光吸収膜からの不純
物がチャネル部へ侵入することを防止するものである
が、光吸収膜の材質が高融点材料である故、蒸発不純物
量が少ないので、上パッシベーション膜厚は比較的薄く
ても良い。
【0013】光吸収膜は上記製造プロセス上において意
義を有するだけでなく、バックゲート電極としての使用
も可能で、この場合は工程数の削減が図れる。また、光
吸収膜の形成工程においてこれとは別にソース配線又は
ドレイン配線の同時形成も可能であり、これも工程数の
減少につながる。
義を有するだけでなく、バックゲート電極としての使用
も可能で、この場合は工程数の削減が図れる。また、光
吸収膜の形成工程においてこれとは別にソース配線又は
ドレイン配線の同時形成も可能であり、これも工程数の
減少につながる。
【0014】
【発明の実施の形態】次に、本発明の実施例を添付図面
に基づいて説明する。
に基づいて説明する。
【0015】図1(A)は本発明の低温プロセスに適用
される実施例に係る薄膜トランジスタの構造を示す縦断
面図で、図1(B)は同構造の平面図である。
される実施例に係る薄膜トランジスタの構造を示す縦断
面図で、図1(B)は同構造の平面図である。
【0016】この多結晶シリコン薄膜トランジスタの構
造は、安価なハードガラス基板1が用いられ、この上に
全面被覆したシリコン酸化膜又は窒化シリコン膜の下パ
ッシベーション膜12と、この膜12上の小サイズ領域
に形成された厚さ2000〜3000Å程度でタングス
テン,モリブデン,チタン,シリサイド,シリコンなど
の高融点材質の光吸収膜13と、この膜13を被覆する
上パッシベーション膜14と、光吸収膜13の直上の上
パッシベーション膜14上に相離間して形成されたリン
・ドープのソース膜15及びドレイン膜16と、ソース
膜15とドレイン膜16との間に重なり余裕をもったア
ンドープの多結晶シリコン膜たるチャネル膜17と、チ
ャネル膜17上にMOS部を構成すべきゲート絶縁膜た
る薄いシリコン酸化膜18及びN型高濃度の多結晶シリ
コンのゲート電極19と、ゲート電極19等を覆う層間
絶縁膜としての厚いシリコン酸化膜20と、ソース膜1
5及びドレイン膜16にコンタクトホールを介して導電
接触するアルミニウムのソース電極21及び透明電極
(ITO)としての画素電極(ドレイン電極)22と、
を備えるものである。
造は、安価なハードガラス基板1が用いられ、この上に
全面被覆したシリコン酸化膜又は窒化シリコン膜の下パ
ッシベーション膜12と、この膜12上の小サイズ領域
に形成された厚さ2000〜3000Å程度でタングス
テン,モリブデン,チタン,シリサイド,シリコンなど
の高融点材質の光吸収膜13と、この膜13を被覆する
上パッシベーション膜14と、光吸収膜13の直上の上
パッシベーション膜14上に相離間して形成されたリン
・ドープのソース膜15及びドレイン膜16と、ソース
膜15とドレイン膜16との間に重なり余裕をもったア
ンドープの多結晶シリコン膜たるチャネル膜17と、チ
ャネル膜17上にMOS部を構成すべきゲート絶縁膜た
る薄いシリコン酸化膜18及びN型高濃度の多結晶シリ
コンのゲート電極19と、ゲート電極19等を覆う層間
絶縁膜としての厚いシリコン酸化膜20と、ソース膜1
5及びドレイン膜16にコンタクトホールを介して導電
接触するアルミニウムのソース電極21及び透明電極
(ITO)としての画素電極(ドレイン電極)22と、
を備えるものである。
【0017】光吸収膜13は図1(B)に示す如く、そ
の平面占有面積内にソース膜15及びドレイン膜16と
チャネル膜17を含むような合わせ余裕をもってパター
ニングされたもので、またチャネル膜17の幅はソース
膜15及びドレイン膜16のそれに比して狭くしてあ
る。
の平面占有面積内にソース膜15及びドレイン膜16と
チャネル膜17を含むような合わせ余裕をもってパター
ニングされたもので、またチャネル膜17の幅はソース
膜15及びドレイン膜16のそれに比して狭くしてあ
る。
【0018】この薄膜トランジスタにおいてチャネル膜
17を得るまでのプロセスは、まず図2(A)に示す如
く、ハードガラス基板1を準備し、この上にシリコン酸
化膜又は窒化シリコン膜などの下パッシベーション膜1
2をCVDにより全面被着し、その上にスパッタリング
等により厚さ2000〜3000Å程度の高融点材質膜
(例えば、タングステン,モリブデン,チタン,シリサ
イド,シリコン)を形成した後、この膜をパターニング
して光吸収膜13を得る。次に、図2(B)に示す如
く、光吸収膜14上に厚さ500〜1000Å程度の上
パッシベーション膜14をCVDにより被覆する。次
に、図2(C)に示す如く、光吸収膜14の真上の上パ
ッシベーション膜14上に低圧CVDあるいはイオン打
ち込み法によりリン・ドープの多結晶シリコン膜を被覆
してから、パターニングによりソース膜15及びドレイ
ン膜16を形成する。次に、図2(D)に示すように、
ソース膜15及びドレイン膜16上に多結晶シリコン膜
を全面被覆し、これをパターニングしてアンドープのチ
ャネル膜5を形成する。この時点でのチャネル膜5の多
結晶シリコンの粒径は比較的小さいが、ここで基板全体
はハロゲンランプを光源とする光照射によりランプアニ
ール(中心波長1.1μm)が施される。照射光は透明
なハードガラス基板1を透過するが、光吸収膜13の領
域に当たる照射光はそれに効率良く吸収される。これに
より光吸収膜13の温度が上昇し、これが高温となるの
で、光吸収膜13自体がその周囲に対する局部的熱源と
なり、熱伝導又は熱輻射によりチャネル膜17を加熱す
る。チャネル膜17が加熱されると、その多結晶シリコ
ンが固相成長する。この固相成長の温度はチャネル膜1
7の温度,熱容量等に依存するが、チャネル膜17の温
度はまた光照射の照度及び時間に依存している。本実例
では光吸収膜13が極度に高温とならず、ある程度の定
常温度を維持させるため、光照射を間欠的に実行した。
また固相成長時のチャネル膜17の温度を700〜80
0℃で維持することができた。
17を得るまでのプロセスは、まず図2(A)に示す如
く、ハードガラス基板1を準備し、この上にシリコン酸
化膜又は窒化シリコン膜などの下パッシベーション膜1
2をCVDにより全面被着し、その上にスパッタリング
等により厚さ2000〜3000Å程度の高融点材質膜
(例えば、タングステン,モリブデン,チタン,シリサ
イド,シリコン)を形成した後、この膜をパターニング
して光吸収膜13を得る。次に、図2(B)に示す如
く、光吸収膜14上に厚さ500〜1000Å程度の上
パッシベーション膜14をCVDにより被覆する。次
に、図2(C)に示す如く、光吸収膜14の真上の上パ
ッシベーション膜14上に低圧CVDあるいはイオン打
ち込み法によりリン・ドープの多結晶シリコン膜を被覆
してから、パターニングによりソース膜15及びドレイ
ン膜16を形成する。次に、図2(D)に示すように、
ソース膜15及びドレイン膜16上に多結晶シリコン膜
を全面被覆し、これをパターニングしてアンドープのチ
ャネル膜5を形成する。この時点でのチャネル膜5の多
結晶シリコンの粒径は比較的小さいが、ここで基板全体
はハロゲンランプを光源とする光照射によりランプアニ
ール(中心波長1.1μm)が施される。照射光は透明
なハードガラス基板1を透過するが、光吸収膜13の領
域に当たる照射光はそれに効率良く吸収される。これに
より光吸収膜13の温度が上昇し、これが高温となるの
で、光吸収膜13自体がその周囲に対する局部的熱源と
なり、熱伝導又は熱輻射によりチャネル膜17を加熱す
る。チャネル膜17が加熱されると、その多結晶シリコ
ンが固相成長する。この固相成長の温度はチャネル膜1
7の温度,熱容量等に依存するが、チャネル膜17の温
度はまた光照射の照度及び時間に依存している。本実例
では光吸収膜13が極度に高温とならず、ある程度の定
常温度を維持させるため、光照射を間欠的に実行した。
また固相成長時のチャネル膜17の温度を700〜80
0℃で維持することができた。
【0019】この温度はハードガラス基板1の転位点を
越える温度である。しかもアニール時間を1〜2時間ま
で短縮することができた。このランプアニール工程によ
ってグレインサイズの大きな多結晶シリコンが得られ、
オン電流容量を増加でき、また固相成長化処理の短時間
化によってスループットを増大できるが、最大の利益は
安価なハードガラス基板1に変形が生じないことであ
り、微細加工性とTFTのフラット性が損なわれずに済
む。光照射によって光吸収膜13が局部的熱源として昇
温され、その周囲に対して間接的に加熱するものである
から、ハードガラス基板1自体は直接加熱されず、むし
ろヒートシンクとして機能しているので、ガラス転位点
以下の温度に抑制維持できるからである。
越える温度である。しかもアニール時間を1〜2時間ま
で短縮することができた。このランプアニール工程によ
ってグレインサイズの大きな多結晶シリコンが得られ、
オン電流容量を増加でき、また固相成長化処理の短時間
化によってスループットを増大できるが、最大の利益は
安価なハードガラス基板1に変形が生じないことであ
り、微細加工性とTFTのフラット性が損なわれずに済
む。光照射によって光吸収膜13が局部的熱源として昇
温され、その周囲に対して間接的に加熱するものである
から、ハードガラス基板1自体は直接加熱されず、むし
ろヒートシンクとして機能しているので、ガラス転位点
以下の温度に抑制維持できるからである。
【0020】この光吸収膜13はアニール工程において
不純物のバリア膜としても機能する。アニール工程にお
いては光吸収膜13下のハードガラス基板1が加熱さ
れ、不純物の逆拡散によりチャネル膜17が汚染される
おそれがあるが、光吸収膜13がその逆拡散による不純
物侵入を防止する。光吸収膜13自体からの不純物拡散
も考えられるが、高融点材質であるから蒸発不純物量自
体が微量である点と上パッシベーション膜14による拡
散阻止によって左程問題とはならない。
不純物のバリア膜としても機能する。アニール工程にお
いては光吸収膜13下のハードガラス基板1が加熱さ
れ、不純物の逆拡散によりチャネル膜17が汚染される
おそれがあるが、光吸収膜13がその逆拡散による不純
物侵入を防止する。光吸収膜13自体からの不純物拡散
も考えられるが、高融点材質であるから蒸発不純物量自
体が微量である点と上パッシベーション膜14による拡
散阻止によって左程問題とはならない。
【0021】このランプアニール工程以降は通常のプロ
セスにより上層の薄膜形成が行われ、図1(A)に示す
ような薄膜構造が得られるが、上記のランプアニール工
程と同時に熱酸化膜としてのゲート酸化膜も形成するこ
とができる。
セスにより上層の薄膜形成が行われ、図1(A)に示す
ような薄膜構造が得られるが、上記のランプアニール工
程と同時に熱酸化膜としてのゲート酸化膜も形成するこ
とができる。
【0022】図3は本発明の第2実施例に係る薄膜トラ
ンジスタの構造を示す縦断面図である。なお、図3にお
いて図1(A)に示す部分と同一部分には同一参照符号
を付し、その説明は省略する。
ンジスタの構造を示す縦断面図である。なお、図3にお
いて図1(A)に示す部分と同一部分には同一参照符号
を付し、その説明は省略する。
【0023】この実施例は下パッシベーション膜12上
の光吸収膜13aの両脇にこれと離間したソース配線1
3b及びドレイン配線13cを有しており、ソース配線
13bは上層のソース膜15に、ドレイン配線13cは
上層のドレイン膜16に夫々導電接触している。このソ
ース配線13b及びドレイン配線13Cは光吸収膜13
aの形成工程において同時に形成される。したがってソ
ース配線13b及びドレイン配線13cは光吸収膜13
aと同材質で構成されているが、その材質は導電性材料
である。この実施例によれば、光吸収膜13aの材質が
導電性を有し、膜材料の選択自由度が若干減るものの、
第1実施例に比して、工程数が減る利益がある。勿論、
チャネル膜17のランプアニール工程においては、この
ソース配線13b及びドレイン配線13Cも光吸収膜1
3aと同様な局所的熱源として有効に機能する。
の光吸収膜13aの両脇にこれと離間したソース配線1
3b及びドレイン配線13cを有しており、ソース配線
13bは上層のソース膜15に、ドレイン配線13cは
上層のドレイン膜16に夫々導電接触している。このソ
ース配線13b及びドレイン配線13Cは光吸収膜13
aの形成工程において同時に形成される。したがってソ
ース配線13b及びドレイン配線13cは光吸収膜13
aと同材質で構成されているが、その材質は導電性材料
である。この実施例によれば、光吸収膜13aの材質が
導電性を有し、膜材料の選択自由度が若干減るものの、
第1実施例に比して、工程数が減る利益がある。勿論、
チャネル膜17のランプアニール工程においては、この
ソース配線13b及びドレイン配線13Cも光吸収膜1
3aと同様な局所的熱源として有効に機能する。
【0024】図4は本発明の第3実施例に係る薄膜トラ
ンジスタの構造を示す縦断面図である。なお、図4にお
いて図1(A)に示す部分と同一部分には同一参照符号
を付し、その説明は省略する。
ンジスタの構造を示す縦断面図である。なお、図4にお
いて図1(A)に示す部分と同一部分には同一参照符号
を付し、その説明は省略する。
【0025】この実施例の構造は第1実施例のそれとほ
ぼ同一の薄膜構造であるが、光吸収膜23はバックゲー
ト電極として用いられる。したがって、チャネル膜17
の直下の上パッシベーション膜14はゲート絶縁膜とし
て機能する。かかる構造によればオン電極容量の倍加が
実現される。
ぼ同一の薄膜構造であるが、光吸収膜23はバックゲー
ト電極として用いられる。したがって、チャネル膜17
の直下の上パッシベーション膜14はゲート絶縁膜とし
て機能する。かかる構造によればオン電極容量の倍加が
実現される。
【0026】なお、上記各実施例は低温プロセスに適合
する薄膜トランジスタの構造を示してあるが、多結晶シ
リコン膜の一部をアンドープのチャネル部としその両側
をソース部及びドレイン部とする構造の高温プロセスに
適合する薄膜トランジスタ構造においても、光吸収膜を
設けても良い。
する薄膜トランジスタの構造を示してあるが、多結晶シ
リコン膜の一部をアンドープのチャネル部としその両側
をソース部及びドレイン部とする構造の高温プロセスに
適合する薄膜トランジスタ構造においても、光吸収膜を
設けても良い。
【0027】
【発明の効果】以上説明したように、本発明は多結晶シ
リコンのチャネル部の近傍にランプアニールにおける局
部的熱源たり得る光吸収膜を設けた点に特徴を有するも
のであるから、次の効果を奏する。
リコンのチャネル部の近傍にランプアニールにおける局
部的熱源たり得る光吸収膜を設けた点に特徴を有するも
のであるから、次の効果を奏する。
【0028】ランプアニール工程においては、基板温
度を転位点以下に維持したまま、チャネル部の多結晶シ
リコンを基板の転位点以上で固相成長化できるから、基
板の変形を伴わずにオン電流容量を増加できる。換言す
れば、低転位点の安価なガラス基板の使用が可能とな
る。
度を転位点以下に維持したまま、チャネル部の多結晶シ
リコンを基板の転位点以上で固相成長化できるから、基
板の変形を伴わずにオン電流容量を増加できる。換言す
れば、低転位点の安価なガラス基板の使用が可能とな
る。
【0029】基板全体を加熱炉内で長時間加熱する全
体加熱法でなく、局部加熱法であり、しかも基板転位点
以上の高温の固相成長も可能であるから、短時間処理が
可能となり、スループットがすこぶる改善される。
体加熱法でなく、局部加熱法であり、しかも基板転位点
以上の高温の固相成長も可能であるから、短時間処理が
可能となり、スループットがすこぶる改善される。
【0030】光吸収膜はまた固相成長中において基板
内から発生する不純物のチャネル部に対する侵入保護膜
として機能するから、トランジスタ特性の品質を高める
ことができる。
内から発生する不純物のチャネル部に対する侵入保護膜
として機能するから、トランジスタ特性の品質を高める
ことができる。
【0031】また、下パッシベーション膜上で光吸収
膜に離間しており、これと同材質を以てソース配線又は
ドレイン配線が形成された構造においては、上記の構造
をとる薄膜トランジスタの製造方法に比して工程数を削
減することができる。
膜に離間しており、これと同材質を以てソース配線又は
ドレイン配線が形成された構造においては、上記の構造
をとる薄膜トランジスタの製造方法に比して工程数を削
減することができる。
【0032】更に、光吸収膜がバックゲート電極とし
て導電性材で形成されている構造においては、オン電流
容量を倍加できる。
て導電性材で形成されている構造においては、オン電流
容量を倍加できる。
【図1】(A)は本発明の低温プロセスに適用される実
施例に係る薄膜トランジスタの構造を示す縦断面図で、
(B)は同構造の平面図である。
施例に係る薄膜トランジスタの構造を示す縦断面図で、
(B)は同構造の平面図である。
【図2】(A)乃至(D)は夫々同実施例における要部
プロセスを説明するための縦断面図である。
プロセスを説明するための縦断面図である。
【図3】本発明の第2実施例に係る薄膜トランジスタの
構造を示す縦断面図である。
構造を示す縦断面図である。
【図4】本発明の第3実施例に係る薄膜トランジスタの
構造を示す縦断面図である。
構造を示す縦断面図である。
【図5】従来の低温プロセスに適用される薄膜トランジ
スタの構造を示す縦断面図である。
スタの構造を示す縦断面図である。
【図6】(A),(B)は同従来構造においてチャネル
膜を得るまでの工程を説明するための縦断面図である。
膜を得るまでの工程を説明するための縦断面図である。
1…ハードガラス基板 12…下パッシベーション膜 13,13a,23…光吸収膜 14…上パッシベーション膜 15…ソース膜 16…ドレイン膜 17…チャネル膜 18…シリコン酸化膜 19…ゲート電極 20…層間絶縁膜としてのシリコン酸化膜 21…ソース電極 22…画素電極(ドレイン電極) 13b…ソース配線 13…ドレイン配線
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成9年9月1日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0001
【補正方法】変更
【補正内容】
【0001】
【発明の属する技術分野】本発明は、チャネル部をシリ
コンとする薄膜トランジスタ(TFT)及びその製造方
法に関する。
コンとする薄膜トランジスタ(TFT)及びその製造方
法に関する。
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】0008
【補正方法】変更
【補正内容】
【0008】
【課題を解決するための手段】本発明は、透明基板上に
導電性及び高融点材質からなる光吸収膜を形成する工程
と、該光吸収膜上にパッシベーション膜を形成する工程
と、該パッシベーション膜上にシリコンからなる薄膜ト
ランジスタのチャネル領域を形成する工程とを有し、該
光吸収膜は、該薄膜トランジスタに接続される配線と同
一工程で形成されることを特徴とする。
導電性及び高融点材質からなる光吸収膜を形成する工程
と、該光吸収膜上にパッシベーション膜を形成する工程
と、該パッシベーション膜上にシリコンからなる薄膜ト
ランジスタのチャネル領域を形成する工程とを有し、該
光吸収膜は、該薄膜トランジスタに接続される配線と同
一工程で形成されることを特徴とする。
【手続補正4】
【補正対象書類名】明細書
【補正対象項目名】0009
【補正方法】変更
【補正内容】
【0009】本発明の薄膜トランジスタは、透明基板上
に形成された導電性及び高融点材質からなる光吸収膜
と、該光吸収膜上に形成されたパッシベーション膜と、
該パッシベーション膜上に形成されたシリコンからなる
薄膜トランジスタのチャネル領域とを有し、該光吸収膜
は該薄膜トランジスタに接続される配線と同一材料で同
時に形成されてなることを特徴とする。
に形成された導電性及び高融点材質からなる光吸収膜
と、該光吸収膜上に形成されたパッシベーション膜と、
該パッシベーション膜上に形成されたシリコンからなる
薄膜トランジスタのチャネル領域とを有し、該光吸収膜
は該薄膜トランジスタに接続される配線と同一材料で同
時に形成されてなることを特徴とする。
【手続補正5】
【補正対象書類名】明細書
【補正対象項目名】0010
【補正方法】削除
【手続補正6】
【補正対象書類名】明細書
【補正対象項目名】0011
【補正方法】削除
【手続補正7】
【補正対象書類名】明細書
【補正対象項目名】0012
【補正方法】削除
【手続補正8】
【補正対象書類名】明細書
【補正対象項目名】0013
【補正方法】削除
【手続補正9】
【補正対象書類名】明細書
【補正対象項目名】0015
【補正方法】変更
【補正内容】
【0015】図1(A)は本発明の第1の参考例に係わ
る薄膜トランジスタの構造を示す縦断面図で、図1
(B)は同構造の平面図である。
る薄膜トランジスタの構造を示す縦断面図で、図1
(B)は同構造の平面図である。
【手続補正10】
【補正対象書類名】明細書
【補正対象項目名】0018
【補正方法】変更
【補正内容】
【0018】この薄膜トランジスタにおいてチャネル膜
17を得るまでのプロセスは、まず図2(A)に示す如
く、ハードガラス基板1を準備し、この上にシリコン酸
化膜又は窒化シリコン膜などの下パッシベーション膜1
2をCVDにより全面被着し、その上にスパッタリング
等により厚さ2000〜3000Å程度の高融点材質膜
(例えば、タングステン,モリブデン,チタン,シリサ
イド,シリコン)を形成した後、この膜をパターニング
して光吸収膜13を得る。次に、図2(B)に示す如
く、光吸収膜14上に厚さ500〜1000Å程度の上
パッシベーション膜14をCVDにより被覆する。次
に、図2(C)に示す如く、光吸収膜14の真上の上パ
ッシベーション膜14上に低圧CVDあるいはイオン打
ち込み法によりリン・ドープの多結晶シリコン膜を被覆
してから、パターニングによりソース膜15及びドレイ
ン膜16を形成する。次に、図2(D)に示すように、
ソース膜15及びドレイン膜16上に多結晶シリコン膜
を全面被覆し、これをパターニングしてアンドープのチ
ャネル膜5を形成する。この時点でのチャネル膜5の多
結晶シリコンの粒径は比較的小さいが、ここで基板全体
はハロゲンランプを光源とする光照射によりランプアニ
ール(中心波長1.1μm)が施される。照射光は透明
なハードガラス基板1を透過するが、光吸収膜13の領
域に当たる照射光はそれに効率良く吸収される。これに
より光吸収膜13の温度が上昇し、これが高温となるの
で、光吸収膜13自体がその周囲に対する局部的熱源と
なり、熱伝導又は熱輻射によりチャネル膜17を加熱す
る。チャネル膜17が加熱されると、その多結晶シリコ
ンが固相成長する。この固相成長の温度はチャネル膜1
7の温度,熱容量等に依存するが、チャネル膜17の温
度はまた光照射の照度及び時間に依存している。本参考
例では光吸収膜13が極度に高温とならず、ある程度の
定常温度を維持させるため、光照射を間欠的に実行し
た。また固相成長時のチャネル膜17の温度を700〜
800℃で維持することができた。
17を得るまでのプロセスは、まず図2(A)に示す如
く、ハードガラス基板1を準備し、この上にシリコン酸
化膜又は窒化シリコン膜などの下パッシベーション膜1
2をCVDにより全面被着し、その上にスパッタリング
等により厚さ2000〜3000Å程度の高融点材質膜
(例えば、タングステン,モリブデン,チタン,シリサ
イド,シリコン)を形成した後、この膜をパターニング
して光吸収膜13を得る。次に、図2(B)に示す如
く、光吸収膜14上に厚さ500〜1000Å程度の上
パッシベーション膜14をCVDにより被覆する。次
に、図2(C)に示す如く、光吸収膜14の真上の上パ
ッシベーション膜14上に低圧CVDあるいはイオン打
ち込み法によりリン・ドープの多結晶シリコン膜を被覆
してから、パターニングによりソース膜15及びドレイ
ン膜16を形成する。次に、図2(D)に示すように、
ソース膜15及びドレイン膜16上に多結晶シリコン膜
を全面被覆し、これをパターニングしてアンドープのチ
ャネル膜5を形成する。この時点でのチャネル膜5の多
結晶シリコンの粒径は比較的小さいが、ここで基板全体
はハロゲンランプを光源とする光照射によりランプアニ
ール(中心波長1.1μm)が施される。照射光は透明
なハードガラス基板1を透過するが、光吸収膜13の領
域に当たる照射光はそれに効率良く吸収される。これに
より光吸収膜13の温度が上昇し、これが高温となるの
で、光吸収膜13自体がその周囲に対する局部的熱源と
なり、熱伝導又は熱輻射によりチャネル膜17を加熱す
る。チャネル膜17が加熱されると、その多結晶シリコ
ンが固相成長する。この固相成長の温度はチャネル膜1
7の温度,熱容量等に依存するが、チャネル膜17の温
度はまた光照射の照度及び時間に依存している。本参考
例では光吸収膜13が極度に高温とならず、ある程度の
定常温度を維持させるため、光照射を間欠的に実行し
た。また固相成長時のチャネル膜17の温度を700〜
800℃で維持することができた。
【手続補正11】
【補正対象書類名】明細書
【補正対象項目名】0022
【補正方法】変更
【補正内容】
【0022】図3は本発明の実施例に係わる薄膜トラン
ジスタの構造を示す縦断面図である。なお、図3におい
て図1(A)に示す部分と同一部分には同一参照符号を
付し、その説明は省力する。
ジスタの構造を示す縦断面図である。なお、図3におい
て図1(A)に示す部分と同一部分には同一参照符号を
付し、その説明は省力する。
【手続補正12】
【補正対象書類名】明細書
【補正対象項目名】0024
【補正方法】変更
【補正内容】
【0024】図4は本発明の第2参考例に係る薄膜トラ
ンジスタの構造を示す縦断面図である。なお、図4にお
いて図1(A)に示す部分と同一部分には同一参照符号
を付し、その説明は省略する。
ンジスタの構造を示す縦断面図である。なお、図4にお
いて図1(A)に示す部分と同一部分には同一参照符号
を付し、その説明は省略する。
【手続補正13】
【補正対象書類名】明細書
【補正対象項目名】0025
【補正方法】変更
【補正内容】
【0025】この参考例の構造は第1参考例のそれとほ
ぼ同一の薄膜構造であるが、光吸収膜23はバックゲー
ト電極として用いられる。したがって、チャネル膜17
の直下の上パッシベーション膜14はゲート絶縁膜とし
て機能する。かかる構造によればオン電極容量の倍加が
実現される。
ぼ同一の薄膜構造であるが、光吸収膜23はバックゲー
ト電極として用いられる。したがって、チャネル膜17
の直下の上パッシベーション膜14はゲート絶縁膜とし
て機能する。かかる構造によればオン電極容量の倍加が
実現される。
【手続補正14】
【補正対象書類名】明細書
【補正対象項目名】0026
【補正方法】変更
【補正内容】
【0026】なお、上記各参考例及び実施例は低温プロ
セスに適合する薄膜トランジスタの構造を示してある
が、多結晶シリコン膜の一部をアンドープのチャネル部
としその両側をソース部及びドレイン部とする構造の高
温プロセスに適合する薄膜トランジスタ構造において
も、光吸収膜を設けても良い。
セスに適合する薄膜トランジスタの構造を示してある
が、多結晶シリコン膜の一部をアンドープのチャネル部
としその両側をソース部及びドレイン部とする構造の高
温プロセスに適合する薄膜トランジスタ構造において
も、光吸収膜を設けても良い。
【手続補正15】
【補正対象書類名】明細書
【補正対象項目名】0027
【補正方法】変更
【補正内容】
【0027】
【発明の効果】以上説明したように、本発明の構成によ
れば、下記に述べる如き顕著な効果を有することができ
る。
れば、下記に述べる如き顕著な効果を有することができ
る。
【手続補正16】
【補正対象書類名】明細書
【補正対象項目名】0028
【補正方法】変更
【補正内容】
【0028】(a)光吸収膜により、基板裏面からの光
がチャネルに入るのを防ぐことができ、オフ時のリーク
電流を低減することができる。
がチャネルに入るのを防ぐことができ、オフ時のリーク
電流を低減することができる。
【手続補正17】
【補正対象書類名】明細書
【補正対象項目名】0029
【補正方法】変更
【補正内容】
【0029】(b)光吸収膜は、薄膜トランジスタに接
続される配線と同時に同一材料で形成することができる
ので、工程数を削減することができる。
続される配線と同時に同一材料で形成することができる
ので、工程数を削減することができる。
【手続補正18】
【補正対象書類名】明細書
【補正対象項目名】0030
【補正方法】削除
【手続補正19】
【補正対象書類名】明細書
【補正対象項目名】0031
【補正方法】削除
【手続補正20】
【補正対象書類名】明細書
【補正対象項目名】0032
【補正方法】削除
【手続補正21】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図1】(A)は本発明の低温プロセスに適用される第
1参考例に係る薄膜トランジスタの構造を示す縦断面図
で、(B)は同構造の平面図である。
1参考例に係る薄膜トランジスタの構造を示す縦断面図
で、(B)は同構造の平面図である。
【図2】(A)乃至(D)は夫々同参考例における要部
プロセスを説明するための縦断面図である。
プロセスを説明するための縦断面図である。
【図3】本発明の実施例に係る薄膜トランジスタの構造
を示す縦断面図である。
を示す縦断面図である。
【図4】本発明の第2参考例に係る薄膜トランジスタの
構造を示す縦断面図である。
構造を示す縦断面図である。
【図5】従来の低温プロセスに適用される薄膜トランジ
スタの構造を示す縦断面図である。
スタの構造を示す縦断面図である。
【図6】(A),(B)は同従来構造においてチャネル
膜を得るまでの工程を説明するための縦断面図である。
膜を得るまでの工程を説明するための縦断面図である。
【符号の説明】 1…ハードガラス基板 12…下パッシベーション膜 13,13a,23…光吸収膜 14…上パッシベーション膜 15…ソース膜 16…ドレイン膜 17…チャネル膜 18…シリコン酸化膜 19…ゲート電極 20…層間絶縁膜としてのシリコン酸化膜 21…ソース電極 22…画素電極(ドレイン電極) 13b…ソース配線 13…ドレイン配線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/78 627G
Claims (4)
- 【請求項1】 透明基板上の薄膜構造において少なくと
もチャネル部を多結晶シリコンとする薄膜トランジスタ
であって、 該透明基板上のうち該チャネル部直下の領域に上下パッ
シベーション膜で挟まれた所定波長領域の選択光吸収性
に富む高融点材質の光吸収膜を有することを特徴とする
薄膜トランジスタ。 - 【請求項2】 前記光吸収膜がバックゲート電極として
の導電性材質で形成されていることを特徴とする請求項
第1項に記載の薄膜トランジスタ。 - 【請求項3】 前記下パッシベーション膜上で前記光吸
収膜に離間しており、これと同材質を以て形成されたソ
ース配線又はドレイン配線を有することを特徴とする請
求項第1項又は第2項記載の薄膜トランジスタ。 - 【請求項4】 透明基板上の薄膜構造において少なくと
もチャネル部を多結晶シリコンとする薄膜トランジスタ
の製造方法であって、 該透明基板上に下パッシベーション膜を被覆する工程
と、 この膜上の該チャネル部形成予定領域に所定波長領域の
選択光吸収性に富む高融点材質を以て少なくとも光吸収
膜を形成する工程と、 この光吸収膜を上パッシベーション膜で覆う工程と、 次に、該光吸収膜上に多結晶シリコンを用いた所要のチ
ャネル部を形成する工程と、 しかる後、上記所定波長領域に適合する光源を以てラン
プアニールを施す工程と、 を有することを特徴とする薄膜トランジスタの製造方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21662897A JP2861989B2 (ja) | 1997-08-11 | 1997-08-11 | 薄膜トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21662897A JP2861989B2 (ja) | 1997-08-11 | 1997-08-11 | 薄膜トランジスタ及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1218132A Division JP2920947B2 (ja) | 1989-08-24 | 1989-08-24 | 薄膜トランジスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1070282A true JPH1070282A (ja) | 1998-03-10 |
JP2861989B2 JP2861989B2 (ja) | 1999-02-24 |
Family
ID=16691419
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21662897A Expired - Lifetime JP2861989B2 (ja) | 1997-08-11 | 1997-08-11 | 薄膜トランジスタ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2861989B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101261609B1 (ko) | 2006-07-06 | 2013-05-06 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 표시판 및 그 제조 방법 |
JP2018190992A (ja) * | 2008-10-24 | 2018-11-29 | 株式会社半導体エネルギー研究所 | 半導体装置 |
KR20200065791A (ko) * | 2018-11-30 | 2020-06-09 | 한국생산기술연구원 | 저온 용액 공정 산화물 박막 트랜지스터 및 그 제조 방법 |
-
1997
- 1997-08-11 JP JP21662897A patent/JP2861989B2/ja not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101261609B1 (ko) | 2006-07-06 | 2013-05-06 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 표시판 및 그 제조 방법 |
JP2018190992A (ja) * | 2008-10-24 | 2018-11-29 | 株式会社半導体エネルギー研究所 | 半導体装置 |
KR20200065791A (ko) * | 2018-11-30 | 2020-06-09 | 한국생산기술연구원 | 저온 용액 공정 산화물 박막 트랜지스터 및 그 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP2861989B2 (ja) | 1999-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6573589B2 (en) | Semiconductor device and process for fabricating the same | |
JP3253808B2 (ja) | 半導体装置およびその作製方法 | |
JP3173926B2 (ja) | 薄膜状絶縁ゲイト型半導体装置の作製方法及びその半導体装置 | |
JP3305961B2 (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
US6140668A (en) | Silicon structures having an absorption layer | |
US20110227878A1 (en) | Semiconductor device, method for manufacturing same, and display device using semiconductor device | |
JP2751237B2 (ja) | 集積回路装置及び集積回路装置の製造方法 | |
US6645837B2 (en) | Method of manufacturing semiconductor device | |
US20020137310A1 (en) | Method and apparatus for fabricating a semiconductor device | |
JP2861989B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
JPS622531A (ja) | 半導体装置の製造方法 | |
JP3840697B2 (ja) | 半導体装置の製造方法、アクティブマトリクス基板の製造方法、および液晶表示装置の製造方法 | |
JPH1070283A (ja) | 薄膜トランジスタ及びその製造方法 | |
JP2920947B2 (ja) | 薄膜トランジスタの製造方法 | |
JPH0851076A (ja) | 半導体装置,半導体装置の製造方法,薄膜トランジスタ ,薄膜トランジスタの製造方法,表示装置 | |
JP3346284B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
JP3378415B2 (ja) | 薄膜トランジスタとそれを用いた液晶表示装置 | |
TWI279608B (en) | Liquid crystal display capable of reducing amount of return light to TFT and manufacturing method therefor | |
JPH0411226A (ja) | 表示装置の製造方法 | |
KR100707175B1 (ko) | 복층 구조의 게이트 전극을 갖는 박막 트랜지스터 및 그제조 방법 | |
JP2725669B2 (ja) | 半導体装置の製法 | |
JP2000124461A (ja) | 薄膜トランジスタおよびその製造方法 | |
JPH11330487A (ja) | 薄膜トランジスタ、固体装置、表示装置および薄膜トランジスタの製造方法 | |
KR100955380B1 (ko) | 폴리실리콘 액정표시소자 제조방법 | |
JP2001189461A (ja) | 薄膜トランジスタ及びそれを用いた液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981110 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081211 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081211 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091211 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091211 Year of fee payment: 11 |