JPH1069261A - カラー階調表示装置 - Google Patents
カラー階調表示装置Info
- Publication number
- JPH1069261A JPH1069261A JP24401496A JP24401496A JPH1069261A JP H1069261 A JPH1069261 A JP H1069261A JP 24401496 A JP24401496 A JP 24401496A JP 24401496 A JP24401496 A JP 24401496A JP H1069261 A JPH1069261 A JP H1069261A
- Authority
- JP
- Japan
- Prior art keywords
- display
- screen
- pattern
- circuit
- patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 簡単な回路を付け加えるだけでデュアルスキ
ャンカラー表示装置で行っていた階調表示制御であるフ
レーム間引き方式をシングルスキャンカラー表示装置に
よっても同様に実現する。 【解決手段】 表示パターン生成回路3はフレーム数お
よびライン数に基づいてオン表示の回数を間引くため
に、1ライン中どのドットをオン表示させるかを示す複
数種の表示パターンA、B、Cを生成する。合成パター
ン生成回路10はシングルスキャンモードが指定されて
いる場合に、表示パターンA、B、Cを8ドット単位毎
に組み合せた合成パターンX、Y、Zを生成する。上画
面用表示パターンセレクトデコーダ5、セレクタ7と下
画面用セレクタ6、ラッチ8は、シングルスキャンモー
ドにおいて、合成パターンX、Y、Zの何れかを選択
し、選択された上画面用合成パターンと下画面用合成パ
ターンにしたがったオン表示とを8ドット単位毎に1ラ
イン上で交互に行わせる。
ャンカラー表示装置で行っていた階調表示制御であるフ
レーム間引き方式をシングルスキャンカラー表示装置に
よっても同様に実現する。 【解決手段】 表示パターン生成回路3はフレーム数お
よびライン数に基づいてオン表示の回数を間引くため
に、1ライン中どのドットをオン表示させるかを示す複
数種の表示パターンA、B、Cを生成する。合成パター
ン生成回路10はシングルスキャンモードが指定されて
いる場合に、表示パターンA、B、Cを8ドット単位毎
に組み合せた合成パターンX、Y、Zを生成する。上画
面用表示パターンセレクトデコーダ5、セレクタ7と下
画面用セレクタ6、ラッチ8は、シングルスキャンモー
ドにおいて、合成パターンX、Y、Zの何れかを選択
し、選択された上画面用合成パターンと下画面用合成パ
ターンにしたがったオン表示とを8ドット単位毎に1ラ
イン上で交互に行わせる。
Description
【0001】
【発明の属する技術分野】この発明は、カラー階調表示
装置に関する。
装置に関する。
【0002】
【従来の技術】現在、カラー表示装置、例えば、単純マ
トリックスカラーSTN液晶表示装置等で実現している
階調表示制御方法として、フレーム間引き方式(Fra
mcRate Control)が知られている。この
フレーム間引き方式は、通常、各ドットを1秒間に約6
5回から75回のオン表示を繰り返すのに対して、その
回数を減らして輝度の制御を行いオン表示の時間を変え
ることにより、階調表示を行うようにしたものである。
例えば、4階調レベルにおいて、全体画面の走査時間を
1フレームとし、4フレームを1サイクルとして1/4
階調であれば4フレームに1回、3/4階調であれば、
4フレームに3回点灯することにより階調表示を実現し
ている。ところで、フレーム間引き方式はオン表示の回
数を間引きくために表示に“ちらつき”(フリッカ)が
発生し易く、この現象を抑えるためにオン表示するタイ
ミングをフレーム、ライン、RGB毎にずらして表示す
るようにしている。
トリックスカラーSTN液晶表示装置等で実現している
階調表示制御方法として、フレーム間引き方式(Fra
mcRate Control)が知られている。この
フレーム間引き方式は、通常、各ドットを1秒間に約6
5回から75回のオン表示を繰り返すのに対して、その
回数を減らして輝度の制御を行いオン表示の時間を変え
ることにより、階調表示を行うようにしたものである。
例えば、4階調レベルにおいて、全体画面の走査時間を
1フレームとし、4フレームを1サイクルとして1/4
階調であれば4フレームに1回、3/4階調であれば、
4フレームに3回点灯することにより階調表示を実現し
ている。ところで、フレーム間引き方式はオン表示の回
数を間引きくために表示に“ちらつき”(フリッカ)が
発生し易く、この現象を抑えるためにオン表示するタイ
ミングをフレーム、ライン、RGB毎にずらして表示す
るようにしている。
【0003】図6は画面全体を上下2画面に分割して分
割駆動されるデュアルスキャンカラーSTN液晶パネル
で実現しているフレーム間引き方式を説明するためのブ
ロック回路図である。フレームカウンタ1はフレーム数
を計数し、ラインカウンタ2はライン数を計数するカウ
ンタであり、表示パターン生成回路3は1ライン中のど
のドットをオンさせるかを示す表示パターンを生成する
もので、複数の表示パターンを生成する。ここで、階調
レベルを1/3とした場合を例示したもので、この場
合、表示パターン生成回路3は階調レベル1/3に対応
して3つの表示パターンA、B、Cを生成する。また、
上画面、下画面に対応する表示パターンセレクトデコー
ダ4、5は階調レベルを表わす階調入力データと、フレ
ームカウンタ1およびラインカウンタ2の計数値とをデ
コードすることにより、どの表示パターンを選択するか
を決定するもので、そのデコード結果は、上画面、下画
面に対応するセレクタ6、7にそれぞれ与えられる。セ
レクタ6、7は表示パターン生成回路3からの表示パタ
ーンA、B、Cのうち対応する表示パターンセレクトデ
コーダ4、5からのデコード結果に基づいて何れか1つ
の表示パターンを選択するもので、選択された表示パタ
ーンは、上画面、下画面に対応するラッチ8、9に与え
られる。ラッチ8、9は所定周波数のラッチクロックに
同期して対応するセレクタ6、7からの表示パターンを
取り込んで表示データとして出力する。このように構成
された階調表示制御回路は、3原色のRGB毎にそれぞ
れ設けられている。
割駆動されるデュアルスキャンカラーSTN液晶パネル
で実現しているフレーム間引き方式を説明するためのブ
ロック回路図である。フレームカウンタ1はフレーム数
を計数し、ラインカウンタ2はライン数を計数するカウ
ンタであり、表示パターン生成回路3は1ライン中のど
のドットをオンさせるかを示す表示パターンを生成する
もので、複数の表示パターンを生成する。ここで、階調
レベルを1/3とした場合を例示したもので、この場
合、表示パターン生成回路3は階調レベル1/3に対応
して3つの表示パターンA、B、Cを生成する。また、
上画面、下画面に対応する表示パターンセレクトデコー
ダ4、5は階調レベルを表わす階調入力データと、フレ
ームカウンタ1およびラインカウンタ2の計数値とをデ
コードすることにより、どの表示パターンを選択するか
を決定するもので、そのデコード結果は、上画面、下画
面に対応するセレクタ6、7にそれぞれ与えられる。セ
レクタ6、7は表示パターン生成回路3からの表示パタ
ーンA、B、Cのうち対応する表示パターンセレクトデ
コーダ4、5からのデコード結果に基づいて何れか1つ
の表示パターンを選択するもので、選択された表示パタ
ーンは、上画面、下画面に対応するラッチ8、9に与え
られる。ラッチ8、9は所定周波数のラッチクロックに
同期して対応するセレクタ6、7からの表示パターンを
取り込んで表示データとして出力する。このように構成
された階調表示制御回路は、3原色のRGB毎にそれぞ
れ設けられている。
【0004】図7は階調レベルを1/3とした場合の動
作を示したタイムチャートであり、また図8は表示画面
上のどのドットをオン表示させるかを示した図である。
先ず、フレームカウンタ1が1フレーム目、ラインカウ
ンタ2が1ライン目を指定している状態において、上画
面に着目すると、表示パターンセレクトデコーダ4から
は表示パターンAを選択するための信号が出力される。
これによってセレクタ6で表示パターンAが選択されて
上画面用ラッチ8に保持され、表示データとして出力さ
れる。この場合、表示パターンAはラッチクロックに対
して図7に示すような出力波形となっているために、図
8の上画面において、その1ライン目は、1ドット目、
4ドット目、7ドット目……のように3ドット毎にオン
表示されるようになる。次に、ラインカウンタ2によっ
て2ライン目が指定されると、表示パターンBが選択さ
れ、この表示パターンBがラッチ8から表示データとし
て出力されると、図8の上画面において、その2ライン
目は2ドット目、5ドット目、8ドット目……のように
3ドット毎にオン表示される。同様に、3ライン目が指
定されると、表示パターンCが選択され、3ドット目、
6ドット目、9ドット目……のように3ドット毎にオン
表示される。このような表示動作は表示パターンA→B
→Cの順序で3ライン毎に繰り返される。そして、フレ
ームカウンタ1によって2フレーム目が指定されると、
表示パターンはB→C→Aの順序で選択され、また3フ
レーム目が指定されると表示パターンはC→A→Bの順
序で選択されてオン表示される。更に、このような動作
は3フレーム毎に繰り返される。一方、下画面において
は、1フレーム目が指定されると、表示パターンはC→
A→Bの順序で選択されてオン表示される。次に、2フ
レーム目が指定されると、表示パターンはA→B→Cの
順序で選択されてオン表示され、3フレーム目が指定さ
れると、表示パターンはB→C→Aの順序で選択されて
オン表示される。そして、このような動作は3フレーム
毎に繰り返される。
作を示したタイムチャートであり、また図8は表示画面
上のどのドットをオン表示させるかを示した図である。
先ず、フレームカウンタ1が1フレーム目、ラインカウ
ンタ2が1ライン目を指定している状態において、上画
面に着目すると、表示パターンセレクトデコーダ4から
は表示パターンAを選択するための信号が出力される。
これによってセレクタ6で表示パターンAが選択されて
上画面用ラッチ8に保持され、表示データとして出力さ
れる。この場合、表示パターンAはラッチクロックに対
して図7に示すような出力波形となっているために、図
8の上画面において、その1ライン目は、1ドット目、
4ドット目、7ドット目……のように3ドット毎にオン
表示されるようになる。次に、ラインカウンタ2によっ
て2ライン目が指定されると、表示パターンBが選択さ
れ、この表示パターンBがラッチ8から表示データとし
て出力されると、図8の上画面において、その2ライン
目は2ドット目、5ドット目、8ドット目……のように
3ドット毎にオン表示される。同様に、3ライン目が指
定されると、表示パターンCが選択され、3ドット目、
6ドット目、9ドット目……のように3ドット毎にオン
表示される。このような表示動作は表示パターンA→B
→Cの順序で3ライン毎に繰り返される。そして、フレ
ームカウンタ1によって2フレーム目が指定されると、
表示パターンはB→C→Aの順序で選択され、また3フ
レーム目が指定されると表示パターンはC→A→Bの順
序で選択されてオン表示される。更に、このような動作
は3フレーム毎に繰り返される。一方、下画面において
は、1フレーム目が指定されると、表示パターンはC→
A→Bの順序で選択されてオン表示される。次に、2フ
レーム目が指定されると、表示パターンはA→B→Cの
順序で選択されてオン表示され、3フレーム目が指定さ
れると、表示パターンはB→C→Aの順序で選択されて
オン表示される。そして、このような動作は3フレーム
毎に繰り返される。
【0005】
【発明が解決しようとする課題】このように従来、デュ
アルスキャン/カラーSTN液晶パネルで実現している
フレーム間引き方式を、同一サイズの画面全体が単一画
面として駆動されるシングルスキャンカラー液晶パネル
で実現しようとした場合に、デュアルスキャンカラー液
晶の場合と同様の速度で点灯回数を間引きくためには、
2倍の速度で処理しなければ階調表示を実現することが
できなかった。すなわち、図6に示すように上画面用と
しての表示パターンセレクトデコーダ4、セレクタ6、
ラッチ8と、下画面用としての表示パターンセレクトデ
コーダ5、セレクタ7、ラッチ9のうち、そのいずれか
一方を使用してシングルカラー液晶でフレーム間引きを
実現しようとすると、デュアルスキャンの場合に比べて
2倍の処理速度が要求されることになる。この発明の課
題は、簡単な回路を付け加えるだけでデュアルスキャン
カラー表示装置で行っていた階調表示制御であるフレー
ム間引き方式をシングルスキャンカラー表示装置によっ
ても同様に実現できるようにすることである。
アルスキャン/カラーSTN液晶パネルで実現している
フレーム間引き方式を、同一サイズの画面全体が単一画
面として駆動されるシングルスキャンカラー液晶パネル
で実現しようとした場合に、デュアルスキャンカラー液
晶の場合と同様の速度で点灯回数を間引きくためには、
2倍の速度で処理しなければ階調表示を実現することが
できなかった。すなわち、図6に示すように上画面用と
しての表示パターンセレクトデコーダ4、セレクタ6、
ラッチ8と、下画面用としての表示パターンセレクトデ
コーダ5、セレクタ7、ラッチ9のうち、そのいずれか
一方を使用してシングルカラー液晶でフレーム間引きを
実現しようとすると、デュアルスキャンの場合に比べて
2倍の処理速度が要求されることになる。この発明の課
題は、簡単な回路を付け加えるだけでデュアルスキャン
カラー表示装置で行っていた階調表示制御であるフレー
ム間引き方式をシングルスキャンカラー表示装置によっ
ても同様に実現できるようにすることである。
【0006】
【課題を解決するための手段】この発明の手段は次の通
りである。 (1)、表示パターン生成回路はフレーム数およびライ
ン数に基づいてオン表示の回数を間引くために、1ライ
ン中どのドットをオン表示させるかを示す複数種の表示
パターンを生成する。 (2)、第1画面用のパターン選択回路、第2画面用の
パターン選択回路は、2分割された第1画面、第2画面
に対応して設けられ、前記表示パターン生成回路から生
成された複数種の表示パターンの中からフレーム数およ
びライン数に基づいて何れか1つの表示パターンを選択
する。 (3)、合成パターン生成回路は、画面全体を単一画面
として駆動する場合に、前記表示パターン生成回路で生
成された複数種の表示パターンを所定ドット単位毎に組
み合せて成る複数種の合成パターンを生成する。 ここで、前記第1画面および第2画面用のパターン選択
回路は、画面全体を2分割駆動することが指定されてい
る場合に、前記表示パターン生成回路で生成された複数
種の表示パターンの中から何れか1つの表示パターンを
それぞれ選択し、また画面全体を単一画面として駆動す
ることが指定されている場合には、前記合成パターン生
成回路で生成された複数種の合成パターンの中から何れ
か1つをそれぞれ選択することにより前記第1画面用の
パターン選択回路で選択された合成パターンにしたがっ
たオン表示と、前記第2画面用のパターン選択回路で選
択された合成パターンにしたがったオン表示とを前記所
定ドット単位毎に1ライン上で交互に行わせる したがって、合成パターン生成回路という簡単な回路を
付け加えるだけでデュアルスキャンカラー表示装置で行
っていた階調表示制御であるフレーム間引き方式をシン
グルスキャンカラー表示装置によっても同様に実現する
ことができる。
りである。 (1)、表示パターン生成回路はフレーム数およびライ
ン数に基づいてオン表示の回数を間引くために、1ライ
ン中どのドットをオン表示させるかを示す複数種の表示
パターンを生成する。 (2)、第1画面用のパターン選択回路、第2画面用の
パターン選択回路は、2分割された第1画面、第2画面
に対応して設けられ、前記表示パターン生成回路から生
成された複数種の表示パターンの中からフレーム数およ
びライン数に基づいて何れか1つの表示パターンを選択
する。 (3)、合成パターン生成回路は、画面全体を単一画面
として駆動する場合に、前記表示パターン生成回路で生
成された複数種の表示パターンを所定ドット単位毎に組
み合せて成る複数種の合成パターンを生成する。 ここで、前記第1画面および第2画面用のパターン選択
回路は、画面全体を2分割駆動することが指定されてい
る場合に、前記表示パターン生成回路で生成された複数
種の表示パターンの中から何れか1つの表示パターンを
それぞれ選択し、また画面全体を単一画面として駆動す
ることが指定されている場合には、前記合成パターン生
成回路で生成された複数種の合成パターンの中から何れ
か1つをそれぞれ選択することにより前記第1画面用の
パターン選択回路で選択された合成パターンにしたがっ
たオン表示と、前記第2画面用のパターン選択回路で選
択された合成パターンにしたがったオン表示とを前記所
定ドット単位毎に1ライン上で交互に行わせる したがって、合成パターン生成回路という簡単な回路を
付け加えるだけでデュアルスキャンカラー表示装置で行
っていた階調表示制御であるフレーム間引き方式をシン
グルスキャンカラー表示装置によっても同様に実現する
ことができる。
【0007】
【発明の実施の形態】以下、図1〜図5を参照してこの
発明の一実施形態について説明する。図1はカラー液晶
表示装置を用いたカラー階調表示装置(カラー液晶階調
表示装置)の全体構成を示したブロック図である。階調
表示制御回路11、12、13は3原色であるRGBに
対応して設けられたもので、この階調表示制御回路1
1、12、13は液晶ドライバ14を介してカラー液晶
表示パネル15に対する階調表示制御を行う。カラー液
晶表示パネル15は単純マトリックスカラーSTN液晶
パネルである。図2はR用階調表示制御回路11のみを
示した回路構成図で、他のG、B用階調表示制御回路1
2、13も同様の構成となっている。したがって、階調
表示制御回路12、13の詳細は図示省略してある。階
調表示制御回路11はデュアルスキャンカラーSTN液
晶パネルで実現しているフレーム間引き方式をシングル
カラー液晶パネルでも行えるように図6で示した階調表
示制御回路に簡単な回路を付け加えて成るもので、図6
で示した階調表示制御回路と基本的に同一のものは同一
符号をもって示し、その説明を省略するものとする。
発明の一実施形態について説明する。図1はカラー液晶
表示装置を用いたカラー階調表示装置(カラー液晶階調
表示装置)の全体構成を示したブロック図である。階調
表示制御回路11、12、13は3原色であるRGBに
対応して設けられたもので、この階調表示制御回路1
1、12、13は液晶ドライバ14を介してカラー液晶
表示パネル15に対する階調表示制御を行う。カラー液
晶表示パネル15は単純マトリックスカラーSTN液晶
パネルである。図2はR用階調表示制御回路11のみを
示した回路構成図で、他のG、B用階調表示制御回路1
2、13も同様の構成となっている。したがって、階調
表示制御回路12、13の詳細は図示省略してある。階
調表示制御回路11はデュアルスキャンカラーSTN液
晶パネルで実現しているフレーム間引き方式をシングル
カラー液晶パネルでも行えるように図6で示した階調表
示制御回路に簡単な回路を付け加えて成るもので、図6
で示した階調表示制御回路と基本的に同一のものは同一
符号をもって示し、その説明を省略するものとする。
【0008】合成パターン生成回路10はこの実施形態
において追加したもので、シングルスキャン用の表示パ
ターンを生成する。すなわち、合成パターン生成回路1
0にはシングル/デュアルスキャンモード切替信号Mが
入力されている。このモード切替信号Mは画面全体が単
一画面として駆動されるシングルスキャンカラー液晶パ
ネルを使用するか、画面全体を上下2画面に分割して分
割駆動されるデュアルスキャンカラー液晶パネルを使用
するかを選択的に指定するためのモード切替信号であ
る。合成パターン生成回路10には、表示パターン生成
回路3から複数(階調レベル1/3に対応して3種類)
の表示パターンA、B、Cがそれぞれ入力されており、
シングル/デュアルスキャンモード切替信号Mによって
デュアルスキャンモードが指定されている場合には表示
パターン生成回路3からの表示パターンA、B、Cをそ
のまま出力して上画面用のセレクタ6および下画面用の
セレクタ7にそれぞれ与える。また、シングル/デュア
ルスキャンモード切替信号Mによってシングルスキャン
モードが指定されている場合、合成パターン生成回路1
0は表示パターンA、B、Cに基づいてシングルスキャ
ン用の表示パターンを生成してセレクタ6、7にそれぞ
れ与える。
において追加したもので、シングルスキャン用の表示パ
ターンを生成する。すなわち、合成パターン生成回路1
0にはシングル/デュアルスキャンモード切替信号Mが
入力されている。このモード切替信号Mは画面全体が単
一画面として駆動されるシングルスキャンカラー液晶パ
ネルを使用するか、画面全体を上下2画面に分割して分
割駆動されるデュアルスキャンカラー液晶パネルを使用
するかを選択的に指定するためのモード切替信号であ
る。合成パターン生成回路10には、表示パターン生成
回路3から複数(階調レベル1/3に対応して3種類)
の表示パターンA、B、Cがそれぞれ入力されており、
シングル/デュアルスキャンモード切替信号Mによって
デュアルスキャンモードが指定されている場合には表示
パターン生成回路3からの表示パターンA、B、Cをそ
のまま出力して上画面用のセレクタ6および下画面用の
セレクタ7にそれぞれ与える。また、シングル/デュア
ルスキャンモード切替信号Mによってシングルスキャン
モードが指定されている場合、合成パターン生成回路1
0は表示パターンA、B、Cに基づいてシングルスキャ
ン用の表示パターンを生成してセレクタ6、7にそれぞ
れ与える。
【0009】図3は合成パターン生成回路10の詳細な
回路構成図である。合成パターン生成回路10は8ドッ
ト単位パターン生成回路10−1、論理AND−OR回
路10−2、セレクタ10−3を有する構成となってい
る。8ドット単位パターン生成回路10−1は階調レベ
ル1/3に対応して3つのタイミング信号T1、T2、
T3を出力する。ここで、タイミング信号T1、T2、
T3は所定周期で8ドット分ハイレベル(論理値
“1”)となるパルス信号で、あるタイミング信号が8
ドット分ハイレベルを維持したのちそれが立ち下がった
際に次のタイミング信号が8ドット分ハイレベルとなる
ように8ドット単位パターン生成回路10−1は8ドッ
ト毎に位相を遅らせてタイミング信号T1、T2、T
3、T1……を順次出力する。論理AND−OR回路1
0−2は表示パターン生成回路3からの表示パターン
A、B、Cと8ドット単位パターン生成回路10−1か
らのタイミング信号T1、T2、T3との論理積を求め
る3つのアンド回路と、各アンド回路の出力からその論
理和を求めるオア回路を複数組(この場合、階調レベル
1/3に対応して3組)有するもので、各オア回路によ
って合成された合成パターンはセレクタ10−3に与え
られる。セレクタ10−3はシングル/デュアルスキャ
ンモード切替信号Mによって表示パターンを選択的に出
力するもので、デュアルスキャンモード時には表示パタ
ーン生成回路3からの表示パターンA、B、Cと8ドッ
ト単位パターン生成回路10−1からの表示パターン
A、B、Cをそのまま出力し、シングルスキャンモード
時には論理AND−OR回路10−2によって得られた
合成パターンX、Y、Zを表示パターンとして出力す
る。
回路構成図である。合成パターン生成回路10は8ドッ
ト単位パターン生成回路10−1、論理AND−OR回
路10−2、セレクタ10−3を有する構成となってい
る。8ドット単位パターン生成回路10−1は階調レベ
ル1/3に対応して3つのタイミング信号T1、T2、
T3を出力する。ここで、タイミング信号T1、T2、
T3は所定周期で8ドット分ハイレベル(論理値
“1”)となるパルス信号で、あるタイミング信号が8
ドット分ハイレベルを維持したのちそれが立ち下がった
際に次のタイミング信号が8ドット分ハイレベルとなる
ように8ドット単位パターン生成回路10−1は8ドッ
ト毎に位相を遅らせてタイミング信号T1、T2、T
3、T1……を順次出力する。論理AND−OR回路1
0−2は表示パターン生成回路3からの表示パターン
A、B、Cと8ドット単位パターン生成回路10−1か
らのタイミング信号T1、T2、T3との論理積を求め
る3つのアンド回路と、各アンド回路の出力からその論
理和を求めるオア回路を複数組(この場合、階調レベル
1/3に対応して3組)有するもので、各オア回路によ
って合成された合成パターンはセレクタ10−3に与え
られる。セレクタ10−3はシングル/デュアルスキャ
ンモード切替信号Mによって表示パターンを選択的に出
力するもので、デュアルスキャンモード時には表示パタ
ーン生成回路3からの表示パターンA、B、Cと8ドッ
ト単位パターン生成回路10−1からの表示パターン
A、B、Cをそのまま出力し、シングルスキャンモード
時には論理AND−OR回路10−2によって得られた
合成パターンX、Y、Zを表示パターンとして出力す
る。
【0010】次に、このカラー液晶階調表示装置の動作
を説明する。いま、シングル/デュアルスキャンモード
切替信号Mがデュアルスキャンモードを指定している場
合、合成パターン生成回路10を構成するセレクタ10
−3は表示パターン生成回路3からの表示パターンをそ
のまま出力するため、階調表示制御回路11は通常と同
様に動作する。一方、シングル/デュアルスキャンモー
ド切替信号Mがシングルスキャンモードを指定している
場合には次の如く動作する。ここで、図4はシングルス
キャンモードにおいて階調レベルを1/3とした場合に
おける階調表示制御回路11の動作を示したタイムチャ
ートであり、また、図5はこの場合、表示画面上におい
てどのドットがオン表示されるかを示した図である。
を説明する。いま、シングル/デュアルスキャンモード
切替信号Mがデュアルスキャンモードを指定している場
合、合成パターン生成回路10を構成するセレクタ10
−3は表示パターン生成回路3からの表示パターンをそ
のまま出力するため、階調表示制御回路11は通常と同
様に動作する。一方、シングル/デュアルスキャンモー
ド切替信号Mがシングルスキャンモードを指定している
場合には次の如く動作する。ここで、図4はシングルス
キャンモードにおいて階調レベルを1/3とした場合に
おける階調表示制御回路11の動作を示したタイムチャ
ートであり、また、図5はこの場合、表示画面上におい
てどのドットがオン表示されるかを示した図である。
【0011】先ず、合成パターン生成回路10におい
て、8ドット単位パターン生成回路10−1から出力さ
れたタイミング信号T1がハイレベルのとき、論理AN
D−OR回路10−2ではタイミング信号T1と表示パ
ターンAとの論理積によって表示パターンAが得られ
る。次に、タイミング信号T2がハイレベルになると、
論理AND−OR回路10−2ではタイミング信号T2
と表示パターンBとの論理積によって表示パターンBが
得られる。続いて、タイミング信号T3がハイレベルに
なると、論理AND−OR回路10−2ではタイミング
信号T3と表示パターンCとの論理積によって表示パタ
ーンCが得られる。このようにして得られた3つの表示
パターンA、B、Cからその論理和が合成パターンXと
して出力される。したがって、合成パターンXは8ドッ
ト毎に表示パターンA、B、C、A、B、C……を組み
合せたものとなる。同様に、タイミング信号T1と表示
パターンBとの論理積、タイミング信号T2と表示パタ
ーンCとの論理積、タイミング信号T3と表示パターン
Aとの論理積がそれぞれ求められると共に、それらの論
理和によって合成パターンYが得られる。したがって、
合成パターンYは8ドット毎に表示パターンB、C、
A、B、C、A……を組み合せたものとなる。更に、タ
イミング信号T1と表示パターンCとの論理積、タイミ
ング信号T2と表示パターンAとの論理積、タイミング
信号T3と表示パターンBとの論理積がそれぞれ求めら
れると共に、それらの論理和によって合成パターンZが
得られる。したがって、合成パターンZは8ドット毎に
表示パターンC、A、B、C、A、B……を組み合せた
ものとなる。
て、8ドット単位パターン生成回路10−1から出力さ
れたタイミング信号T1がハイレベルのとき、論理AN
D−OR回路10−2ではタイミング信号T1と表示パ
ターンAとの論理積によって表示パターンAが得られ
る。次に、タイミング信号T2がハイレベルになると、
論理AND−OR回路10−2ではタイミング信号T2
と表示パターンBとの論理積によって表示パターンBが
得られる。続いて、タイミング信号T3がハイレベルに
なると、論理AND−OR回路10−2ではタイミング
信号T3と表示パターンCとの論理積によって表示パタ
ーンCが得られる。このようにして得られた3つの表示
パターンA、B、Cからその論理和が合成パターンXと
して出力される。したがって、合成パターンXは8ドッ
ト毎に表示パターンA、B、C、A、B、C……を組み
合せたものとなる。同様に、タイミング信号T1と表示
パターンBとの論理積、タイミング信号T2と表示パタ
ーンCとの論理積、タイミング信号T3と表示パターン
Aとの論理積がそれぞれ求められると共に、それらの論
理和によって合成パターンYが得られる。したがって、
合成パターンYは8ドット毎に表示パターンB、C、
A、B、C、A……を組み合せたものとなる。更に、タ
イミング信号T1と表示パターンCとの論理積、タイミ
ング信号T2と表示パターンAとの論理積、タイミング
信号T3と表示パターンBとの論理積がそれぞれ求めら
れると共に、それらの論理和によって合成パターンZが
得られる。したがって、合成パターンZは8ドット毎に
表示パターンC、A、B、C、A、B……を組み合せた
ものとなる。
【0012】ここで、上画面において、その画面の1フ
レーム目の1ライン目がフレームカウンタ1、ラインカ
ウンタ2によって指定されている状態において、上画面
用の表示パターンセレクトデコーダ5によって合成パタ
ーンXを選択すべき信号が出力される。すると、セレク
タ6は合成パターンXを選択し、上画面用のラッチ9に
与えられ、表示データとして出力される。これによっ
て、図5の1ライン目において、1ドット目、4ドット
目、7ドット目、19ドット目、22ドット目のように
オン表示される。また、下画面用の表示パターンセレク
トデコーダ5によって合成パターンYを選択すべき信号
が出力される。すると、合成パターンYが下画面用のセ
レクタ7によって選択されて下画面用のラッチ9に与え
られ、表示データとして出力される。これによって、図
5の1ライン目において、10ドット目、13ドット
目、16ドット目のようにオン表示される。同様に、2
ライン目においては、上画面用として合成パターンYが
選択され、下画面用として合成パターンZが選択され、
2、5、8、11、14、17ドット目……のようにオ
ン表示される。また、3ライン目においては、上画面用
として合成パターンZが選択され、下画面用として合成
パターンXが選択され、3、6、9、12、15、19
ドット目のようにオン表示される。このようにシングル
スキャンモードにおいては、上画面用を前8ドット、下
画面用を後8ドットとし、8ドット毎にデュアルスキャ
ン用として使用していた表示パターンを出力する合成パ
ターン生成回路10を設けたから、シングルスキャンの
場合でもデュアルスキャンと同様の階調表示を実現する
ことができる。
レーム目の1ライン目がフレームカウンタ1、ラインカ
ウンタ2によって指定されている状態において、上画面
用の表示パターンセレクトデコーダ5によって合成パタ
ーンXを選択すべき信号が出力される。すると、セレク
タ6は合成パターンXを選択し、上画面用のラッチ9に
与えられ、表示データとして出力される。これによっ
て、図5の1ライン目において、1ドット目、4ドット
目、7ドット目、19ドット目、22ドット目のように
オン表示される。また、下画面用の表示パターンセレク
トデコーダ5によって合成パターンYを選択すべき信号
が出力される。すると、合成パターンYが下画面用のセ
レクタ7によって選択されて下画面用のラッチ9に与え
られ、表示データとして出力される。これによって、図
5の1ライン目において、10ドット目、13ドット
目、16ドット目のようにオン表示される。同様に、2
ライン目においては、上画面用として合成パターンYが
選択され、下画面用として合成パターンZが選択され、
2、5、8、11、14、17ドット目……のようにオ
ン表示される。また、3ライン目においては、上画面用
として合成パターンZが選択され、下画面用として合成
パターンXが選択され、3、6、9、12、15、19
ドット目のようにオン表示される。このようにシングル
スキャンモードにおいては、上画面用を前8ドット、下
画面用を後8ドットとし、8ドット毎にデュアルスキャ
ン用として使用していた表示パターンを出力する合成パ
ターン生成回路10を設けたから、シングルスキャンの
場合でもデュアルスキャンと同様の階調表示を実現する
ことができる。
【0013】なお、上述した一実施形態においては、階
調レベルを1/3とした場合を例示したが、階調レベル
は任意であり、分母、分子がどのような値であってもよ
く、デュアルスキャンで使用していた表示パターンを8
ドット毎に出力する表示パターン生成回路を付加するだ
けで容易に実現することができる。
調レベルを1/3とした場合を例示したが、階調レベル
は任意であり、分母、分子がどのような値であってもよ
く、デュアルスキャンで使用していた表示パターンを8
ドット毎に出力する表示パターン生成回路を付加するだ
けで容易に実現することができる。
【0014】また、上画面用の回路系を奇数ドット、下
画面用の回路系を偶数ドットとすれば、上述した階調レ
ベル1/3の場合では、上画面用の1フレーム目を表示
パターンACBの順番でオン表示させ、2フレーム目を
表示パターンCBAの順番でオン表示させ、3フレーム
目を表示パターンBACの順番でオン表示させる。これ
を3フレーム毎に繰り返す。また、下画面用は1フレー
ム目を表示パターンBACの順番でオン表示させ、2フ
レーム目を表示パターンACBの順番でオン表示させ、
3フレーム目を表示パターンCBAの順番でオン表示さ
せる。これを3フレーム毎に繰り返す。このようにすれ
ば、デュアルスキャンで使用していた表示パターンの出
力する順序を単に変えるだけで、シングルスキャンの場
合でもデュアルスキャンと同様の階調表示を実現するこ
とができる。
画面用の回路系を偶数ドットとすれば、上述した階調レ
ベル1/3の場合では、上画面用の1フレーム目を表示
パターンACBの順番でオン表示させ、2フレーム目を
表示パターンCBAの順番でオン表示させ、3フレーム
目を表示パターンBACの順番でオン表示させる。これ
を3フレーム毎に繰り返す。また、下画面用は1フレー
ム目を表示パターンBACの順番でオン表示させ、2フ
レーム目を表示パターンACBの順番でオン表示させ、
3フレーム目を表示パターンCBAの順番でオン表示さ
せる。これを3フレーム毎に繰り返す。このようにすれ
ば、デュアルスキャンで使用していた表示パターンの出
力する順序を単に変えるだけで、シングルスキャンの場
合でもデュアルスキャンと同様の階調表示を実現するこ
とができる。
【0015】
【発明の効果】この発明によれば、合成パターン生成回
路という簡単な回路を付け加えるだけでデュアルスキャ
ンカラー表示装置で行っていた階調表示制御であるフレ
ーム間引き方式をシングルスキャンカラー表示装置によ
っても同様に実現することができる。
路という簡単な回路を付け加えるだけでデュアルスキャ
ンカラー表示装置で行っていた階調表示制御であるフレ
ーム間引き方式をシングルスキャンカラー表示装置によ
っても同様に実現することができる。
【図1】カラー液晶階調表示装置の全体構成を示したブ
ロック図。
ロック図。
【図2】R、G、Bに対応する階調表示制御回路11、
12、13のうち、階調表示制御回路11を示した回路
構成図。
12、13のうち、階調表示制御回路11を示した回路
構成図。
【図3】合成パターン生成回路10の詳細な回路構成
図。
図。
【図4】シングルスキャンモードにおいて階調レベルを
1/3とした場合における階調表示制御回路11の動作
を示したタイムチャート。
1/3とした場合における階調表示制御回路11の動作
を示したタイムチャート。
【図5】階調表示制御回路11の動作において表示画面
上どのドットがオン表示されるかを示した図。
上どのドットがオン表示されるかを示した図。
【図6】従来、上下2画面のデュアルスキャンカラーS
TN液晶で実現しているフレーム間引き方式を説明する
ためのブロック回路図。
TN液晶で実現しているフレーム間引き方式を説明する
ためのブロック回路図。
【図7】図6に示す回路において、階調レベルを1/3
とした場合の動作を示したタイムチャート。
とした場合の動作を示したタイムチャート。
【図8】図6に示す回路において、表示画面上どのドッ
トをオン表示させるかを示した図。
トをオン表示させるかを示した図。
1 フレームカウンタ 2 ラインカウンタ 3 表示パターン生成回路 4、5 表示パターンセレクトデコーダ 6、7、10−3 セレクタ 8、9 ラッチ 10 合成パターン生成回路 10−1 8ドット単位パターン生成回路 10−2 論理AND−OR回路 11、12、13 階調表示制御回路 14 液晶ドライバ 15 カラー液晶表示パネル
Claims (1)
- 【請求項1】フレーム数およびライン数に基づいてオン
表示の回数を間引くために、1ライン中どのドットをオ
ン表示させるかを示す複数種の表示パターンを生成する
表示パターン生成回路と、 2分割された第1画面、第2画面に対応して設けられ、
前記表示パターン生成回路から生成された複数種の表示
パターンの中からフレーム数およびライン数に基づいて
何れか1つの表示パターンを選択する第1画面用のパタ
ーン選択回路、第2画面用のパターン選択回路と、 画面全体を単一画面として駆動する場合に、前記表示パ
ターン生成回路で生成された複数種の表示パターンを所
定ドット単位毎に組み合せて成る複数種の合成パターン
を生成する合成パターン生成回路とを具備し、 前記第1画面および第2画面用のパターン選択回路は、
画面全体を2分割駆動することが指定されている場合
に、前記表示パターン生成回路で生成された複数種の表
示パターンの中から何れか1つの表示パターンをそれぞ
れ選択し、また画面全体を単一画面として駆動すること
が指定されている場合には、前記合成パターン生成回路
で生成された複数種の合成パターンの中から何れか1つ
をそれぞれ選択することにより前記第1画面用のパター
ン選択回路で選択された合成パターンにしたがったオン
表示と、前記第2画面用のパターン選択回路で選択され
た合成パターンにしたがったオン表示とを前記所定ドッ
ト単位毎に1ライン上で交互に行わせるようにしたこと
を特徴とするカラー階調表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24401496A JP3557481B2 (ja) | 1996-08-28 | 1996-08-28 | カラー階調表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24401496A JP3557481B2 (ja) | 1996-08-28 | 1996-08-28 | カラー階調表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1069261A true JPH1069261A (ja) | 1998-03-10 |
JP3557481B2 JP3557481B2 (ja) | 2004-08-25 |
Family
ID=17112434
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24401496A Expired - Fee Related JP3557481B2 (ja) | 1996-08-28 | 1996-08-28 | カラー階調表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3557481B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100316980B1 (ko) * | 1998-09-28 | 2001-12-22 | 가타오카 마사타카 | 액정 표시 장치 |
CN112771612A (zh) * | 2019-09-06 | 2021-05-07 | 华为技术有限公司 | 拍摄图像的方法和装置 |
-
1996
- 1996-08-28 JP JP24401496A patent/JP3557481B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100316980B1 (ko) * | 1998-09-28 | 2001-12-22 | 가타오카 마사타카 | 액정 표시 장치 |
CN112771612A (zh) * | 2019-09-06 | 2021-05-07 | 华为技术有限公司 | 拍摄图像的方法和装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3557481B2 (ja) | 2004-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100337406B1 (ko) | 그레이-스케일신호발생회로및액정디스플레이 | |
JPH09319332A (ja) | Led表示装置およびled表示方法 | |
JPH10143111A (ja) | 液晶コントローラおよび液晶表示装置 | |
EP0387550B1 (en) | Display control device | |
KR100903920B1 (ko) | 표시구동장치 및 표시장치 | |
JPH09179535A (ja) | 液晶表示装置のタイミング制御装置 | |
JPS6397921A (ja) | 液晶表示装置 | |
KR930005369B1 (ko) | 많은색의 컬러 표시방법 및 장치 | |
JP3557481B2 (ja) | カラー階調表示装置 | |
JP3106466B2 (ja) | 液晶表示装置及び方法 | |
JPH1138382A (ja) | 液晶表示装置 | |
US5990855A (en) | Image information process apparatus for causing a display to display continuous tones in a pseudo manner | |
JPH0553530A (ja) | マトリクス・スクリーン像表示方法 | |
JPH07146666A (ja) | 走査電極駆動回路およびそれを用いた画像表示装置 | |
JP3517568B2 (ja) | 画像処理装置 | |
JPH10116055A (ja) | 表示装置 | |
JPH10161610A (ja) | 液晶表示装置 | |
JP2004301984A (ja) | 液晶表示装置 | |
JP2568014B2 (ja) | 液晶表示装置の駆動方法、及びその装置 | |
JPH10254385A (ja) | Ledドットマトリクス表示装置及びその階調表示方法 | |
JP2895889B2 (ja) | 表示装置 | |
JP3054149B2 (ja) | 液晶表示装置 | |
JP3015014B2 (ja) | 液晶表示装置 | |
JPH1152929A (ja) | 階調表示装置 | |
JPH10149142A (ja) | 液晶パネル駆動装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040413 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040426 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |