JPH1063822A - 画像処理方式及び装置 - Google Patents
画像処理方式及び装置Info
- Publication number
- JPH1063822A JPH1063822A JP8225659A JP22565996A JPH1063822A JP H1063822 A JPH1063822 A JP H1063822A JP 8225659 A JP8225659 A JP 8225659A JP 22565996 A JP22565996 A JP 22565996A JP H1063822 A JPH1063822 A JP H1063822A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- pointer
- processing
- image processing
- empty
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Processing (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【課題】 複数のＰＥ（プロセッサエレメント）を用
い、各ＰＥである画素数を処理する場合、各画素の処理
に順序性がある画像処理アルゴリズムであってもハード
ウェアコスト及び次以降オーバーヘッドの小さい画素レ
ベルのデータ駆動を実現する。 【解決手段】 ＰＥにおいて、現在までの各画素の最新
の処理状態を記憶するための同期記憶部ＳＭと、このＳ
Ｍを参照して現在処理中の画素の近傍に位置する画素が
処理可能となったか否かを動的に検出する検出部ＣＨＫ
と、上記処理可能となったとして検出された画素へのポ
インタを記憶する一時記憶部ＳＱと、このＳＱに記憶さ
れたポインタが示す画素に対して演算を行う演算部ＣＡ
Ｌとを設ける。
い、各ＰＥである画素数を処理する場合、各画素の処理
に順序性がある画像処理アルゴリズムであってもハード
ウェアコスト及び次以降オーバーヘッドの小さい画素レ
ベルのデータ駆動を実現する。 【解決手段】 ＰＥにおいて、現在までの各画素の最新
の処理状態を記憶するための同期記憶部ＳＭと、このＳ
Ｍを参照して現在処理中の画素の近傍に位置する画素が
処理可能となったか否かを動的に検出する検出部ＣＨＫ
と、上記処理可能となったとして検出された画素へのポ
インタを記憶する一時記憶部ＳＱと、このＳＱに記憶さ
れたポインタが示す画素に対して演算を行う演算部ＣＡ
Ｌとを設ける。
Description
【０００１】
【発明の属する技術分野】本発明は、プロセッサアレイ
により画像処理を高速に行うための画像処理方式および
装置に関する。
により画像処理を高速に行うための画像処理方式および
装置に関する。
【０００２】
【従来の技術】従来Ｘ×Ｙ個（但しＸ≧１，Ｙ≧１）の
プロセッサエレメント（ＰＥ）からなるプロセッサアレ
イでは、通常各ＰＥが画像のある数の画素の処理を担当
する。したがってそれらの画素を並列に処理できる場合
は、容易にＰＥ数に見合う高速化を実現できる。一方、
各画素を並列に処理可能でなく、例えばある画素を処理
してから別の画素が処理できるような、処理に順序性が
ある画像処理アルゴリズムの場合は、そのままではＰＥ
数に見合う高速化を実現できないという問題点が存在し
ていた。従来、この種の問題を解決するものとして、処
理可能となった命令を各ＰＥが動的に検出して処理でき
るようにするために、特開平１−４８９０４７号公報記
載のような命令レベルのデータ駆動に基づく実行制御方
式、すなわち実行を担当するＰＥの番号、待ち合わせる
べきデータの数、待ち合わせが成立した場合に実行すべ
き命令、さらに次に実行すべき命令等、実行およびその
制御に関する殆どの情報を持ったパケットを生成し、そ
れをＰＥの結合網状に流し、所定のＰＥまで当該パケッ
トが到達し、かつ待ち合わせ条件が成立した場合に、所
定のＰＥが当該パケットに書かれた命令を実行し、かつ
次に実行すべき命令の情報を持ったパケットを生成す
る、という実行制御方式およびそのための画像処理装置
が提案されていた。
プロセッサエレメント（ＰＥ）からなるプロセッサアレ
イでは、通常各ＰＥが画像のある数の画素の処理を担当
する。したがってそれらの画素を並列に処理できる場合
は、容易にＰＥ数に見合う高速化を実現できる。一方、
各画素を並列に処理可能でなく、例えばある画素を処理
してから別の画素が処理できるような、処理に順序性が
ある画像処理アルゴリズムの場合は、そのままではＰＥ
数に見合う高速化を実現できないという問題点が存在し
ていた。従来、この種の問題を解決するものとして、処
理可能となった命令を各ＰＥが動的に検出して処理でき
るようにするために、特開平１−４８９０４７号公報記
載のような命令レベルのデータ駆動に基づく実行制御方
式、すなわち実行を担当するＰＥの番号、待ち合わせる
べきデータの数、待ち合わせが成立した場合に実行すべ
き命令、さらに次に実行すべき命令等、実行およびその
制御に関する殆どの情報を持ったパケットを生成し、そ
れをＰＥの結合網状に流し、所定のＰＥまで当該パケッ
トが到達し、かつ待ち合わせ条件が成立した場合に、所
定のＰＥが当該パケットに書かれた命令を実行し、かつ
次に実行すべき命令の情報を持ったパケットを生成す
る、という実行制御方式およびそのための画像処理装置
が提案されていた。
【０００３】
【発明が解決しようとする課題】上述した従来技術であ
る特開平１−４８９０４７号公報記載の命令レベルデー
タ駆動に基づく実行制御方式の第１の問題点は、装置が
複雑になる、ということである。その理由は、パケット
内に実行に係わるほとんどの情報を入れなければならな
いため、パケットサイズが大きくなってしまい、パケッ
トの生成およびその処理が複雑になること、及びそれに
伴いパケットを流す結合網のバンド幅も多く必要とされ
るようになることにある。
る特開平１−４８９０４７号公報記載の命令レベルデー
タ駆動に基づく実行制御方式の第１の問題点は、装置が
複雑になる、ということである。その理由は、パケット
内に実行に係わるほとんどの情報を入れなければならな
いため、パケットサイズが大きくなってしまい、パケッ
トの生成およびその処理が複雑になること、及びそれに
伴いパケットを流す結合網のバンド幅も多く必要とされ
るようになることにある。
【０００４】第２の問題点は、逐次的な命令列を実行す
る際に不要なオーバーヘッドが発生する、ということで
ある。その理由は、文献（坂井他、「データ駆動計算機
のアーキテクチャ最適化に関する考察」、情報処理学会
論文誌Vol.30,No.12,pp.1562-1571 ）等にも記載されて
いるように、命令レベルのデータ駆動に基づく実行制御
方式では、連続して実行可能な命令に対しても、パケッ
トを介して命令を起動するため、逐次的な命令列の場
合、一般のパイプライン実行の場合と比べ命令間に不要
な処理ステップが多く発生することにある。
る際に不要なオーバーヘッドが発生する、ということで
ある。その理由は、文献（坂井他、「データ駆動計算機
のアーキテクチャ最適化に関する考察」、情報処理学会
論文誌Vol.30,No.12,pp.1562-1571 ）等にも記載されて
いるように、命令レベルのデータ駆動に基づく実行制御
方式では、連続して実行可能な命令に対しても、パケッ
トを介して命令を起動するため、逐次的な命令列の場
合、一般のパイプライン実行の場合と比べ命令間に不要
な処理ステップが多く発生することにある。
【０００５】そこで本発明の目的は、画素を並列に処理
できる画像処理アルゴリズムの場合には、容易にＰＥ数
に見合う高速化を実現できるのみならず、各画素を並列
に処理可能でなく、各画素の処理に順序性があるような
画像処理アルゴリズムの場合でも、ハードウェアコスト
並びに実行オーバーヘッドの小さい画素レベルのデータ
駆動を実現する画像処理方式および装置を提供すること
にある。
できる画像処理アルゴリズムの場合には、容易にＰＥ数
に見合う高速化を実現できるのみならず、各画素を並列
に処理可能でなく、各画素の処理に順序性があるような
画像処理アルゴリズムの場合でも、ハードウェアコスト
並びに実行オーバーヘッドの小さい画素レベルのデータ
駆動を実現する画像処理方式および装置を提供すること
にある。
【０００６】
【課題を解決するための手段】本発明による画像処理方
式は、上記目的を達成するために処理可能となった画素
へのポインタを次々と動的に検出して記憶しながら、上
記一時記憶された画素へのポインタを次々と取り出し、
当該ポインタの示す画素に対して演算を行うようにして
いる。
式は、上記目的を達成するために処理可能となった画素
へのポインタを次々と動的に検出して記憶しながら、上
記一時記憶された画素へのポインタを次々と取り出し、
当該ポインタの示す画素に対して演算を行うようにして
いる。
【０００７】また、現在までの各画素の処理状態を記録
することにより、上記処理可能となった画素を検出する
ようにしてもよい。また、複数の異なるタスクの現在ま
での各画素の処理状態を記録することにより、上記複数
のタスクでの上記処理可能となった画素へのポインタを
同時に検出するようにしてもよい。さらにあるタスクに
対応する処理可能な画素へのポインタが無くなった時点
で、他のタスクに対応する処理可能な画素へのポインタ
の処理に切り替えるようにしてもよい。
することにより、上記処理可能となった画素を検出する
ようにしてもよい。また、複数の異なるタスクの現在ま
での各画素の処理状態を記録することにより、上記複数
のタスクでの上記処理可能となった画素へのポインタを
同時に検出するようにしてもよい。さらにあるタスクに
対応する処理可能な画素へのポインタが無くなった時点
で、他のタスクに対応する処理可能な画素へのポインタ
の処理に切り替えるようにしてもよい。
【０００８】本発明による画像処理装置は上記目的を達
成するために、処理可能となった画素へのポインタを検
出して記憶する検出手段と、上記検出手段が検出し記憶
した上記ポインタを取り出し、そのポインタの示す画素
に対して演算を行う演算手段とを設けている。
成するために、処理可能となった画素へのポインタを検
出して記憶する検出手段と、上記検出手段が検出し記憶
した上記ポインタを取り出し、そのポインタの示す画素
に対して演算を行う演算手段とを設けている。
【０００９】また、上記検出手段が、現在までの各画素
の処理状態を記憶する同期記憶手段と、上記処理可能と
なった画素へのポインタを格納する一時記憶手段とを有
するように構成してもよい。
の処理状態を記憶する同期記憶手段と、上記処理可能と
なった画素へのポインタを格納する一時記憶手段とを有
するように構成してもよい。
【００１０】また、上記同期記憶手段を、複数の異なる
タスクの現在までの各画素の処理状態を記憶するように
構成すると共に、上記一時記憶手段を、上記複数のタス
クの各々において上記処理可能となった画素へのポイン
タを格納するように構成してもよい。
タスクの現在までの各画素の処理状態を記憶するように
構成すると共に、上記一時記憶手段を、上記複数のタス
クの各々において上記処理可能となった画素へのポイン
タを格納するように構成してもよい。
【００１１】さらに、上記一時記憶手段において、ある
タスクに対応する上記処理可能となった画素へのポイン
タが無くなった時、他のタスクに対応する上記処理可能
となった画素へのポインタの処理に切り替える切り替え
手段を設けてもよい。
タスクに対応する上記処理可能となった画素へのポイン
タが無くなった時、他のタスクに対応する上記処理可能
となった画素へのポインタの処理に切り替える切り替え
手段を設けてもよい。
【００１２】
【発明の実施の形態】本発明の第１の実施の形態につい
て図面を参照にして詳細に説明する。まず、図２をもち
いて複数個のＰＥで構成されたプロセッサアレイ（ＰＡ
ＲＹ）について説明する。図２において、一般にプロセ
ッサアレイ、はＸ×Ｙ個の相互結合された演算要素（プ
ロセッサエレメント）ＰＥ｛x,y ｝、および各ＰＥ｛x,
y ｝へのプログラムのダウンロードあるいは命令供給、
各ＰＥ｛x,y ｝のステータスの集計やデータのブロード
キャスト等を行うことが可能な制御装置ＣＮＴを有す
る。但し、Ｘ≧１、Ｙ≧１、x=0...X-1 、y=0...Y-1 、
である。
て図面を参照にして詳細に説明する。まず、図２をもち
いて複数個のＰＥで構成されたプロセッサアレイ（ＰＡ
ＲＹ）について説明する。図２において、一般にプロセ
ッサアレイ、はＸ×Ｙ個の相互結合された演算要素（プ
ロセッサエレメント）ＰＥ｛x,y ｝、および各ＰＥ｛x,
y ｝へのプログラムのダウンロードあるいは命令供給、
各ＰＥ｛x,y ｝のステータスの集計やデータのブロード
キャスト等を行うことが可能な制御装置ＣＮＴを有す
る。但し、Ｘ≧１、Ｙ≧１、x=0...X-1 、y=0...Y-1 、
である。
【００１３】図１は本発明の第１の実施の形態の画像処
理装置であるプロセッサアレイＰＡＲＹを構成する各Ｐ
Ｅ｛x,y ｝の構成例を示すブロック図である。各ＰＥ
｛x,y｝は、処理対象の画像データである画素を格納す
る画素記憶部ＬＭ｛x,y ｝と、処理すべき画素へのポイ
ンタを格納し、要素の取り出しは常に先頭から行うが要
素の投入は先頭または後尾より行うことが可能なＱ個(
但しＱ≧１、q=0...Q-1)の一時記憶部ＳＱ[q] ｛x,y ｝
と、現在までの画素の処理状況を格納し、各語が数ビッ
ト程度のＳ個（但しＳ≧１、s=0...S-1 ）の同期記憶部
ＳＭ[s] ｛x,y ｝と、ＳＱ[q] ｛x,y ｝の先頭からのデ
ータの取り出し、ＩＭから命令を読み、それに応じＬＭ
｛x,y ｝内の各画素に対する参照と定義およびその画素
値をオペランドとする算術論理演算能力とを持つ演算部
ＣＡＬ｛x,y ｝と、ＣＡＬ｛x,y ｝とデータのやりとり
を行うと共に、ＳＱ[q] ｛x,y ｝内へのデータ投入や、
ＳＭ[s] ｛x,y ｝内各要素の参照と定義とその複数要素
間の論理演算能力を持つ検出部ＣＨＫ｛x,y ｝とを有す
る。
理装置であるプロセッサアレイＰＡＲＹを構成する各Ｐ
Ｅ｛x,y ｝の構成例を示すブロック図である。各ＰＥ
｛x,y｝は、処理対象の画像データである画素を格納す
る画素記憶部ＬＭ｛x,y ｝と、処理すべき画素へのポイ
ンタを格納し、要素の取り出しは常に先頭から行うが要
素の投入は先頭または後尾より行うことが可能なＱ個(
但しＱ≧１、q=0...Q-1)の一時記憶部ＳＱ[q] ｛x,y ｝
と、現在までの画素の処理状況を格納し、各語が数ビッ
ト程度のＳ個（但しＳ≧１、s=0...S-1 ）の同期記憶部
ＳＭ[s] ｛x,y ｝と、ＳＱ[q] ｛x,y ｝の先頭からのデ
ータの取り出し、ＩＭから命令を読み、それに応じＬＭ
｛x,y ｝内の各画素に対する参照と定義およびその画素
値をオペランドとする算術論理演算能力とを持つ演算部
ＣＡＬ｛x,y ｝と、ＣＡＬ｛x,y ｝とデータのやりとり
を行うと共に、ＳＱ[q] ｛x,y ｝内へのデータ投入や、
ＳＭ[s] ｛x,y ｝内各要素の参照と定義とその複数要素
間の論理演算能力を持つ検出部ＣＨＫ｛x,y ｝とを有す
る。
【００１４】また隣接ＰＥ間では、ＣＡＬ｛x,y ｝が互
いに通信路Ａ１〜Ａ４（但しＸ＝１の場合Ａ１，Ａ３、
Ｙ＝１の場合Ａ２，Ａ４は存在しない）によって結合さ
れ、ＣＨＫ｛x,y ｝は互いに通信路Ｃ１〜Ｃ４（但しＸ
＝１の場合Ｃ１，Ｃ３、Ｙ＝１の場合Ｃ２，Ｃ４は存在
しない）によって結合されている。
いに通信路Ａ１〜Ａ４（但しＸ＝１の場合Ａ１，Ａ３、
Ｙ＝１の場合Ａ２，Ａ４は存在しない）によって結合さ
れ、ＣＨＫ｛x,y ｝は互いに通信路Ｃ１〜Ｃ４（但しＸ
＝１の場合Ｃ１，Ｃ３、Ｙ＝１の場合Ｃ２，Ｃ４は存在
しない）によって結合されている。
【００１５】次に、ＰＡＲＹ内のＣＮＴ及び各ＰＥ｛x,
y ｝の動作について、図３の動作フローチャートを参照
しながら詳細に説明する。なお、以下の説明ではＱ個の
ＳＱのいずれかを指定するために４つの変数q,q0,q1,q
2、Ｓ個のＳＭのいずれかを指定するために３つの変数
s,s1,s2 、および全ＰＥでみてＱ個のＳＱのいずれかが
空であるかを示すための変数ＥＭＰＴＹ、そしてＣＨＫ
の動作を規定するための変数k,Z,z1,z2,val,また画素へ
のポインタを格納した変数ptr 、そしてＰＥへのポイン
タを格納する変数Ptr 、を用いる。また、特に誤解が生
じない限り、ＰＥ｛x,y ｝等の記述はＰＥへのポインタ
である｛x,y ｝を省略し単にＰＥと記す。またＬＭ，Ｓ
Ｍ，ＳＱ，ＣＨＫ，ＣＡＬ，ＩＭ等のＰＥの構成要素に
ついてもその記述において｛x,y ｝を省略し、例えばＳ
Ｑ[q] ｛x,y ｝は単にＳＱ[q] と記すものとする。
y ｝の動作について、図３の動作フローチャートを参照
しながら詳細に説明する。なお、以下の説明ではＱ個の
ＳＱのいずれかを指定するために４つの変数q,q0,q1,q
2、Ｓ個のＳＭのいずれかを指定するために３つの変数
s,s1,s2 、および全ＰＥでみてＱ個のＳＱのいずれかが
空であるかを示すための変数ＥＭＰＴＹ、そしてＣＨＫ
の動作を規定するための変数k,Z,z1,z2,val,また画素へ
のポインタを格納した変数ptr 、そしてＰＥへのポイン
タを格納する変数Ptr 、を用いる。また、特に誤解が生
じない限り、ＰＥ｛x,y ｝等の記述はＰＥへのポインタ
である｛x,y ｝を省略し単にＰＥと記す。またＬＭ，Ｓ
Ｍ，ＳＱ，ＣＨＫ，ＣＡＬ，ＩＭ等のＰＥの構成要素に
ついてもその記述において｛x,y ｝を省略し、例えばＳ
Ｑ[q] ｛x,y ｝は単にＳＱ[q] と記すものとする。
【００１６】図３における各処理Ａ０〜Ａ１０におい
て、まずＣＮＴが初期動作としてＡ０を行う。Ａ０で
は、ＣＮＴが各ＰＥへ、適宜な画素へのポインタ(i,j)
をブロードキャストし、受ける側の各ＰＥでは、ＣＨＫ
が適切なＳＱへ(i,j) を投入したあと、Ａ１へ進む。次
にＣＮＴ及び各ＰＥは反復動作としてＡ１〜Ａ１０を行
う。そのうち、Ａ１〜Ａ３はＣＮＴ、Ａ４〜Ａ１０は各
ＰＥが行う。またＡ４〜Ａ１０の内、Ａ４〜Ａ６はＣＡ
Ｌ、Ａ７〜Ａ１０はＣＨＫが行う。
て、まずＣＮＴが初期動作としてＡ０を行う。Ａ０で
は、ＣＮＴが各ＰＥへ、適宜な画素へのポインタ(i,j)
をブロードキャストし、受ける側の各ＰＥでは、ＣＨＫ
が適切なＳＱへ(i,j) を投入したあと、Ａ１へ進む。次
にＣＮＴ及び各ＰＥは反復動作としてＡ１〜Ａ１０を行
う。そのうち、Ａ１〜Ａ３はＣＮＴ、Ａ４〜Ａ１０は各
ＰＥが行う。またＡ４〜Ａ１０の内、Ａ４〜Ａ６はＣＡ
Ｌ、Ａ７〜Ａ１０はＣＨＫが行う。
【００１７】Ａ１では、ＣＮＴは全てのＰＥにおいて全
てのＳＱが空であるかどうかを調べ、空であれば全体の
処理を終了し、空でないＳＱがあればＡ２へ進む。Ａ２
では、０〜Ｑ-1のどのＳＱがまだ空でないかの情報ＥＭ
ＰＴＹを設定する。Ａ３では、情報ＥＭＰＴＹをもとに
q0,q1,q2の３つの変数にそれぞれ０〜Ｑ-1の間の適宜な
値、s0,s1 の２つの変数に０〜Ｓ-1間の適宜な値、そし
てpc,k,z2,zl,val等にも適宜な値を設定する。
てのＳＱが空であるかどうかを調べ、空であれば全体の
処理を終了し、空でないＳＱがあればＡ２へ進む。Ａ２
では、０〜Ｑ-1のどのＳＱがまだ空でないかの情報ＥＭ
ＰＴＹを設定する。Ａ３では、情報ＥＭＰＴＹをもとに
q0,q1,q2の３つの変数にそれぞれ０〜Ｑ-1の間の適宜な
値、s0,s1 の２つの変数に０〜Ｓ-1間の適宜な値、そし
てpc,k,z2,zl,val等にも適宜な値を設定する。
【００１８】Ａ４では、ＳＱ[q0]が空かどうかを調べ、
空であれば処理を停止し、空でなければＡ５へ進む。Ａ
５では、ＳＱ[q0]の先頭からデータをポップする。この
ポップされたデータは画素へのポインタであり、以降そ
れを(i,j) と記す。また、(i,j) の指すＬＭ上の画素を
ＬＭ(i,j) 、(i,j) の指す番号ｓのＳＭ上の画素をＳＱ
[s] (i,j) と記す。なお、(i,j) はここでＣＨＫにも送
られる。Ａ５の後はＡ６へ進むが、指定があればＡ７へ
も進みＣＨＫの動作を開始させる。Ａ６では、ＣＡＬは
ＣＮＴから送られてきた命令にしたがって、例えば画素
ＬＭ(i,j) に対しその近傍画素等をオペランドとして処
理を行う。なおＬＭ(i,j)の近傍画素が他のＰＥに存在
する場合は図１の通信路Ａ１〜Ａ４等を用いて他のＰＥ
から当該画素を受け取る。その後、指定があればＡ７へ
進みＣＨＫの動作を開始させる。
空であれば処理を停止し、空でなければＡ５へ進む。Ａ
５では、ＳＱ[q0]の先頭からデータをポップする。この
ポップされたデータは画素へのポインタであり、以降そ
れを(i,j) と記す。また、(i,j) の指すＬＭ上の画素を
ＬＭ(i,j) 、(i,j) の指す番号ｓのＳＭ上の画素をＳＱ
[s] (i,j) と記す。なお、(i,j) はここでＣＨＫにも送
られる。Ａ５の後はＡ６へ進むが、指定があればＡ７へ
も進みＣＨＫの動作を開始させる。Ａ６では、ＣＡＬは
ＣＮＴから送られてきた命令にしたがって、例えば画素
ＬＭ(i,j) に対しその近傍画素等をオペランドとして処
理を行う。なおＬＭ(i,j)の近傍画素が他のＰＥに存在
する場合は図１の通信路Ａ１〜Ａ４等を用いて他のＰＥ
から当該画素を受け取る。その後、指定があればＡ７へ
進みＣＨＫの動作を開始させる。
【００１９】Ａ７では、変数ｑにｑ２、ｓにｓ２、Ｚに
ｚ２、ptr に(i,j) 、Ptr に(x,y)を代入する。Ａ８で
は、条件Ｚが満たされているかどうかをチェックする。
なおこのチェックはPtr が指すＰＥ上のＣＨＫ、すなわ
ちＣＨＫ(Ptr) によって行われる。またチェックの際に
Ptr が指すＰＥ以外のＰＥ上にあるＳＭの要素を参照す
る必要があれば、通信路Ｃ１〜Ｃ４を用いてＣＨＫ間で
要素のやりとりを行うものとする。条件Ｚが満足されれ
ば、Ａ９へ進み、そうでなければＡ１０へ進む。
ｚ２、ptr に(i,j) 、Ptr に(x,y)を代入する。Ａ８で
は、条件Ｚが満たされているかどうかをチェックする。
なおこのチェックはPtr が指すＰＥ上のＣＨＫ、すなわ
ちＣＨＫ(Ptr) によって行われる。またチェックの際に
Ptr が指すＰＥ以外のＰＥ上にあるＳＭの要素を参照す
る必要があれば、通信路Ｃ１〜Ｃ４を用いてＣＨＫ間で
要素のやりとりを行うものとする。条件Ｚが満足されれ
ば、Ａ９へ進み、そうでなければＡ１０へ進む。
【００２０】Ａ９では、ＣＨＫ(Ptr) がptr をＳＱ[q]
(Ptr)に投入し、かつＳＭ[s](ptr)(Ptr)をＰＵＳＨＥＤ
に設定する。Ａ１０では、ＣＨＫはまずＡ１０−１にお
いてＳＭ[s1](i,j) にval 、q にal、s にsl、Z にzl、
を代入した後、Ａ１０−２において、(i,j) のＫで指定
される近傍へのポインタ(i1,j1) ｛x1,y1 ｝のそれぞれ
について、ptr を(i1,j1) 、Ptr を｛x1,y1 ｝としてＡ
８→（Ａ９）→Ａ１０−２の処理をポインタの数だけ繰
り返し行う。その後、Ａ１へ戻る。なお｛x1,y1 ｝と
は、(i1,j1) の指す要素の存在するＰＥへのポインタで
あり、(i,j) の指す要素と(i1,j1) の指す要素が同一Ｐ
Ｅ上にある場合、｛x1,y1 ｝は｛x,y ｝に等しくなる。
(Ptr)に投入し、かつＳＭ[s](ptr)(Ptr)をＰＵＳＨＥＤ
に設定する。Ａ１０では、ＣＨＫはまずＡ１０−１にお
いてＳＭ[s1](i,j) にval 、q にal、s にsl、Z にzl、
を代入した後、Ａ１０−２において、(i,j) のＫで指定
される近傍へのポインタ(i1,j1) ｛x1,y1 ｝のそれぞれ
について、ptr を(i1,j1) 、Ptr を｛x1,y1 ｝としてＡ
８→（Ａ９）→Ａ１０−２の処理をポインタの数だけ繰
り返し行う。その後、Ａ１へ戻る。なお｛x1,y1 ｝と
は、(i1,j1) の指す要素の存在するＰＥへのポインタで
あり、(i,j) の指す要素と(i1,j1) の指す要素が同一Ｐ
Ｅ上にある場合、｛x1,y1 ｝は｛x,y ｝に等しくなる。
【００２１】上述した本発明の第１の実施の形態の動作
をまとめると、以下のようになる。まずＡ０の初期動作
によって、最初に処理すべき画素へのポインタを０〜Ｑ
−１のいずれかの適切なＳＱに格納する。次に反復動作
Ａ１〜Ａ１５では、ＣＮＴ、ＣＡＬ、そしてＣＨＫがそ
れぞれ以下のように動作する。
をまとめると、以下のようになる。まずＡ０の初期動作
によって、最初に処理すべき画素へのポインタを０〜Ｑ
−１のいずれかの適切なＳＱに格納する。次に反復動作
Ａ１〜Ａ１５では、ＣＮＴ、ＣＡＬ、そしてＣＨＫがそ
れぞれ以下のように動作する。
【００２２】Ａ１〜Ａ４ではＣＮＴが全ＰＥに対しＳＱ
のテストを行い、全てのＳＱが空になれば処理全体を停
止させ、そうでなければ、どのＳＱがまだ空でないかの
情報ＥＭＰＴＹをもとに、q0,q1,q2への適切なＳＱ番号
の設定、s1,s2 への適切なＳＭ番号の設定、プログラム
カウンタpcの設定そしてＣＨＫの動作を規定する変数k,
z2,z1,val,q,s,Z,ptr,Ptr 等の設定を行う。それを受け
てＡ４〜Ａ１０では各ＰＥにおいて、ＳＱ[q0]が空にな
るまで、ＣＡＬがそこから処理すべき画素へのポインタ
を取り出し、当該ポインタが指す画素に対し処理を行
い、かつＣＨＫは次に処理すべき画素を検出し、それへ
のポインタをＳＱ[q1]またはＳＱ[q2]に積んだ後、Ａ１
へ戻る。
のテストを行い、全てのＳＱが空になれば処理全体を停
止させ、そうでなければ、どのＳＱがまだ空でないかの
情報ＥＭＰＴＹをもとに、q0,q1,q2への適切なＳＱ番号
の設定、s1,s2 への適切なＳＭ番号の設定、プログラム
カウンタpcの設定そしてＣＨＫの動作を規定する変数k,
z2,z1,val,q,s,Z,ptr,Ptr 等の設定を行う。それを受け
てＡ４〜Ａ１０では各ＰＥにおいて、ＳＱ[q0]が空にな
るまで、ＣＡＬがそこから処理すべき画素へのポインタ
を取り出し、当該ポインタが指す画素に対し処理を行
い、かつＣＨＫは次に処理すべき画素を検出し、それへ
のポインタをＳＱ[q1]またはＳＱ[q2]に積んだ後、Ａ１
へ戻る。
【００２３】すなわち全ＰＥの全ＳＱが空になるまで反
復動作として、ＣＡＬは空でない適宜なＳＱの先頭から
画素へのポインタを取り出し、そのポインタの指す画素
を必要に応じ当該画素の近傍画素値も参照しながら処理
し、同時にＣＨＫは当該画素の近傍の指定の画素につい
て、それらが所定の条件を満たすかどうかを調べ、所定
の条件を満たす画素であればそれへのポインタを適宜な
ＰＥの適宜なＳＱに投入する処理を行うことによって、
画素レベルのデータ駆動的実行制御方式を実現してい
る。
復動作として、ＣＡＬは空でない適宜なＳＱの先頭から
画素へのポインタを取り出し、そのポインタの指す画素
を必要に応じ当該画素の近傍画素値も参照しながら処理
し、同時にＣＨＫは当該画素の近傍の指定の画素につい
て、それらが所定の条件を満たすかどうかを調べ、所定
の条件を満たす画素であればそれへのポインタを適宜な
ＰＥの適宜なＳＱに投入する処理を行うことによって、
画素レベルのデータ駆動的実行制御方式を実現してい
る。
【００２４】以上のように、本発明の第１の実施の形態
によれば、ＣＡＬが画素処理を行っている間に、ＣＨＫ
は次々と、対応するＳＭを調べることで処理可能となっ
た画素へのポインタを動的に検出しＳＱに格納できるた
め、効率のよい画素処理を行うことができる効果が得ら
れる。
によれば、ＣＡＬが画素処理を行っている間に、ＣＨＫ
は次々と、対応するＳＭを調べることで処理可能となっ
た画素へのポインタを動的に検出しＳＱに格納できるた
め、効率のよい画素処理を行うことができる効果が得ら
れる。
【００２５】次に本発明の第１の実施の形態の具体的な
実施例１、２について説明する。各実施例１、２は以下
の各項目を指定することで一意的に決まる。ここで各項
目は・Ａ０において、どのように各ＳＱを初期化する
か。・Ａ３において、qo,q1,q2,s1,s2,pc,k,z1,z2,val
をどのように設定するか、またＡ５とＡ６のどちらでＡ
７を起動するか。・Ａ６において、どのような処理を行
うかである。
実施例１、２について説明する。各実施例１、２は以下
の各項目を指定することで一意的に決まる。ここで各項
目は・Ａ０において、どのように各ＳＱを初期化する
か。・Ａ３において、qo,q1,q2,s1,s2,pc,k,z1,z2,val
をどのように設定するか、またＡ５とＡ６のどちらでＡ
７を起動するか。・Ａ６において、どのような処理を行
うかである。
【００２６】まず実施例１として、逐次的な画像処理の
一例であり、２回の互いに逆の方向から画像をスキャン
することにより画像に対する距離変換を行うアルゴリズ
ム（文献 G. Borgefors, Distance Transformation in
Digital Images, ComputerVision, Graphics, and Imag
e Processing, 34, pp.344-371, 1986参照）に対する実
施例を示す。なお距離変換とは２値画像内の各前景画素
の画素値を、当該画素からもっとも近い背景画素への距
離値に置き換える処理である。
一例であり、２回の互いに逆の方向から画像をスキャン
することにより画像に対する距離変換を行うアルゴリズ
ム（文献 G. Borgefors, Distance Transformation in
Digital Images, ComputerVision, Graphics, and Imag
e Processing, 34, pp.344-371, 1986参照）に対する実
施例を示す。なお距離変換とは２値画像内の各前景画素
の画素値を、当該画素からもっとも近い背景画素への距
離値に置き換える処理である。
【００２７】各ＰＥの記憶部ＬＭには、それぞれ予めＭ
ＡＸか０のいずれかの値をとるＩ×Ｊ個の互いに隣接す
る２値の画素、またそれに対応する形で各ＰＥの各ＳＭ
には、それぞれＦＩＮかＦＲＯＮＴのいずれかの値をと
るＩ×Ｊ個の要素が格納されているものとする。２回の
互いに逆の方向からのスキャンによる距離変換処理に対
する実施例１の各項目は以下のように与えられる。
ＡＸか０のいずれかの値をとるＩ×Ｊ個の互いに隣接す
る２値の画素、またそれに対応する形で各ＰＥの各ＳＭ
には、それぞれＦＩＮかＦＲＯＮＴのいずれかの値をと
るＩ×Ｊ個の要素が格納されているものとする。２回の
互いに逆の方向からのスキャンによる距離変換処理に対
する実施例１の各項目は以下のように与えられる。
【００２８】・Ａ０において、各ＰＥのＳＱ[0] に(0,
0) を投入する。・Ａ３では１．Ａ３を最初に通過する
時−q0とq1は空でないＳＱを一つ選びその番号qaに設定
し、q2は空のＳＱを一つ選び、その番号qbに設定する。
−適当なＳＭの番号saとsbを選び（但しsa≠sb）、s1を
sa、s2をsbに設定する。−pcは実行可能画素検出サブプ
ログラム部の先頭に設定する。−k は、図４の位置６と
８の要素が他のＰＥ内のある場合を除き、図４の位置６
と８に設定する。−z2はＳＭ[s](ptr)(Ptr) がＦＲＯＮ
Ｔ、かつそれを中心とする図４の位置１、２、３そして
４の近傍要素がＦＩＮであるという条件に設定する。−
z1はＳＭ[s](ptr)(Ptr) がＰＵＳＨＥＤ以外という条件
に設定する。−val はＳＭ[s2](ptr) に設定する。−Ａ
５でＡ７を起動できるように設定する。
0) を投入する。・Ａ３では１．Ａ３を最初に通過する
時−q0とq1は空でないＳＱを一つ選びその番号qaに設定
し、q2は空のＳＱを一つ選び、その番号qbに設定する。
−適当なＳＭの番号saとsbを選び（但しsa≠sb）、s1を
sa、s2をsbに設定する。−pcは実行可能画素検出サブプ
ログラム部の先頭に設定する。−k は、図４の位置６と
８の要素が他のＰＥ内のある場合を除き、図４の位置６
と８に設定する。−z2はＳＭ[s](ptr)(Ptr) がＦＲＯＮ
Ｔ、かつそれを中心とする図４の位置１、２、３そして
４の近傍要素がＦＩＮであるという条件に設定する。−
z1はＳＭ[s](ptr)(Ptr) がＰＵＳＨＥＤ以外という条件
に設定する。−val はＳＭ[s2](ptr) に設定する。−Ａ
５でＡ７を起動できるように設定する。
【００２９】２．Ａ３を通過時、ＳＱ[q0]が１回目に空
になった時（第１回スキャン処理開始の準備の終了時に
相当）−q0とq1は空でないＳＱを一つ選びその番号qaに
設定し、q2は空のＳＱを一つ選び、その番号qbに設定す
る。−s1とＳ２は互いに値を交換する。−pcは距離計算
サブプログラムＤＩＳＴＡの先頭に設定する。−k は図
４の位置５、６、７、８に設定する。−z2はＳＭ[s](pt
r)(Ptr) がＦＲＯＮＴかつそれを中心とする図４の位置
５、６、７、８の近傍要素がＦＩＮであるという条件に
設定する。−z1はＳＭ[s](ptr)(Ptr) がＦＲＯＮＴかつ
それを中心とする図４の位置１、２、３、４の近傍要素
がＦＩＮであるという条件に設定する。−val はＦＩＮ
に設定する。−Ａ５でＡ７を起動できるよう設定する。
になった時（第１回スキャン処理開始の準備の終了時に
相当）−q0とq1は空でないＳＱを一つ選びその番号qaに
設定し、q2は空のＳＱを一つ選び、その番号qbに設定す
る。−s1とＳ２は互いに値を交換する。−pcは距離計算
サブプログラムＤＩＳＴＡの先頭に設定する。−k は図
４の位置５、６、７、８に設定する。−z2はＳＭ[s](pt
r)(Ptr) がＦＲＯＮＴかつそれを中心とする図４の位置
５、６、７、８の近傍要素がＦＩＮであるという条件に
設定する。−z1はＳＭ[s](ptr)(Ptr) がＦＲＯＮＴかつ
それを中心とする図４の位置１、２、３、４の近傍要素
がＦＩＮであるという条件に設定する。−val はＦＩＮ
に設定する。−Ａ５でＡ７を起動できるよう設定する。
【００３０】３．Ａ３を通過時、ＳＱ[q0]が２回目に空
になった時（第１回スキャン処理の終了時に相当）−pc
は距離計算サブプログラムＤＩＳＴＢの先頭に設定す
る。−kは図４の位置１、２、３、４に設定する。−z2
は無条件不成立に設定する。−z1はＳＭ[s](ptr)(Ptr)
がＦＲＯＮＴかつそれを中心とする図４の位置５、６、
７、８の近傍要素がＦＩＮであるという条件に設定す
る。−上記以外は、ＳＱ[q0]が空になるのが第１回の場
合と同じように設定する。
になった時（第１回スキャン処理の終了時に相当）−pc
は距離計算サブプログラムＤＩＳＴＢの先頭に設定す
る。−kは図４の位置１、２、３、４に設定する。−z2
は無条件不成立に設定する。−z1はＳＭ[s](ptr)(Ptr)
がＦＲＯＮＴかつそれを中心とする図４の位置５、６、
７、８の近傍要素がＦＩＮであるという条件に設定す
る。−上記以外は、ＳＱ[q0]が空になるのが第１回の場
合と同じように設定する。
【００３１】４．Ａ３を通過時、ＳＱ[q0]が３回目に空
になった時（第２回スキャン処理の終了時に相当）−全
ての番号のＳＱが空になっているはずなので、設定は行
わない。
になった時（第２回スキャン処理の終了時に相当）−全
ての番号のＳＱが空になっているはずなので、設定は行
わない。
【００３２】・Ａ６では、ＣＮＴからブロードキャスト
された命令列にしたがって処理を行う。なお以下(i,j)
とはＡ５でポップされた画素へのポインタを表すものと
する。−実行可能画素検出サブプログラム部では、何も
処理をしない。−距離計算サブプログラムＤＩＳＴＡの
処理とはＬＭ(i,j) と、図４の位置１にある画素値とＶ
Ｄとを加算した値と、図４の位置２にある画素値とＶＤ
とを加算した値と、図４の位置３にある画素値とＶＤと
を加算した値と、図４の位置４にある画素値とＶＤとを
加算した値との中で、最小の値のものでＬＭ(i,j) を書
き換える処置である。−距離計算サブプログラムＤＩＳ
ＴＢの処理とはＬＭ(i,j) と、図４の位置５にある画素
値とＶＤとを加算した値と、図４の位置６にある画素値
とＶＤとを加算した値と、図４の位置７にある画素値と
ＶＤとを加算した値と、図４の位置８にある画素値とＶ
Ｄとを加算した値との中で、最小の値のものでＬＭ(i,
j) を書き換える処置である。
された命令列にしたがって処理を行う。なお以下(i,j)
とはＡ５でポップされた画素へのポインタを表すものと
する。−実行可能画素検出サブプログラム部では、何も
処理をしない。−距離計算サブプログラムＤＩＳＴＡの
処理とはＬＭ(i,j) と、図４の位置１にある画素値とＶ
Ｄとを加算した値と、図４の位置２にある画素値とＶＤ
とを加算した値と、図４の位置３にある画素値とＶＤと
を加算した値と、図４の位置４にある画素値とＶＤとを
加算した値との中で、最小の値のものでＬＭ(i,j) を書
き換える処置である。−距離計算サブプログラムＤＩＳ
ＴＢの処理とはＬＭ(i,j) と、図４の位置５にある画素
値とＶＤとを加算した値と、図４の位置６にある画素値
とＶＤとを加算した値と、図４の位置７にある画素値と
ＶＤとを加算した値と、図４の位置８にある画素値とＶ
Ｄとを加算した値との中で、最小の値のものでＬＭ(i,
j) を書き換える処置である。
【００３３】図５、図６に、ＶＳを２、ＶＤを３、８つ
の中ぐらいの大きさを持つ物体を含む２値のテスト画像
を対象とし、画像サイズが３２×３２、ＰＡＲＹ内のＰ
Ｅ数Ｘ×Ｙ、各ＰＥに格納される画像のサイズＩ×Ｊが
それぞれＸ＝３２，Ｙ＝１，Ｉ＝１，Ｊ＝３２，したが
って各ＰＥの記憶部ＬＭには、それぞれ予めＭＡＸ（こ
の場合はＭＡＸ＝２５５としている）か０のいずれかの
値をとる１×３２個の隣接する２値画素、すなわち１列
の２値画素が格納され、各画素を指すポインタ(i,j) は
(0,0) 〜(0,31)の値をとり、また｛x,y ｝は｛0,0 ｝〜
｛31,0｝の値をとる場合の、処理の途中経過およびその
最終結果を示す。
の中ぐらいの大きさを持つ物体を含む２値のテスト画像
を対象とし、画像サイズが３２×３２、ＰＡＲＹ内のＰ
Ｅ数Ｘ×Ｙ、各ＰＥに格納される画像のサイズＩ×Ｊが
それぞれＸ＝３２，Ｙ＝１，Ｉ＝１，Ｊ＝３２，したが
って各ＰＥの記憶部ＬＭには、それぞれ予めＭＡＸ（こ
の場合はＭＡＸ＝２５５としている）か０のいずれかの
値をとる１×３２個の隣接する２値画素、すなわち１列
の２値画素が格納され、各画素を指すポインタ(i,j) は
(0,0) 〜(0,31)の値をとり、また｛x,y ｝は｛0,0 ｝〜
｛31,0｝の値をとる場合の、処理の途中経過およびその
最終結果を示す。
【００３４】すなわち、第１回のスキャン処理の繰り返
し１、繰り返し５、および繰り返し終了時の、全ＰＥで
のＳＱ[q0]とＬＭをまとめてそれぞれ図５（ａ）〜
（ｃ）に示す。また第２回のスキャン処理の繰り返し
１、繰り返し５、および繰り返し終了時の、全ＰＥのＳ
Ｑ[q0]とＬＭをまとめてそれぞれ図６（ｄ）〜（ｆ）に
示す。図６（ｆ）が処理結果の距離画像である。なお図
５、図６の（ａ）から（ｆ）では全ての数字が１６進数
表示となっており、かつ左上のpe) とあるところを起点
としてまっすぐ右へ１行分に各ＰＥの番号として０〜３
１（１６進表示では1f）の数字、pe) とあるところを起
点としてまっすぐ下へ１列分で各ＰＥのＬＭ内のｙ成分
のアドレス値として０〜３１（１６進表示では1f）の数
字、を目印のために付けている。
し１、繰り返し５、および繰り返し終了時の、全ＰＥで
のＳＱ[q0]とＬＭをまとめてそれぞれ図５（ａ）〜
（ｃ）に示す。また第２回のスキャン処理の繰り返し
１、繰り返し５、および繰り返し終了時の、全ＰＥのＳ
Ｑ[q0]とＬＭをまとめてそれぞれ図６（ｄ）〜（ｆ）に
示す。図６（ｆ）が処理結果の距離画像である。なお図
５、図６の（ａ）から（ｆ）では全ての数字が１６進数
表示となっており、かつ左上のpe) とあるところを起点
としてまっすぐ右へ１行分に各ＰＥの番号として０〜３
１（１６進表示では1f）の数字、pe) とあるところを起
点としてまっすぐ下へ１列分で各ＰＥのＬＭ内のｙ成分
のアドレス値として０〜３１（１６進表示では1f）の数
字、を目印のために付けている。
【００３５】図５図６に示したテスト画像の処理に要し
た繰り返し回数は、第１回のスキャンのための準備処理
が３２繰り返し、第１回のスキャンが１９繰り返し、第
２回のスキャンが１６繰り返し、繰り返し数の合計は６
７である。これに対して、同じ構成の従来のＰＡＲＹを
使用した場合のもっとも効率のよい処理手法と考えられ
る特願平０８−０５５５５２号公報に示された手法を用
いて、同一の画像を処理した場合では、全画像を互いに
逆の方向から２回スキャンする場合の繰り返し数は２×
（２×（３２−１）＋３２）＝１８８である。すなわち
本発明の第１の実施の形態による実施が、例１によれ
ば、従来方法と比べ約１／３の繰り返し数で同等の処理
を実現することができる。
た繰り返し回数は、第１回のスキャンのための準備処理
が３２繰り返し、第１回のスキャンが１９繰り返し、第
２回のスキャンが１６繰り返し、繰り返し数の合計は６
７である。これに対して、同じ構成の従来のＰＡＲＹを
使用した場合のもっとも効率のよい処理手法と考えられ
る特願平０８−０５５５５２号公報に示された手法を用
いて、同一の画像を処理した場合では、全画像を互いに
逆の方向から２回スキャンする場合の繰り返し数は２×
（２×（３２−１）＋３２）＝１８８である。すなわち
本発明の第１の実施の形態による実施が、例１によれ
ば、従来方法と比べ約１／３の繰り返し数で同等の処理
を実現することができる。
【００３６】次に本発明の第１の実施の形態の実施例２
として、画像に対して細線化処理を行った上でそれによ
って得られた骨格線を構成する画素数（骨格線長）を求
める処理に対する実施例を示す。なおここでの細線化処
理とは、背景画素を隣接画素に持つ前景画素を輪郭画素
と呼ぶものとすると、画像の各前景画素の集まりが成す
物体のそれぞれについて、物体が途中で２つの別の物体
に分かれない限りにおいて、ある時点で輪郭画素となっ
た画素を削除するのを繰り返し行う処理である。物体を
外側から順番に、１層ずつ削り取っていく形の処理であ
るが、ある層を削り終わらないうちは、次の層を削りは
じめることはできないという制約を持つ。
として、画像に対して細線化処理を行った上でそれによ
って得られた骨格線を構成する画素数（骨格線長）を求
める処理に対する実施例を示す。なおここでの細線化処
理とは、背景画素を隣接画素に持つ前景画素を輪郭画素
と呼ぶものとすると、画像の各前景画素の集まりが成す
物体のそれぞれについて、物体が途中で２つの別の物体
に分かれない限りにおいて、ある時点で輪郭画素となっ
た画素を削除するのを繰り返し行う処理である。物体を
外側から順番に、１層ずつ削り取っていく形の処理であ
るが、ある層を削り終わらないうちは、次の層を削りは
じめることはできないという制約を持つ。
【００３７】各ＰＥの記憶部ＬＭには、それぞれ予めＦ
ＲＯＮＴかＢＡＣＫのいずれかの値をとるＩ×Ｊ個の互
いに隣接する２個の画素、またそれに対応する形で各Ｐ
Ｅの各ＳＭにも、それぞれＦＲＯＮＴかＢＡＣＫのいず
れかの値をとるＩ×Ｊ個の要素が格納されているとす
る。上記の細線化して骨格線長を求める処理に対する本
発明の第１の実施の形態による実施例２の前記各項目は
以下のように与えられる。
ＲＯＮＴかＢＡＣＫのいずれかの値をとるＩ×Ｊ個の互
いに隣接する２個の画素、またそれに対応する形で各Ｐ
Ｅの各ＳＭにも、それぞれＦＲＯＮＴかＢＡＣＫのいず
れかの値をとるＩ×Ｊ個の要素が格納されているとす
る。上記の細線化して骨格線長を求める処理に対する本
発明の第１の実施の形態による実施例２の前記各項目は
以下のように与えられる。
【００３８】・Ａ０において、各ＰＥのＳＱ[0] に(0,
0) を投入する。・Ａ３では１．Ａ３を最初に通過する
時−q0とq1は空でないＳＱを一つ選びその番号qaに設定
し、q2は空のＳＱを一つ選び、その番号をqbに設定す
る。−適当なＳＭの番号saとsbを選び（但しsa≠sb）、
s1をsa、s2をsbに設定する。−pcは実行可能画素検出サ
ブプログラム部の先頭に設定する。−k は図４の位置６
と８の要素が他のＰＥ内にある場合を除き、図４の位置
６と８に設定する。−z2はＳＭ[s](ptr)(Ptr) がＦＲＯ
ＮＴ、かつそれを中心とする図４の位置１〜８にある要
素の内一つ以上がＢＡＣＫであるという条件に設定す
る。−z1はＳＭ[s](ptr)(Ptr) がＰＵＳＨＥＤ以外とい
う条件に設定する。−val はＳＭ[s2](ptr) に設定す
る。−Ａ５でＡ７を起動するよう設定する。
0) を投入する。・Ａ３では１．Ａ３を最初に通過する
時−q0とq1は空でないＳＱを一つ選びその番号qaに設定
し、q2は空のＳＱを一つ選び、その番号をqbに設定す
る。−適当なＳＭの番号saとsbを選び（但しsa≠sb）、
s1をsa、s2をsbに設定する。−pcは実行可能画素検出サ
ブプログラム部の先頭に設定する。−k は図４の位置６
と８の要素が他のＰＥ内にある場合を除き、図４の位置
６と８に設定する。−z2はＳＭ[s](ptr)(Ptr) がＦＲＯ
ＮＴ、かつそれを中心とする図４の位置１〜８にある要
素の内一つ以上がＢＡＣＫであるという条件に設定す
る。−z1はＳＭ[s](ptr)(Ptr) がＰＵＳＨＥＤ以外とい
う条件に設定する。−val はＳＭ[s2](ptr) に設定す
る。−Ａ５でＡ７を起動するよう設定する。
【００３９】２．Ａ３を通過時、ＳＱ[q1]が空でなくか
つＳＱ[q0]が１回目に空になった時（細線化処理の準備
終了に相当）−q0は空でないＳＱを一つ選びその番号qa
に設定し、q1とq2は異なる空のＳＱを二つ選び、それぞ
れその番号qb、qcに設定する。−s1とs2の設定は変えな
い。−pcは画素削除サブプログラム部の先頭に設定す
る。−k は図４の位置１〜８に設定する。−z2はval が
ＦＩＮであるという条件に設定する。−z1はＳＭ[s](pt
r)(Ptr) がＦＲＯＮＴであり、かつそれを中心とする図
４の位置１〜８の近傍要素の中で一つ以上がＢＡＣＫで
あるという条件に設定する。−val はＡ６が設定する。
−Ａ６でＡ７を起動するよう設定する。
つＳＱ[q0]が１回目に空になった時（細線化処理の準備
終了に相当）−q0は空でないＳＱを一つ選びその番号qa
に設定し、q1とq2は異なる空のＳＱを二つ選び、それぞ
れその番号qb、qcに設定する。−s1とs2の設定は変えな
い。−pcは画素削除サブプログラム部の先頭に設定す
る。−k は図４の位置１〜８に設定する。−z2はval が
ＦＩＮであるという条件に設定する。−z1はＳＭ[s](pt
r)(Ptr) がＦＲＯＮＴであり、かつそれを中心とする図
４の位置１〜８の近傍要素の中で一つ以上がＢＡＣＫで
あるという条件に設定する。−val はＡ６が設定する。
−Ａ６でＡ７を起動するよう設定する。
【００４０】３．Ａ３を通過時、ＳＱ[q1]が空でなくか
つＳＱ[q0]が２回目以降空になった時（前景物体の外側
から１層ずつ画素を削除し終わったときに相当）−q0と
q1の値を交換して設定する。q2はそのまま。−それ以外
は設定を変えない。
つＳＱ[q0]が２回目以降空になった時（前景物体の外側
から１層ずつ画素を削除し終わったときに相当）−q0と
q1の値を交換して設定する。q2はそのまま。−それ以外
は設定を変えない。
【００４１】４．Ａ３を通過時、ＳＱ[q2]が空でなくか
つＳＱ[q0]とＳＱ[q1]が共に空の時−pcは骨格線長計算
サブプログラム部の先頭に設定する。−q0にq2の値を設
定する。−それ以外は設定を変えない。
つＳＱ[q0]とＳＱ[q1]が共に空の時−pcは骨格線長計算
サブプログラム部の先頭に設定する。−q0にq2の値を設
定する。−それ以外は設定を変えない。
【００４２】・Ａ６では、ＣＮＴからブロードキャスト
された命令列にしたがって処理を行う。なお以下(i,j)
とはＡ５でポップされた画素へのポインタを表すものと
する。−実行可能画素検出サブプログラム部では、何も
処理をしない。−画素削除サブプログラム部では、ＬＭ
(i,j) がＦＲＯＮＴであり、かつそれを中心とする図４
の位置１〜８にある８画素が図７に示したいずれかの状
況にあれば、ＬＭ(i,j)をＦＩＮに書き換え、そうでな
ければＬＭ(i,j) をＢＡＣＫに書き換える。但し各ＰＥ
は処理を行う前に、自分に隣接するＰＥが図４の位置１
〜８にある８画素のいずれかの画素に対しまさに処理を
行っている最中かどうかを、通信路Ａ１〜Ａ４を用いて
確かめ、もし行っている最中である場合は、一方のＰＥ
の処理の終了を待ってから他方のＰＥの処理を開始する
よう制御する。またval は書き換えた後のＬＭ(i,j) の
値がＦＩＮであれば、ＦＩＮに、ＦＩＮでなければ書き
換える前のＬＭ(i,j) の値に設定する。−骨格線長計算
サブプログラム部では、通信路Ａ１〜Ａ４を用いて、各
ＰＥのＳＱ[q0]内に存在するポインタ数を特定のＰＥの
ＣＡＬによって加算集計し、その結果を処理結果として
ＣＮＴに送った後、全ＳＱ[q0]をフラッシュする（空に
する）。
された命令列にしたがって処理を行う。なお以下(i,j)
とはＡ５でポップされた画素へのポインタを表すものと
する。−実行可能画素検出サブプログラム部では、何も
処理をしない。−画素削除サブプログラム部では、ＬＭ
(i,j) がＦＲＯＮＴであり、かつそれを中心とする図４
の位置１〜８にある８画素が図７に示したいずれかの状
況にあれば、ＬＭ(i,j)をＦＩＮに書き換え、そうでな
ければＬＭ(i,j) をＢＡＣＫに書き換える。但し各ＰＥ
は処理を行う前に、自分に隣接するＰＥが図４の位置１
〜８にある８画素のいずれかの画素に対しまさに処理を
行っている最中かどうかを、通信路Ａ１〜Ａ４を用いて
確かめ、もし行っている最中である場合は、一方のＰＥ
の処理の終了を待ってから他方のＰＥの処理を開始する
よう制御する。またval は書き換えた後のＬＭ(i,j) の
値がＦＩＮであれば、ＦＩＮに、ＦＩＮでなければ書き
換える前のＬＭ(i,j) の値に設定する。−骨格線長計算
サブプログラム部では、通信路Ａ１〜Ａ４を用いて、各
ＰＥのＳＱ[q0]内に存在するポインタ数を特定のＰＥの
ＣＡＬによって加算集計し、その結果を処理結果として
ＣＮＴに送った後、全ＳＱ[q0]をフラッシュする（空に
する）。
【００４３】図７では、図４の位置０が＃で表現され、
そこからみて図４の位置１〜８にある各画素の値
を「．」、「１」、そして「０」で表している。「．」
はＢＡＣＫまたはＦＲＯＮＴ、「１」はＦＲＯＮＴ、
「０」はＢＡＣＫ、を意味する。
そこからみて図４の位置１〜８にある各画素の値
を「．」、「１」、そして「０」で表している。「．」
はＢＡＣＫまたはＦＲＯＮＴ、「１」はＦＲＯＮＴ、
「０」はＢＡＣＫ、を意味する。
【００４４】図８図９に、実施例１の場合と同じテスト
画像、同じＰＡＲＹの構成の場合の処理の途中経過およ
びその最終結果を示す。すなわち、図８（ａ）に第１回
目にＳＱ[q0]が空になり、Ａ３で空でないＳＱの番号q2
をq0に代入した後の全ＬＭとＳＱ[q0]の内容、図８
（ｂ）に第１回目にＳＱ[q0]が空になった時点から５繰
り返し後での全ＰＥのＬＭとＳＱ[q0]の内容、図９
（ｃ）に第２回目にＳＱ[q0]が空になった時点での全Ｐ
ＥのＬＭとＳＱ[q0]の内容、図９（ｄ）に第３回目にＳ
Ｑ[q0]が空になった時点での全ＰＥのＬＭとＳＱ[q0]の
内容、そして図９（ｅ）に第４回目にＳＱ[q0]が空にな
った時点、すなわち細線化処理が終了した時点での全Ｐ
ＥのＬＭおよびＳＱ[q0]の内容を示す。
画像、同じＰＡＲＹの構成の場合の処理の途中経過およ
びその最終結果を示す。すなわち、図８（ａ）に第１回
目にＳＱ[q0]が空になり、Ａ３で空でないＳＱの番号q2
をq0に代入した後の全ＬＭとＳＱ[q0]の内容、図８
（ｂ）に第１回目にＳＱ[q0]が空になった時点から５繰
り返し後での全ＰＥのＬＭとＳＱ[q0]の内容、図９
（ｃ）に第２回目にＳＱ[q0]が空になった時点での全Ｐ
ＥのＬＭとＳＱ[q0]の内容、図９（ｄ）に第３回目にＳ
Ｑ[q0]が空になった時点での全ＰＥのＬＭとＳＱ[q0]の
内容、そして図９（ｅ）に第４回目にＳＱ[q0]が空にな
った時点、すなわち細線化処理が終了した時点での全Ｐ
ＥのＬＭおよびＳＱ[q0]の内容を示す。
【００４５】なお、図８、図９（ａ）〜（ｅ）ではＬＭ
内の画素の値が、ＦＩＮの場合はff、ＦＲＯＮＴの場合
１、ＦＲＯＮＴでありかつ現在それへのポインタがＳＱ
[q2]内に存在する場合は６６、そしてＦＲＯＮＴであり
かつ現在それへのポインタがＳＱ[q0]内に存在する場合
には７７、で表示している。
内の画素の値が、ＦＩＮの場合はff、ＦＲＯＮＴの場合
１、ＦＲＯＮＴでありかつ現在それへのポインタがＳＱ
[q2]内に存在する場合は６６、そしてＦＲＯＮＴであり
かつ現在それへのポインタがＳＱ[q0]内に存在する場合
には７７、で表示している。
【００４６】図９の２値画像の細線化処理に要した繰り
返し回数について見ると第１回ＳＱ[q0]が空になった時
点までが３２繰り返し第２回ＳＱ[q0]が空になった時点
までが１０繰り返し、それより第３回ＳＱ[q0]が空にな
った時点までが５繰り返し、それより第４回ＳＱ[q0]が
空になった時点、すなわち細線化処理の終了までが１繰
り返し、計４８繰り返しである。
返し回数について見ると第１回ＳＱ[q0]が空になった時
点までが３２繰り返し第２回ＳＱ[q0]が空になった時点
までが１０繰り返し、それより第３回ＳＱ[q0]が空にな
った時点までが５繰り返し、それより第４回ＳＱ[q0]が
空になった時点、すなわち細線化処理の終了までが１繰
り返し、計４８繰り返しである。
【００４７】これに対して同じ構成の従来のＰＡＲＹを
使用し、ＰＥ間では並列であるがＰＥ内では逐次的に
（順番に）各ＬＭ内の３２個の画素に対し図７に示す削
除可能条件を満たすかどうかを調べ、削除可能な画素で
あればそれを削除する、という従来手法を用いた場合の
繰り返し数は、今回使用した３２×３２画素のテスト画
素の場合、削るべき層が３層あるので、（３２×３）＝
９６となる。すなわち、本発明の第１の実施の形態によ
る実施例２によれば、従来方法と比べ１／２の繰り返し
数で同等の処理を実現することができる。
使用し、ＰＥ間では並列であるがＰＥ内では逐次的に
（順番に）各ＬＭ内の３２個の画素に対し図７に示す削
除可能条件を満たすかどうかを調べ、削除可能な画素で
あればそれを削除する、という従来手法を用いた場合の
繰り返し数は、今回使用した３２×３２画素のテスト画
素の場合、削るべき層が３層あるので、（３２×３）＝
９６となる。すなわち、本発明の第１の実施の形態によ
る実施例２によれば、従来方法と比べ１／２の繰り返し
数で同等の処理を実現することができる。
【００４８】また同じ内容の画像でサイズを大きくして
いった場合、本発明の第１の実施の形態による実施例の
効果はより顕著になる。すなわち下記の表に示すよう
に、例えば２５６×２５６の画像の場合だと、本発明の
第１の実施の形態による実施例では従来手法の１／１０
の繰り返し数で同等の処理を実現している。
いった場合、本発明の第１の実施の形態による実施例の
効果はより顕著になる。すなわち下記の表に示すよう
に、例えば２５６×２５６の画像の場合だと、本発明の
第１の実施の形態による実施例では従来手法の１／１０
の繰り返し数で同等の処理を実現している。
【００４９】
【表１】
【００５０】次に本発明の第２の実施の形態について説
明する。上述した本発明の第１の実施の形態は、各ＰＥ
がプログラムメモリＩＭやプログラムカウンタＰＣを持
たず、全てのＰＥがＣＮＴからブロードキャストされた
命令を実行する、いわゆるＳＩＭＤ(Single Instructio
n Multiple Data:単一命令流多重データ）方式に基づく
場合の実施の形態であった。これに対して、以下に述べ
る本発明の第２の実施の形態は、全ＰＥには同一のプロ
グラムをロードするが、各ＰＥはプログラムカウンタＰ
Ｃを有するため同じプログラムの異なる部分を実行する
ことが可能であり、いわゆるＳＰＭＤ(Single Program
MultipleData: 単一プログラム多重データ）方式に基づ
く場合の実施の形態である。
明する。上述した本発明の第１の実施の形態は、各ＰＥ
がプログラムメモリＩＭやプログラムカウンタＰＣを持
たず、全てのＰＥがＣＮＴからブロードキャストされた
命令を実行する、いわゆるＳＩＭＤ(Single Instructio
n Multiple Data:単一命令流多重データ）方式に基づく
場合の実施の形態であった。これに対して、以下に述べ
る本発明の第２の実施の形態は、全ＰＥには同一のプロ
グラムをロードするが、各ＰＥはプログラムカウンタＰ
Ｃを有するため同じプログラムの異なる部分を実行する
ことが可能であり、いわゆるＳＰＭＤ(Single Program
MultipleData: 単一プログラム多重データ）方式に基づ
く場合の実施の形態である。
【００５１】次に第２の実施の形態を図面を参照して詳
細に説明する。図１０は本発明の第２の実施の形態の画
像処理装置であるプロセッサアレイＰＡＲＹを構成する
各ＰＥ｛x,y ｝の構成例を示すブロック図である。各Ｐ
Ｅ｛x,y ｝は、処理対象の画像データである画素を格納
する画素記憶部ＬＭ｛x,y ｝と、命令を格納する命令記
憶部ＩＭ｛x,y ｝とプログラムカウンタpcと、処理すべ
き画素へのポインタを格納し、要素の取り出しは常に先
頭から行うが要素の投入は先頭または後尾より行うこと
が可能なＱ個（但しＱ≧１、ｑ＝０... Ｑ−１）の一時
記憶部ＳＱ[q] ｛x,y ｝と、現在までの画素の処理状況
を格納し、各語が数ビット程度のＳ個（但しＳ≧１、ｓ
＝０... Ｓ−１）の同期記憶ＳＭ[s] ｛x,y ｝とＳＱ
[q] ｛x,y ｝の先頭からのデータの取りだし、ＩＭから
の命令の読み出し、それに応じてＬＭ｛x,y ｝内の各画
素に対する参照と定義およびその画素値をオペランドと
する算術論理演算能力とを持つ演算部ＣＡＬ｛x,y ｝
と、ＣＡＬ｛x,y ｝とデータのやりとりを行える上、Ｓ
Ｑ[q] ｛x,y ｝内へのデータ投入や、ＳＭ[s] ｛x,y ｝
内各要素の参照と定義とその複数要素間の論理演算能力
を持つ検出部ＣＨＫ｛x,y ｝と、を有する。
細に説明する。図１０は本発明の第２の実施の形態の画
像処理装置であるプロセッサアレイＰＡＲＹを構成する
各ＰＥ｛x,y ｝の構成例を示すブロック図である。各Ｐ
Ｅ｛x,y ｝は、処理対象の画像データである画素を格納
する画素記憶部ＬＭ｛x,y ｝と、命令を格納する命令記
憶部ＩＭ｛x,y ｝とプログラムカウンタpcと、処理すべ
き画素へのポインタを格納し、要素の取り出しは常に先
頭から行うが要素の投入は先頭または後尾より行うこと
が可能なＱ個（但しＱ≧１、ｑ＝０... Ｑ−１）の一時
記憶部ＳＱ[q] ｛x,y ｝と、現在までの画素の処理状況
を格納し、各語が数ビット程度のＳ個（但しＳ≧１、ｓ
＝０... Ｓ−１）の同期記憶ＳＭ[s] ｛x,y ｝とＳＱ
[q] ｛x,y ｝の先頭からのデータの取りだし、ＩＭから
の命令の読み出し、それに応じてＬＭ｛x,y ｝内の各画
素に対する参照と定義およびその画素値をオペランドと
する算術論理演算能力とを持つ演算部ＣＡＬ｛x,y ｝
と、ＣＡＬ｛x,y ｝とデータのやりとりを行える上、Ｓ
Ｑ[q] ｛x,y ｝内へのデータ投入や、ＳＭ[s] ｛x,y ｝
内各要素の参照と定義とその複数要素間の論理演算能力
を持つ検出部ＣＨＫ｛x,y ｝と、を有する。
【００５２】また隣接ＰＥ間では、ＣＡＬ｛x,y ｝が互
いに通信路Ａ１〜Ａ４（但しＸ＝１の場合Ａ１，Ａ３、
Ｙ＝１の場合Ａ２，Ａ４は存在しない）によって結合さ
れ、ＣＨＫ｛x,y ｝は互いにＣ１〜Ｃ４（但しＸ＝１の
場合Ｃ１，Ｃ３、Ｙ＝１の場合Ｃ２，Ｃ４は存在しな
い）によって結合されている。
いに通信路Ａ１〜Ａ４（但しＸ＝１の場合Ａ１，Ａ３、
Ｙ＝１の場合Ａ２，Ａ４は存在しない）によって結合さ
れ、ＣＨＫ｛x,y ｝は互いにＣ１〜Ｃ４（但しＸ＝１の
場合Ｃ１，Ｃ３、Ｙ＝１の場合Ｃ２，Ｃ４は存在しな
い）によって結合されている。
【００５３】次にＰＡＲＹ内のＣＮＴ及び各ＰＥ｛x,y
｝の動作について、図１１の動作フローチャートを参
照にしながら詳細に説明する。なお、第１の実施の形態
の場合と同様、以下の説明ではＱ個のＳＱのいずれかを
指定するために４つの変数q,q0,q1,q2、Ｓ個のＳＭのい
ずれかを指定するために３つの変数s,s1,s2 、および全
ＰＥでみてＱ個のＳＱのいずれかが空であるかを示すた
めの変数ＥＭＰＴＹ、そしてＣＨＫの動作を規定するた
めの変数k,Z,z1, z2,val、また画素へのポインタを格納
した変数ptr 、ＰＥへのポインタを格納するための変数
Ptr 、を用いる。また特に誤解が生じない限り、ＰＥ
｛x,y ｝等の記述はＰＥへのポインタである｛x,y ｝を
省略し単にＰＥと記す。またＬＭ、ＳＭ、ＳＱ、ＣＨ
Ｋ、ＣＡＬ、ＩＭ等のＰＥの構成要素についてもその記
号において｛x,y ｝を省略し、例えばＳＱ[q] ｛x,y ｝
は単にＳＱ[q] と記すとする。
｝の動作について、図１１の動作フローチャートを参
照にしながら詳細に説明する。なお、第１の実施の形態
の場合と同様、以下の説明ではＱ個のＳＱのいずれかを
指定するために４つの変数q,q0,q1,q2、Ｓ個のＳＭのい
ずれかを指定するために３つの変数s,s1,s2 、および全
ＰＥでみてＱ個のＳＱのいずれかが空であるかを示すた
めの変数ＥＭＰＴＹ、そしてＣＨＫの動作を規定するた
めの変数k,Z,z1, z2,val、また画素へのポインタを格納
した変数ptr 、ＰＥへのポインタを格納するための変数
Ptr 、を用いる。また特に誤解が生じない限り、ＰＥ
｛x,y ｝等の記述はＰＥへのポインタである｛x,y ｝を
省略し単にＰＥと記す。またＬＭ、ＳＭ、ＳＱ、ＣＨ
Ｋ、ＣＡＬ、ＩＭ等のＰＥの構成要素についてもその記
号において｛x,y ｝を省略し、例えばＳＱ[q] ｛x,y ｝
は単にＳＱ[q] と記すとする。
【００５４】図１１の処理Ａ０〜Ａ１５において、まず
ＣＮＴが初期動作としてＡ０を行う。Ａ０では、ＣＮＴ
が各ＰＥへ、適宜な画素へのポインタ(i,j) をブロード
キャストし、受ける側の各ＰＥでは、ＣＨＫが適切なＳ
Ｑへ(i,j) を投入する。また信号１、３、４をＯＦＦ、
信号２、フラグＨをＯＮに設定し、かつ各ＩＭへプログ
ラムをダウンロードした後、Ａ２へ進む。
ＣＮＴが初期動作としてＡ０を行う。Ａ０では、ＣＮＴ
が各ＰＥへ、適宜な画素へのポインタ(i,j) をブロード
キャストし、受ける側の各ＰＥでは、ＣＨＫが適切なＳ
Ｑへ(i,j) を投入する。また信号１、３、４をＯＦＦ、
信号２、フラグＨをＯＮに設定し、かつ各ＩＭへプログ
ラムをダウンロードした後、Ａ２へ進む。
【００５５】次にＣＮＴ及び各ＰＥは反復動作としてＡ
１〜Ａ１５を行う。そのうちＡ１〜Ａ４はＣＮＴ、Ａ５
〜Ａ１５は各ＰＥが行う。またＡ５〜Ａ１５の内、Ａ５
〜Ａ１０はＣＡＬ、Ａ１１〜Ａ１５はＣＨＫが行う。
１〜Ａ１５を行う。そのうちＡ１〜Ａ４はＣＮＴ、Ａ５
〜Ａ１５は各ＰＥが行う。またＡ５〜Ａ１５の内、Ａ５
〜Ａ１０はＣＡＬ、Ａ１１〜Ａ１５はＣＨＫが行う。
【００５６】Ａ１では、ＣＮＴが全ＰＥからの信号４が
全てＯＮであれば、同期が成立したと見なし、全ＰＥか
らの信号４をＯＦＦにすると共に、Ａ２へ進む。Ａ２で
は、ＣＮＴは全てのＰＥにおいて全てのＳＱが空である
かどうかを調べ、空であればＡ３へ進み、空でないＳＱ
があればＡ４へ進む。Ａ３では、ＣＮＴはフラグＨをＯ
ＦＦに設定し、全ＰＥにそれをブロードキャストした
後、全体の処理を終了する。Ａ４では、０〜Ｑ−１のど
のＳＱがまだ空でないのかの情報ＥＭＰＴＹを設定し、
それを全ＰＥにブロードキャストした上、信号１をＯＮ
に設定する。
全てＯＮであれば、同期が成立したと見なし、全ＰＥか
らの信号４をＯＦＦにすると共に、Ａ２へ進む。Ａ２で
は、ＣＮＴは全てのＰＥにおいて全てのＳＱが空である
かどうかを調べ、空であればＡ３へ進み、空でないＳＱ
があればＡ４へ進む。Ａ３では、ＣＮＴはフラグＨをＯ
ＦＦに設定し、全ＰＥにそれをブロードキャストした
後、全体の処理を終了する。Ａ４では、０〜Ｑ−１のど
のＳＱがまだ空でないのかの情報ＥＭＰＴＹを設定し、
それを全ＰＥにブロードキャストした上、信号１をＯＮ
に設定する。
【００５７】Ａ５では、信号１と信号２の同期をとる。
両信号が共にＯＮであればＡ６へ進み、かつ両信号をＯ
ＦＦに設定する。Ａ６では、情報ＥＭＰＴＹをもとにq
0,q1,q2の３つの変数にそれぞれ０〜Ｑ−１の間の適宜
な値、s0,s1 の２つの変数に０〜Ｓ−１間の適宜な値、
そしてpc,k,z2,z1,val等にも適宜な値を設定する。Ａ７
では、ＳＱ[q0]が空かどうかを調べ、空であれば信号４
をＯＮに設定した上Ａ８へ進み、空でなければＡ９へ進
む。Ａ８では、フラグＨをテストし、ＯＮであれば信号
２をＯＮにし、ＯＦＦであれば処理を停止する。
両信号が共にＯＮであればＡ６へ進み、かつ両信号をＯ
ＦＦに設定する。Ａ６では、情報ＥＭＰＴＹをもとにq
0,q1,q2の３つの変数にそれぞれ０〜Ｑ−１の間の適宜
な値、s0,s1 の２つの変数に０〜Ｓ−１間の適宜な値、
そしてpc,k,z2,z1,val等にも適宜な値を設定する。Ａ７
では、ＳＱ[q0]が空かどうかを調べ、空であれば信号４
をＯＮに設定した上Ａ８へ進み、空でなければＡ９へ進
む。Ａ８では、フラグＨをテストし、ＯＮであれば信号
２をＯＮにし、ＯＦＦであれば処理を停止する。
【００５８】Ａ９では、ＳＱ[q0]の先頭からデータをポ
ップし、かつ信号１をＯＦＦにする。また指定があれ
ば、信号３をＯＮにする。このポップされたデータは画
素へのポインタであり、以降それを(i,j) と記す。また
(i,j) の指すＬＭ上の画素をＬＭ(i,j) 、(i,j) の指す
番号ｓのＳＭ上の画素をＳＭ[s](i,j)と記す。なお、
(i,j) はここでＣＨＫにも送られる。Ａ１０では、ＣＡ
Ｌはpcの指す命令をＩＭからフェッチし、それにしたが
って例えば画素ＬＭ(i,j) に対しその近傍画素等をオペ
ランドとして、pcをインクリメントしながら処理を行
い、また指定があればpc,q0,q1,q2,s0,s1,pc,k,z2,z1,v
al 等の値を書き換える。なおＬＭ(i,j) の近傍画素が
他のＰＥに存在する場合は通信路Ａ１〜Ａ４等を用いて
他のＰＥから当該画素を受け取る。最後に、指定があれ
ば信号３をＯＮにする。
ップし、かつ信号１をＯＦＦにする。また指定があれ
ば、信号３をＯＮにする。このポップされたデータは画
素へのポインタであり、以降それを(i,j) と記す。また
(i,j) の指すＬＭ上の画素をＬＭ(i,j) 、(i,j) の指す
番号ｓのＳＭ上の画素をＳＭ[s](i,j)と記す。なお、
(i,j) はここでＣＨＫにも送られる。Ａ１０では、ＣＡ
Ｌはpcの指す命令をＩＭからフェッチし、それにしたが
って例えば画素ＬＭ(i,j) に対しその近傍画素等をオペ
ランドとして、pcをインクリメントしながら処理を行
い、また指定があればpc,q0,q1,q2,s0,s1,pc,k,z2,z1,v
al 等の値を書き換える。なおＬＭ(i,j) の近傍画素が
他のＰＥに存在する場合は通信路Ａ１〜Ａ４等を用いて
他のＰＥから当該画素を受け取る。最後に、指定があれ
ば信号３をＯＮにする。
【００５９】Ａ１１では信号３がＯＮになれば、それを
ＯＦＦにした上、Ａ１２へ進む。Ａ１２では、変数q に
q2、ｓにs2、Z にz2、ptr に(i,j) 、Ptr(x,y)を代入す
る。Ａ１３では、条件Ｚが満たされているかどうかをチ
ェックする。なおこのチェックはPtr が指すＰＥ上での
ＣＨＫ、すなわちＣＨＫ（Ptr)によって行われる。また
チェックの際にPtr が指すＰＥ以外のＰＥ上にあるＳＭ
の要素を参照する必要があれば、通信路Ｃ１〜Ｃ４を用
いてＣＨＫ間で要素のやりとりを行うものとする。条件
Ｚが満足されれば、Ａ１４へ進み、そうでなければＡ１
５へ進む。Ａ１４ではＣＨＫ（Ptr)がptr をＳＱ[q](Pt
r)に投入し、かつＳＭ[s](ptr)(Ptr) をＰＵＳＨＥＤに
設定する。Ａ１５ではＣＨＫはまずＡ１５−１において
ＳＭ[s1](i,j) にval 、q にａl、s にs1、Z にz1、を
代入したあと、Ａ１５−２において、(i,j) のＫで指定
される近傍へのポインタ(i1,j1) ｛x1,y1 ｝のそれぞれ
について、ptr を(i1,j1)、Ptr を｛x1,y1 ｝としてＡ
１３→（Ａ１４）→Ａ１５−２の処理をポインタの数だ
け繰り返し行い、そしてその終了後に信号４をＯＮにす
る。なお｛x1,y1 ｝とは、(i1,j1) の指す要素の存在す
るＰＥへのポインタであり、(i,j) の指す要素と(i1,j
1) の指す要素が同一ＰＥ上にある場合、｛x1,y1 ｝は
｛x,y ｝に等しくなる。
ＯＦＦにした上、Ａ１２へ進む。Ａ１２では、変数q に
q2、ｓにs2、Z にz2、ptr に(i,j) 、Ptr(x,y)を代入す
る。Ａ１３では、条件Ｚが満たされているかどうかをチ
ェックする。なおこのチェックはPtr が指すＰＥ上での
ＣＨＫ、すなわちＣＨＫ（Ptr)によって行われる。また
チェックの際にPtr が指すＰＥ以外のＰＥ上にあるＳＭ
の要素を参照する必要があれば、通信路Ｃ１〜Ｃ４を用
いてＣＨＫ間で要素のやりとりを行うものとする。条件
Ｚが満足されれば、Ａ１４へ進み、そうでなければＡ１
５へ進む。Ａ１４ではＣＨＫ（Ptr)がptr をＳＱ[q](Pt
r)に投入し、かつＳＭ[s](ptr)(Ptr) をＰＵＳＨＥＤに
設定する。Ａ１５ではＣＨＫはまずＡ１５−１において
ＳＭ[s1](i,j) にval 、q にａl、s にs1、Z にz1、を
代入したあと、Ａ１５−２において、(i,j) のＫで指定
される近傍へのポインタ(i1,j1) ｛x1,y1 ｝のそれぞれ
について、ptr を(i1,j1)、Ptr を｛x1,y1 ｝としてＡ
１３→（Ａ１４）→Ａ１５−２の処理をポインタの数だ
け繰り返し行い、そしてその終了後に信号４をＯＮにす
る。なお｛x1,y1 ｝とは、(i1,j1) の指す要素の存在す
るＰＥへのポインタであり、(i,j) の指す要素と(i1,j
1) の指す要素が同一ＰＥ上にある場合、｛x1,y1 ｝は
｛x,y ｝に等しくなる。
【００６０】以上の第２の実施の形態の動作をまとめる
と、以下のようになる。まずＡ０の初期動作によって、
全ＰＥへ同一のプログラムをダウンロードすると共に、
最初に処理すべき画素へのポインタを０〜Ｑ−１のいず
れかの適切なＳＱに格納する。次に反復動作Ａ１〜Ａ１
５では、ＣＮＴ、ＣＡＬ、そしてＣＨＫがそれぞれ以下
のように動作する。
と、以下のようになる。まずＡ０の初期動作によって、
全ＰＥへ同一のプログラムをダウンロードすると共に、
最初に処理すべき画素へのポインタを０〜Ｑ−１のいず
れかの適切なＳＱに格納する。次に反復動作Ａ１〜Ａ１
５では、ＣＮＴ、ＣＡＬ、そしてＣＨＫがそれぞれ以下
のように動作する。
【００６１】Ａ１〜Ａ４ではＣＮＴが全ＰＥに対しＳＱ
のテストを行い、すべてのＳＱが空になれば処理全体を
停止させるためにフラグＨをＯＦＦにし、そうでなけれ
ば、どのＳＱがまだ空でないかの情報ＥＭＰＴＹを各Ｐ
Ｅへ送る。それを受けてＡ５〜Ａ１５では各ＰＥにおい
て、pcの設定、q0.q1,q2への適切なＳＱ番号の設定、s
1,s2 への適切なＳＭ番号の設定、そしてＣＨＫの動作
を規定する変数k,z2,z1,val,q,s,Z,ptr,Ptr 等の設定を
行った上、ＳＱ[q0]が空になるまで、ＣＡＬがそこから
処理すべき画素へのポインタを取り出し、当該ポインタ
が指す画素への処理を行い、かつＣＨＫが次に処理すべ
き画素を検出し、それへのポインタをＳＱ[q1]またはＳ
Ｑ[q2]に積む、という処理を繰り返す。
のテストを行い、すべてのＳＱが空になれば処理全体を
停止させるためにフラグＨをＯＦＦにし、そうでなけれ
ば、どのＳＱがまだ空でないかの情報ＥＭＰＴＹを各Ｐ
Ｅへ送る。それを受けてＡ５〜Ａ１５では各ＰＥにおい
て、pcの設定、q0.q1,q2への適切なＳＱ番号の設定、s
1,s2 への適切なＳＭ番号の設定、そしてＣＨＫの動作
を規定する変数k,z2,z1,val,q,s,Z,ptr,Ptr 等の設定を
行った上、ＳＱ[q0]が空になるまで、ＣＡＬがそこから
処理すべき画素へのポインタを取り出し、当該ポインタ
が指す画素への処理を行い、かつＣＨＫが次に処理すべ
き画素を検出し、それへのポインタをＳＱ[q1]またはＳ
Ｑ[q2]に積む、という処理を繰り返す。
【００６２】ＣＡＬＳＱ[q0]が空になった時点で、他に
空でないＳＱが当該ＰＥ内に存在すればプログラムの指
示に従ってq0,q1,q2に別の空でないＳＱの番号、またs
1,s2にも対応する適切なＳＭの番号を設定した上で、上
記の繰り返し処理を再開する。
空でないＳＱが当該ＰＥ内に存在すればプログラムの指
示に従ってq0,q1,q2に別の空でないＳＱの番号、またs
1,s2にも対応する適切なＳＭの番号を設定した上で、上
記の繰り返し処理を再開する。
【００６３】本発明の第１の実施の形態と第２の実施の
形態とを比べると、第２の実施の形態は、各ＰＥがプロ
グラムメモリＩＭおよびプログラムカウンタpcを持つた
め、図１１に示すように、q0,q1,q2,s1,s2,pc,k,z1,z2
等の設定は各ＰＥ内で行っている点と、各ＰＥの動作を
停止させるためのフラグＨＷＩ用いている点と、ＣＮＴ
と各ＰＥ、またＰＥ内ではＣＡＬとＣＨＫを、互いに非
同期で動作させることが可能である点とにおいて異な
る。
形態とを比べると、第２の実施の形態は、各ＰＥがプロ
グラムメモリＩＭおよびプログラムカウンタpcを持つた
め、図１１に示すように、q0,q1,q2,s1,s2,pc,k,z1,z2
等の設定は各ＰＥ内で行っている点と、各ＰＥの動作を
停止させるためのフラグＨＷＩ用いている点と、ＣＮＴ
と各ＰＥ、またＰＥ内ではＣＡＬとＣＨＫを、互いに非
同期で動作させることが可能である点とにおいて異な
る。
【００６４】また、第１の実施の形態は、第２の実施の
形態と比べると、図１０に示すようなpcおよびＩＭがな
く、かつＳＭやＳＱの個数を示すＳやＱを小さくでき
る。
形態と比べると、図１０に示すようなpcおよびＩＭがな
く、かつＳＭやＳＱの個数を示すＳやＱを小さくでき
る。
【００６５】第２の実施の形態の効果は、第１の実施の
形態の効果に加え、複数の互いに独立名タスクを容易に
重畳的に動作させることが可能である点にある、すなわ
ち、各タスクに別々のＳＱの組、および別々のＳＭを割
り当てることで、ＰＥごとに、あるタスクに対応するＳ
Ｑが空になった時点で、別のタスクに対応するＳＱおよ
びＳＭを処理対象に切り替えることが容易にでき、それ
によって、各ＰＥの稼働率を向上させることが可能であ
る。
形態の効果に加え、複数の互いに独立名タスクを容易に
重畳的に動作させることが可能である点にある、すなわ
ち、各タスクに別々のＳＱの組、および別々のＳＭを割
り当てることで、ＰＥごとに、あるタスクに対応するＳ
Ｑが空になった時点で、別のタスクに対応するＳＱおよ
びＳＭを処理対象に切り替えることが容易にでき、それ
によって、各ＰＥの稼働率を向上させることが可能であ
る。
【００６６】第２の実施の形態の別の効果は、互いに依
存関係にあるタスク、すなわち先行タスクの処理結果を
後続タスクが使用するというような依存関係を持ったタ
スク同士に対しても重畳的に動作させる、すなわち先行
タスクの終了を待たずに、後続タスクを起動できる点に
ある。すなわち、先行タスクの処理を特定のＳＱの組
（例えばＳＱ[q0]、ＳＱ[q1]）と処理の状態を記録する
特定のＳＭ（例えばＳＭ[s1]）で行いながら処理結果を
次々と別の特定のＳＱ（例えばＳＱ[q2]) に投入しかつ
その処理の状態を別の特定のＳＭ（例えばＳＭ[s2]）に
記録していけば、先行タスクの処理に対応するＳＱが一
時的に空になった時点で、処理対象のＳＱおよびＳＭ
を、先行タスクの処理結果を格納しているＳＱ（この場
合ＳＱ[q2]）およびその後続タスクの処理状態を格納し
ているＳＭ（この場合ＳＭ[s2]）に切り替え、先行タス
クの処理の合間に、処理可能となった後続タスクの部分
の処理をその都度、行うことが可能である。
存関係にあるタスク、すなわち先行タスクの処理結果を
後続タスクが使用するというような依存関係を持ったタ
スク同士に対しても重畳的に動作させる、すなわち先行
タスクの終了を待たずに、後続タスクを起動できる点に
ある。すなわち、先行タスクの処理を特定のＳＱの組
（例えばＳＱ[q0]、ＳＱ[q1]）と処理の状態を記録する
特定のＳＭ（例えばＳＭ[s1]）で行いながら処理結果を
次々と別の特定のＳＱ（例えばＳＱ[q2]) に投入しかつ
その処理の状態を別の特定のＳＭ（例えばＳＭ[s2]）に
記録していけば、先行タスクの処理に対応するＳＱが一
時的に空になった時点で、処理対象のＳＱおよびＳＭ
を、先行タスクの処理結果を格納しているＳＱ（この場
合ＳＱ[q2]）およびその後続タスクの処理状態を格納し
ているＳＭ（この場合ＳＭ[s2]）に切り替え、先行タス
クの処理の合間に、処理可能となった後続タスクの部分
の処理をその都度、行うことが可能である。
【００６７】以上説明したように、本発明の画像処理装
置は、処理可能となった画素を動的に抽出する機構と、
それを動的に演算部に供給する機構とを有している。よ
り具体的には、現在までの画素の最新の処理状態を記憶
するための記憶部（図１のＳＭ）と、それを参照し現在
処理中の画素の近傍に位置する画素が処理可能となった
かどうかを検出する検出部（図１のＣＨＫ）と、処理可
能として検出された画素を格納するための一時記憶部
（図１のＳＱ）とを有している。
置は、処理可能となった画素を動的に抽出する機構と、
それを動的に演算部に供給する機構とを有している。よ
り具体的には、現在までの画素の最新の処理状態を記憶
するための記憶部（図１のＳＭ）と、それを参照し現在
処理中の画素の近傍に位置する画素が処理可能となった
かどうかを検出する検出部（図１のＣＨＫ）と、処理可
能として検出された画素を格納するための一時記憶部
（図１のＳＱ）とを有している。
【００６８】また本発明の画像処理方式は、処理可能と
なった画素を動的に抽出し、そのポインタを動的に演算
処理に供給する仕組みを有している。より具体的には、
現在までの画素の最新の処理状態を記憶し（Ａ９、Ａ１
０）、それを参照することにより現在処理中の画素の近
傍に位置する画素が処理可能となったかどうかを検出し
（Ａ８）、かつ処理可能として検出された画素を演算部
が参照可能な一時記憶に格納する（Ａ９）仕組みを有し
ている。
なった画素を動的に抽出し、そのポインタを動的に演算
処理に供給する仕組みを有している。より具体的には、
現在までの画素の最新の処理状態を記憶し（Ａ９、Ａ１
０）、それを参照することにより現在処理中の画素の近
傍に位置する画素が処理可能となったかどうかを検出し
（Ａ８）、かつ処理可能として検出された画素を演算部
が参照可能な一時記憶に格納する（Ａ９）仕組みを有し
ている。
【００６９】
【発明の効果】本発明により得られる第１の効果は、各
画素を並列に処理可能でなく、各画素の処理に順序性が
あるような画像処理アルゴリズムの処理効率を向上させ
ることができるということである。すなわち、それぞれ
の画素に対し、何らかの依存関係を保ったまま処理を行
う必要のある繰り返し型の画像処理アルゴリズムにおい
て、その繰り返し数を減らすことができる。その理由
は、、処理する必要が発生した画素をその都度、動的に
検出することを可能にしているためである。
画素を並列に処理可能でなく、各画素の処理に順序性が
あるような画像処理アルゴリズムの処理効率を向上させ
ることができるということである。すなわち、それぞれ
の画素に対し、何らかの依存関係を保ったまま処理を行
う必要のある繰り返し型の画像処理アルゴリズムにおい
て、その繰り返し数を減らすことができる。その理由
は、、処理する必要が発生した画素をその都度、動的に
検出することを可能にしているためである。
【００７０】第２の効果は、上記第１の効果に加え、何
らかの依存関係を保ったまま処理を行う必要のある繰り
返し型の画像処理アルゴリズムにおいて、各繰り返しに
必要な処理手数を減らすことができる。その理由は、処
理する必要が発生した画素の検出を行う検出部が、従来
の演算を行う演算部と並列に動作するためである。
らかの依存関係を保ったまま処理を行う必要のある繰り
返し型の画像処理アルゴリズムにおいて、各繰り返しに
必要な処理手数を減らすことができる。その理由は、処
理する必要が発生した画素の検出を行う検出部が、従来
の演算を行う演算部と並列に動作するためである。
【００７１】第３の効果は、同じデータ駆動的実行制御
方式を実現する前述した従来方法である複雑なパケット
構成に基づく命令レベルの細粒度なデータ駆動的な制御
方式と比べて、必要とするハードウェアコストが少ない
ことである。その理由は、従来手法のように実行制御の
全情報を持ったパケットを生成しそれをＰＥ間でやりと
りする必要はなく、画素の位置を表すポインタという簡
潔な情報だけをＰＥ間でやりとりすればよいためであ
る。
方式を実現する前述した従来方法である複雑なパケット
構成に基づく命令レベルの細粒度なデータ駆動的な制御
方式と比べて、必要とするハードウェアコストが少ない
ことである。その理由は、従来手法のように実行制御の
全情報を持ったパケットを生成しそれをＰＥ間でやりと
りする必要はなく、画素の位置を表すポインタという簡
潔な情報だけをＰＥ間でやりとりすればよいためであ
る。
【００７２】第４の効果は、同じデータ駆動的実行制御
方式を実現する従来手法である複雑なパケット構成に基
づく命令レベルの細粒度なデータ駆動的な制御方式と比
べて、実行時に発生する制御に係わるオーバーヘッドが
少ないことである。その理由は、画素レベルのデータ駆
動的実行制御方式であることから、画素に対する処理が
逐次的な命令列で構成されている場合でもそれの対しパ
イプライン的な実行形式をとることが可能であり、従来
手法のように全ての命令をパケットを介して起動する必
要がないためである。
方式を実現する従来手法である複雑なパケット構成に基
づく命令レベルの細粒度なデータ駆動的な制御方式と比
べて、実行時に発生する制御に係わるオーバーヘッドが
少ないことである。その理由は、画素レベルのデータ駆
動的実行制御方式であることから、画素に対する処理が
逐次的な命令列で構成されている場合でもそれの対しパ
イプライン的な実行形式をとることが可能であり、従来
手法のように全ての命令をパケットを介して起動する必
要がないためである。
【図１】本発明の第１の実施の形態による画像処理装置
を示すブロック図である。
を示すブロック図である。
【図２】複数の画像処理装置を用いたプロセッサアレイ
の構成例を示すブロック図である。
の構成例を示すブロック図である。
【図３】第１の実施の形態の動作を示すフローチャート
である。
である。
【図４】第１の実施の形態における実施例１、２の動作
を説明するための構成図である。
を説明するための構成図である。
【図５】実施例１の動作を示す構成図である。
【図６】実施例１の動作を示す構成図である。
【図７】実施例１の動作を示す構成図である。
【図８】実施例２の動作を示す構成図である。
【図９】実施例２の動作を示す構成図である。
【図１０】本発明の第２の実施の形態による画像処理装
置を示すブロック図である。
置を示すブロック図である。
【図１１】第２の実施の形態の動作を示すフローチャー
トである。
トである。
ＰＥ 演算要素（プロセッサエレメント） ＬＭ 画素記憶部 ＳＱ 一時記憶部 ＳＭ 同期記憶部 ＣＡＬ 演算部 ＣＨＫ 検出部 ＩＭ 命令記憶部 ＰＣ プログラムカウンタ ＣＮＴ 制御装置
【手続補正書】
【提出日】平成８年１２月２７日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正内容】
【０００２】
【従来の技術】従来Ｘ×Ｙ個（但しＸ≧１，Ｙ≧１）の
プロセッサエレメント（ＰＥ）からなるプロセッサアレ
イでは、通常各ＰＥが画像のある数の画素の処理を担当
する。したがってそれらの画素を並列に処理できる場合
は、容易にＰＥ数に見合う高速化を実現できる。一方、
各画素を並列に処理可能でなく、例えばある画素を処理
してから別の画素が処理できるような、処理に順序性が
ある画像処理アルゴリズムの場合は、そのままではＰＥ
数に見合う高速化を実現できないという問題点が存在し
ていた。従来、この種の問題を解決するものとして、処
理可能となった命令を各ＰＥが動的に検出して処理でき
るようにするために、特公昭６３−３６５４４号公報記
載のような命令レベルのデータ駆動に基づく実行制御方
式、すなわち実行を担当するＰＥの番号、待ち合わせる
べきデータの数、待ち合わせが成立した場合に実行すべ
き命令、さらに次に実行すべき命令等、実行およびその
制御に関する殆どの情報を持ったパケットを生成し、そ
れをＰＥの結合網状に流し、所定のＰＥまで当該パケッ
トが到達し、かつ待ち合わせ条件が成立した場合に、所
定のＰＥが当該パケットに書かれた命令を実行し、かつ
次に実行すべき命令の情報を持ったパケットを生成す
る、という実行制御方式およびそのための画像処理装置
が提案されていた。
プロセッサエレメント（ＰＥ）からなるプロセッサアレ
イでは、通常各ＰＥが画像のある数の画素の処理を担当
する。したがってそれらの画素を並列に処理できる場合
は、容易にＰＥ数に見合う高速化を実現できる。一方、
各画素を並列に処理可能でなく、例えばある画素を処理
してから別の画素が処理できるような、処理に順序性が
ある画像処理アルゴリズムの場合は、そのままではＰＥ
数に見合う高速化を実現できないという問題点が存在し
ていた。従来、この種の問題を解決するものとして、処
理可能となった命令を各ＰＥが動的に検出して処理でき
るようにするために、特公昭６３−３６５４４号公報記
載のような命令レベルのデータ駆動に基づく実行制御方
式、すなわち実行を担当するＰＥの番号、待ち合わせる
べきデータの数、待ち合わせが成立した場合に実行すべ
き命令、さらに次に実行すべき命令等、実行およびその
制御に関する殆どの情報を持ったパケットを生成し、そ
れをＰＥの結合網状に流し、所定のＰＥまで当該パケッ
トが到達し、かつ待ち合わせ条件が成立した場合に、所
定のＰＥが当該パケットに書かれた命令を実行し、かつ
次に実行すべき命令の情報を持ったパケットを生成す
る、という実行制御方式およびそのための画像処理装置
が提案されていた。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正内容】
【０００３】
【発明が解決しようとする課題】上述した従来技術であ
る特公昭６３−３６５４４号公報記載の命令レベルデー
タ駆動に基づく実行制御方式の第１の問題点は、装置が
複雑になる、ということである。その理由は、パケット
内に実行に係わるほとんどの情報を入れなければならな
いため、パケットサイズが大きくなってしまい、パケッ
トの生成およびその処理が複雑になること、及びそれに
伴いパケットを流す結合網のバンド幅も多く必要とされ
るようになることにある。
る特公昭６３−３６５４４号公報記載の命令レベルデー
タ駆動に基づく実行制御方式の第１の問題点は、装置が
複雑になる、ということである。その理由は、パケット
内に実行に係わるほとんどの情報を入れなければならな
いため、パケットサイズが大きくなってしまい、パケッ
トの生成およびその処理が複雑になること、及びそれに
伴いパケットを流す結合網のバンド幅も多く必要とされ
るようになることにある。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正内容】
【００１３】図１は本発明の第１の実施の形態の画像処
理装置であるプロセッサアレイＰＡＲＹを構成する各Ｐ
Ｅ｛x,y ｝の構成例を示すブロック図である。各ＰＥ
｛x,y｝は、処理対象の画像データである画素を格納す
る画素記憶部ＬＭ｛x,y ｝と、処理すべき画素へのポイ
ンタを格納し、要素の取り出しは常に先頭から行うが要
素の投入は先頭または後尾より行うことが可能なＱ個(
但しＱ≧１、q=0...Q-1)の一時記憶部ＳＱ[q] ｛x,y ｝
と、現在までの画素の処理状況を格納し、各語が数ビッ
ト程度のＳ個（但しＳ≧１、s=0...S-1 ）の同期記憶部
ＳＭ[s] ｛x,y ｝と、ＳＱ[q] ｛x,y ｝の先頭からのデ
ータの取り出し、ＬＭ｛x,y ｝内の各画素に対する参照
と定義およびその画素値をオペランドとする算術論理演
算能力とを持つ演算部ＣＡＬ｛x,y ｝と、ＣＡＬ｛x,y
｝とデータのやりとりを行うと共に、ＳＱ[q] ｛x,y
｝内へのデータ投入や、ＳＭ[s] ｛x,y ｝内各要素の
参照と定義とその複数要素間の論理演算能力を持つ検出
部ＣＨＫ｛x,y ｝とを有する。
理装置であるプロセッサアレイＰＡＲＹを構成する各Ｐ
Ｅ｛x,y ｝の構成例を示すブロック図である。各ＰＥ
｛x,y｝は、処理対象の画像データである画素を格納す
る画素記憶部ＬＭ｛x,y ｝と、処理すべき画素へのポイ
ンタを格納し、要素の取り出しは常に先頭から行うが要
素の投入は先頭または後尾より行うことが可能なＱ個(
但しＱ≧１、q=0...Q-1)の一時記憶部ＳＱ[q] ｛x,y ｝
と、現在までの画素の処理状況を格納し、各語が数ビッ
ト程度のＳ個（但しＳ≧１、s=0...S-1 ）の同期記憶部
ＳＭ[s] ｛x,y ｝と、ＳＱ[q] ｛x,y ｝の先頭からのデ
ータの取り出し、ＬＭ｛x,y ｝内の各画素に対する参照
と定義およびその画素値をオペランドとする算術論理演
算能力とを持つ演算部ＣＡＬ｛x,y ｝と、ＣＡＬ｛x,y
｝とデータのやりとりを行うと共に、ＳＱ[q] ｛x,y
｝内へのデータ投入や、ＳＭ[s] ｛x,y ｝内各要素の
参照と定義とその複数要素間の論理演算能力を持つ検出
部ＣＨＫ｛x,y ｝とを有する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００６２
【補正方法】変更
【補正内容】
【００６２】ＳＱ[q0]が空になった時点で、他に空でな
いＳＱが当該ＰＥ内に存在すればプログラムの指示に従
ってq0,q1,q2に別の空でないＳＱの番号、またs1,s2 に
も対応する適切なＳＭの番号を設定した上で、上記の繰
り返し処理を再開する。
いＳＱが当該ＰＥ内に存在すればプログラムの指示に従
ってq0,q1,q2に別の空でないＳＱの番号、またs1,s2 に
も対応する適切なＳＭの番号を設定した上で、上記の繰
り返し処理を再開する。
Claims (8)
- 【請求項１】 処理可能となった画素へのポインタを次
々と動的に検出して記憶しながら、この記憶された画素
へのポインタを次々と取り出し、当該ポインタの示す画
素に対して演算を行うことを特徴とする画像処理方式。 - 【請求項２】 現在までの各画素の処理状態を記録する
ことにより、前記処理可能となった画素を検出すること
を特徴とする請求項１記載の画像処理方式。 - 【請求項３】 複数の異なるタスクの現在までの各画素
の処理状態を記録することにより、前記複数のタスクで
の上記処理可能となった画素へのポインタを同時に検出
することを特徴とする請求項２記載の画像処理方式。 - 【請求項４】 あるタスクに対応する処理可能な画素へ
のポインタが無くなった時点で、他のタスクに対応する
処理可能な画素へのポインタの処理に切り替えることを
特徴とする請求項３記載の画像処理方式。 - 【請求項５】 処理可能となった画素へのポインタを検
出して記憶する検出手段と、 前記検出手段が検出し記憶した前記ポインタを取り出
し、そのポインタの示す画素に対して演算を行う演算手
段とを備えたことを特徴とする画像処理装置。 - 【請求項６】 前記検出手段は、現在までの各画素の処
理状態を記憶する同期記憶手段と、前記処理可能となっ
た画素へのポインタを格納する一時記憶手段とを有する
ことを特徴とする請求項５記載の画像処理装置。 - 【請求項７】 前記同期記憶手段は、複数の異なるタス
クの現在までの各画素の処理状態を記憶するように成さ
れ、前記一時記憶手段は、前記複数のタスクの各々にお
いて前記処理可能となった画素へのポインタを格納する
ように成されていることを特徴とする請求項６記載の画
像処理装置。 - 【請求項８】 前記一時記憶手段において、あるタスク
に対応する前記処理可能となった画素へのポインタが無
くなった時、他のタスクに対応する前記処理可能となっ
た画素へのポインタの処理に切り替える切り替え手段を
設けたことを特徴とする請求項７記載の画像処理装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22565996A JP3211676B2 (ja) | 1996-08-27 | 1996-08-27 | 画像処理方法および装置 |
| FR9710706A FR2752964B1 (fr) | 1996-08-27 | 1997-08-27 | Systeme et procede de traitement d'image simple dans lesquels un temps systeme non souhaite est impossible |
| US08/917,743 US6208362B1 (en) | 1996-08-27 | 1997-08-27 | Simple image processing system and method capable of reducing occurrence of unwanted overhead |
| US09/689,843 US6426754B1 (en) | 1996-08-27 | 2000-10-13 | Simple image processing system and method capable of reducing occurrence of unwanted overhead |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22565996A JP3211676B2 (ja) | 1996-08-27 | 1996-08-27 | 画像処理方法および装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1063822A true JPH1063822A (ja) | 1998-03-06 |
| JP3211676B2 JP3211676B2 (ja) | 2001-09-25 |
Family
ID=16832771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22565996A Expired - Fee Related JP3211676B2 (ja) | 1996-08-27 | 1996-08-27 | 画像処理方法および装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6208362B1 (ja) |
| JP (1) | JP3211676B2 (ja) |
| FR (1) | FR2752964B1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100503094B1 (ko) * | 2003-08-25 | 2005-07-21 | 삼성전자주식회사 | 넓은 메모리 밴드위스를 갖는 디지털 신호 처리 장치 및그 메모리 맵핑 방법 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6336544A (ja) | 1986-07-30 | 1988-02-17 | Seiko Epson Corp | 光有機金属化学気相成長法のマスクアライメント方法 |
| US5175802A (en) * | 1986-08-28 | 1992-12-29 | Hughes Aircraft Company | Macro image processing system |
| US5197140A (en) * | 1989-11-17 | 1993-03-23 | Texas Instruments Incorporated | Sliced addressing multi-processor and method of operation |
| US5828894A (en) * | 1990-11-13 | 1998-10-27 | International Business Machines Corporation | Array processor having grouping of SIMD pickets |
| US5590345A (en) * | 1990-11-13 | 1996-12-31 | International Business Machines Corporation | Advanced parallel array processor(APAP) |
| US5625836A (en) * | 1990-11-13 | 1997-04-29 | International Business Machines Corporation | SIMD/MIMD processing memory element (PME) |
| US5315699A (en) * | 1991-03-20 | 1994-05-24 | Research Development Corporation Of Japan | Filtering operation method for very high-speed image processing system |
| JPH07111737B2 (ja) | 1991-12-27 | 1995-11-29 | 松下電器産業株式会社 | 細線化処理装置 |
| US5408328A (en) * | 1992-03-23 | 1995-04-18 | Ricoh Corporation, California Research Center | Compressed image virtual editing system |
| US6101321A (en) * | 1992-04-10 | 2000-08-08 | Eastman Kodak Company | Method and apparatus for broadcasting data in a ring connected multiprocessor |
| JP2642039B2 (ja) * | 1992-05-22 | 1997-08-20 | インターナショナル・ビジネス・マシーンズ・コーポレイション | アレイ・プロセッサ |
| US5581778A (en) * | 1992-08-05 | 1996-12-03 | David Sarnoff Researach Center | Advanced massively parallel computer using a field of the instruction to selectively enable the profiling counter to increase its value in response to the system clock |
| US5361385A (en) | 1992-08-26 | 1994-11-01 | Reuven Bakalash | Parallel computing system for volumetric modeling, data processing and visualization |
| CA2134249C (en) * | 1993-12-09 | 1999-09-07 | Leon C. Williams | Method and apparatus for controlling the processing of digital image signals |
| EP0733233A4 (en) * | 1993-12-12 | 1997-05-14 | Asp Solutions Usa Inc | SIGNAL PROCESSING APPARATUS AND METHOD |
| JP3163215B2 (ja) * | 1994-03-07 | 2001-05-08 | 日本電信電話株式会社 | 直線抽出ハフ変換画像処理装置 |
| JPH08194679A (ja) * | 1995-01-19 | 1996-07-30 | Texas Instr Japan Ltd | ディジタル信号処理方法及び装置並びにメモリセル読出し方法 |
-
1996
- 1996-08-27 JP JP22565996A patent/JP3211676B2/ja not_active Expired - Fee Related
-
1997
- 1997-08-27 FR FR9710706A patent/FR2752964B1/fr not_active Expired - Fee Related
- 1997-08-27 US US08/917,743 patent/US6208362B1/en not_active Expired - Lifetime
-
2000
- 2000-10-13 US US09/689,843 patent/US6426754B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6426754B1 (en) | 2002-07-30 |
| FR2752964B1 (fr) | 1999-08-20 |
| FR2752964A1 (fr) | 1998-03-06 |
| US6208362B1 (en) | 2001-03-27 |
| JP3211676B2 (ja) | 2001-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4879307B2 (ja) | プロセッサでの条件付き実行をサポートする装置及びその方法 | |
| US5774133A (en) | Computer system with improved pixel processing capabilities | |
| US7911471B1 (en) | Method and apparatus for loop and branch instructions in a programmable graphics pipeline | |
| KR100319353B1 (ko) | 다수의독립섹션과모든섹션으로부터의레지스터저장결과표시비트를가지는산술논리유닛 | |
| US5862066A (en) | Methods and apparatus for fast check of floating point zero or negative zero | |
| US20030046520A1 (en) | Selective writing of data elements from packed data based upon a mask using predication | |
| FR2752630A1 (fr) | Traitement de donnees multiples a une seule instruction dans un processeur de signaux multisupport | |
| US7080239B2 (en) | Loop control circuit and loop control method | |
| JPH1079039A (ja) | コンピュータシステムにおける図形イメージ処理 | |
| EP0551173A2 (en) | Dataflow computer | |
| JPS6160133A (ja) | アドレス算出装置 | |
| JP3211676B2 (ja) | 画像処理方法および装置 | |
| US4924377A (en) | Pipelined instruction processor capable of reading dependent operands in parallel | |
| US10013176B2 (en) | Method and apparatus for parallel processing data including bypassing memory address alias checking | |
| US7483595B2 (en) | Image processing method and device | |
| Kent et al. | Hierarchical cellular logic and the PIPE processor: Structural and functional correspondence | |
| JP2668156B2 (ja) | データ駆動型情報処理装置の実行制御方法 | |
| JP2854867B2 (ja) | イメージ処理システム及び画素データ転送法 | |
| JP2887122B2 (ja) | 画像データ処理装置及びそれを用いたシステム | |
| JP3115428B2 (ja) | パイプライン制御方法 | |
| JP2536183B2 (ja) | 画像処理方法および装置 | |
| JP2926951B2 (ja) | 退避／復帰レジスタアドレス生成回路 | |
| JP2001202351A (ja) | Ｓｉｍｄ型プロセッサ | |
| SU1111197A1 (ru) | Устройство отображени графической информации | |
| SU1275421A1 (ru) | Устройство дл обработки графической информации |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010619 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070719 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120719 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120719 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130719 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |