JPH1079039A - コンピュータシステムにおける図形イメージ処理 - Google Patents
コンピュータシステムにおける図形イメージ処理Info
- Publication number
- JPH1079039A JPH1079039A JP9175674A JP17567497A JPH1079039A JP H1079039 A JPH1079039 A JP H1079039A JP 9175674 A JP9175674 A JP 9175674A JP 17567497 A JP17567497 A JP 17567497A JP H1079039 A JPH1079039 A JP H1079039A
- Authority
- JP
- Japan
- Prior art keywords
- data
- word
- components
- component
- interleaved
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/76—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30025—Format conversion instructions, e.g. Floating-Point to Integer, decimal conversion
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/393—Arrangements for updating the contents of the bit-mapped memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Image Processing (AREA)
- Controls And Circuits For Display Device (AREA)
- Executing Machine-Instructions (AREA)
- Image Generation (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】
【課題】１６ビット・フォーマットにより表される図形
イメージのピクセルを８ビット・フォーマットにより表
されるピクセルに再キャストする効率的システムを提供
する。 【解決手段】処理フォーマットにおけるデータ・コンポ
ーネントは、その各々に表示フォーマットにおけるデー
タ・コンポーネントを表す選択された部分を含み、デー
タ・コンポーネントの選択された部分はグループ化され
たインターリーブされるデータワードを形成するために
組合される。
イメージのピクセルを８ビット・フォーマットにより表
されるピクセルに再キャストする効率的システムを提供
する。 【解決手段】処理フォーマットにおけるデータ・コンポ
ーネントは、その各々に表示フォーマットにおけるデー
タ・コンポーネントを表す選択された部分を含み、デー
タ・コンポーネントの選択された部分はグループ化され
たインターリーブされるデータワードを形成するために
組合される。
Description
【０００１】
【発明の属する技術分野】この発明は、コンピュータシ
ステムにおける図形イメージ処理動作、特に、１６ビッ
ト・フォーマットにより表される図形イメージのピクセ
ルを８ビット・フォーマットにより表されるピクセルに
再キャストする特別の効率的機構に関する。
ステムにおける図形イメージ処理動作、特に、１６ビッ
ト・フォーマットにより表される図形イメージのピクセ
ルを８ビット・フォーマットにより表されるピクセルに
再キャストする特別の効率的機構に関する。
【０００２】
【発明が解決しようとする課題】今日使用中の多くのコ
ンピュータ図形システムにおいて、個々の画素、即ち図
形イメージのピクセルは特定のフォーマットに記憶され
ている。例えば、単一バンド中間調ピクセルは無符号８
ビット整数として一般に記憶され、そして４バンドカラ
ー・ピクセルは４連続無符号８ビット整数として一般に
記憶されている。三次元モデル化システムのようなモデ
ルおよびコンピュータ・プロセスを表すデータを使用し
て発生される、図形イメージはしばしば複合数字計算を
含む。図形イメージのピクセルは、表示されるピクセル
が記憶される特定フォーマットよりもより正確さを与え
るフォーマットで表される間に、図形イメージが表現さ
れることが普通である。例えば、表示されるピクセルの
各バンドが８ビット無符号整数として記憶されるコンピ
ュータ図形システムにおいて、ピクセルの各バンドは、
処理中に１６ビット無符号整数としてしばしば記憶さ
れ、そしてピクセル表示の実質的に直前に８ビット無符
号整数に変換される。ピクセルの各バンドのこのような
フォーマット変換は、通常はピクセルを再キャストする
（ｒｅｃａｓｔｉｎｇ）ものとして言及される。
ンピュータ図形システムにおいて、個々の画素、即ち図
形イメージのピクセルは特定のフォーマットに記憶され
ている。例えば、単一バンド中間調ピクセルは無符号８
ビット整数として一般に記憶され、そして４バンドカラ
ー・ピクセルは４連続無符号８ビット整数として一般に
記憶されている。三次元モデル化システムのようなモデ
ルおよびコンピュータ・プロセスを表すデータを使用し
て発生される、図形イメージはしばしば複合数字計算を
含む。図形イメージのピクセルは、表示されるピクセル
が記憶される特定フォーマットよりもより正確さを与え
るフォーマットで表される間に、図形イメージが表現さ
れることが普通である。例えば、表示されるピクセルの
各バンドが８ビット無符号整数として記憶されるコンピ
ュータ図形システムにおいて、ピクセルの各バンドは、
処理中に１６ビット無符号整数としてしばしば記憶さ
れ、そしてピクセル表示の実質的に直前に８ビット無符
号整数に変換される。ピクセルの各バンドのこのような
フォーマット変換は、通常はピクセルを再キャストする
（ｒｅｃａｓｔｉｎｇ）ものとして言及される。
【０００３】再キャストすることは通常、（i）単一ピ
クセルまたはピクセルの単一バンドを同時にコンピュー
タからロードすること、（ii）ピクセルまたはピクセル
のバンドを表示フォーマットに変換すること、（iii）
ピクセルのバンドの変換されたピクセルを記憶すること
を要求する。図形イメージは、ピクセルのほぼ千行およ
びほぼ千列、即ち百万ピクセルを一般に有し、そしてカ
ラー図形イメージは典型的にはピクセル当たり４バンド
を含む。そこで、このような従来の技術による再キャス
トは典型的にはほぼ４百万のロード動作とほぼ４百万の
記憶動作を含む。加えて、ピクセルまたはピクセルのバ
ンドの再キャストは、ピクセル当たりまたはピクセルの
バンド当たり少なくとも１つのコンピュータ命令を要求
する。そこで、ほぼ別の４百万のコンピュータ命令が典
型的な図形イメージの各ピクセルの各バンドを再キャス
トするために要求される。
クセルまたはピクセルの単一バンドを同時にコンピュー
タからロードすること、（ii）ピクセルまたはピクセル
のバンドを表示フォーマットに変換すること、（iii）
ピクセルのバンドの変換されたピクセルを記憶すること
を要求する。図形イメージは、ピクセルのほぼ千行およ
びほぼ千列、即ち百万ピクセルを一般に有し、そしてカ
ラー図形イメージは典型的にはピクセル当たり４バンド
を含む。そこで、このような従来の技術による再キャス
トは典型的にはほぼ４百万のロード動作とほぼ４百万の
記憶動作を含む。加えて、ピクセルまたはピクセルのバ
ンドの再キャストは、ピクセル当たりまたはピクセルの
バンド当たり少なくとも１つのコンピュータ命令を要求
する。そこで、ほぼ別の４百万のコンピュータ命令が典
型的な図形イメージの各ピクセルの各バンドを再キャス
トするために要求される。
【０００４】図形イメージの処理動作は典型的には実質
的な処理資源を要求する。図形イメージのピクセルを表
示フォーマットに再キャストするために実質的な処理資
源を要求することは、図形イメージを提示しそして表示
するために要求される処理資源を単に追加する。このよ
うな図形イメージ再キャストのために要求される実質的
なコンピュータ資源のために、高精度処理フォーマット
から空間有効表示フォーマットへ図形イメージのピクセ
ルまたはピクセルのバンドの再キャストにおける効率を
増加する要請が産業界に存在する。
的な処理資源を要求する。図形イメージのピクセルを表
示フォーマットに再キャストするために実質的な処理資
源を要求することは、図形イメージを提示しそして表示
するために要求される処理資源を単に追加する。このよ
うな図形イメージ再キャストのために要求される実質的
なコンピュータ資源のために、高精度処理フォーマット
から空間有効表示フォーマットへ図形イメージのピクセ
ルまたはピクセルのバンドの再キャストにおける効率を
増加する要請が産業界に存在する。
【０００５】
【課題を解決するための手段】本発明に従うと、第１
の、処理フォーマットにおけるデータ・コンポーネント
は、その各々に第２の、表示フォーマットにおけるデー
タ・コンポーネントを表す選択された部分を含み、デー
タ・コンポーネントの選択された部分はグループ化され
たインターリーブされるデータワードを形成するために
組合される。例えば、最下位バイトは１バイト・フォー
マットにおける各ピクセル・コンポーネントを表す２バ
イト・フォーマットにおいて表される、２ピクセル・コ
ンポーネントは、最初の２つのバイトが２バイト・フォ
ーマットにおけるピクセル・コンポーネントの最上位バ
イトであり、そして次の２つのバイトが２バイト・フォ
ーマットにおけるピクセル・コンポーネントの最下位バ
イトである４バイト・インターリーブ・ワードを形成す
るために組合わされる。２バイト・フォーマットにおけ
る２ピクセル・コンポーネントの最下位バイトは１バイ
ト・フォーマットにおいて表される２ピクセル・コンポ
ーネントと等価であるから、２つのピクセル・コンポー
ネントは、各ピクセル・コンポーネントが１バイト・フ
ォーマットにおいて表される２バイト・ワードに変換さ
れる。
の、処理フォーマットにおけるデータ・コンポーネント
は、その各々に第２の、表示フォーマットにおけるデー
タ・コンポーネントを表す選択された部分を含み、デー
タ・コンポーネントの選択された部分はグループ化され
たインターリーブされるデータワードを形成するために
組合される。例えば、最下位バイトは１バイト・フォー
マットにおける各ピクセル・コンポーネントを表す２バ
イト・フォーマットにおいて表される、２ピクセル・コ
ンポーネントは、最初の２つのバイトが２バイト・フォ
ーマットにおけるピクセル・コンポーネントの最上位バ
イトであり、そして次の２つのバイトが２バイト・フォ
ーマットにおけるピクセル・コンポーネントの最下位バ
イトである４バイト・インターリーブ・ワードを形成す
るために組合わされる。２バイト・フォーマットにおけ
る２ピクセル・コンポーネントの最下位バイトは１バイ
ト・フォーマットにおいて表される２ピクセル・コンポ
ーネントと等価であるから、２つのピクセル・コンポー
ネントは、各ピクセル・コンポーネントが１バイト・フ
ォーマットにおいて表される２バイト・ワードに変換さ
れる。
【０００６】さらに、本発明に従うと、組合せコンピュ
ータ命令は２つの４バイト・ワードの各バイトをインタ
ーリーブすることができ、そしてまず２バイト・フォー
マットに表される第１と第２のピクセル・コンポーネン
トの最上位バイトおよび最下位バイトをグループ化しそ
して２バイト・フォーマットに表される第３と第４のピ
クセル・コンポーネントの最上位バイトおよび最下位バ
イトをグループ化し、次に第１、第２、第３及び第４の
ピクセル・コンポーネントの最上位バイトをグループ化
しそして第１、第２、第３及び第４のピクセル・コンポ
ーネントの最下位バイトをグループ化する。第１、第
２、第３および第４の最下位バイトは、１バイト・フォ
ーマットにおける第１、第２、第３及び第４のピクセル
・コンポーネントを表し、そして１バイト・フォーマッ
トにおける各ピクセル・フォーマットとして記憶され
る。この結果、４つのピクセル・コンポーネントは、唯
一の２つのコンピュータ命令を使用した２バイト・フォ
ーマットから１バイト・フォーマットに変換される。
ータ命令は２つの４バイト・ワードの各バイトをインタ
ーリーブすることができ、そしてまず２バイト・フォー
マットに表される第１と第２のピクセル・コンポーネン
トの最上位バイトおよび最下位バイトをグループ化しそ
して２バイト・フォーマットに表される第３と第４のピ
クセル・コンポーネントの最上位バイトおよび最下位バ
イトをグループ化し、次に第１、第２、第３及び第４の
ピクセル・コンポーネントの最上位バイトをグループ化
しそして第１、第２、第３及び第４のピクセル・コンポ
ーネントの最下位バイトをグループ化する。第１、第
２、第３および第４の最下位バイトは、１バイト・フォ
ーマットにおける第１、第２、第３及び第４のピクセル
・コンポーネントを表し、そして１バイト・フォーマッ
トにおける各ピクセル・フォーマットとして記憶され
る。この結果、４つのピクセル・コンポーネントは、唯
一の２つのコンピュータ命令を使用した２バイト・フォ
ーマットから１バイト・フォーマットに変換される。
【０００７】さらに、本発明に従うと、８つの連続する
バイトは単一読出しコンピュータ命令または単一書込み
コンピュータ命令においてアクセスされることができ
る。従って、２つの読出しコンピュータ命令は、各が２
バイト・フォーマットに表される８つのピクセル・コン
ポーネントを検索する。８つのピクセル・コンポーネン
トは、４つの組合せコンピュータ命令を使用する１バイ
ト・フォーマットに変換され、そして単一８バイト書込
みコンピュータ命令を使用してメモリに記憶される。従
って、百万ピクセルを含む４バンド図形イメージは２バ
イト処理フォーマットから百万読出しコンピュータ命
令、５千組合せコンピュータ命令、そして５千書込みコ
ンピュータ命令を使用する１バイト表示フォーマットへ
変換することができる。各コンピュータ書込み命令は追
加移動コンピュータ命令を要求して蓄積用の適当な形で
ピクセル・データの８つの連続するバイトを形成でき
る。
バイトは単一読出しコンピュータ命令または単一書込み
コンピュータ命令においてアクセスされることができ
る。従って、２つの読出しコンピュータ命令は、各が２
バイト・フォーマットに表される８つのピクセル・コン
ポーネントを検索する。８つのピクセル・コンポーネン
トは、４つの組合せコンピュータ命令を使用する１バイ
ト・フォーマットに変換され、そして単一８バイト書込
みコンピュータ命令を使用してメモリに記憶される。従
って、百万ピクセルを含む４バンド図形イメージは２バ
イト処理フォーマットから百万読出しコンピュータ命
令、５千組合せコンピュータ命令、そして５千書込みコ
ンピュータ命令を使用する１バイト表示フォーマットへ
変換することができる。各コンピュータ書込み命令は追
加移動コンピュータ命令を要求して蓄積用の適当な形で
ピクセル・データの８つの連続するバイトを形成でき
る。
【０００８】
【発明の実施の形態】本発明に従うと、各々が第２の表
示フォーマットにおけるデータ・コンポーネントを表す
選択された部分を含む第１の処理フォーマットは、デー
タ・コンポーネントの選択された部分がグループ化され
たインターリーブされるデータを形成するために組合わ
される。例えば、最下位バイトが１バイト・フォーマッ
ト中の各ピクセル・コンポーネントを表している２バイ
ト・フォーマット中に表されている２ピクセル・コンポ
ーネントは、最初の２バイトが２バイト・フォーマット
中にピクセル・フォーマットの最上位バイトであり、そ
して次の２バイトが２バイト・フォーマット中のピクセ
ル・コンポーネントの最下位バイトである、４バイトの
インターリーブされるワードを形成するために組合わさ
れる。２バイト・フォーマット中のピクセル・コンポー
ネントの最下位バイトは１バイト・フォーマット中に表
される２ピクセル・コンポーネントに等価であるから、
２ピクセル・コンポーネントは、各ピクセル・コンポー
ネントが１バイト・フォーマットに表される２バイト・
ワードに実効的に変換される。
示フォーマットにおけるデータ・コンポーネントを表す
選択された部分を含む第１の処理フォーマットは、デー
タ・コンポーネントの選択された部分がグループ化され
たインターリーブされるデータを形成するために組合わ
される。例えば、最下位バイトが１バイト・フォーマッ
ト中の各ピクセル・コンポーネントを表している２バイ
ト・フォーマット中に表されている２ピクセル・コンポ
ーネントは、最初の２バイトが２バイト・フォーマット
中にピクセル・フォーマットの最上位バイトであり、そ
して次の２バイトが２バイト・フォーマット中のピクセ
ル・コンポーネントの最下位バイトである、４バイトの
インターリーブされるワードを形成するために組合わさ
れる。２バイト・フォーマット中のピクセル・コンポー
ネントの最下位バイトは１バイト・フォーマット中に表
される２ピクセル・コンポーネントに等価であるから、
２ピクセル・コンポーネントは、各ピクセル・コンポー
ネントが１バイト・フォーマットに表される２バイト・
ワードに実効的に変換される。
【０００９】イメージ処理システムのハードウエア・コ
ンポーネント 本発明のアプリケーションを容易にするために、再キャ
スト・システムのハードウエア・コンポーネントは簡単
に記述される。コンピュータシステム１００（図１）
は、プロセッサ１０２とバス１０６を介してプロセッサ
１０２に接続されたメモリ１０４を含む。プロセッサ１
０２はメモリ１０４からコンピュータ命令を取出し、そ
して取出されたコンピュータ命令を実行する。プロセッ
サ１０２はメモリ１０４からデータを読出しそしてメモ
リ１０４へデータを書込み、取出されそして実行された
コンピュータ命令に従ってバス１０６を介して１以上の
コンピュータ表示デバイス１２０への信号を制御する。
プロセッサ１０２は以下に詳細に述べられている。
ンポーネント 本発明のアプリケーションを容易にするために、再キャ
スト・システムのハードウエア・コンポーネントは簡単
に記述される。コンピュータシステム１００（図１）
は、プロセッサ１０２とバス１０６を介してプロセッサ
１０２に接続されたメモリ１０４を含む。プロセッサ１
０２はメモリ１０４からコンピュータ命令を取出し、そ
して取出されたコンピュータ命令を実行する。プロセッ
サ１０２はメモリ１０４からデータを読出しそしてメモ
リ１０４へデータを書込み、取出されそして実行された
コンピュータ命令に従ってバス１０６を介して１以上の
コンピュータ表示デバイス１２０への信号を制御する。
プロセッサ１０２は以下に詳細に述べられている。
【００１０】メモリ１０４は、如何なる型のコンピュー
タ・メモリを含むことができ、そして限定なしに、ラン
ダム・アクセス・メモリ（ＲＡＭ）、リード・オンリー
・メモリ（ＲＯＭ）、そして磁気そして／または光デス
クのような記憶媒体を含む記憶デバイスを含むことがで
きる。メモリ１０４は、メモリ１０４からプロセッサ１
０２内で実行するコンピュータ・プロセスであるイメー
ジ・プロセッサ１１０を含む。コンピュータ・プロセス
は、コンピュータシステム１００により実行されるタス
クを集合的に定義するコンピュータ命令およびデータの
集合である。より完全に以下に述べられるように、イメ
ージ・プロセッサ１１０は、（i）処理バッファ１１２
からの処理フォーマット中のピクセルを読出し、（ii）
処理フォーマット中のピクセルを表示フォーマット中の
ピクセルへ再キャストし、そして（iii）表示バッファ
１１４における表示フォーマット中にピクセルを記憶す
る。
タ・メモリを含むことができ、そして限定なしに、ラン
ダム・アクセス・メモリ（ＲＡＭ）、リード・オンリー
・メモリ（ＲＯＭ）、そして磁気そして／または光デス
クのような記憶媒体を含む記憶デバイスを含むことがで
きる。メモリ１０４は、メモリ１０４からプロセッサ１
０２内で実行するコンピュータ・プロセスであるイメー
ジ・プロセッサ１１０を含む。コンピュータ・プロセス
は、コンピュータシステム１００により実行されるタス
クを集合的に定義するコンピュータ命令およびデータの
集合である。より完全に以下に述べられるように、イメ
ージ・プロセッサ１１０は、（i）処理バッファ１１２
からの処理フォーマット中のピクセルを読出し、（ii）
処理フォーマット中のピクセルを表示フォーマット中の
ピクセルへ再キャストし、そして（iii）表示バッファ
１１４における表示フォーマット中にピクセルを記憶す
る。
【００１１】処理バッファ１１２と表示バッファ１１４
は、メモリ１０４に記憶される。処理バッファ１１２
は、処理フォーマットにおける図形イメージのピクセル
を表すデータを記憶する。ひとつの実施形態において、
処理フォーマットは１６ビット無符号整数を含み各ピク
セルの各バンドを表示する。例えば、処理バッファ１１
２により表される図形イメージは単一バンド中間調図形
イメージであるならば、図形イメージの各ピクセルは、
ピクセルのアルファ、ブルー、グリーンおよびレッドの
コンポーネントを表す４つの連続する１６ビット無符号
整数により表される。
は、メモリ１０４に記憶される。処理バッファ１１２
は、処理フォーマットにおける図形イメージのピクセル
を表すデータを記憶する。ひとつの実施形態において、
処理フォーマットは１６ビット無符号整数を含み各ピク
セルの各バンドを表示する。例えば、処理バッファ１１
２により表される図形イメージは単一バンド中間調図形
イメージであるならば、図形イメージの各ピクセルは、
ピクセルのアルファ、ブルー、グリーンおよびレッドの
コンポーネントを表す４つの連続する１６ビット無符号
整数により表される。
【００１２】表示バッファ１１４は、図形イメージ処理
において使用される何らかの図形イメージ・バッファで
あり得る。例えば、表示バッファ１１４は、提示された
図形イメージから隠された表面を除去するために通常の
方法で使用されるＺバッファであり得る。交互に、表示
バッファ１１４は、その内容がコンピュータ表示デバイ
ス１２０のひとつにおいて直ちに表示されるフレーム・
バッファで有り得る。各コンピュータ表示デバイス１２
０は、プリンタの制限なしに、陰極線管（ＣＲＴ）、発
光ダイオード（ＬＥＤ）ディスプレイ、または液晶ディ
スプレイ（ＬＣＤ）を含む何らかの型のコンピュータ表
示デバイスで有り得る。各コンピュータ表示デバイス１
２０は、プロセッサ１０２から制御信号とデータを受信
し、このような制御信号に応答して、受信データを表示
する。コンピュータ表示デバイス１２０とプロセッサ１
０２によるその制御は従来のものである。
において使用される何らかの図形イメージ・バッファで
あり得る。例えば、表示バッファ１１４は、提示された
図形イメージから隠された表面を除去するために通常の
方法で使用されるＺバッファであり得る。交互に、表示
バッファ１１４は、その内容がコンピュータ表示デバイ
ス１２０のひとつにおいて直ちに表示されるフレーム・
バッファで有り得る。各コンピュータ表示デバイス１２
０は、プリンタの制限なしに、陰極線管（ＣＲＴ）、発
光ダイオード（ＬＥＤ）ディスプレイ、または液晶ディ
スプレイ（ＬＣＤ）を含む何らかの型のコンピュータ表
示デバイスで有り得る。各コンピュータ表示デバイス１
２０は、プロセッサ１０２から制御信号とデータを受信
し、このような制御信号に応答して、受信データを表示
する。コンピュータ表示デバイス１２０とプロセッサ１
０２によるその制御は従来のものである。
【００１３】表示フォーマットは、１以上のコンピュー
タ表示デバイス１２０によるデータの受領および表示用
に適切であるデータのフォーマットである。一実施形態
において、ディスプレイ・フォーマットは８ビット無符
号整数を含み、各ピクセルの各バンドを表す。例えば、
表示バッファ１１４により表される図形イメージが単一
バンド中間調図形イメージであるならば、図形イメージ
の各ピクセルは単一８ビット無符号整数により表され
る。同様に、表示バッファ１１４により表される図形イ
メージが、そのバンドがアルファ、ブルー、グリーンお
よびレッドである４バンド・カラー図形イメージである
ならば、図形イメージの各ピクセルは、ピクセルのアル
ファ、ブルー、グリーンおよびレッドのコンポーネント
を表す４連続８ビット無符号整数により表される。
タ表示デバイス１２０によるデータの受領および表示用
に適切であるデータのフォーマットである。一実施形態
において、ディスプレイ・フォーマットは８ビット無符
号整数を含み、各ピクセルの各バンドを表す。例えば、
表示バッファ１１４により表される図形イメージが単一
バンド中間調図形イメージであるならば、図形イメージ
の各ピクセルは単一８ビット無符号整数により表され
る。同様に、表示バッファ１１４により表される図形イ
メージが、そのバンドがアルファ、ブルー、グリーンお
よびレッドである４バンド・カラー図形イメージである
ならば、図形イメージの各ピクセルは、ピクセルのアル
ファ、ブルー、グリーンおよびレッドのコンポーネント
を表す４連続８ビット無符号整数により表される。
【００１４】処理バッファ１１２における処理フォーマ
ットから表示バッファ１１４における表示フォーマット
へイメージ・プロセッサ１１０によりピクセルの再キャ
ストは、論理フロー図２００（図２）として例示され
る。論理フロー図２００による処理は、ループ・ステッ
プ２０２により開始する。ループ・ステップ２０２およ
び次のステップ２１６は、イメージ・プロセッサ１１０
（図１）がステップ２０４−２１４に従って処理バッフ
ァ１１２の各ピクセルの各バンドを処理するループを制
限する。処理バッファ１１２において表された８ピクセ
ル・コンポーネントはループ・ステップ２０２および次
のステップ２１６により制限されるループの単一反復に
おいて処理される。例えば、もし処理バッファ１１２に
おいて表示される図形イメージが単一バンド中間調図形
イメージであるならば、８ピクセルはループ・ステップ
２０２および次のステップ２１６により限定されるルー
プの単一反復により処理される。他方、もし処理バッフ
ァ１１２において表示される図形イメージが４バンド・
カラー図形イメージであるならば、集合的に２ピクセル
を表示する８ピクセル・コンポーネントはループ・ステ
ップ２０２および次のステップ２１６により限定される
ループの単一反復により処理される。８コンポーネント
はこの例示の実施形態においてステップ２０２および２
１６により限定されるループの各反復により処理され、
その理由はプロセッサ１０２（図１）により実行される
最大単一書込み動作は直ちに表示バンド１１４へ表示フ
ォーマット中の８コンポーネントを書込むことができる
からである。処理バッファ１１２のピクセルの各８のコ
ンポーネントのために、処理はループ・ステップ２０２
からステップ２０４へ移行する。
ットから表示バッファ１１４における表示フォーマット
へイメージ・プロセッサ１１０によりピクセルの再キャ
ストは、論理フロー図２００（図２）として例示され
る。論理フロー図２００による処理は、ループ・ステッ
プ２０２により開始する。ループ・ステップ２０２およ
び次のステップ２１６は、イメージ・プロセッサ１１０
（図１）がステップ２０４−２１４に従って処理バッフ
ァ１１２の各ピクセルの各バンドを処理するループを制
限する。処理バッファ１１２において表された８ピクセ
ル・コンポーネントはループ・ステップ２０２および次
のステップ２１６により制限されるループの単一反復に
おいて処理される。例えば、もし処理バッファ１１２に
おいて表示される図形イメージが単一バンド中間調図形
イメージであるならば、８ピクセルはループ・ステップ
２０２および次のステップ２１６により限定されるルー
プの単一反復により処理される。他方、もし処理バッフ
ァ１１２において表示される図形イメージが４バンド・
カラー図形イメージであるならば、集合的に２ピクセル
を表示する８ピクセル・コンポーネントはループ・ステ
ップ２０２および次のステップ２１６により限定される
ループの単一反復により処理される。８コンポーネント
はこの例示の実施形態においてステップ２０２および２
１６により限定されるループの各反復により処理され、
その理由はプロセッサ１０２（図１）により実行される
最大単一書込み動作は直ちに表示バンド１１４へ表示フ
ォーマット中の８コンポーネントを書込むことができる
からである。処理バッファ１１２のピクセルの各８のコ
ンポーネントのために、処理はループ・ステップ２０２
からステップ２０４へ移行する。
【００１５】ステップ２０４において、イメージ・プロ
セッサ１１０（図１）は処理バッファ１１２から処理フ
ォーマット中の８ピクセル・コンポーネントを読出す。
プロセッサ１０２は、データの１６連続バイトがメモリ
１０４から読出される得る読出し動作を実行する。イメ
ージ・プロセッサ１１０は読出し動作を呼出しそしてプ
ロセッサ１０２にデータ配置動作を実行させ、ループ・
ステップ２０２および次のステップ２１６により限定さ
れるループの現反復により処理されるべき処理バッファ
１１２の８ピクセル・コンポーネントの最初を表すバイ
トが８バイト境界上に配置されるように読出されたデー
タをシフトする。配置されたデータの最初の８バイト
は、処理フォーマット中の４ピクセル・コンポーネン
ト、例えば１６ビット無符号整数により表される４ピク
セル・コンポーネントを表す。ループ・ステップ２０２
およびステップ２１６により限定されるループの現反復
により処理される第２の４ピクセル・コンポーネント
は、第２の読出し動作および第２の対応するデータ配置
動作において処理バッファ１１２から読出される。
セッサ１１０（図１）は処理バッファ１１２から処理フ
ォーマット中の８ピクセル・コンポーネントを読出す。
プロセッサ１０２は、データの１６連続バイトがメモリ
１０４から読出される得る読出し動作を実行する。イメ
ージ・プロセッサ１１０は読出し動作を呼出しそしてプ
ロセッサ１０２にデータ配置動作を実行させ、ループ・
ステップ２０２および次のステップ２１６により限定さ
れるループの現反復により処理されるべき処理バッファ
１１２の８ピクセル・コンポーネントの最初を表すバイ
トが８バイト境界上に配置されるように読出されたデー
タをシフトする。配置されたデータの最初の８バイト
は、処理フォーマット中の４ピクセル・コンポーネン
ト、例えば１６ビット無符号整数により表される４ピク
セル・コンポーネントを表す。ループ・ステップ２０２
およびステップ２１６により限定されるループの現反復
により処理される第２の４ピクセル・コンポーネント
は、第２の読出し動作および第２の対応するデータ配置
動作において処理バッファ１１２から読出される。
【００１６】好ましい実施形態において、イメージ・プ
ロセッサ１１０（図１）は、ステップ２０４（図２）に
おいて読出されるデータの第１の１６バイトがデータ配
置動作を前に実行する８バイト境界上に既に配置されて
いるか否かを決定する。もし１６バイトのデータが既に
配置されているならば、イメージ・プロセッサ１１０
（図１）はデータ配置動作を実行せずに単一読出し動作
において読出されたデータは全て８ピクセル・コンポー
ネントを表す。
ロセッサ１１０（図１）は、ステップ２０４（図２）に
おいて読出されるデータの第１の１６バイトがデータ配
置動作を前に実行する８バイト境界上に既に配置されて
いるか否かを決定する。もし１６バイトのデータが既に
配置されているならば、イメージ・プロセッサ１１０
（図１）はデータ配置動作を実行せずに単一読出し動作
において読出されたデータは全て８ピクセル・コンポー
ネントを表す。
【００１７】処理フォーマットにおいて８ピクセル・コ
ンポーネントを表示するデータは実質的に同時に検索さ
れるのに対し、４ピクセル・コンポーネントを表すデー
タは、処理フォーマットから表示フォーマットへ実質的
に同時に変換される。この結果、処理バッファ１１２か
ら読出される第１の４ピクセル・コンポーネントを表す
８連続バイトは、イメージ・プロセッサ１１０（図１）
のデータ・ダブルワード３０２（図３）に記憶される。
データ・ダブルワード３０２（図３）は、８区分バイト
Ｈ０、Ｌ０、Ｈ１、Ｌ１、Ｈ２、Ｌ２、Ｈ３、およびＬ
３を含む。バイトＨ０とＬ０は、第１のピクセル・コン
ポーネントの最上位および最下位バイトを表す。同様
に、バイトＨ１とＬ１は第２のピクセル・コンポーネン
トの最上位および最下位バイトを表す。バイトＨ２とＬ
２は第３のピクセル・コンポーネントの最上位および最
下位バイトを表す。そしてバイトＨ３およびＬ３は第４
のピクセル・コンポーネントの最上位および最下位バイ
トを表す。データ・ダブルワード３０２において、第４
の各ピクセル・コンポーネントは、処理フォーマットに
おいて各ピクセル・コンポーネントの最下位バイトは表
示フォーマットにおける同じピクセル・コンポーネント
と等価である。一実施形態において、処理バッファ１１
２（図１）に記憶されている間のピクセル・コンポーネ
ントの処理は、各コンポーネントの最下位部分が表示フ
ォーマットにおけるピクセル・コンポーネントを表すよ
うにピクセル・コンポーネントをスケールする。ピクセ
ル・コンポーネントの処理は、典型的にはピクセル・コ
ンポーネントをスケールすることを含むから、スケール
要素は、このような処理の結果は最下位部分が表示フォ
ーマットにけるピクセル・コンポーネントを正確に表す
ピクセル・コンポーネントであるように調整され得る。
この例示の実施形態において、ピクセル・コンポーネン
トは、１６ビット無符号整数の処理フォーマットにおい
て処理されるが、ピクセル・コンポーネントの最下位８
ビットにより表されるゼロから２５５までの範囲の値を
有するために処理中にスケールされる。結果として、処
理フォーマットにおけるピクセル・コンポーネントの最
上位部分、例えばこの例示された実施形態における８の
最上位ビットはゼロである。
ンポーネントを表示するデータは実質的に同時に検索さ
れるのに対し、４ピクセル・コンポーネントを表すデー
タは、処理フォーマットから表示フォーマットへ実質的
に同時に変換される。この結果、処理バッファ１１２か
ら読出される第１の４ピクセル・コンポーネントを表す
８連続バイトは、イメージ・プロセッサ１１０（図１）
のデータ・ダブルワード３０２（図３）に記憶される。
データ・ダブルワード３０２（図３）は、８区分バイト
Ｈ０、Ｌ０、Ｈ１、Ｌ１、Ｈ２、Ｌ２、Ｈ３、およびＬ
３を含む。バイトＨ０とＬ０は、第１のピクセル・コン
ポーネントの最上位および最下位バイトを表す。同様
に、バイトＨ１とＬ１は第２のピクセル・コンポーネン
トの最上位および最下位バイトを表す。バイトＨ２とＬ
２は第３のピクセル・コンポーネントの最上位および最
下位バイトを表す。そしてバイトＨ３およびＬ３は第４
のピクセル・コンポーネントの最上位および最下位バイ
トを表す。データ・ダブルワード３０２において、第４
の各ピクセル・コンポーネントは、処理フォーマットに
おいて各ピクセル・コンポーネントの最下位バイトは表
示フォーマットにおける同じピクセル・コンポーネント
と等価である。一実施形態において、処理バッファ１１
２（図１）に記憶されている間のピクセル・コンポーネ
ントの処理は、各コンポーネントの最下位部分が表示フ
ォーマットにおけるピクセル・コンポーネントを表すよ
うにピクセル・コンポーネントをスケールする。ピクセ
ル・コンポーネントの処理は、典型的にはピクセル・コ
ンポーネントをスケールすることを含むから、スケール
要素は、このような処理の結果は最下位部分が表示フォ
ーマットにけるピクセル・コンポーネントを正確に表す
ピクセル・コンポーネントであるように調整され得る。
この例示の実施形態において、ピクセル・コンポーネン
トは、１６ビット無符号整数の処理フォーマットにおい
て処理されるが、ピクセル・コンポーネントの最下位８
ビットにより表されるゼロから２５５までの範囲の値を
有するために処理中にスケールされる。結果として、処
理フォーマットにおけるピクセル・コンポーネントの最
上位部分、例えばこの例示された実施形態における８の
最上位ビットはゼロである。
【００１８】別の実施形態において、区分演算動作がデ
ータ・ダブルワード３０２（図３）上のプロセッサ１０
２（図１）により実行され、各ピクセル・コンポーネン
トの最下位部分が表示フォーマット中のピクセル・コン
ポーネントを表すように実質的に同時にデータ・ダブル
ワード３０２中に表される４つの各ピクセル・コンポー
ネントをスケールする。このような区分動作は一層完全
に記述され、例えば（i）１９９４年４月２９日に提出
された、Ｔｉｍｏｔｈｙ Ｊ．Ｖａｎ Ｈｏｏｋ，Ｌｅ
ｓｌｉｅ Ｄｅａｎ Ｋｏｈｎ，Ｒｏｂｅｒｔ Ｙｕｎ
ｇによる、「集積された図形機能を持った中央処理装置
（Ａ Ｃｅｎｔｒａｌ Ｐｒｏｓｅｓｓｉｎｇ Ｕｎｉ
ｔ ｗｉｔｈ Ｉｎｔｅｇｒａｔｅｄ Ｇｒａｐｉｃｓ
Ｆｕｎｃｔｉｏｎｓ）」と題された米国特許出願番号
０８／２３６、５７２（５７２出願）、および（ii）１
９９５年３月３日に提出された、Ｃｈａｎｇ−Ｇｕｏ
ＺｈｏｕとＤａｎｉｅｌ Ｓ．Ｒｉｃｅによる、「並列
プロセッサにおけるカラー・フォーマット変換（Ｃｏｌ
ｏｒ Ｆｏｒｍａｔ Ｃｏｎｖｅｒｓｉｏｎ）」と題さ
れた米国特許出願番号０８／３９８，１１１（１１１出
願）、の両方は以下に参照によりそっくり含まれてい
る。
ータ・ダブルワード３０２（図３）上のプロセッサ１０
２（図１）により実行され、各ピクセル・コンポーネン
トの最下位部分が表示フォーマット中のピクセル・コン
ポーネントを表すように実質的に同時にデータ・ダブル
ワード３０２中に表される４つの各ピクセル・コンポー
ネントをスケールする。このような区分動作は一層完全
に記述され、例えば（i）１９９４年４月２９日に提出
された、Ｔｉｍｏｔｈｙ Ｊ．Ｖａｎ Ｈｏｏｋ，Ｌｅ
ｓｌｉｅ Ｄｅａｎ Ｋｏｈｎ，Ｒｏｂｅｒｔ Ｙｕｎ
ｇによる、「集積された図形機能を持った中央処理装置
（Ａ Ｃｅｎｔｒａｌ Ｐｒｏｓｅｓｓｉｎｇ Ｕｎｉ
ｔ ｗｉｔｈ Ｉｎｔｅｇｒａｔｅｄ Ｇｒａｐｉｃｓ
Ｆｕｎｃｔｉｏｎｓ）」と題された米国特許出願番号
０８／２３６、５７２（５７２出願）、および（ii）１
９９５年３月３日に提出された、Ｃｈａｎｇ−Ｇｕｏ
ＺｈｏｕとＤａｎｉｅｌ Ｓ．Ｒｉｃｅによる、「並列
プロセッサにおけるカラー・フォーマット変換（Ｃｏｌ
ｏｒ Ｆｏｒｍａｔ Ｃｏｎｖｅｒｓｉｏｎ）」と題さ
れた米国特許出願番号０８／３９８，１１１（１１１出
願）、の両方は以下に参照によりそっくり含まれてい
る。
【００１９】ステップ２０４（図２）において、イメー
ジ・プロセッサ１１０（図１）は、データ・ダブルワー
ド３０２の関して上述されたような直接的類似方法でデ
ータ・ダブルワード３１２（図３）における第２の４つ
のピクセル・コンポーネントを記憶する。処理動作はス
テップ２０４（図２）からステップ２０６へ移行する。
ジ・プロセッサ１１０（図１）は、データ・ダブルワー
ド３０２の関して上述されたような直接的類似方法でデ
ータ・ダブルワード３１２（図３）における第２の４つ
のピクセル・コンポーネントを記憶する。処理動作はス
テップ２０４（図２）からステップ２０６へ移行する。
【００２０】ステップ２０６において、イメージ・プロ
セッサ１１０（図１）は、プロセッサ１０２（図１）に
より実行されそして図４に例示されているＰＭＥＲＧＥ
オペレーション３０６を使用してバイトＨ０（図３）、
Ｌ０、Ｈ１およびＬ１をバイトＨ２、Ｌ２、Ｈ３および
Ｌ３と組合わせる。データワード４０２は３２ビット長
であり、４区分バイト４０２Ａ−Ｄを含む。同様に、デ
ータワード４０４は３２ビット長であり、４区分バイト
４０４Ａ−Ｄを含む。ＰＭＥＲＧＥオペレーションは、
データワード４０２および４０４の各バイトを図示され
たようなダブルデータワード４０６へインターリーブす
る。ダブルデータワード４０６は６４ビット長であり、
８区分バイト４０６Ａ−Ｈを含む。ＰＭＥＲＧＥオペレ
ーション３０４（図３）の結果は、６４ビット長である
データダブルワード３０６であり、その８区分バイトは
次の値、Ｈ０、Ｈ２、Ｌ０、Ｌ２、Ｈ１、Ｌ１およびＬ
３を有する。処理動作はステップ２０６（図２）からス
テップ２０８に移る。
セッサ１１０（図１）は、プロセッサ１０２（図１）に
より実行されそして図４に例示されているＰＭＥＲＧＥ
オペレーション３０６を使用してバイトＨ０（図３）、
Ｌ０、Ｈ１およびＬ１をバイトＨ２、Ｌ２、Ｈ３および
Ｌ３と組合わせる。データワード４０２は３２ビット長
であり、４区分バイト４０２Ａ−Ｄを含む。同様に、デ
ータワード４０４は３２ビット長であり、４区分バイト
４０４Ａ−Ｄを含む。ＰＭＥＲＧＥオペレーションは、
データワード４０２および４０４の各バイトを図示され
たようなダブルデータワード４０６へインターリーブす
る。ダブルデータワード４０６は６４ビット長であり、
８区分バイト４０６Ａ−Ｈを含む。ＰＭＥＲＧＥオペレ
ーション３０４（図３）の結果は、６４ビット長である
データダブルワード３０６であり、その８区分バイトは
次の値、Ｈ０、Ｈ２、Ｌ０、Ｌ２、Ｈ１、Ｌ１およびＬ
３を有する。処理動作はステップ２０６（図２）からス
テップ２０８に移る。
【００２１】ステップ２０８において、データ・ダブル
ワード３０６の上部４バイト３０６Ｈ（図３）およびデ
ータ・ダブルワード３０６の下部４バイト３０６Ｌを、
上述されたＰＭＥＲＧＥオペレーション３０４と直接類
似したＰＭＥＲＧＥオペレーション３０８を使用して組
合わせる。ＰＭＥＲＧＥオペレーション３０８の結果
は、６４ビット長であるデータダブルワード３１０であ
り、その８区分バイトは次の値、Ｈ０、Ｈ１、Ｈ２、Ｈ
３、Ｌ０、Ｌ１、Ｌ２およびＬ３を有する。処理動作は
ステップ２０８（図２）からステップ２１０に移る。
ワード３０６の上部４バイト３０６Ｈ（図３）およびデ
ータ・ダブルワード３０６の下部４バイト３０６Ｌを、
上述されたＰＭＥＲＧＥオペレーション３０４と直接類
似したＰＭＥＲＧＥオペレーション３０８を使用して組
合わせる。ＰＭＥＲＧＥオペレーション３０８の結果
は、６４ビット長であるデータダブルワード３１０であ
り、その８区分バイトは次の値、Ｈ０、Ｈ１、Ｈ２、Ｈ
３、Ｌ０、Ｌ１、Ｌ２およびＬ３を有する。処理動作は
ステップ２０８（図２）からステップ２１０に移る。
【００２２】ステップ２１０において、データ・ダブル
ワード３１２に記憶された第２の４ピクセル・コンポー
ネントを、ステップ２０６（図２）に関して上述された
ような直接的類似方法でＰＭＥＲＧＥオペレーション３
１４を使用して組合せ、８つの区分バイトがＨ４（図
３）、Ｈ６、Ｌ４、Ｌ６、Ｈ５、Ｈ７、Ｌ５及びＬ７で
あるデータ・ダブルワード３１６を生じる。処理動作は
ステップ２１２（図２）に移り、イメージ・プロセッサ
１１０（図１）は、第２の４ピクセル・コンポーネント
を表すデータ・ダブルワード３１６の上部４バイト３１
６Ｈ（図３）および下部４バイト３１６Ｌを、ステップ
２０８（図２）に関して上述した直接類似した方法で組
合わせる。ＰＭＥＲＧＥオペレーション３１８の結果
は、６４ビット長であるデータダブルワード３２０であ
り、その８区分バイトは次の値、Ｈ５、Ｈ６、Ｈ６、Ｈ
７、Ｌ４、Ｌ５、Ｌ６およびＬ７を有する。
ワード３１２に記憶された第２の４ピクセル・コンポー
ネントを、ステップ２０６（図２）に関して上述された
ような直接的類似方法でＰＭＥＲＧＥオペレーション３
１４を使用して組合せ、８つの区分バイトがＨ４（図
３）、Ｈ６、Ｌ４、Ｌ６、Ｈ５、Ｈ７、Ｌ５及びＬ７で
あるデータ・ダブルワード３１６を生じる。処理動作は
ステップ２１２（図２）に移り、イメージ・プロセッサ
１１０（図１）は、第２の４ピクセル・コンポーネント
を表すデータ・ダブルワード３１６の上部４バイト３１
６Ｈ（図３）および下部４バイト３１６Ｌを、ステップ
２０８（図２）に関して上述した直接類似した方法で組
合わせる。ＰＭＥＲＧＥオペレーション３１８の結果
は、６４ビット長であるデータダブルワード３２０であ
り、その８区分バイトは次の値、Ｈ５、Ｈ６、Ｈ６、Ｈ
７、Ｌ４、Ｌ５、Ｌ６およびＬ７を有する。
【００２３】上述したように、処理フォーマット中の各
ピクセル・コンポーネントの最下位バイトは、表示フォ
ーマット中のピクセル・コンポーネントを正確に表す。
バイトＬ０、Ｌ１、Ｌ２およびＬ３は、ステップ２０４
（図２）において検索される第１の４ピクセル・コンポ
ーネントの最下位バイトであるから、バイトＬ０（図
３）、Ｌ１、Ｌ２およびＬ３は表示フォーマット中の第
１の４ピクセル・コンポーネントを正確に表す。同様
に、バイトＬ４、Ｌ５、Ｌ６およびＬ７は、ステップ２
０４（図２）において検索される第２の４ピクセル・コ
ンポーネントの最下位バイトであるから表示フォーマッ
ト中の第２の４ピクセル・コンポーネントを正確に表
す。ステップ２１４において、イメージ・プロセッサ１
１０（図１）は、データ・ダブルワード３１０の下部４
バイト３１０Ｌ（図３）およびデータ・ダブルワード３
２０の下部バイト３２０Ｌを表示バッファ１１４に書込
み、８区分バイトがＬ０、Ｌ１、Ｌ２、Ｌ３、Ｌ４、Ｌ
５、Ｌ６およびＬ７を有するデータ・ダブルワード３２
２を集合的に形成する。一実施形態において、イメージ
・プロセッサ１１０（図１）はデータ・ダブルワード３
１０の下部４バイト３１０Ｌ（図３）およびデータ・ダ
ブルワード３２０の下部４バイト３２０Ｌを結合し、表
示バッファ１１４（図１）にデータ・ダブルワード３２
２を書込む前の単一コンピュータにデータ・ダブルワー
ド３２２を書込む前にデータ・ダブルワード３２２を形
成する。
ピクセル・コンポーネントの最下位バイトは、表示フォ
ーマット中のピクセル・コンポーネントを正確に表す。
バイトＬ０、Ｌ１、Ｌ２およびＬ３は、ステップ２０４
（図２）において検索される第１の４ピクセル・コンポ
ーネントの最下位バイトであるから、バイトＬ０（図
３）、Ｌ１、Ｌ２およびＬ３は表示フォーマット中の第
１の４ピクセル・コンポーネントを正確に表す。同様
に、バイトＬ４、Ｌ５、Ｌ６およびＬ７は、ステップ２
０４（図２）において検索される第２の４ピクセル・コ
ンポーネントの最下位バイトであるから表示フォーマッ
ト中の第２の４ピクセル・コンポーネントを正確に表
す。ステップ２１４において、イメージ・プロセッサ１
１０（図１）は、データ・ダブルワード３１０の下部４
バイト３１０Ｌ（図３）およびデータ・ダブルワード３
２０の下部バイト３２０Ｌを表示バッファ１１４に書込
み、８区分バイトがＬ０、Ｌ１、Ｌ２、Ｌ３、Ｌ４、Ｌ
５、Ｌ６およびＬ７を有するデータ・ダブルワード３２
２を集合的に形成する。一実施形態において、イメージ
・プロセッサ１１０（図１）はデータ・ダブルワード３
１０の下部４バイト３１０Ｌ（図３）およびデータ・ダ
ブルワード３２０の下部４バイト３２０Ｌを結合し、表
示バッファ１１４（図１）にデータ・ダブルワード３２
２を書込む前の単一コンピュータにデータ・ダブルワー
ド３２２を書込む前にデータ・ダブルワード３２２を形
成する。
【００２４】この結果、８ピクセル・コンポーネント
は、唯２つの読出し動作と単一書込み動作を使用し、処
理フォーマットから表示フォーマットへ変換される。加
えて、４ピクセル・コンポーネントは、唯２つのＰＭＥ
ＲＧＥオペレーションにおいて処理フォーマットから表
示フォーマットへ変換される。従って、処理バッファ１
１２における処理フォーマット中の百万４バンド・カラ
ーピクセルを表示バッファ１１４における表示フォーマ
ットに変換することは、唯百万読出し動作、５００，０
００書込み動作、そして５００，０００ＰＭＥＲＧＥオ
ペレーションを使用する。反対に、従来の変換技術は典
型的に４百万読出し動作、４百万書込み動作、そして少
なくとも各ピクセル・コンポーネントを変換するために
少なくとも４百万オペレーションを要求する。そこで、
現発明は、従来の図形イメージ・フォーマット変換のう
えで、重要な改良を実現する。
は、唯２つの読出し動作と単一書込み動作を使用し、処
理フォーマットから表示フォーマットへ変換される。加
えて、４ピクセル・コンポーネントは、唯２つのＰＭＥ
ＲＧＥオペレーションにおいて処理フォーマットから表
示フォーマットへ変換される。従って、処理バッファ１
１２における処理フォーマット中の百万４バンド・カラ
ーピクセルを表示バッファ１１４における表示フォーマ
ットに変換することは、唯百万読出し動作、５００，０
００書込み動作、そして５００，０００ＰＭＥＲＧＥオ
ペレーションを使用する。反対に、従来の変換技術は典
型的に４百万読出し動作、４百万書込み動作、そして少
なくとも各ピクセル・コンポーネントを変換するために
少なくとも４百万オペレーションを要求する。そこで、
現発明は、従来の図形イメージ・フォーマット変換のう
えで、重要な改良を実現する。
【００２５】上述したように、表示バッファ１１４にお
けるピクセルの記憶は、１以上のコンピュータ表示バッ
ファ１２０におけるこのようなピクセルの即時のまたは
間接的な表示となる。ステップ２１４（図２）から、処
理は次のステップ２１６を介してループ・ステップ２０
２へ移り、ここでバッファ１１２に記憶された次の８ピ
クセル・コンポーネントはステップ２０４−２１４に従
って処理される。処理バッファ１１２に記憶された全て
のピクセル・コンポーネントがループ・ステップ２０２
および次のステップ２１６に従って処理されると、論理
フロー図２００に従う処理が完了する。
けるピクセルの記憶は、１以上のコンピュータ表示バッ
ファ１２０におけるこのようなピクセルの即時のまたは
間接的な表示となる。ステップ２１４（図２）から、処
理は次のステップ２１６を介してループ・ステップ２０
２へ移り、ここでバッファ１１２に記憶された次の８ピ
クセル・コンポーネントはステップ２０４−２１４に従
って処理される。処理バッファ１１２に記憶された全て
のピクセル・コンポーネントがループ・ステップ２０２
および次のステップ２１６に従って処理されると、論理
フロー図２００に従う処理が完了する。
【００２６】処理バッファ１１２（図１）に記憶された
全てのピクセル・コンポーネントが処理され、ループ・
ステップ２０２（図２）および次のステップ２１６のル
ープの反復当たり８ピクセルが処理されると通常は記述
されているが、幾つかのバッファはシーケンシャル・ス
キャンラインのピクセルを必ずしも連続して記憶しな
い。そこで、好適な実施形態において、イメージ・プロ
セッサ１１０（図１）はループ・ステップ２０２（図
２）および次のステップ２１６の各反復において処理バ
ッファ１１２（図１）内に記憶された特定スキャンライ
ンの８つのピクセル・コンポーネントを処理する。この
好適な実施形態において、イメージ・プロセッサ１１０
は処理バッファ１１２の各スキャンラインを続けて処理
する。
全てのピクセル・コンポーネントが処理され、ループ・
ステップ２０２（図２）および次のステップ２１６のル
ープの反復当たり８ピクセルが処理されると通常は記述
されているが、幾つかのバッファはシーケンシャル・ス
キャンラインのピクセルを必ずしも連続して記憶しな
い。そこで、好適な実施形態において、イメージ・プロ
セッサ１１０（図１）はループ・ステップ２０２（図
２）および次のステップ２１６の各反復において処理バ
ッファ１１２（図１）内に記憶された特定スキャンライ
ンの８つのピクセル・コンポーネントを処理する。この
好適な実施形態において、イメージ・プロセッサ１１０
は処理バッファ１１２の各スキャンラインを続けて処理
する。
【００２７】処理バッファ１１２により表される特定図
形イメージのスキャンラインは、８により端数なく割り
切れない多くのピクセル・コンポーネントを時々有する
ことが理解される。このような環境において、イメージ
・プロセッサ１１０は、データ・ダブルワード３０２
（図３）、３０６、３１０、３１２、３１６、３２０お
よび３２２の増加バイトを無視している間に、ステップ
２０４−２１４（図２）に関係して上述された方法で処
理バッファ１１２内に記憶された１、２、３、４、５、
６、または７ピクセル・コンポーネントを処理する。例
えば、処理バッファ１１２内に表される図形イメージの
スキャンラインが８の整数倍以上である多くのピクセル
・コンポーネントを含むならば、処理バッファ１１２内
に記憶されたひとつのピクセル・コンポーネントは次の
方法により処理される。
形イメージのスキャンラインは、８により端数なく割り
切れない多くのピクセル・コンポーネントを時々有する
ことが理解される。このような環境において、イメージ
・プロセッサ１１０は、データ・ダブルワード３０２
（図３）、３０６、３１０、３１２、３１６、３２０お
よび３２２の増加バイトを無視している間に、ステップ
２０４−２１４（図２）に関係して上述された方法で処
理バッファ１１２内に記憶された１、２、３、４、５、
６、または７ピクセル・コンポーネントを処理する。例
えば、処理バッファ１１２内に表される図形イメージの
スキャンラインが８の整数倍以上である多くのピクセル
・コンポーネントを含むならば、処理バッファ１１２内
に記憶されたひとつのピクセル・コンポーネントは次の
方法により処理される。
【００２８】イメージ・プロセッサ１１０は、処理バッ
ファ１１２からひとつのピクセル・コンポーネントを読
出しそして読出されたピクセル・コンポーネントをデー
タ・ダブルワード３０２（図３）におけるバイトＨ０お
よびＬ０として記憶する。バイトＨ１、Ｌ１、Ｈ２、Ｌ
２、Ｈ３、Ｌ３、Ｈ４、Ｌ４、Ｈ５、Ｌ５、Ｈ６、Ｌ
６、Ｈ７およびＬ７は無視される。ＰＭＥＲＧＥオペレ
ーション３０４と３０８は上述した方法で実行される。
結果として，バイトＬ０は、データ・ダブルワード３２
２の最上位バイトであり、そしてイメージ・プロセッサ
１１０により表示バッファ１１４（図１）に記憶され
る。バイトＬ２−７（図３）はデータ・ダブルワード３
２２であり、無視される。
ファ１１２からひとつのピクセル・コンポーネントを読
出しそして読出されたピクセル・コンポーネントをデー
タ・ダブルワード３０２（図３）におけるバイトＨ０お
よびＬ０として記憶する。バイトＨ１、Ｌ１、Ｈ２、Ｌ
２、Ｈ３、Ｌ３、Ｈ４、Ｌ４、Ｈ５、Ｌ５、Ｈ６、Ｌ
６、Ｈ７およびＬ７は無視される。ＰＭＥＲＧＥオペレ
ーション３０４と３０８は上述した方法で実行される。
結果として，バイトＬ０は、データ・ダブルワード３２
２の最上位バイトであり、そしてイメージ・プロセッサ
１１０により表示バッファ１１４（図１）に記憶され
る。バイトＬ２−７（図３）はデータ・ダブルワード３
２２であり、無視される。
【００２９】プロセッサ１０２ プロセッサ１０２は図５により詳細に示され、そして以
下に簡単にそして５７２出願により完全に記述されてい
る。プロセッサ１０２は、図示されているように互いに
結合された、事前取出しおよびディスパッチ・ユニット
（ＰＤＵ）４６、命令キャッシュ４０、整数実行ユニッ
ト（ＩＥＵ）３０、整数登録ファイル３６、浮動小数点
登録ファイル３８および図形実行ユニット（ＧＲＵ）２
８を含む。加えて、プロセッサ１０２は、互いに結合さ
れた、２つのメモリ管理ユニット（ＬＭＭＵ＆ＤＭＭ
Ｕ）４４ａ−４４ｂ、そしてロードおよびデータ・キャ
シュ１２０を含む記憶ユニット（ＬＳＵ）４８、および
図示されたようの前述された要素を含む。プロセッサ１
０２のコンポーネントは、一緒に、パイプラインされた
方法で、コンピュータ命令、例えばイメージ・プロセッ
サ１１０（図１）のコンピュータ命令の実行結果を取出
し、ディスパッチし、実行しそして保管する。
下に簡単にそして５７２出願により完全に記述されてい
る。プロセッサ１０２は、図示されているように互いに
結合された、事前取出しおよびディスパッチ・ユニット
（ＰＤＵ）４６、命令キャッシュ４０、整数実行ユニッ
ト（ＩＥＵ）３０、整数登録ファイル３６、浮動小数点
登録ファイル３８および図形実行ユニット（ＧＲＵ）２
８を含む。加えて、プロセッサ１０２は、互いに結合さ
れた、２つのメモリ管理ユニット（ＬＭＭＵ＆ＤＭＭ
Ｕ）４４ａ−４４ｂ、そしてロードおよびデータ・キャ
シュ１２０を含む記憶ユニット（ＬＳＵ）４８、および
図示されたようの前述された要素を含む。プロセッサ１
０２のコンポーネントは、一緒に、パイプラインされた
方法で、コンピュータ命令、例えばイメージ・プロセッ
サ１１０（図１）のコンピュータ命令の実行結果を取出
し、ディスパッチし、実行しそして保管する。
【００３０】ＰＤＵ４６（図５）はメモリ１０４（図
１）から命令を取出し、そして従って、ＩＥＵ３０（図
５）、ＦＰＵ２６、ＧＲＵ２８、そしてＬＳＵ４８をデ
ィスパッチする。事前取出しされた命令は命令キャッシ
ュ４０に記憶される。ＩＥＵ３０、ＦＰＵ２６そしてＧ
ＲＵ２８は整数、浮動小数点および図形動作をそれぞれ
実行する。一般に、整数オペランドおよび結果は整数登
録ファイル３６に記憶され、それに対し浮動小数点およ
び図形オペランドおよび結果は浮動小数点登録ファイル
３８に記憶される。従って、ＩＥＵ３０はまた多くの図
形動作を実行し、アクセスされるアドレス・スペースを
識別する、ＬＳＵ４８用のロード／ストア命令のアドレ
スに対するアドレス・スペース識別子を追加する。ＬＳ
Ｕ４８は全てのロードおよびストア・オペレーション用
のアドレスを発生する。ＬＳＵ４８はまた、特に図形デ
ータ用に設計された、多くのロードおよびストア・オペ
レーション、をサポートする。メモリ参照は、仮想アド
レスの中に作られる。ＭＭＵ４４ａ−４４ｂは物理アド
レスに対する仮想アドレスをマップする。
１）から命令を取出し、そして従って、ＩＥＵ３０（図
５）、ＦＰＵ２６、ＧＲＵ２８、そしてＬＳＵ４８をデ
ィスパッチする。事前取出しされた命令は命令キャッシ
ュ４０に記憶される。ＩＥＵ３０、ＦＰＵ２６そしてＧ
ＲＵ２８は整数、浮動小数点および図形動作をそれぞれ
実行する。一般に、整数オペランドおよび結果は整数登
録ファイル３６に記憶され、それに対し浮動小数点およ
び図形オペランドおよび結果は浮動小数点登録ファイル
３８に記憶される。従って、ＩＥＵ３０はまた多くの図
形動作を実行し、アクセスされるアドレス・スペースを
識別する、ＬＳＵ４８用のロード／ストア命令のアドレ
スに対するアドレス・スペース識別子を追加する。ＬＳ
Ｕ４８は全てのロードおよびストア・オペレーション用
のアドレスを発生する。ＬＳＵ４８はまた、特に図形デ
ータ用に設計された、多くのロードおよびストア・オペ
レーション、をサポートする。メモリ参照は、仮想アド
レスの中に作られる。ＭＭＵ４４ａ−４４ｂは物理アド
レスに対する仮想アドレスをマップする。
【００３１】ＰＤＵ４６、ＩＥＵ３０、ＦＰＵ２６、整
数および浮動小数点登録ファイル３６と３８、ＭＭＵ４
４ａ−４４ｂ、およびＬＳＵ４８は５７２出願において
より完全に述べられたような如何なる多くの構成におい
て互いに結合され得る。５７２出願の図８ａ−８ｄに関
してより完全に述べられているように、ＧＲＵ２８は多
くの別個の区分乗算オペレーションおよび区分加算オペ
レーションを実行する。イメージ・プロセッサ１１０
（図１）により使用された各種の区分オペレーションは
以下により詳しく述べられる。
数および浮動小数点登録ファイル３６と３８、ＭＭＵ４
４ａ−４４ｂ、およびＬＳＵ４８は５７２出願において
より完全に述べられたような如何なる多くの構成におい
て互いに結合され得る。５７２出願の図８ａ−８ｄに関
してより完全に述べられているように、ＧＲＵ２８は多
くの別個の区分乗算オペレーションおよび区分加算オペ
レーションを実行する。イメージ・プロセッサ１１０
（図１）により使用された各種の区分オペレーションは
以下により詳しく述べられる。
【００３２】上述したように、プロセッサ１０２は４個
別処理ユニット、即ちＬＳＵ４８、ＩＥＵ３０、ＦＰＵ
２６およびＧＲＵ２８を含む。各処理ユニットは５７２
出願により詳しく述べられている。これらの処理ユニッ
トは並行して動作し、そして他の処理ユニットが異なる
コンピュータ命令を実行している間に個々のコンピュー
タ命令をそれぞれ実行できる。ＧＲＵ２８は、上述した
ＰＭＥＲＧＥオペレーションを実行する。
別処理ユニット、即ちＬＳＵ４８、ＩＥＵ３０、ＦＰＵ
２６およびＧＲＵ２８を含む。各処理ユニットは５７２
出願により詳しく述べられている。これらの処理ユニッ
トは並行して動作し、そして他の処理ユニットが異なる
コンピュータ命令を実行している間に個々のコンピュー
タ命令をそれぞれ実行できる。ＧＲＵ２８は、上述した
ＰＭＥＲＧＥオペレーションを実行する。
【００３３】一実施形態において、プロセッサ１０２は
ＵｌｔｒａＳＰＡＲＣプロセッサであり、そしてコンピ
ュータシステム１００（図１）はＵｌｔｒａＳＰＡＲＣ
ステーションであり、両者はマウテンビュー、カリフォ
ルニアのサンマイクロシステムズ社から供給されてい
る。サン（Ｓｕｎ）、サンマイクロシステムズ（Ｓｕｎ
Ｍｉｃｒｏｓｙｓｔｅｍｓ）、およびサンロゴ（Ｓｕｎ
Ｌｏｇｏ）は、米国そして他の国においてサンマイク
ロシステムズ社の商標または登録商標である。全てのＳ
ＰＡＲＣ商標は、ライセンスのもとで使用され、そして
米国そして他の国においてＳＰＡＲＣインターナショナ
ル社の商標である。ＳＰＡＲＣ商標を付ける製品はサン
マイクロシステムズ社により開発されたアーキテクチャ
に基づいている。上述の記述は単に例示であり限定され
るものではない。本発明は特許請求の範囲にのみ制限さ
れる。
ＵｌｔｒａＳＰＡＲＣプロセッサであり、そしてコンピ
ュータシステム１００（図１）はＵｌｔｒａＳＰＡＲＣ
ステーションであり、両者はマウテンビュー、カリフォ
ルニアのサンマイクロシステムズ社から供給されてい
る。サン（Ｓｕｎ）、サンマイクロシステムズ（Ｓｕｎ
Ｍｉｃｒｏｓｙｓｔｅｍｓ）、およびサンロゴ（Ｓｕｎ
Ｌｏｇｏ）は、米国そして他の国においてサンマイク
ロシステムズ社の商標または登録商標である。全てのＳ
ＰＡＲＣ商標は、ライセンスのもとで使用され、そして
米国そして他の国においてＳＰＡＲＣインターナショナ
ル社の商標である。ＳＰＡＲＣ商標を付ける製品はサン
マイクロシステムズ社により開発されたアーキテクチャ
に基づいている。上述の記述は単に例示であり限定され
るものではない。本発明は特許請求の範囲にのみ制限さ
れる。
【図１】本発明の図形イメージ・データを再キャストす
るイメージ・プロセッサを含むコンピュータシステムの
ブロック図である。
るイメージ・プロセッサを含むコンピュータシステムの
ブロック図である。
【図２】本発明の図１のイメージ・プロセッサにより図
形イメージ・データの再キャストを例示する論理フロー
図である。
形イメージ・データの再キャストを例示する論理フロー
図である。
【図３】本発明の図形イメージ・データを再キャストす
るため図１のイメージ・プロセッサにより使用される組
合せ動作を例示するブロック図である。
るため図１のイメージ・プロセッサにより使用される組
合せ動作を例示するブロック図である。
【図４】図１のコンピュータ・プロセッサにより実行さ
れる組合せ動作を例示するブロック図である。
れる組合せ動作を例示するブロック図である。
【図５】図１のコンピュータ・プロセッサのより詳細な
ブロック図である。
ブロック図である。
【符号の説明】 １００ コンピュータシステム １０２ プロセッサ １０４ メモリ １１０ イメージ・プロセッサ １１２ 処理バッファ １１４ 表示バッファ １２０ コンピュータ表示デバイス
フロントページの続き (71)出願人 597004720 2550 Ｇａｒｃｉａ Ａｖｅｎｕｅ，ＭＳ ＰＡＬ１−521，Ｍｏｕｎｔａｉｎ Ｖ ｉｅｗ，Ｃａｌｉｆｏｒｎｉａ 94043− 1100，Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ (72)発明者 カーラン・ジョゼフ・ベヘラー アメリカ合衆国カリフォルニア州94404, フォスター・シティ，カタマラン・ブール ヴァード 723−４
Claims (30)
- 【請求項１】 第１のデータ・フォーマット中の少なく
とも２つのデータ・コンポーネントを含む第１のデータ
ワードを、第２のデータ・フォーマット中の少なくとも
２つのデータ・コンポーネントを含む第２のデータワー
ドへ変換する方法であって、 （i）少なくとも２つのデータ・コンポーネントの第１
のひとつを含む第１のデータ・ワードの第１の部分、お
よび（ii）少なくとも２つのデータ・コンポーネントの
第２のひとつを含む第１のデータ・ワードの第２の部分
をインターリーブし、第２のデータ・コンポーネントの
選択された部分に隣接する第１のデータ・コンポーネン
トの選択された部分を含むインターリーブされたデータ
ワードを形成する段階と、前記第１と第２のデータ・コ
ンポーネントの選択された部分は、第２のデータ・フォ
ーマット中の第１と第２のデータ・コンポーネントを表
し、 前記インターリーブされたデータワードからの第１と第
２のデータ・コンポーネントの前記選択された部分を第
２のデータワードに含める段階と、を含む方法。 - 【請求項２】 インターリーブする段階がコンピュータ
・プロセッサの単一命令サイクルにおけるコンピュータ
・プロセッサにより実行される、請求項１に記載の方
法。 - 【請求項３】 コンピュータのメモリに格納されたバッ
ファから第１のデータワードを読出す段階をさらに含
む、請求項１に記載の方法。 - 【請求項４】 第１のデータ・コンポーネントの選択さ
れた部分は第１のデータワードの最下位部分であり、 第２のデータ・コンポーネントの選択された部分は第２
のデータワードの最下位部分である、請求項１に記載の
方法。 - 【請求項５】 コンピュータのメモリにおける宛先バッ
ファに第２のデータワードを記憶する段階をさらに含
む、請求項１に記載の方法。 - 【請求項６】 第１のデータワードの第１の部分は、少
なくとも２つのデータ・コンポーネントの第３のひとつ
を含み、 （ａ）さらに、第１のデータワードの第２の部分は、少
なくとも２つのデータ・コンポーネントの第４のひとつ
を含み、 （ｂ）さらに、インターリーブされたデータワードは、
第３のデータ・コンポーネントの選択された部分と第４
のデータ・コンポーネントの選択された部分をさらに含
み、第３と第４のデータ・コンポーネントの選択された
部分はインターリーブされたワード内に互いに隣接され
ており、 （ｃ）さらに、第３と第４のデータ・コンポーネントの
選択された部分は、第２のデータ・フォーマット中の第
３と第４のデータ・コンポーネントを表し、 （ｄ）前記方法は、（i）インターリーブされたワード
の第１の部分をインターリーブされたワードの第２の部
分とインターリーブし、第１、第２、第３および第４の
データ・コンポーネントの選択された部分が実質的に連
続している第２のインターリーブされたワードを形成す
る段階を含み、 （ｅ）前記第２のデータワードに含める段階は、さら
に、第３と第４のデータ・コンポーネントの選択された
部分を第２のデータワードに含める段階を含む、請求項
１に記載の方法。 - 【請求項７】 第１のデータ・フォーマット中の少なく
とも２つのデータ・コンポーネントを含む第１のデータ
ワードを、第２のデータ・フォーマット中の少なくとも
２つのデータ・コンポーネントを含む第２のデータワー
ドへ変換するために組込まれた計算可能、読出し可能な
コードを有するコンピュータ使用可能媒体を含むコンピ
ュータ・プログラム製品であって、 （i）少なくとも２つのデータ・コンポーネントの第１
のひとつを含む第１のデータ・ワードの第１の部分、お
よび（ii）少なくとも２つのデータ・コンポーネントの
第２のひとつを含む第１のデータ・ワードの第２の部分
をインターリーブし、第２のデータ・コンポーネントの
選択された部分に隣接する第１のデータ・コンポーネン
トの選択された部分を含むインターリーブされたデータ
ワードを形成するために構成された組合せモジュール
と、前記第１と第２のデータ・コンポーネントの選択さ
れた部分は、第２のデータ・フォーマット中の第１と第
２のデータ・コンポーネントを表し、 前記組合せモジュールに動作上結合され、前記インター
リーブされたデータワードからの第１と第２のデータ・
コンポーネントの前記選択された部分を第２のデータワ
ードに含めるための構成されたデータ選択モジュール
と、を含むコンピュータ・プログラム製品。 - 【請求項８】 前記組合せモジュールがコンピュータ・
プロセッサの単一命令サイクルにおける第１のデータワ
ードの第１と第２の部分をインターリーブするように構
成されている、請求項７に記載のコンピュータ・プログ
ラム製品。 - 【請求項９】 コンピュータ読出し可能コードは、組合
せモジュールに動作上結合され、そしてコンピュータの
メモリに格納されたバッファから第１のデータワードを
読出すために構成されたデータ・コンポーネント検索モ
ジュールをさらに含む、請求項７に記載のコンピュータ
・プログラム製品。 - 【請求項１０】 第１のデータ・コンポーネントの選択
された部分は第１のデータワードの最下位部分であり、 第２のデータ・コンポーネントの選択された部分は第２
のデータワードの最下位部分である、請求項７に記載の
コンピュータ・プログラム製品。 - 【請求項１１】 前記コンピュータ読出し可能コード
は、前記データ選択モジュールに動作上結合され、そし
てコンピュータのメモリにおける宛先バッファに第２の
データワードを記憶するために構成されたデータ・コン
ポーネント記憶モジュールをさらに含む、請求項７に記
載のコンピュータ・プログラム製品。 - 【請求項１２】 第１のデータワードの第１の部分は、
少なくとも２つのデータ・コンポーネントの第３のひと
つをさらに含み、 （ａ）さらに、第１のデータワードの第２の部分は、少
なくとも２つのデータ・コンポーネントの第４のひとつ
を含み、 （ｂ）さらに、インターリーブされたデータワードは、
第３のデータ・コンポーネントの選択された部分と第４
のデータ・コンポーネントの選択された部分をさらに含
み、第３と第４のデータ・コンポーネントの選択された
部分はインターリーブされたワード内に互いに隣接され
ており、 （ｃ）さらに、第３と第４のデータ・コンポーネントの
選択された部分は、第２のデータ・フォーマット中の第
３と第４のデータ・コンポーネントを表し、 （ｄ）前記コンピュータ読出し可能コードは、（i）前
記組合せモジュールおよび前記データ選択モジュールに
動作上結合され、そしてインターリーブされたワードの
第１の部分をインターリーブされたワードの第２の部分
とインターリーブし、第１、第２、第３および第４のデ
ータ・コンポーネントの選択された部分が実質的に連続
している第２のインターリーブされたワードを形成する
ために構成された前記組合せモジュールと異なる第２の
組合せモジュールをさらに含み、 （ｅ）前記データ選択モジュールは、さらに、第３と第
４のデータ・コンポーネントの選択された部分を第２の
データワードに含めるために構成されている、請求項７
に記載のコンピュータ・プログラム製品。 - 【請求項１３】 第１のデータ・フォーマット中の少な
くとも２つのデータ・コンポーネントを含む第１のデー
タワードを、第２のデータ・フォーマット中の少なくと
も２つのデータ・コンポーネントを含む第２のデータワ
ードへ変換するデータ再キャスタであって、 （i）少なくとも２つのデータ・コンポーネントの第１
のひとつを含む第１のデータ・ワードの第１の部分、お
よび（ii）少なくとも２つのデータ・コンポーネントの
第２のひとつを含む第１のデータ・ワードの第２の部分
をインターリーブし、第２のデータ・コンポーネントの
選択された部分に隣接する第１のデータ・コンポーネン
トの選択された部分を含むインターリーブされたデータ
ワードを形成するために構成された組合せモジュール
と、前記第１と第２のデータ・コンポーネントの選択さ
れた部分は、第２のデータ・フォーマット中の第１と第
２のデータ・コンポーネントを表し、 前記組合せモジュールに動作上結合され、前記インター
リーブされたデータワードからの第１と第２のデータ・
コンポーネントの前記選択された部分を第２のデータワ
ードに含めるための構成されたデータ選択モジュール
と、を含むデータ再キャスタ。 - 【請求項１４】 前記組合せモジュールがコンピュータ
・プロセッサの単一命令サイクルにおける第１のデータ
ワードの第１と第２の部分をインターリーブするように
構成されている、請求項１３に記載のデータ再キャス
タ。 - 【請求項１５】 組合せモジュールに動作上結合され、
そしてコンピュータのメモリに格納されたバッファから
第１のデータワードを読出すために構成されたデータ・
コンポーネント検索モジュールをさらに含む、請求項１
３に記載のデータ再キャスタ。 - 【請求項１６】 第１のデータ・コンポーネントの選択
された部分は第１のデータワードの最下位部分であり、 第２のデータ・コンポーネントの選択された部分は第２
のデータワードの最下位部分である、請求項１３に記載
のデータ再キャスタ。 - 【請求項１７】 前記データ選択モジュールに動作上結
合され、そしてコンピュータのメモリにおける宛先バッ
ファに第２のデータワードを記憶するために構成された
データ・コンポーネント記憶モジュールをさらに含む、
請求項１３に記載のデータ再キャスタ。 - 【請求項１８】 第１のデータワードの第１の部分は、
少なくとも２つのデータ・コンポーネントの第３のひと
つをさらに含み、 （ａ）さらに、第１のデータワードの第２の部分は、少
なくとも２つのデータ・コンポーネントの第４のひとつ
を含み、 （ｂ）さらに、インターリーブされたデータワードは、
第３のデータ・コンポーネントの選択された部分と第４
のデータ・コンポーネントの選択された部分をさらに含
み、第３と第４のデータ・コンポーネントの選択された
部分はインターリーブされたワード内に互いに隣接され
ており、 （ｃ）さらに、第３と第４のデータ・コンポーネントの
選択された部分は、第２のデータ・フォーマット中の第
３と第４のデータ・コンポーネントを表し、 （ｄ）前記データ再キャスタは、（i）前記組合せモジ
ュールおよび前記データ選択モジュールに動作上結合さ
れ、そしてインターリーブされたワードの第１の部分を
インターリーブされたワードの第２の部分とインターリ
ーブし、第１、第２、第３および第４のデータ・コンポ
ーネントの選択された部分が実質的に連続している第２
のインターリーブされたワードを形成するために構成さ
れた前記組合せモジュールと異なる第２の組合せモジュ
ールをさらに含み、 （ｅ）前記データ選択モジュールは、さらに、第３と第
４のデータ・コンポーネントの選択された部分を第２の
データワードに含めるために構成されている、請求項１
３に記載のデータ再キャスタ。 - 【請求項１９】 メモリと、 前記メモリに動作上結合されたコンピュータ・プロセッ
サと、 第１のデータ・フォーマット中の少なくとも２つのデー
タ・コンポーネントを含む第１のデータワードを、第２
のデータ・フォーマット中の少なくとも２つのデータ・
コンポーネントを含む第２のデータワードへ変換するデ
ータ再キャスタと、を備え、前記データ再キャスタは、 （i）少なくとも２つのデータ・コンポーネントの第１
のひとつを含む第１のデータ・ワードの第１の部分、お
よび（ii）少なくとも２つのデータ・コンポーネントの
第２のひとつを含む第１のデータ・ワードの第２の部分
をインターリーブし、第２のデータ・コンポーネントの
選択された部分に隣接する第１のデータ・コンポーネン
トの選択された部分を含むインターリーブされたデータ
ワードを形成するために構成された組合せモジュール
と、前記第１と第２のデータ・コンポーネントの選択さ
れた部分は、第２のデータ・フォーマット中の第１と第
２のデータ・コンポーネントを表し、 前記組合せモジュールに動作上結合され、前記インター
リーブされたデータワードからの第１と第２のデータ・
コンポーネントの前記選択された部分を第２のデータワ
ードに含めるための構成されたデータ選択モジュール
と、を含む、コンピュータ装置。 - 【請求項２０】 前記組合せモジュールがコンピュータ
・プロセッサの単一命令サイクルにおける第１のデータ
ワードの第１と第２の部分をインターリーブするように
さらに構成されている、請求項１９に記載のコンピュー
タ装置。 - 【請求項２１】 組合せモジュールに動作上結合されそ
して前記メモリに格納されたバッファから第１のデータ
ワードを読出すために構成されたデータ・コンポーネン
ト検索モジュールを、前記データ再キャスタはさらに含
む、請求項１９に記載のコンピュータ装置。 - 【請求項２２】 第１のデータ・コンポーネントの選択
された部分は第１のデータワードの最下位部分であり、 第２のデータ・コンポーネントの選択された部分は第２
のデータワードの最下位部分である、請求項１９に記載
のコンピュータ装置。 - 【請求項２３】 前記データ選択モジュールに動作上結
合され、そして前記メモリにおける宛先バッファに第２
のデータワードを記憶するために構成されたデータ・コ
ンポーネント記憶モジュールを、前記データ再キャスタ
はさらに含む、請求項１９に記載のコンピュータ装置。 - 【請求項２４】 第１のデータワードの第１の部分は、
少なくとも２つのデータ・コンポーネントの第３のひと
つをさらに含み、 （ａ）さらに、第１のデータワードの第２の部分は、少
なくとも２つのデータ・コンポーネントの第４のひとつ
を含み、 （ｂ）さらに、インターリーブされたデータワードは、
第３のデータ・コンポーネントの選択された部分と第４
のデータ・コンポーネントの選択された部分をさらに含
み、第３と第４のデータ・コンポーネントの選択された
部分はインターリーブされたワード内に互いに隣接され
ており、 （ｃ）さらに、第３と第４のデータ・コンポーネントの
選択された部分は、第２のデータ・フォーマット中の第
３と第４のデータ・コンポーネントを表し、 （ｄ）前記データ再キャスタは、（i）前記組合せモジ
ュールおよび前記データ選択モジュールに動作上結合さ
れ、そしてインターリーブされたワードの第１の部分を
インターリーブされたワードの第２の部分とインターリ
ーブし、第１、第２、第３および第４のデータ・コンポ
ーネントの選択された部分が実質的に連続している第２
のインターリーブされたワードを形成するために構成さ
れた前記組合せモジュールと異なる第２の組合せモジュ
ールをさらに含み、 （ｅ）前記データ選択モジュールは、さらに、第３と第
４のデータ・コンポーネントの選択された部分を第２の
データワードに含めるために構成されている、請求項１
９に記載のコンピュータ装置。 - 【請求項２５】 （i）コンピュータ読出し可能媒体に
記憶され、（ii）コンピュータにより実行可能であり、
そして（iii）少なくともひとつのモジュールを含む、
コードを配送する装置であって、各コードはコンピュー
タにより実行される少なくともひとつの機能を順番に実
行するために構成され、前記少なくともひとつの機能
は、第１のデータ・フォーマット中の少なくとも２つの
データ・コンポーネントを含む第１のデータワードを、
第２のデータ・フォーマット中の少なくとも２つのデー
タ・コンポーネントを含む第２のデータワードへ変換す
る動作を含み、 （i）少なくとも２つのデータ・コンポーネントの第１
のひとつを含む第１のデータ・ワードの第１の部分、お
よび（ii）少なくとも２つのデータ・コンポーネントの
第２のひとつを含む第１のデータ・ワードの第２の部分
をインターリーブし、第２のデータ・コンポーネントの
選択された部分に隣接する第１のデータ・コンポーネン
トの選択された部分を含むインターリーブされたデータ
ワードを形成するために構成された組合せモジュール
と、前記第１と第２のデータ・コンポーネントの選択さ
れた部分は、第２のデータ・フォーマット中の第１と第
２のデータ・コンポーネントを表し、 前記組合せモジュールに動作上結合され、前記インター
リーブされたデータワードからの第１と第２のデータ・
コンポーネントの前記選択された部分を第２のデータワ
ードに含めるための構成されたデータ選択モジュール
と、を含む、装置。 - 【請求項２６】 前記組合せモジュールがコンピュータ
・プロセッサの単一命令サイクルにおける第１のデータ
ワードの第１と第２の部分をインターリーブするように
さらに構成されている、請求項２５に記載の装置。 - 【請求項２７】 組合せモジュールに動作上結合されそ
してコンピュータのメモリに格納されたバッファから第
１のデータワードを読出すために構成されたデータ・コ
ンポーネント検索モジュールをさらに含む、請求項２５
に記載の装置。 - 【請求項２８】 第１のデータ・コンポーネントの選択
された部分は第１のデータワードの最下位部分であり、 第２のデータ・コンポーネントの選択された部分は第２
のデータワードの最下位部分である、請求項２５に記載
の装置。 - 【請求項２９】 前記データ選択モジュールに動作上結
合され、そしてコンピュータのメモリにおける宛先バッ
ファに第２のデータワードを記憶するために構成された
データ・コンポーネント記憶モジュールをさらに含む、
請求項２５に記載の装置。 - 【請求項３０】 第１のデータワードの第１の部分は、
少なくとも２つのデータ・コンポーネントの第３のひと
つをさらに含み、 （ａ）さらに、第１のデータワードの第２の部分は、少
なくとも２つのデータ・コンポーネントの第４のひとつ
を含み、 （ｂ）さらに、インターリーブされたデータワードは、
第３のデータ・コンポーネントの選択された部分と第４
のデータ・コンポーネントの選択された部分をさらに含
み、第３と第４のデータ・コンポーネントの選択された
部分はインターリーブされたワード内に互いに隣接され
ており、 （ｃ）さらに、第３と第４のデータ・コンポーネントの
選択された部分は、第２のデータ・フォーマット中の第
３と第４のデータ・コンポーネントを表し、 （ｄ）前記データ再キャスタは、（i）前記組合せモジ
ュールおよび前記データ選択モジュールに動作上結合さ
れ、そしてインターリーブされたワードの第１の部分を
インターリーブされたワードの第２の部分とインターリ
ーブし、第１、第２、第３および第４のデータ・コンポ
ーネントの選択された部分が実質的に連続している第２
のインターリーブされたワードを形成するために構成さ
れた前記組合せモジュールと異なる第２の組合せモジュ
ールをさらに含み、 （ｅ）前記データ選択モジュールは、さらに、第３と第
４のデータ・コンポーネントの選択された部分を第２の
データワードに含めるために構成されている、請求項２
５に記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US674510 | 1996-07-01 | ||
| US08/674,510 US5867145A (en) | 1996-07-01 | 1996-07-01 | Graphical image recasting |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1079039A true JPH1079039A (ja) | 1998-03-24 |
Family
ID=24706894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9175674A Pending JPH1079039A (ja) | 1996-07-01 | 1997-07-01 | コンピュータシステムにおける図形イメージ処理 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5867145A (ja) |
| EP (1) | EP0817003B1 (ja) |
| JP (1) | JPH1079039A (ja) |
| DE (1) | DE69722859T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001042903A1 (fr) * | 1999-12-07 | 2001-06-14 | Hitachi, Ltd. | Appareil et systeme de traitement de donnees |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5995716A (en) * | 1997-01-21 | 1999-11-30 | Xerox Corporation | System for organizing codes representing selectable colors in a digital printing apparatus |
| US7653710B2 (en) | 2002-06-25 | 2010-01-26 | Qst Holdings, Llc. | Hardware task manager |
| US6836839B2 (en) | 2001-03-22 | 2004-12-28 | Quicksilver Technology, Inc. | Adaptive integrated circuitry with heterogeneous and reconfigurable matrices of diverse and adaptive computational units having fixed, application specific computational elements |
| US7962716B2 (en) | 2001-03-22 | 2011-06-14 | Qst Holdings, Inc. | Adaptive integrated circuitry with heterogeneous and reconfigurable matrices of diverse and adaptive computational units having fixed, application specific computational elements |
| US7752419B1 (en) | 2001-03-22 | 2010-07-06 | Qst Holdings, Llc | Method and system for managing hardware resources to implement system functions using an adaptive computing architecture |
| US7249242B2 (en) | 2002-10-28 | 2007-07-24 | Nvidia Corporation | Input pipeline registers for a node in an adaptive computing engine |
| US6577678B2 (en) | 2001-05-08 | 2003-06-10 | Quicksilver Technology | Method and system for reconfigurable channel coding |
| US7046635B2 (en) | 2001-11-28 | 2006-05-16 | Quicksilver Technology, Inc. | System for authorizing functionality in adaptable hardware devices |
| US6986021B2 (en) | 2001-11-30 | 2006-01-10 | Quick Silver Technology, Inc. | Apparatus, method, system and executable module for configuration and operation of adaptive integrated circuitry having fixed, application specific computational elements |
| US8412915B2 (en) | 2001-11-30 | 2013-04-02 | Altera Corporation | Apparatus, system and method for configuration of adaptive integrated circuitry having heterogeneous computational elements |
| US7215701B2 (en) | 2001-12-12 | 2007-05-08 | Sharad Sambhwani | Low I/O bandwidth method and system for implementing detection and identification of scrambling codes |
| US7403981B2 (en) | 2002-01-04 | 2008-07-22 | Quicksilver Technology, Inc. | Apparatus and method for adaptive multimedia reception and transmission in communication environments |
| US6803922B2 (en) * | 2002-02-14 | 2004-10-12 | International Business Machines Corporation | Pixel formatter for two-dimensional graphics engine of set-top box system |
| US7328414B1 (en) | 2003-05-13 | 2008-02-05 | Qst Holdings, Llc | Method and system for creating and programming an adaptive computing engine |
| US7660984B1 (en) | 2003-05-13 | 2010-02-09 | Quicksilver Technology | Method and system for achieving individualized protected space in an operating system |
| US8108656B2 (en) | 2002-08-29 | 2012-01-31 | Qst Holdings, Llc | Task definition for specifying resource requirements |
| US7937591B1 (en) | 2002-10-25 | 2011-05-03 | Qst Holdings, Llc | Method and system for providing a device which can be adapted on an ongoing basis |
| US8276135B2 (en) | 2002-11-07 | 2012-09-25 | Qst Holdings Llc | Profiling of software and circuit designs utilizing data operation analyses |
| US7225301B2 (en) | 2002-11-22 | 2007-05-29 | Quicksilver Technologies | External memory controller node |
| WO2007049211A2 (en) * | 2005-10-28 | 2007-05-03 | Nxp B.V. | A slave and a master device, a system incorporating the devices, and a method of operating the slave device |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4135240A (en) * | 1973-07-09 | 1979-01-16 | Bell Telephone Laboratories, Incorporated | Protection of data file contents |
| US4141005A (en) * | 1976-11-11 | 1979-02-20 | International Business Machines Corporation | Data format converting apparatus for use in a digital data processor |
| GB8614876D0 (en) * | 1986-06-18 | 1986-07-23 | Rca Corp | Display processors |
| US5068644A (en) * | 1988-05-17 | 1991-11-26 | Apple Computer, Inc. | Color graphics system |
| JP2997513B2 (ja) * | 1990-07-25 | 2000-01-11 | 株式会社日立製作所 | シエアードプリンタシステム |
| US5241658A (en) * | 1990-08-21 | 1993-08-31 | Apple Computer, Inc. | Apparatus for storing information in and deriving information from a frame buffer |
| US5469190A (en) * | 1991-12-23 | 1995-11-21 | Apple Computer, Inc. | Apparatus for converting twenty-four bit color to fifteen bit color in a computer output display system |
| US5583500A (en) * | 1993-02-10 | 1996-12-10 | Ricoh Corporation | Method and apparatus for parallel encoding and decoding of data |
| JP3124648B2 (ja) * | 1993-03-19 | 2001-01-15 | 富士通株式会社 | 色データ管理方法及び装置 |
| US5524256A (en) * | 1993-05-07 | 1996-06-04 | Apple Computer, Inc. | Method and system for reordering bytes in a data stream |
-
1996
- 1996-07-01 US US08/674,510 patent/US5867145A/en not_active Expired - Lifetime
-
1997
- 1997-07-01 EP EP97110785A patent/EP0817003B1/en not_active Expired - Lifetime
- 1997-07-01 JP JP9175674A patent/JPH1079039A/ja active Pending
- 1997-07-01 DE DE69722859T patent/DE69722859T2/de not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001042903A1 (fr) * | 1999-12-07 | 2001-06-14 | Hitachi, Ltd. | Appareil et systeme de traitement de donnees |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0817003A2 (en) | 1998-01-07 |
| US5867145A (en) | 1999-02-02 |
| EP0817003B1 (en) | 2003-06-18 |
| DE69722859T2 (de) | 2004-05-13 |
| EP0817003A3 (en) | 1998-02-04 |
| DE69722859D1 (de) | 2003-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1079039A (ja) | コンピュータシステムにおける図形イメージ処理 | |
| US6954204B2 (en) | Programmable graphics system and method using flexible, high-precision data formats | |
| US5801711A (en) | Polyline and triangle strip data management techniques for enhancing performance of computer graphics system | |
| US6847370B2 (en) | Planar byte memory organization with linear access | |
| US20030221137A1 (en) | Wide instruction word graphics processor | |
| US5157388A (en) | Method and apparatus for graphics data interpolation | |
| US5081698A (en) | Method and apparatus for graphics display data manipulation | |
| US5467459A (en) | Imaging and graphics processing system | |
| US6798421B2 (en) | Same tile method | |
| US6816161B2 (en) | Vertex assembly buffer and primitive launch buffer | |
| US6812929B2 (en) | System and method for prefetching data from a frame buffer | |
| US20030164825A1 (en) | In-circuit test using scan chains | |
| US20030218614A1 (en) | Dynamically adjusting sample density in a graphics system | |
| US6836272B2 (en) | Frame buffer addressing scheme | |
| US6407740B1 (en) | Addressable output buffer architecture | |
| US6985151B1 (en) | Shader pixel storage in a graphics memory | |
| EP0775979B1 (en) | Accumulation buffer method and apparatus for graphical image processing | |
| US6812928B2 (en) | Performance texture mapping by combining requests for image data | |
| US5696944A (en) | Computer graphics system having double buffered vertex ram with granularity | |
| JPH1027241A (ja) | デジタル画像のテーブル・ルックアップ変換のための方法および装置 | |
| US5784075A (en) | Memory mapping techniques for enhancing performance of computer graphics system | |
| US5483627A (en) | Preprocessing pipeline for real-time object based graphics systems | |
| US6778179B2 (en) | External dirty tag bits for 3D-RAM SRAM | |
| US6396504B1 (en) | Graphical image data reformatting method and apparatus | |
| US20030160799A1 (en) | Reconfigurable hardware filter for texture mapping and image processing |