JPH1027241A - デジタル画像のテーブル・ルックアップ変換のための方法および装置 - Google Patents
デジタル画像のテーブル・ルックアップ変換のための方法および装置Info
- Publication number
- JPH1027241A JPH1027241A JP8353404A JP35340496A JPH1027241A JP H1027241 A JPH1027241 A JP H1027241A JP 8353404 A JP8353404 A JP 8353404A JP 35340496 A JP35340496 A JP 35340496A JP H1027241 A JPH1027241 A JP H1027241A
- Authority
- JP
- Japan
- Prior art keywords
- register
- lookup
- double
- destination
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Processing (AREA)
- Color Image Communication Systems (AREA)
- Storing Facsimile Image Data (AREA)
- Editing Of Facsimile Originals (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】
【課題】 プロセッサーにおいて、ルックアップテーブ
ルを用いて、複数のソース画素を含むソース画像をテー
ブルルックアップ変換して複数のデスティネーション画
素を含むデスティネーション画像を生成する方法を提供
する。 【解決手段】 本発明の方法は、複数のソース画素の各
々が有する各値に関して、ルックアップ結果を生成する
ステップを備える。このルックアップ結果は、複数のデ
スティネーション画素中の対応するデスティネーション
画素における値を示す。本発明の方法は、更に、プロセ
ッサーに備えられた複数のグラフィックス・レジスタに
複数のルックアップ結果をロードするステップと、複数
のグラフィックス・レジスタ内の複数のルックアップ結
果をプロセッサー内の蓄積レジスタ内に蓄積するステッ
プと、を備える。更に、蓄積レジスタをデスティネーシ
ョン画像に格納するステップを備える。
ルを用いて、複数のソース画素を含むソース画像をテー
ブルルックアップ変換して複数のデスティネーション画
素を含むデスティネーション画像を生成する方法を提供
する。 【解決手段】 本発明の方法は、複数のソース画素の各
々が有する各値に関して、ルックアップ結果を生成する
ステップを備える。このルックアップ結果は、複数のデ
スティネーション画素中の対応するデスティネーション
画素における値を示す。本発明の方法は、更に、プロセ
ッサーに備えられた複数のグラフィックス・レジスタに
複数のルックアップ結果をロードするステップと、複数
のグラフィックス・レジスタ内の複数のルックアップ結
果をプロセッサー内の蓄積レジスタ内に蓄積するステッ
プと、を備える。更に、蓄積レジスタをデスティネーシ
ョン画像に格納するステップを備える。
Description
【０００１】
【発明の属する技術分野】本発明は、画像処理技術に関
する。更に詳しくは、本発明は、デジタルプロセッサー
を用いて、デジタル画像のテーブルルックアップ変換を
行うための改良された方法及び装置に関する。
する。更に詳しくは、本発明は、デジタルプロセッサー
を用いて、デジタル画像のテーブルルックアップ変換を
行うための改良された方法及び装置に関する。
【０００２】
【従来の技術】テーブルルックアップは、ソース画像を
デスティネーション画像にマッピングするために用いら
れる有用な画像処理手法である。テーブルルックアップ
変換においては、ソース画像のソース画素値はルックア
ップテーブルで処理されて、デスティネーション画像に
おける対応する画素値が生成される。例えば、ソース画
像がテーブルルックアップ手法で処理されて、より暗い
デスティネーション画像を生成することができる。ま
た、別の例として、ソース画像内の画素値が圧力を示す
ものであれば、ルックアップテーブルを用いて、これら
の画素値をコンピュータディスプレイ画面上の表示のた
めの色強度値にマッピングすることができる。
デスティネーション画像にマッピングするために用いら
れる有用な画像処理手法である。テーブルルックアップ
変換においては、ソース画像のソース画素値はルックア
ップテーブルで処理されて、デスティネーション画像に
おける対応する画素値が生成される。例えば、ソース画
像がテーブルルックアップ手法で処理されて、より暗い
デスティネーション画像を生成することができる。ま
た、別の例として、ソース画像内の画素値が圧力を示す
ものであれば、ルックアップテーブルを用いて、これら
の画素値をコンピュータディスプレイ画面上の表示のた
めの色強度値にマッピングすることができる。
【０００３】図１は、ソース画像をデスティネーション
画像に変換する簡単なテーブルルックアップ処理の過程
を示す。コンピュータメモリに記憶されている画像であ
るソース画像１０２は、ルックアップテーブル１０４を
用いて処理されて、デスティネーション画像１０６が生
成される。ここでは、図示の簡略化のために、ソース画
像１０２を、単純な６×６画像、即ち、３６個の独立し
たソース画素からなる画像、としているが、実際には、
どのようなサイズのソース画像でも、テーブルルックア
ップの手法を用いて変換することができる。
画像に変換する簡単なテーブルルックアップ処理の過程
を示す。コンピュータメモリに記憶されている画像であ
るソース画像１０２は、ルックアップテーブル１０４を
用いて処理されて、デスティネーション画像１０６が生
成される。ここでは、図示の簡略化のために、ソース画
像１０２を、単純な６×６画像、即ち、３６個の独立し
たソース画素からなる画像、としているが、実際には、
どのようなサイズのソース画像でも、テーブルルックア
ップの手法を用いて変換することができる。
【０００４】この例では、各ソース画素１０８は、単一
の値を有しているが、この値は、例えば、コンピュータ
のディスプレイ画面上に表示される際のその画素のグレ
ースケール（階調）レベルを表すものである。例えば、
図１のソース画素１０８は、５７の値を有するものとし
て示されている。図１の例では、ソース画像１０２に含
まれる各画素がたった一つの値しか持たないため、ソー
ス画像１０２は、１バンド画像と呼ばれる。しかし、２
以上の値（例えば、カラー画素の赤、緑、青を示す３つ
の値）で一つの画素を表すようにすることもできる。ソ
ース画素１０８に含まれる各値がコンピュータメモり内
において８ビットで表されていれば、ソース画像１０２
は８ビット画像となる。また、より少ないビット数ある
いはより多いビット数、例えば、１６ビット、で画素を
表して、異なる範囲の値を許容するようにしてもよい。
の値を有しているが、この値は、例えば、コンピュータ
のディスプレイ画面上に表示される際のその画素のグレ
ースケール（階調）レベルを表すものである。例えば、
図１のソース画素１０８は、５７の値を有するものとし
て示されている。図１の例では、ソース画像１０２に含
まれる各画素がたった一つの値しか持たないため、ソー
ス画像１０２は、１バンド画像と呼ばれる。しかし、２
以上の値（例えば、カラー画素の赤、緑、青を示す３つ
の値）で一つの画素を表すようにすることもできる。ソ
ース画素１０８に含まれる各値がコンピュータメモり内
において８ビットで表されていれば、ソース画像１０２
は８ビット画像となる。また、より少ないビット数ある
いはより多いビット数、例えば、１６ビット、で画素を
表して、異なる範囲の値を許容するようにしてもよい。
【０００５】テーブル１０４は、望ましくは、２ｎ個の
エントリーを有し、ここで、ｎはソース画素１０８に含
まれる各値を表すためのビット数を示す。図１の例で
は、８ビットなので、テーブル１０４は、２８個、即
ち、２５６個のエントリーを有する。テーブルルックア
ップ変換を行うためには、ソース画像１０２に含まれる
各ソース画素１０８の値をテーブル１０４に通過させ
て、デスティネーション画像１０６に含まれる画素、例
えば、デスティネーション画素１１０、の対応する値を
導出する。
エントリーを有し、ここで、ｎはソース画素１０８に含
まれる各値を表すためのビット数を示す。図１の例で
は、８ビットなので、テーブル１０４は、２８個、即
ち、２５６個のエントリーを有する。テーブルルックア
ップ変換を行うためには、ソース画像１０２に含まれる
各ソース画素１０８の値をテーブル１０４に通過させ
て、デスティネーション画像１０６に含まれる画素、例
えば、デスティネーション画素１１０、の対応する値を
導出する。
【０００６】図１の例では、ソース画素１０８に含まれ
る値がテーブル１０４に対する指数として用いられる。
例えば、ソース画素１０８の値５７は、テーブルルック
アップ処理において、デスティネーション画素１１０の
対応する値を見つけるために、テーブル１０４の５７番
目のデータを参照させる。図１の例では、例えば、この
値は１５である。ソース画素１０８とデスティネーショ
ン画素１１０は、必ずしも同じビット数で表される必要
はない。実際に、例えば、８ビットのソース画素を１６
ビットのデスティネーション画素に変換したり、あるい
は、これとは逆にしたりする場合もある。
る値がテーブル１０４に対する指数として用いられる。
例えば、ソース画素１０８の値５７は、テーブルルック
アップ処理において、デスティネーション画素１１０の
対応する値を見つけるために、テーブル１０４の５７番
目のデータを参照させる。図１の例では、例えば、この
値は１５である。ソース画素１０８とデスティネーショ
ン画素１１０は、必ずしも同じビット数で表される必要
はない。実際に、例えば、８ビットのソース画素を１６
ビットのデスティネーション画素に変換したり、あるい
は、これとは逆にしたりする場合もある。
【０００７】図２は、多バンドのソース画像、即ち、画
素が２以上の値を有するソース画像を処理するためのテ
ーブルルックアップ変換の工程を示す。この例では、ソ
ース画像２０２に含まれる各ソース画素２０８が、３つ
の値、即ち、３つのバンド２１２、２１４、２１６を有
する。ここで用いられるテーブル２０４は、３つのバン
ドを含む３バンドテーブルである。図２に示すように、
テーブル２２２はテーブル２０４のバンド１を、テーブ
ル２２４はテーブル２０４のバンド２を、また、テーブ
ル２２６はテーブル２０４のバンド３を表している。ソ
ース画素２０８に含まれる各バンド値が８ビットのデー
タであると仮定すると、各テーブル２２２、２２４及び
２２６は、２８個、即ち、２５６個のエントリーを有す
る。
素が２以上の値を有するソース画像を処理するためのテ
ーブルルックアップ変換の工程を示す。この例では、ソ
ース画像２０２に含まれる各ソース画素２０８が、３つ
の値、即ち、３つのバンド２１２、２１４、２１６を有
する。ここで用いられるテーブル２０４は、３つのバン
ドを含む３バンドテーブルである。図２に示すように、
テーブル２２２はテーブル２０４のバンド１を、テーブ
ル２２４はテーブル２０４のバンド２を、また、テーブ
ル２２６はテーブル２０４のバンド３を表している。ソ
ース画素２０８に含まれる各バンド値が８ビットのデー
タであると仮定すると、各テーブル２２２、２２４及び
２２６は、２８個、即ち、２５６個のエントリーを有す
る。
【０００８】テーブルルックアップ変換を行うために
は、デスティネーション画素２１０に含まれる対応する
バンド値を導出するために、ソース画素２０８の各バン
ドがテーブル２０４の関係するバンドテーブルで処理さ
れる。例えば、ソース画素２０８のバンド２１２の値５
２が、テーブル２０４の対応するバンド１、即ちテーブ
ル２２２で処理されて、デスティネーション画素２１０
のバンド２４０に格納されるべき値７３が導出される。
同様に、デスティネーション画素２１０のバンド２４２
における値１４は、テーブル２０４のバンド２、即ちテ
ーブル２２４を用いて、ソース画素２０８のバンド２１
４の値６０から導出される。
は、デスティネーション画素２１０に含まれる対応する
バンド値を導出するために、ソース画素２０８の各バン
ドがテーブル２０４の関係するバンドテーブルで処理さ
れる。例えば、ソース画素２０８のバンド２１２の値５
２が、テーブル２０４の対応するバンド１、即ちテーブ
ル２２２で処理されて、デスティネーション画素２１０
のバンド２４０に格納されるべき値７３が導出される。
同様に、デスティネーション画素２１０のバンド２４２
における値１４は、テーブル２０４のバンド２、即ちテ
ーブル２２４を用いて、ソース画素２０８のバンド２１
４の値６０から導出される。
【０００９】図１の例と同様に、ソース画素２０８の各
バンドにおける整数値は、テーブルの対応するバンドに
対する指数として用いられる。ここで、ソース画素２０
８とデスティネーション画素２１０とが、異なった数の
バンドを有するようにしてもよい。例えば、ソース画素
２０８が３つのバンドを有し、一方、デスティネーショ
ン画素が５つのバンドを有するようにしてもよい。
バンドにおける整数値は、テーブルの対応するバンドに
対する指数として用いられる。ここで、ソース画素２０
８とデスティネーション画素２１０とが、異なった数の
バンドを有するようにしてもよい。例えば、ソース画素
２０８が３つのバンドを有し、一方、デスティネーショ
ン画素が５つのバンドを有するようにしてもよい。
【００１０】図３は、図１のテーブルルックアップ処理
の詳細を示す。図３では、ソース画素の値は、整数レジ
スタ３０２にロードされる。整数レジスタ３０２に格納
された値は、ルックアップテーブルから値を選択して整
数レジスタ３０４に選択された値をロードするために使
用される。その後、整数レジスタの値がデスティネーシ
ョン画像１０６に格納される。
の詳細を示す。図３では、ソース画素の値は、整数レジ
スタ３０２にロードされる。整数レジスタ３０２に格納
された値は、ルックアップテーブルから値を選択して整
数レジスタ３０４に選択された値をロードするために使
用される。その後、整数レジスタの値がデスティネーシ
ョン画像１０６に格納される。
【００１１】効率を高めるために、２以上のソース画素
の値を同時に整数レジスタ３０２にロードするようにし
てもよい。これらの値は、周知の論理演算により、整数
レジスタから取り出される。また、ルックアップテーブ
ル１０４から選択された２以上の値を、デスティネーシ
ョン画像１０６に格納する前に、整数レジスタ３０４に
蓄積するようにしてもよい。
の値を同時に整数レジスタ３０２にロードするようにし
てもよい。これらの値は、周知の論理演算により、整数
レジスタから取り出される。また、ルックアップテーブ
ル１０４から選択された２以上の値を、デスティネーシ
ョン画像１０６に格納する前に、整数レジスタ３０４に
蓄積するようにしてもよい。
【００１２】図４は、従来のテーブルルックアップ処理
の工程を示すフローチャートである。図４はステップ３
５０から始まる。ステップ３５２では、この方法は、ル
ックアップテーブル、例えば、図３のルックアップテー
ブル１０４を用いて処理すべきソースデータ、即ち、ソ
ース画像に含まれる画素値あるいはバンド値が、他に存
在するかどうかを判定する。ソースデータが存在しない
場合には、この方法はステップ３５４に進み、図４の処
理を終了する。
の工程を示すフローチャートである。図４はステップ３
５０から始まる。ステップ３５２では、この方法は、ル
ックアップテーブル、例えば、図３のルックアップテー
ブル１０４を用いて処理すべきソースデータ、即ち、ソ
ース画像に含まれる画素値あるいはバンド値が、他に存
在するかどうかを判定する。ソースデータが存在しない
場合には、この方法はステップ３５４に進み、図４の処
理を終了する。
【００１３】一方、処理すべきソースデータが他に存在
すると判定されれば、この方法はステップ３５６に進
み、そのソースデータが整数レジスタ、例えば、図３の
レジスタ３０２にロードされる。通常、一時に一つの画
素がロードされる。その画素が２以上のバンド、例え
ば、図２の例のように３つのバンドを有している場合に
は、ステップ３５６で、全てのバンド値を一緒に整数レ
ジスタにロードするようにしてもよい。但し、上述した
ように、処理効率を高めるために、２以上の画素を同時
に整数レジスタにロードするようにしてもよい。例え
ば、（図１及び図３の例のように）ソース画像が８ビッ
トの１バンド画像である場合には、ステップ３５６にお
いて、最大４個までの画素値を同時に整数レジスタにロ
ードすることができる。
すると判定されれば、この方法はステップ３５６に進
み、そのソースデータが整数レジスタ、例えば、図３の
レジスタ３０２にロードされる。通常、一時に一つの画
素がロードされる。その画素が２以上のバンド、例え
ば、図２の例のように３つのバンドを有している場合に
は、ステップ３５６で、全てのバンド値を一緒に整数レ
ジスタにロードするようにしてもよい。但し、上述した
ように、処理効率を高めるために、２以上の画素を同時
に整数レジスタにロードするようにしてもよい。例え
ば、（図１及び図３の例のように）ソース画像が８ビッ
トの１バンド画像である場合には、ステップ３５６にお
いて、最大４個までの画素値を同時に整数レジスタにロ
ードすることができる。
【００１４】ステップ３５８では、ステップ３５６で同
時にロードされた複数の画素／バンド値を分離するため
に論理演算が実行される。ここで、１つの「画素／バン
ド値」とは、画素が一つのバンドしか持たない場合には
画素値を、また、画素が２以上のバンドを持つ場合には
個々のバンド値を表す。例えば、ステップ３５６で４個
の画素値が同時に整数レジスタにロードされた場合に
は、シフト演算とＡＮＤ演算を行い、次段のテーブルル
ックアップ処理のために画素値を分離する。このような
論理演算は当業者に周知のものである。
時にロードされた複数の画素／バンド値を分離するため
に論理演算が実行される。ここで、１つの「画素／バン
ド値」とは、画素が一つのバンドしか持たない場合には
画素値を、また、画素が２以上のバンドを持つ場合には
個々のバンド値を表す。例えば、ステップ３５６で４個
の画素値が同時に整数レジスタにロードされた場合に
は、シフト演算とＡＮＤ演算を行い、次段のテーブルル
ックアップ処理のために画素値を分離する。このような
論理演算は当業者に周知のものである。
【００１５】各ソース画素／バンド値に対しては、ルッ
クアップテーブルから対応するデスティネーション値が
得られる。このルックアップ結果は、ステップ３６０に
おいて一つあるいは複数の整数レジスタに格納される。
ステップ３６２では、シフト演算とOR演算等の論理演算
を行い、ステップ３６０で複数の整数レジスタに格納さ
れた多数のルックアップ結果を、蓄積整数レジスタ、例
えば、図３の整数レジスタ３０４に可能な限り蓄積す
る。複数のルックアップ結果を一つの蓄積整数レジスタ
に蓄積することにより、次段のステップ３６４で実行さ
れる格納処理の数を減らすことができる。
クアップテーブルから対応するデスティネーション値が
得られる。このルックアップ結果は、ステップ３６０に
おいて一つあるいは複数の整数レジスタに格納される。
ステップ３６２では、シフト演算とOR演算等の論理演算
を行い、ステップ３６０で複数の整数レジスタに格納さ
れた多数のルックアップ結果を、蓄積整数レジスタ、例
えば、図３の整数レジスタ３０４に可能な限り蓄積す
る。複数のルックアップ結果を一つの蓄積整数レジスタ
に蓄積することにより、次段のステップ３６４で実行さ
れる格納処理の数を減らすことができる。
【００１６】ステップ３６４では、これらの整数レジス
タが、デスティネーション画像内の対応する位置に書き
込む。その後、この方法はステップ３５２に戻り、処理
すべきソースデータが他にも存在するかどうかを判定す
る。
タが、デスティネーション画像内の対応する位置に書き
込む。その後、この方法はステップ３５２に戻り、処理
すべきソースデータが他にも存在するかどうかを判定す
る。
【００１７】当業者に周知のように、（それぞれ、ステ
ップ３６２、ステップ３６４で実行される）ロード処理
と格納処理は、通常、テーブルルックアップ変換処理の
中でも時間のかかるステップである。そのため、これら
のステップを最適化することができれば、結果として、
ルックアップ変換の効率を更に高めることができる。ル
ックアップテーブルからのルックアップ値をデスティネ
ーション画像に書き込む前に、レジスタに蓄積すること
により、効率を高めることができる。
ップ３６２、ステップ３６４で実行される）ロード処理
と格納処理は、通常、テーブルルックアップ変換処理の
中でも時間のかかるステップである。そのため、これら
のステップを最適化することができれば、結果として、
ルックアップ変換の効率を更に高めることができる。ル
ックアップテーブルからのルックアップ値をデスティネ
ーション画像に書き込む前に、レジスタに蓄積すること
により、効率を高めることができる。
【００１８】
【発明が解決しようとする課題】従来の方法では、整数
レジスタは、ルックアップ結果を蓄積するために、ルッ
クアップ処理後のステップ（図４のステップ３６２及び
ステップ３６４）で用いられている。このようにルック
アップ後のステップで整数レジスタを用いると、ある種
のプロセッサーにおいて整数回路部の処理速度が浮動小
数点回路部等の他の回路の処理速度よりも遅いので、テ
ーブルルックアップ処理全体のスループット（処理能
力）を低下させる。
レジスタは、ルックアップ結果を蓄積するために、ルッ
クアップ処理後のステップ（図４のステップ３６２及び
ステップ３６４）で用いられている。このようにルック
アップ後のステップで整数レジスタを用いると、ある種
のプロセッサーにおいて整数回路部の処理速度が浮動小
数点回路部等の他の回路の処理速度よりも遅いので、テ
ーブルルックアップ処理全体のスループット（処理能
力）を低下させる。
【００１９】上述のように、テーブルルックアップ処理
を最適化する改良された方法及び装置が必要とされてい
る。この改良された方法及び装置では、プロセッサー内
の処理速度の高い回路部を利用することにより、処理効
率を高めるようにすることが望ましい。
を最適化する改良された方法及び装置が必要とされてい
る。この改良された方法及び装置では、プロセッサー内
の処理速度の高い回路部を利用することにより、処理効
率を高めるようにすることが望ましい。
【００２０】
【課題を解決するための手段】本発明は、プロセッサー
において、ルックアップテーブルを用いて、複数のソー
ス画素を含むソース画像にテーブルルックアップ変換を
実行して、複数のデスティネーション画素を含むデステ
ィネーション画像を生成する方法に関する。この方法
は、複数のソース画素の各々が有する各値に対してルッ
クアップ結果を得るステップを備える。このルックアッ
プ結果は、複数のデスティネーション画素中の対応する
デスティネーション画素における値を表す。この方法
は、更に、プロセッサーに備えられた複数のグラフィッ
クス・レジスタに複数のルックアップ結果をロードする
ステップと、複数のグラフィックス・レジスタにロード
された複数のルックアップ結果をプロセッサーに備えら
れた蓄積レジスタ内に蓄積するステップと、を備える。
また、更に、蓄積レジスタをデスティネーション画像に
格納するステップを備える。
において、ルックアップテーブルを用いて、複数のソー
ス画素を含むソース画像にテーブルルックアップ変換を
実行して、複数のデスティネーション画素を含むデステ
ィネーション画像を生成する方法に関する。この方法
は、複数のソース画素の各々が有する各値に対してルッ
クアップ結果を得るステップを備える。このルックアッ
プ結果は、複数のデスティネーション画素中の対応する
デスティネーション画素における値を表す。この方法
は、更に、プロセッサーに備えられた複数のグラフィッ
クス・レジスタに複数のルックアップ結果をロードする
ステップと、複数のグラフィックス・レジスタにロード
された複数のルックアップ結果をプロセッサーに備えら
れた蓄積レジスタ内に蓄積するステップと、を備える。
また、更に、蓄積レジスタをデスティネーション画像に
格納するステップを備える。
【００２１】他の実施例においては、本発明は、テーブ
ルルックアップ変換を実行するためのプログラム命令を
含むコンピュータ読み取り可能な媒体に関する。テーブ
ルルックアップ変換は、ルックアップテーブルを用い
て、複数のソース画素を含むソース画像に対して実行さ
れ、複数のデスティネーション画素を含むデスティネー
ション画像を生成する。これらの命令は、複数のソース
画素における各値に対して、複数のデスティネーション
画素中の対応するデスティネーション画素に格納される
値を示すルックアップ結果を得る命令を含む。更に、プ
ロセッサー内の複数のグラフィックス・レジスタに複数
のルックアップ結果をロードし、複数のグラフィックス
・レジスタにロードされた複数のルックアップ結果をプ
ロセッサー内の蓄積レジスタ内に蓄積する命令を含む。
また、更に、蓄積レジスタをデスティネーション画像に
格納する命令も含む。
ルルックアップ変換を実行するためのプログラム命令を
含むコンピュータ読み取り可能な媒体に関する。テーブ
ルルックアップ変換は、ルックアップテーブルを用い
て、複数のソース画素を含むソース画像に対して実行さ
れ、複数のデスティネーション画素を含むデスティネー
ション画像を生成する。これらの命令は、複数のソース
画素における各値に対して、複数のデスティネーション
画素中の対応するデスティネーション画素に格納される
値を示すルックアップ結果を得る命令を含む。更に、プ
ロセッサー内の複数のグラフィックス・レジスタに複数
のルックアップ結果をロードし、複数のグラフィックス
・レジスタにロードされた複数のルックアップ結果をプ
ロセッサー内の蓄積レジスタ内に蓄積する命令を含む。
また、更に、蓄積レジスタをデスティネーション画像に
格納する命令も含む。
【００２２】
【発明の実施の形態】図１は、ソース画像をデスティネ
ーション画像に変換する簡単なテーブルルックアップ処
理の過程を示す。図２は、多バンドのソース画像、即
ち、画素が２以上の値を有するソース画像のためのテー
ブルルックアップ処理の工程を示す。図３は、図１のソ
ース画像に対するテーブルルックアップ処理の詳細を示
す。図４は、従来のテーブルルックアップ処理の工程を
示すフローチャートである。
ーション画像に変換する簡単なテーブルルックアップ処
理の過程を示す。図２は、多バンドのソース画像、即
ち、画素が２以上の値を有するソース画像のためのテー
ブルルックアップ処理の工程を示す。図３は、図１のソ
ース画像に対するテーブルルックアップ処理の詳細を示
す。図４は、従来のテーブルルックアップ処理の工程を
示すフローチャートである。
【００２３】図５は、本発明の一実施例に従うテーブル
ルックアップ動作を示す概略図である。図５には、ソー
ス画像５０２が示されている。ソース画像５０２内の画
素値はルックアップテーブル５０４で処理されて、デス
ティネーション画像５０６が生成される。図示の簡略化
のために、ソース画像５０２並びにデスティネーション
画像５０６を単純な６×４画像（即ち、２４画素）と仮
定している。しかし、どのようなサイズのソース画像及
びデスティネーション画像にも、本発明の方法を同様に
適用することができる。
ルックアップ動作を示す概略図である。図５には、ソー
ス画像５０２が示されている。ソース画像５０２内の画
素値はルックアップテーブル５０４で処理されて、デス
ティネーション画像５０６が生成される。図示の簡略化
のために、ソース画像５０２並びにデスティネーション
画像５０６を単純な６×４画像（即ち、２４画素）と仮
定している。しかし、どのようなサイズのソース画像及
びデスティネーション画像にも、本発明の方法を同様に
適用することができる。
【００２４】ソース画像５０２内には、ソース画素５１
０、５１２、５１４、５１６が含まれている。ソース画
像５０２内の各ソース画素は、３つのバンドを有し、各
バンドが８ビットのデータを表している（即ち、ソース
画像５０２は、８ビットの３バンド画像である）。ソー
ス画像５０２内の可能な限り多くのバンド値を１つの整
数レジスタにロードして、ロード動作の回数を最小にす
ることが好ましい。一実施例では、最大４個までのバン
ド値（８ビット×４、即ち、３２ビット）が、３２ビッ
トの整数レジスタ５１８にロードされる。他の実施例で
は、ソース画像５０２からの最大８個までのバンド値が
同時に６４ビット長の整数レジスタ５２０にロードされ
る。プロセッサーがより長い整数レジスタをサポートす
る場合には、ソース画像５０２内のバンド値が、より長
い整数レジスタにロードされるようにしてもよい。
０、５１２、５１４、５１６が含まれている。ソース画
像５０２内の各ソース画素は、３つのバンドを有し、各
バンドが８ビットのデータを表している（即ち、ソース
画像５０２は、８ビットの３バンド画像である）。ソー
ス画像５０２内の可能な限り多くのバンド値を１つの整
数レジスタにロードして、ロード動作の回数を最小にす
ることが好ましい。一実施例では、最大４個までのバン
ド値（８ビット×４、即ち、３２ビット）が、３２ビッ
トの整数レジスタ５１８にロードされる。他の実施例で
は、ソース画像５０２からの最大８個までのバンド値が
同時に６４ビット長の整数レジスタ５２０にロードされ
る。プロセッサーがより長い整数レジスタをサポートす
る場合には、ソース画像５０２内のバンド値が、より長
い整数レジスタにロードされるようにしてもよい。
【００２５】ソース画素をロードする時には、典型的に
は、ソース画素が一行ずつロードされる。しかし、本発
明は、ソース画像を他の方法でロードする（例えば、一
列ずつロードする）場合でも、同様に、好適に適用され
る。
は、ソース画素が一行ずつロードされる。しかし、本発
明は、ソース画像を他の方法でロードする（例えば、一
列ずつロードする）場合でも、同様に、好適に適用され
る。
【００２６】しかし、上述したように、実行されるロー
ド動作の回数を最小にするために、各ロード動作の間に
可能な限り多くのソースデータを整数レジスタにロード
することが望ましい。あるロード動作が、画素の一部分
しかロードしない場合には（例えば、３バンドのうち２
バンドのみ）、次のロードサイクルで残りの部分をロー
ドしてもよいし、あるいは、その画素全体を再ロードし
てもよい。
ド動作の回数を最小にするために、各ロード動作の間に
可能な限り多くのソースデータを整数レジスタにロード
することが望ましい。あるロード動作が、画素の一部分
しかロードしない場合には（例えば、３バンドのうち２
バンドのみ）、次のロードサイクルで残りの部分をロー
ドしてもよいし、あるいは、その画素全体を再ロードし
てもよい。
【００２７】例えば、ソース画像５０２の各ソース画素
は、３つのバンド値しか持たないが、ロード動作は、３
２ビットの整数レジスタ５１８を満たすために４つのバ
ンド値をロードする。これらの４つのバンド値は、図５
の例では値５７、１５、９、及び３であり、これらは画
素５１０及び隣接画素５１２の一つのバンドを表す。次
のロード動作は、ソース画素５１２の値２３から開始す
ることができ、この場合には、前回のロード動作で３２
ビットの整数レジスタ５１８にロードされた値３は、再
ロードする必要がないように、一時的にどこかの変数に
保存することができる。あるいは、次の画素のバンド１
からロードを開始してもよく、即ち、次のサイクルのロ
ード動作で値３を再ロードするようにしてもよい。
は、３つのバンド値しか持たないが、ロード動作は、３
２ビットの整数レジスタ５１８を満たすために４つのバ
ンド値をロードする。これらの４つのバンド値は、図５
の例では値５７、１５、９、及び３であり、これらは画
素５１０及び隣接画素５１２の一つのバンドを表す。次
のロード動作は、ソース画素５１２の値２３から開始す
ることができ、この場合には、前回のロード動作で３２
ビットの整数レジスタ５１８にロードされた値３は、再
ロードする必要がないように、一時的にどこかの変数に
保存することができる。あるいは、次の画素のバンド１
からロードを開始してもよく、即ち、次のサイクルのロ
ード動作で値３を再ロードするようにしてもよい。
【００２８】ソース画像５０２のバンド値を３２ビット
の整数レジスタ５１８にロードした場合でも、６４ビッ
トの長い整数レジスタ５２０にロードした場合でも、あ
るいは、より長い整数レジスタにロードした場合でも、
レジスタ内のバンド値は、画素／バンド値を分離するた
めに論理演算で処理される。例えば、長い整数レジスタ
５２０内の値５７、１５、９は、これらの値を分離して
整数レジスタ５２２、５２４、５２６に格納するため
に、シフトされ、適当なビットパターンを用いてＡＮＤ
演算される。既述したように、これらの画素／バンド値
を分離する際の論理演算は、当業者に周知である。
の整数レジスタ５１８にロードした場合でも、６４ビッ
トの長い整数レジスタ５２０にロードした場合でも、あ
るいは、より長い整数レジスタにロードした場合でも、
レジスタ内のバンド値は、画素／バンド値を分離するた
めに論理演算で処理される。例えば、長い整数レジスタ
５２０内の値５７、１５、９は、これらの値を分離して
整数レジスタ５２２、５２４、５２６に格納するため
に、シフトされ、適当なビットパターンを用いてＡＮＤ
演算される。既述したように、これらの画素／バンド値
を分離する際の論理演算は、当業者に周知である。
【００２９】整数レジスタ５２２、５２４、５２６内の
バンド値は、ルックアップテーブル５０４によって（ル
ックアップテーブルの適切なバンドで）処理されてルッ
クアップ結果が生成される。次に、これらのルックアッ
プ結果は、ダブルレジスタ５３０、５３２、５３４にロ
ードされる。ここでは、ルックアップ結果を格納して、
それらを蓄積するレジスタとしてダブルレジスタを用い
たが、適当な場合には、浮動レジスタを用いてもよい。
ダブルレジスタと浮動レジスタは、UltraSparc（商標）
プロセッサー等のいくつかのプロセッサーでは重なって
いるため、本発明においては、浮動レジスタとダブルレ
ジスタは相互に交換可能に用いることができる。前述し
たように、ルックアップ処理後のステップでより高速な
回路部、この場合には浮動小数点回路部、を利用可能な
ことが、本発明の主要な利点の一つである。
バンド値は、ルックアップテーブル５０４によって（ル
ックアップテーブルの適切なバンドで）処理されてルッ
クアップ結果が生成される。次に、これらのルックアッ
プ結果は、ダブルレジスタ５３０、５３２、５３４にロ
ードされる。ここでは、ルックアップ結果を格納して、
それらを蓄積するレジスタとしてダブルレジスタを用い
たが、適当な場合には、浮動レジスタを用いてもよい。
ダブルレジスタと浮動レジスタは、UltraSparc（商標）
プロセッサー等のいくつかのプロセッサーでは重なって
いるため、本発明においては、浮動レジスタとダブルレ
ジスタは相互に交換可能に用いることができる。前述し
たように、ルックアップ処理後のステップでより高速な
回路部、この場合には浮動小数点回路部、を利用可能な
ことが、本発明の主要な利点の一つである。
【００３０】ルックアップテーブル５０４からダブルレ
ジスタ５３０、５３２、５３４へのルックアップ結果の
ロードは、３２ビットの浮動レジスタに３２ビット未満
のルックアップ結果（図５の例では、８ビットのルック
アップ結果）をロードすることを含み得ることに注意す
べきである。後で詳述するように、本発明では、３２ビ
ットの浮動レジスタ、６４ビットのダブルレジスタ、あ
るいは、より長いレジスタへの任意の１バイトあるいは
ショート（２バイト）のロードを容易にするために、シ
ョートロード処理が好適に利用される。
ジスタ５３０、５３２、５３４へのルックアップ結果の
ロードは、３２ビットの浮動レジスタに３２ビット未満
のルックアップ結果（図５の例では、８ビットのルック
アップ結果）をロードすることを含み得ることに注意す
べきである。後で詳述するように、本発明では、３２ビ
ットの浮動レジスタ、６４ビットのダブルレジスタ、あ
るいは、より長いレジスタへの任意の１バイトあるいは
ショート（２バイト）のロードを容易にするために、シ
ョートロード処理が好適に利用される。
【００３１】一実施例においては、サン・マイクロシス
テムズ社により製造されるＶＩＳ（商標）命令セットに
備えられたショートロード命令が、このショートロード
処理を実行するために利用される。UltraSparc（商標）
プロセッサーと、ＶＩＳ命令セットに含まれる関係する
インストラクション（命令）に関しては、ここで簡単に
説明するが、その詳細は、TimothyＪ．Van Hook、Lesli
e Dean Kohn、RobertYungにより１９９４年４月２９日
に出願された米国特許出願０８／２３６，５７２号「集
積グラフィックス機能を有する中央処理装置」（’５７
２出願）及びカリフォルニア州メンロパークのスパーク
・インターナショナル社から入手可能なThe SPARC Arch
itecture Manual Ver.9(1994) に記載されており、これ
らは本発明に参考文献として組み込まれる。
テムズ社により製造されるＶＩＳ（商標）命令セットに
備えられたショートロード命令が、このショートロード
処理を実行するために利用される。UltraSparc（商標）
プロセッサーと、ＶＩＳ命令セットに含まれる関係する
インストラクション（命令）に関しては、ここで簡単に
説明するが、その詳細は、TimothyＪ．Van Hook、Lesli
e Dean Kohn、RobertYungにより１９９４年４月２９日
に出願された米国特許出願０８／２３６，５７２号「集
積グラフィックス機能を有する中央処理装置」（’５７
２出願）及びカリフォルニア州メンロパークのスパーク
・インターナショナル社から入手可能なThe SPARC Arch
itecture Manual Ver.9(1994) に記載されており、これ
らは本発明に参考文献として組み込まれる。
【００３２】ルックアップ結果は、ダブルレジスタ５３
０、５３２、５３４から、６４ビットのダブルレジスタ
５４０に蓄積される。ルックアップ結果が６４ビットの
ダブルレジスタ５４０に蓄積されると、ロード動作が実
行されて、これらのルックアップ結果をデスティネーシ
ョン画像５０６内の対応する画素／バンド値に格納す
る。このデスティネーション画像は、例えば、コンピュ
ータメモリ、フレームバッファー等に存在し得る。ここ
でもまた、これらの蓄積及び格納処理は、プロセッサー
上の高速な浮動小数点回路部を利用して、処理時間を最
小にしている。
０、５３２、５３４から、６４ビットのダブルレジスタ
５４０に蓄積される。ルックアップ結果が６４ビットの
ダブルレジスタ５４０に蓄積されると、ロード動作が実
行されて、これらのルックアップ結果をデスティネーシ
ョン画像５０６内の対応する画素／バンド値に格納す
る。このデスティネーション画像は、例えば、コンピュ
ータメモリ、フレームバッファー等に存在し得る。ここ
でもまた、これらの蓄積及び格納処理は、プロセッサー
上の高速な浮動小数点回路部を利用して、処理時間を最
小にしている。
【００３３】デスティネーション画像５０６への格納動
作を実行する前に、６４ビットのダブルレジスタ５４０
を満たすために必要なだけ、ロードとルックアップ処理
とを実行するようにしてもよい。本発明では、ソース画
素値が読み込まれる整数レジスタ、例えば、３２ビット
の整数レジスタ５１８よりも大きな容量を持つ蓄積レジ
スタ、例えば、６４ビットのダブルレジスタ５４０を用
いていることに注意すること。本実施例で、６４ビット
レジスタへの１回の格納動作に対して複数回のロード及
びルックアップ処理が行われるということは、ソース画
像５０２のテーブルルックアップ変換を実行する場合に
必要となる格納動作の回数が従来技術よりも少ないとい
うことを意味している。
作を実行する前に、６４ビットのダブルレジスタ５４０
を満たすために必要なだけ、ロードとルックアップ処理
とを実行するようにしてもよい。本発明では、ソース画
素値が読み込まれる整数レジスタ、例えば、３２ビット
の整数レジスタ５１８よりも大きな容量を持つ蓄積レジ
スタ、例えば、６４ビットのダブルレジスタ５４０を用
いていることに注意すること。本実施例で、６４ビット
レジスタへの１回の格納動作に対して複数回のロード及
びルックアップ処理が行われるということは、ソース画
像５０２のテーブルルックアップ変換を実行する場合に
必要となる格納動作の回数が従来技術よりも少ないとい
うことを意味している。
【００３４】更に、ダブルレジスタ５４０は、従来技術
で用いられている３２ビットの整数蓄積レジスタ、例え
ば、図３の整数レジスタ３０４よりもかなり大きな容量
を持っている。このため、ルックアップ結果をデスティ
ネーション画像に格納するために実行される格納動作の
総回数も減らすことができる。
で用いられている３２ビットの整数蓄積レジスタ、例え
ば、図３の整数レジスタ３０４よりもかなり大きな容量
を持っている。このため、ルックアップ結果をデスティ
ネーション画像に格納するために実行される格納動作の
総回数も減らすことができる。
【００３５】本発明においては、レジスタ５３０、５３
４、５３４及び蓄積レジスタ５４０は、浮動小数点値で
はなくビットパターンを格納するために利用される。言
いかえると、本発明は、浮動レジスタ及びダブルレジス
タを、あたかもグラフィックス・レジスタであるかのよ
うに用いている。UltraSparcプロセッサーを用いた例で
は、グラフィックス・レジスタは、浮動／ダブルレジス
タにより実現されていることに注意すること。他のシス
テムの場合には、他の３２ビット、６４ビットあるいは
それより大容量のレジスタを利用して、実行される格納
動作の回数を最小にするようにしてもよい。更に重要な
ことは、これらのレジスタが、整数部、即ち、従来技術
でルックアップ結果のロードと蓄積に用いられていた部
分、よりも高速のプロセッサー部分に存在する場合に
は、より高い効率が達成される。
４、５３４及び蓄積レジスタ５４０は、浮動小数点値で
はなくビットパターンを格納するために利用される。言
いかえると、本発明は、浮動レジスタ及びダブルレジス
タを、あたかもグラフィックス・レジスタであるかのよ
うに用いている。UltraSparcプロセッサーを用いた例で
は、グラフィックス・レジスタは、浮動／ダブルレジス
タにより実現されていることに注意すること。他のシス
テムの場合には、他の３２ビット、６４ビットあるいは
それより大容量のレジスタを利用して、実行される格納
動作の回数を最小にするようにしてもよい。更に重要な
ことは、これらのレジスタが、整数部、即ち、従来技術
でルックアップ結果のロードと蓄積に用いられていた部
分、よりも高速のプロセッサー部分に存在する場合に
は、より高い効率が達成される。
【００３６】既述したように、ルックアップ結果の蓄積
は、複数の浮動／ダブルレジスタから一つの蓄積浮動／
ダブルレジスタ内にルックアップ結果を集めるために、
原則として、シフト演算及びOR演算等の論理演算を必要
とする。本発明の好適な実施例では、この論理演算をエ
ミュレートするために、レジスタデータ抽出・配置（RD
EA）処理が用いられる。この実施例の他の態様は、ＶＩ
Ｓ命令セット内の命令、例えば、Alignaddr、Faligndat
a、Fpmerge等を用いて、このレジスタデータ抽出・配置
(RDEA)処理を実現する。
は、複数の浮動／ダブルレジスタから一つの蓄積浮動／
ダブルレジスタ内にルックアップ結果を集めるために、
原則として、シフト演算及びOR演算等の論理演算を必要
とする。本発明の好適な実施例では、この論理演算をエ
ミュレートするために、レジスタデータ抽出・配置（RD
EA）処理が用いられる。この実施例の他の態様は、ＶＩ
Ｓ命令セット内の命令、例えば、Alignaddr、Faligndat
a、Fpmerge等を用いて、このレジスタデータ抽出・配置
(RDEA)処理を実現する。
【００３７】図６は、本発明の一実施例においてテーブ
ルルックアップ変換を実行する際の工程を示すフローチ
ャートである。図６はステップ６００で開始される。ス
テップ６０２では、この方法は、処理すべきソースデー
タが他に存在するかどうかを調べる。ソースデータが存
在しない場合には、ステップ６０３に進み、図６の処理
を終了する。一方、テーブルルックアップで処理すべき
ソースデータが他に存在するときには、ステップ６０４
に進み、整数レジスタにソースデータがロードされる。
図５で説明したように、ソース画素値をロードするため
に用いられる整数レジスタは、容量の大きな整数レジス
タが望ましい（容量が大きければ大きいほど、ロード動
作の回数を減らすことができて好適である）。更に、ス
テップ６０４の整数レジスタは、ロード動作の間にでき
るだけ多くのソース画素値で満たされることが望まし
い。
ルルックアップ変換を実行する際の工程を示すフローチ
ャートである。図６はステップ６００で開始される。ス
テップ６０２では、この方法は、処理すべきソースデー
タが他に存在するかどうかを調べる。ソースデータが存
在しない場合には、ステップ６０３に進み、図６の処理
を終了する。一方、テーブルルックアップで処理すべき
ソースデータが他に存在するときには、ステップ６０４
に進み、整数レジスタにソースデータがロードされる。
図５で説明したように、ソース画素値をロードするため
に用いられる整数レジスタは、容量の大きな整数レジス
タが望ましい（容量が大きければ大きいほど、ロード動
作の回数を減らすことができて好適である）。更に、ス
テップ６０４の整数レジスタは、ロード動作の間にでき
るだけ多くのソース画素値で満たされることが望まし
い。
【００３８】この方法はステップ６０４からステップ６
０６に進んでシフト演算及びＡＮＤ演算等の周知の論理
演算を利用して画素／バンド値を分離し、これによっ
て、画素／バンド値を別個の整数レジスタにロードする
ことができ、ルックアップテーブルを用いた実際のルッ
クアップを行い易くなるようにする。ソース画素が複数
のバンドを持つ場合には、ステップ６０６で、バンド値
が分離される。
０６に進んでシフト演算及びＡＮＤ演算等の周知の論理
演算を利用して画素／バンド値を分離し、これによっ
て、画素／バンド値を別個の整数レジスタにロードする
ことができ、ルックアップテーブルを用いた実際のルッ
クアップを行い易くなるようにする。ソース画素が複数
のバンドを持つ場合には、ステップ６０６で、バンド値
が分離される。
【００３９】次のステップ６０８では、ステップ６０６
で確認された画素／バンド値を用いて、テーブルの対応
するバンドから対応する値がルップアップされる。図５
の例では、整数レジスタ５２２、５２４、５２６内のバ
ンド値が、ルックアップテーブル５０４の適切なバンド
から、対応する値６３、９２、１１に変換される
で確認された画素／バンド値を用いて、テーブルの対応
するバンドから対応する値がルップアップされる。図５
の例では、整数レジスタ５２２、５２４、５２６内のバ
ンド値が、ルックアップテーブル５０４の適切なバンド
から、対応する値６３、９２、１１に変換される
【００４０】ステップ６０８では、これらのルックアッ
プ結果が、浮動／ダブルレジスタあるいはそれより容量
の大きなレジスタにロードされる。例えば、プログラマ
ーは、通常、ステップ６０８において、C言語、C++言
語、あるいは、その他のプログラミング言語を用いて、
これらのルックアップ結果が浮動／ダブル変数にロード
されるように指定する。そして、これらのルックアップ
結果の浮動／ダブルレジスタへのロードがコンパイラに
よって指定される。ステップ６０８における浮動／ダブ
ルレジスタへのルックアップ結果のロードは、本発明の
主要な利点の一つであり、これは、例えば、前述したUl
traSparc（商標）プロセッサー等のプロセッサーでは、
浮動小数点回路部が整数回路部に比べてずっと高速だか
らである。
プ結果が、浮動／ダブルレジスタあるいはそれより容量
の大きなレジスタにロードされる。例えば、プログラマ
ーは、通常、ステップ６０８において、C言語、C++言
語、あるいは、その他のプログラミング言語を用いて、
これらのルックアップ結果が浮動／ダブル変数にロード
されるように指定する。そして、これらのルックアップ
結果の浮動／ダブルレジスタへのロードがコンパイラに
よって指定される。ステップ６０８における浮動／ダブ
ルレジスタへのルックアップ結果のロードは、本発明の
主要な利点の一つであり、これは、例えば、前述したUl
traSparc（商標）プロセッサー等のプロセッサーでは、
浮動小数点回路部が整数回路部に比べてずっと高速だか
らである。
【００４１】ステップ６１２では、デスティネーション
画像への格納を容易にするために、（ステップ６０８
で）浮動／ダブルレジスタにロードされた値が、蓄積浮
動／ダブルレジスタ（あるいは、充分処理速度が高く、
且つ、プロセッサーにサポートされている、より容量の
大きなレジスタ）に蓄積する。一実施例では、ステップ
６１２において、６４ビットのダブルレジスタが用いら
れる。上述したように、この方法では、ステップ６１２
において蓄積レジスタが満たされるまで、（ステップ６
０４の）ロード動作と（ステップ６０６、６０８、６１
０の）ルックアップ動作を多数回実行するようにしても
よい。
画像への格納を容易にするために、（ステップ６０８
で）浮動／ダブルレジスタにロードされた値が、蓄積浮
動／ダブルレジスタ（あるいは、充分処理速度が高く、
且つ、プロセッサーにサポートされている、より容量の
大きなレジスタ）に蓄積する。一実施例では、ステップ
６１２において、６４ビットのダブルレジスタが用いら
れる。上述したように、この方法では、ステップ６１２
において蓄積レジスタが満たされるまで、（ステップ６
０４の）ロード動作と（ステップ６０６、６０８、６１
０の）ルックアップ動作を多数回実行するようにしても
よい。
【００４２】浮動／ダブルレジスタ等の蓄積レジスタ内
の値は、ステップ６１４においてデスティネーション画
像に書き込まれる。一実施例では、この発明の方法は、
格納用の浮動／ダブル蓄積レジスタを満たすために、い
くつのビットをロードすることが必要かを監視する。蓄
積浮動／ダブルレジスタが満たされた後に、ロード／ル
ックアップ動作による余分なビットが発生している場合
には、他のレジスタにその余分な残りのビットを蓄積し
て、次回の格納動作で格納されるようにする。このよう
な処理の詳細は周知であり、当業者はこの開示から容易
に理解可能であろう。ステップ６１４から、この方法は
ステップ６０２に戻り、処理すべきソースデータが他に
存在するかどうかを判定する。
の値は、ステップ６１４においてデスティネーション画
像に書き込まれる。一実施例では、この発明の方法は、
格納用の浮動／ダブル蓄積レジスタを満たすために、い
くつのビットをロードすることが必要かを監視する。蓄
積浮動／ダブルレジスタが満たされた後に、ロード／ル
ックアップ動作による余分なビットが発生している場合
には、他のレジスタにその余分な残りのビットを蓄積し
て、次回の格納動作で格納されるようにする。このよう
な処理の詳細は周知であり、当業者はこの開示から容易
に理解可能であろう。ステップ６１４から、この方法は
ステップ６０２に戻り、処理すべきソースデータが他に
存在するかどうかを判定する。
【００４３】ルックアップ結果が３２ビット未満で表さ
れる場合には、この発明は、一実施例において、浮動小
数点レジスタあるいはダブルレジスタへのショートビッ
トパターン（これはルックアップテーブルからのルック
アップ値を表す）のロードを行い易くするために、ショ
ートロード処理を利用する。
れる場合には、この発明は、一実施例において、浮動小
数点レジスタあるいはダブルレジスタへのショートビッ
トパターン（これはルックアップテーブルからのルック
アップ値を表す）のロードを行い易くするために、ショ
ートロード処理を利用する。
【００４４】ソース画像が複数のバンドを有している場
合には、この発明は、その一実施例において、バンドの
いくつかをマスクする能力を提供する。例えば、３バン
ドのソース画像から３バンドのデスティネーション画像
へのルックアップ処理は、第２のバンドをマスクして、
すなわち、デスティネーション画像の第２のバンドの値
が変化しないように、実行することができる。
合には、この発明は、その一実施例において、バンドの
いくつかをマスクする能力を提供する。例えば、３バン
ドのソース画像から３バンドのデスティネーション画像
へのルックアップ処理は、第２のバンドをマスクして、
すなわち、デスティネーション画像の第２のバンドの値
が変化しないように、実行することができる。
【００４５】このような特徴は、部分格納処理を使用す
ることにより達成できる。１つの特定の実施例では、こ
の部分格納処理は、ＶＩＳ部分格納命令(STDFA) を使用
実現される。ＶＩＳ部分格納命令を利用して図６のステ
ップ６１４を実現する例を図７（A）に示す。
ることにより達成できる。１つの特定の実施例では、こ
の部分格納処理は、ＶＩＳ部分格納命令(STDFA) を使用
実現される。ＶＩＳ部分格納命令を利用して図６のステ
ップ６１４を実現する例を図７（A）に示す。
【００４６】この命令のクラスは、蓄積レジスタからど
のバイトをデスティネーション画像に格納すべきかを示
す情報を含むマスク値を指定することができる。ＶＩＳ
部分格納命令の詳細に関しては、例えば、図１２〜１８
を参照されたい。この処理は、例えば、画像における一
行の画素の大部分が処理された後に、まだデスティネー
ション画像に格納すべきバイトあるいはワードがいくつ
か残っている場合等の、他の状況にも同様に適用可能で
あることに注意すること。このような場合には、この部
分格納処理は、レジスタ容量未満のデータをメモリに格
納するために使用される。
のバイトをデスティネーション画像に格納すべきかを示
す情報を含むマスク値を指定することができる。ＶＩＳ
部分格納命令の詳細に関しては、例えば、図１２〜１８
を参照されたい。この処理は、例えば、画像における一
行の画素の大部分が処理された後に、まだデスティネー
ション画像に格納すべきバイトあるいはワードがいくつ
か残っている場合等の、他の状況にも同様に適用可能で
あることに注意すること。このような場合には、この部
分格納処理は、レジスタ容量未満のデータをメモリに格
納するために使用される。
【００４７】図７（Ｂ）は、この実施例において、図６
のローディングステップ６０８を実現するための簡単な
フローチャートである。図７（Ｂ）において、図６のロ
ーディングステップ６０８はステップ７０２に示されて
おり、これはさらに、ショートロード処理を利用して、
浮動／ダブルレジスタへのルックアップ結果のロードを
促進するステップを含んでいる。
のローディングステップ６０８を実現するための簡単な
フローチャートである。図７（Ｂ）において、図６のロ
ーディングステップ６０８はステップ７０２に示されて
おり、これはさらに、ショートロード処理を利用して、
浮動／ダブルレジスタへのルックアップ結果のロードを
促進するステップを含んでいる。
【００４８】前述したショートロード処理は、例えば、
ＶＩＳショートロード命令Iddaによって実現される。但
し、ＶＩＳ命令の使用は、ショートロード処理を実現す
る一つの方法に過ぎないことを心に留めておくべきであ
る。ＶＩＳショートロード命令の詳細に関しては、図１
２〜１８を参照されたい。
ＶＩＳショートロード命令Iddaによって実現される。但
し、ＶＩＳ命令の使用は、ショートロード処理を実現す
る一つの方法に過ぎないことを心に留めておくべきであ
る。ＶＩＳショートロード命令の詳細に関しては、図１
２〜１８を参照されたい。
【００４９】当業者に周知のように、図１２〜１８のＶ
ＩＳショートロード命令は、ルックアップテーブルが１
６ビットの場合に、異なったビット数（例えば、１６ビ
ット）がロードされ得るように指定するために使用する
ことができる。
ＩＳショートロード命令は、ルックアップテーブルが１
６ビットの場合に、異なったビット数（例えば、１６ビ
ット）がロードされ得るように指定するために使用する
ことができる。
【００５０】ＶＩＳショートロード命令を用いることに
よって、対象となるバイト、即ち、ロードされるべきバ
イトが、メモリ内でアラインメントされていなくてもよ
い。例えば、対象となるバイトが、メモリ内で（８で除
算可能なように）ダブルにアラインメント（整列）され
ている必要はない。ショートロード処理の使用は、対象
となる任意のバイトあるいはワードを、直接、適当な浮
動／ダブルレジスタにロードすることが可能である。こ
れとは対照的に、従来技術では、ダブルにアラインメン
トされたメモリ位置からデータのロードを開始して、必
要なシフト演算及び論理演算を実行し、ロード前に対象
となるデータを分離していた。従って、ロード動作は、
本発明の下で、より効率的になる。
よって、対象となるバイト、即ち、ロードされるべきバ
イトが、メモリ内でアラインメントされていなくてもよ
い。例えば、対象となるバイトが、メモリ内で（８で除
算可能なように）ダブルにアラインメント（整列）され
ている必要はない。ショートロード処理の使用は、対象
となる任意のバイトあるいはワードを、直接、適当な浮
動／ダブルレジスタにロードすることが可能である。こ
れとは対照的に、従来技術では、ダブルにアラインメン
トされたメモリ位置からデータのロードを開始して、必
要なシフト演算及び論理演算を実行し、ロード前に対象
となるデータを分離していた。従って、ロード動作は、
本発明の下で、より効率的になる。
【００５１】同様に、図１２〜１８のＶＩＳショート格
納命令は、ダブルにアラインメントされていないメモリ
アドレスに、バイトあるいはワードを格納することがで
きる。このようなショート格納命令の使用は、デスティ
ネーション画像に格納すべきバイトあるいはワードが残
っている場合に特に有用である。
納命令は、ダブルにアラインメントされていないメモリ
アドレスに、バイトあるいはワードを格納することがで
きる。このようなショート格納命令の使用は、デスティ
ネーション画像に格納すべきバイトあるいはワードが残
っている場合に特に有用である。
【００５２】ルックアップ結果の値を格納している浮動
／ダブルレジスタは、格納動作（図６のステップ６１
２）の回数を低減するために、蓄積レジスタに蓄積され
る。従来技術においては、この蓄積動作は、複数の整数
レジスタにシフト演算及びＯＲ演算を行って一つの整数
レジスタへ格納することによって行われていた。本発明
は、また、一実施例において、より高速の浮動小数点回
路部と浮動／ダブルレジスタを用いてではあるが、シフ
ト演算とＯＲ演算をエミュレートすることによって、蓄
積することができる。本発明は、複数の浮動／ダブルレ
ジスタから一つの蓄積浮動／ダブルレジスタへの蓄積を
行う際に、シフト演算及びＯＲ演算をエミュレートする
ためにアラインメント処理をうまく利用している。
／ダブルレジスタは、格納動作（図６のステップ６１
２）の回数を低減するために、蓄積レジスタに蓄積され
る。従来技術においては、この蓄積動作は、複数の整数
レジスタにシフト演算及びＯＲ演算を行って一つの整数
レジスタへ格納することによって行われていた。本発明
は、また、一実施例において、より高速の浮動小数点回
路部と浮動／ダブルレジスタを用いてではあるが、シフ
ト演算とＯＲ演算をエミュレートすることによって、蓄
積することができる。本発明は、複数の浮動／ダブルレ
ジスタから一つの蓄積浮動／ダブルレジスタへの蓄積を
行う際に、シフト演算及びＯＲ演算をエミュレートする
ためにアラインメント処理をうまく利用している。
【００５３】特に望ましい実施例として、ＶＩＳのalig
naddr 命令及びfaligndata命令が、前述のレジスタデー
タ抽出・再配置処理を実行するために使用される。代表
的なＶＩＳ関連のレジスタデータ抽出・再配置処理は、
１）ＶＩＳのalignaddr 命令を用いて、オフセットを指
定する、２）ＶＩＳのfaligndata命令を用いて、２つの
浮動／ダブルレジスタを連結し、指定されたオフセット
から始まる連結ストリングから浮動／ダブルレジスタの
結果を抽出する。
naddr 命令及びfaligndata命令が、前述のレジスタデー
タ抽出・再配置処理を実行するために使用される。代表
的なＶＩＳ関連のレジスタデータ抽出・再配置処理は、
１）ＶＩＳのalignaddr 命令を用いて、オフセットを指
定する、２）ＶＩＳのfaligndata命令を用いて、２つの
浮動／ダブルレジスタを連結し、指定されたオフセット
から始まる連結ストリングから浮動／ダブルレジスタの
結果を抽出する。
【００５４】図８に示す実施例では、以下に示すよう
に、alignaddr 及びfaligndata命令が、可変開始点、即
ち、関係するダブルレジスタに依存して、得られるデー
タビットパターンが変化するような連結ストリングの開
始点とともに使用される。
に、alignaddr 及びfaligndata命令が、可変開始点、即
ち、関係するダブルレジスタに依存して、得られるデー
タビットパターンが変化するような連結ストリングの開
始点とともに使用される。
【００５５】例１：可変開始点を利用したalignaddr 命
令及びfaligndata命令の使用
令及びfaligndata命令の使用
【００５６】各バンドが８ビットで表される３バンドソ
ース画像を仮定する。画素のバンド値は連続的にメモリ
に格納される。以下に示す例では、記号＊は、「関係の
無い」バイトを示す。
ース画像を仮定する。画素のバンド値は連続的にメモリ
に格納される。以下に示す例では、記号＊は、「関係の
無い」バイトを示す。
【００５７】vis_alignaddr(5,0) //カットオフは左か
ら６番目のバイトからスタートする double_3=vis_faligndata(double_1,double_2); double_1: **** *xyz double_2: **** **** 連結: **** *xyz **** **** double_3: xyz* **** //（格納されるべきデータ） vis_alignaddr(2,0) //カットオフは左から３番目のバ
イトでスタートする double_6=vis_faligndata(double_4,double_5); double_4: **** *abc double_5: **** **** 連結: **** *abc **** **** double_6: ***a bc** //（格納されるべきデータ） vis_alignaddr(7,0) //カットオフは左から８番目のバ
イトでスタートする double_9=vis_faligndata(double_7,double_8); double_7: **** **** double_8: **** *mnp 連結: **** **** **** *mnp double_9: **** *mn //（格納されるべきデータ）
ら６番目のバイトからスタートする double_3=vis_faligndata(double_1,double_2); double_1: **** *xyz double_2: **** **** 連結: **** *xyz **** **** double_3: xyz* **** //（格納されるべきデータ） vis_alignaddr(2,0) //カットオフは左から３番目のバ
イトでスタートする double_6=vis_faligndata(double_4,double_5); double_4: **** *abc double_5: **** **** 連結: **** *abc **** **** double_6: ***a bc** //（格納されるべきデータ） vis_alignaddr(7,0) //カットオフは左から８番目のバ
イトでスタートする double_9=vis_faligndata(double_7,double_8); double_7: **** **** double_8: **** *mnp 連結: **** **** **** *mnp double_9: **** *mn //（格納されるべきデータ）
【００５８】３つのダブルレジスタdouble_3，double_
6，double_9は、デスティネーション画像に書き込まれ
る前に、他のダブルレジスタへＯＲ演算でまとめられる
ようにしてもよい。
6，double_9は、デスティネーション画像に書き込まれ
る前に、他のダブルレジスタへＯＲ演算でまとめられる
ようにしてもよい。
【００５９】あるいは、上述のＶＩＳ命令alignaddr 及
びfaligndataを、固定開始点、即ち、得られるデータビ
ットパターンが固定されているような連結ストリングの
開始点とともに使用してもよい。この実施例を図９に示
し、以下に説明する。
びfaligndataを、固定開始点、即ち、得られるデータビ
ットパターンが固定されているような連結ストリングの
開始点とともに使用してもよい。この実施例を図９に示
し、以下に説明する。
【００６０】例２：固定開始点を利用したalignaddr 及
びfaligndata命令の使用
びfaligndata命令の使用
【００６１】各バンドが８ビットで表される１バンドソ
ース画像を仮定する。画素のバンド値は連続的にメモリ
に格納される。８個のデスティネーション画素を表す８
個の８ビット値がルックアップテーブルから取得され
て、８個のダブルレジスタdb1、db2、db3、db4、db5、d
b6、db7、db8にロードされる。
ース画像を仮定する。画素のバンド値は連続的にメモリ
に格納される。８個のデスティネーション画素を表す８
個の８ビット値がルックアップテーブルから取得され
て、８個のダブルレジスタdb1、db2、db3、db4、db5、d
b6、db7、db8にロードされる。
【００６２】 db1: **** ***a db2: **** ***b db3: **** ***c db4: **** ***d db5: **** ***e db6: **** ***f db7: **** ***g db8: **** ***h double_accumulator: **** ****
【００６３】以下の命令は、上述の８個の８ビット値を
ダブルレジスタdb1 〜db8 から蓄積ダブルレジスタdoub
le_accumulatorに蓄積して、メモリ内の適当な位置に格
納する。
ダブルレジスタdb1 〜db8 から蓄積ダブルレジスタdoub
le_accumulatorに蓄積して、メモリ内の適当な位置に格
納する。
【００６４】vis_alignaddr(7,0); double_accumulator=vis_faligndata(db8,double_accum
ulator);
ulator);
【００６５】この効果は、次の通り： 連結: **** ***h **** **** double_accumulator: h*** ****
【００６６】double_accumulator=vis_faligndata(db7,
double_accumulator);
double_accumulator);
【００６７】この効果は、次の通り： 連結: **** ***g h*** **** double_accumulator: gh** ****
【００６８】double_accumulator=vis_faligndata(db6,
double_accumulator);
double_accumulator);
【００６９】この効果は、次の通り： 連結: **** ***f **** **** double_accumulator: fgh* ****
【００７０】double_accumulator=vis_faligndata(db5,
double_accumulator);
double_accumulator);
【００７１】この効果は、次の通り： 連結: **** ***e **** **** double_accumulator: efgh ****
【００７２】double_accumulator=vis_faligndata(db4,
double_accumulator);
double_accumulator);
【００７３】この効果は、次の通り： 連結: **** ***d **** **** double_accumulator: defg h***
【００７４】double_accumulator=vis_faligndata(db3,
double_accumulator);
double_accumulator);
【００７５】この効果は、次の通り： 連結: **** ***c **** **** double_accumulator: cdef gh**
【００７６】double_accumulator=vis_faligndata(db2,
double_accumulator);
double_accumulator);
【００７７】この効果は、次の通り： 連結: **** ***b **** **** double_accumulator: bcde fgh*
【００７８】double_accumulator=vis_faligndata(db1,
double_accumulator);
double_accumulator);
【００７９】この効果は、次の通り： 連結: **** ***a **** **** double_accumulator: abcd efgh
【００８０】ダブルレジスタdouble_accumulatorはこの
ときメモリに格納され得る。
ときメモリに格納され得る。
【００８１】本発明の更に別の実施例では、図６の蓄積
ステップ６１２は、マージ処理により実現されてもよ
い。マージ処理では、２つの浮動／ダブルレジスタがイ
ンタリーブされて他の浮動／ダブルレジスタにマージ
（併合）される。マージ処理を利用することにより、複
数の浮動／ダブルレジスタを一つの格納用蓄積レジスタ
に蓄積することができる。
ステップ６１２は、マージ処理により実現されてもよ
い。マージ処理では、２つの浮動／ダブルレジスタがイ
ンタリーブされて他の浮動／ダブルレジスタにマージ
（併合）される。マージ処理を利用することにより、複
数の浮動／ダブルレジスタを一つの格納用蓄積レジスタ
に蓄積することができる。
【００８２】図１０は、本発明の一つの実施例として、
ＶＩＳのfpmerge 命令を用いたマージ処理を示す。２つ
のダブルレジスタ%f4 及び%f8 は、それらのデータがダ
ブルレジスタ%f0 内でインタリーブされるようにマージ
される。
ＶＩＳのfpmerge 命令を用いたマージ処理を示す。２つ
のダブルレジスタ%f4 及び%f8 は、それらのデータがダ
ブルレジスタ%f0 内でインタリーブされるようにマージ
される。
【００８３】図１０の実施例では、以下に示すように、
ＶＩＳのfpmerge 命令が、複数の浮動／ダブルレジスタ
から一つの格納用蓄積浮動／ダブルレジスタへの蓄積を
実現するために利用される。
ＶＩＳのfpmerge 命令が、複数の浮動／ダブルレジスタ
から一つの格納用蓄積浮動／ダブルレジスタへの蓄積を
実現するために利用される。
【００８４】例３：ルックアップ結果を蓄積しデスティ
ネーション画像に格納するためのfpmerge の使用
ネーション画像に格納するためのfpmerge の使用
【００８５】各バンドが８ビットで表される、１バンド
ソース画像を仮定する。画素のバンド値は連続的にメモ
リに格納される。
ソース画像を仮定する。画素のバンド値は連続的にメモ
リに格納される。
【００８６】この例では、８個の８ビットルックアップ
結果データがルックアップテーブルから得られ、８個の
ダブルレジスタdb1、db2、db3、db4、db5、db6、db7、d
b8にロードされる。
結果データがルックアップテーブルから得られ、８個の
ダブルレジスタdb1、db2、db3、db4、db5、db6、db7、d
b8にロードされる。
【００８７】 db1: **** ***a db2: **** ***b db3: **** ***c db4: **** ***d db5: **** ***e db6: **** ***f db7: **** ***g db8: **** ***h double_accumulator: **** ****
【００８８】以下の命令は、８個の８ビットルックアッ
プ結果をダブルレジスタdouble_accumulatorに蓄積す
る。
プ結果をダブルレジスタdouble_accumulatorに蓄積す
る。
【００８９】db15=vis_fpmerge(db1,db5); db15: **** **ae db37=vis_fpmerge(db3,db7); db37: **** **cg db26=vis_fpmerge(db2,db6); db26: **** **bf db48=vis_fpmerge(db4,db8); db48: **** **dh db1357=vis_fpmerge(db15,db37); db1357: **** aceg db2468=vis_fpmerge(db26,db48); db2468: **** bdfh double_accumulator=vis_fpmerge(db1357,db2468) double_accumulator: abcd efgh
【００９０】ダブルレジスタdouble_accumulatorはこの
ときメモリ内のデスティネーション画像に格納され得
る。
ときメモリ内のデスティネーション画像に格納され得
る。
【００９１】以上、本発明をいくつかの好適な実施例に
基づいて説明したが、本発明の範囲内で様々に変更・変
形可能である。また、本発明の方法並びに装置は、実施
例以外の構成でも実現可能であることに注意すべきであ
る。よって、添付されたクレームは、本発明の範囲内に
おける種々の変更・変形を含むものと解釈されるものと
して意図されている。
基づいて説明したが、本発明の範囲内で様々に変更・変
形可能である。また、本発明の方法並びに装置は、実施
例以外の構成でも実現可能であることに注意すべきであ
る。よって、添付されたクレームは、本発明の範囲内に
おける種々の変更・変形を含むものと解釈されるものと
して意図されている。
【図面の簡単な説明】
【図１】ソース画像をデスティネーション画像に変換す
る簡単なテーブルルックアップ処理工程を示す。
る簡単なテーブルルックアップ処理工程を示す。
【図２】多バンドのソース画像、即ち、画素が２以上の
値を有するソース画像のためのテーブルルックアップ処
理工程を示す。
値を有するソース画像のためのテーブルルックアップ処
理工程を示す。
【図３】図１のソース画像に対するテーブルルックアッ
プ処理工程の詳細を示す。
プ処理工程の詳細を示す。
【図４】従来のテーブルルックアップ処理工程を示すフ
ローチャートである。
ローチャートである。
【図５】本発明の一実施例に従うテーブルルックアップ
処理方法を示す概略図である。
処理方法を示す概略図である。
【図６】本発明の一実施例において実行されるテーブル
ルックアップ変換の工程を示すフローチャートである。
ルックアップ変換の工程を示すフローチャートである。
【図７】図７（Ａ）は、本発明の一実施例における、蓄
積レジスタからデスティネーション画像に選択された値
を格納するためのＶＩＳ（商標）部分格納処理の使用を
示す簡単なフローチャートであり、図７（Ｂ）は、本発
明の一実施例における、ソースデータをロードするため
のＶＩＳショートロード命令の使用を示す簡単なフロー
チャートである。
積レジスタからデスティネーション画像に選択された値
を格納するためのＶＩＳ（商標）部分格納処理の使用を
示す簡単なフローチャートであり、図７（Ｂ）は、本発
明の一実施例における、ソースデータをロードするため
のＶＩＳショートロード命令の使用を示す簡単なフロー
チャートである。
【図８】本発明の一実施例における、可変開始点を用い
てＶＩＳのalignaddr 命令及びfaligndata命令を使用
し、ルックアップ結果を蓄積するための工程を示すフロ
ーチャートである。
てＶＩＳのalignaddr 命令及びfaligndata命令を使用
し、ルックアップ結果を蓄積するための工程を示すフロ
ーチャートである。
【図９】本発明の一実施例における、固定開始点を用い
てＶＩＳのalignaddr 命令及びfaligndata命令を使用
し、ルックアップ結果を蓄積するための工程を示すフロ
ーチャートである。
てＶＩＳのalignaddr 命令及びfaligndata命令を使用
し、ルックアップ結果を蓄積するための工程を示すフロ
ーチャートである。
【図１０】本発明の一実施例における、ＶＩＳのfpmerg
e 命令を使用して、ルックアップ結果を蓄積するための
工程を示すフローチャートである。
e 命令を使用して、ルックアップ結果を蓄積するための
工程を示すフローチャートである。
【図１１】fpmerge 命令の動作を示す概略図である。
【図１２】本発明の一実施例において使用される命令を
示す。
示す。
【図１３】本発明の一実施例において使用される命令を
示す。
示す。
【図１４】本発明の一実施例において使用される命令を
示す。
示す。
【図１５】本発明の一実施例において使用される命令を
示す。
示す。
【図１６】本発明の一実施例において使用される命令を
示す。
示す。
【図１７】本発明の一実施例において使用される命令を
示す。
示す。
【図１８】本発明の一実施例において使用される命令を
示す。
示す。
フロントページの続き (72)発明者 ステファン・ケイ．・ハウエル アメリカ合衆国 カリフォルニア州95051 サンタ・クララ，リッジ・ロード，71 (72)発明者 ダニエル・エス．・ライス アメリカ合衆国 カリフォルニア州94618 オークランド，バーチ・コート ＃エ フ，5838
Claims (17)
- 【請求項１】 コンピュータシステムにおいて、ルック
アップテーブルを用いて、複数のソース画素を含むソー
ス画像を複数のデスティネーション画素を含むデスティ
ネーション画像に変換するためのテーブルルックアップ
変換を実行する方法であって、 前記複数のソース画素の各々における各値に対して、前
記複数のデスティネーション画素中の対応するデスティ
ネーション画素における値を表すルックアップ結果を得
るステップと、 プロセッサーにおける複数のグラフィックス・レジスタ
に複数の前記ルックアップ結果をロードするステップ
と、 前記複数のグラフィックス・レジスタにおける前記複数
のルックアップ結果を前記プロセッサーにおける蓄積レ
ジスタ内に蓄積するステップと、 前記蓄積レジスタに蓄積された値を前記デスティネーシ
ョン画像内に格納するステップと、を備える方法。 - 【請求項２】 前記蓄積レジスタが、３２ビットの浮動
レジスタである、請求項１記載の方法。 - 【請求項３】 前記蓄積レジスタが、６４ビットのダブ
ルレジスタである、請求項１記載の方法。 - 【請求項４】 前記グラフィックス・レジスタ及び前記
蓄積レジスタが、６４ビットのダブルレジスタである、
請求項１記載の方法。 - 【請求項５】 前記ロードするステップは、前記グラフ
ィックス・レジスタ内のビット数よりも少ないビット数
を有ビットパターンであって前記ルックアップ結果の一
つを表すビットパターンを、前記グラフィックス・レジ
スタの一つにロードするためにショートロード処理を利
用するステップを備える、請求項１記載の方法。 - 【請求項６】 前記ロードステップは、メモリ内で誤配
置されているビットパターンであって前記ルックアップ
結果の一つを表すビットパターンを、前記グラフィック
ス・レジスタの一つにロードするためにショートロード
処理を利用するステップを備える、請求項１記載の方
法。 - 【請求項７】 前記蓄積するステップは、前記グラフィ
ックス・レジスタにおける前記ルックアップ結果を前記
蓄積レジスタ内に蓄積するためにレジスタデータ抽出及
び再配置処理を利用するステップを備える、請求項１記
載の方法。 - 【請求項８】 前記レジスタデータ抽出及び再配置処理
は、可変開始点とともに使用される、請求項７記載の方
法。 - 【請求項９】 前記レジスタデータ抽出及び再配置処理
は、固定開始点とともに使用される、請求項７記載の方
法。 - 【請求項１０】 前記レジスタデータ抽出及び再配置処
理は、マージ処理により実施される、請求項７記載の方
法。 - 【請求項１１】 前記格納するステップは、前前記蓄積
レジスタの選択的なビットを前記デスティネーション画
像内に格納するために部分格納処理を利用するステップ
を備える、請求項１記載の方法。 - 【請求項１２】 ルックアップテーブルを用いて、複数
のソース画素を含むソース画像を複数のデスティネーシ
ョン画素を含むデスティネーション画像に変換するテー
ブルルックアップ変換を実行するためのプログラム命令
を含むコンピュータ読み取り可能な媒体であって、前記
プログラム命令は、 前記複数のソース画素の各々における各値に対して、前
記複数のデスティネーション画素中の対応するデスティ
ネーション画素における値を表すルックアップ結果を得
るステップと、 プロセッサーにおける複数のグラフィックス・レジスタ
に複数の前記ルックアップ結果をロードするステップ
と、 前記複数のグラフィックス・レジスタにおける前記複数
のルックアップ結果を前記プロセッサーにおける蓄積レ
ジスタ内に蓄積するステップと、 前記蓄積レジスタに蓄積された値を前記デスティネーシ
ョン画像内に格納するステップと、 を実行するコンピュータ読み取り可能な媒体。 - 【請求項１３】 前記蓄積レジスタが、６４ビットのダ
ブルレジスタである、請求項１２記載のコンピュータ読
み取り可能な媒体。 - 【請求項１４】 前記蓄積するステップは、前記グラフ
ィックス・レジスタにおける前記ルックアップ結果を前
記蓄積レジスタ内に蓄積するためにレジスタデータ抽出
及び再配置処理を利用するステップを備える、請求項１
２記載のコンピュータ読み取り可能な媒体。 - 【請求項１５】 前記レジスタデータ抽出及び再配置処
理は、可変開始点とともに使用される、請求項１４記載
のコンピュータ読み取り可能な媒体。 - 【請求項１６】 前記レジスタデータ抽出及び再配置処
理は、固定開始点とともに使用される、請求項１４記載
のコンピュータ読み取り可能な媒体。 - 【請求項１７】 前記レジスタデータ抽出及び再配置処
理は、マージ処理により実施される、請求項１４記載の
コンピュータ読み取り可能な媒体。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/562,673 US5802219A (en) | 1995-11-27 | 1995-11-27 | Methods and apparatus for table lookup transformation of digital images |
| US08/562,673 | 1995-11-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1027241A true JPH1027241A (ja) | 1998-01-27 |
Family
ID=24247275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8353404A Pending JPH1027241A (ja) | 1995-11-27 | 1996-11-26 | デジタル画像のテーブル・ルックアップ変換のための方法および装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5802219A (ja) |
| EP (1) | EP0775977B1 (ja) |
| JP (1) | JPH1027241A (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5953021A (en) * | 1997-05-22 | 1999-09-14 | Sun Microsystems, Inc. | Microprocessor system for data channel extraction |
| US5886712A (en) * | 1997-05-23 | 1999-03-23 | Sun Microsystems, Inc. | Data channel extraction in a microprocessor |
| JP3904162B2 (ja) * | 1997-05-29 | 2007-04-11 | 富士フイルム株式会社 | オートセットアップ処理方法 |
| US6282554B1 (en) | 1998-04-30 | 2001-08-28 | Intel Corporation | Method and apparatus for floating point operations and format conversion operations |
| US5995122A (en) * | 1998-04-30 | 1999-11-30 | Intel Corporation | Method and apparatus for parallel conversion of color values from a single precision floating point format to an integer format |
| US6266769B1 (en) | 1998-04-30 | 2001-07-24 | Intel Corporation | Conversion between packed floating point data and packed 32-bit integer data in different architectural registers |
| US6292815B1 (en) | 1998-04-30 | 2001-09-18 | Intel Corporation | Data conversion between floating point packed format and integer scalar format |
| US6263426B1 (en) | 1998-04-30 | 2001-07-17 | Intel Corporation | Conversion from packed floating point data to packed 8-bit integer data in different architectural registers |
| US6247116B1 (en) | 1998-04-30 | 2001-06-12 | Intel Corporation | Conversion from packed floating point data to packed 16-bit integer data in different architectural registers |
| US6762791B1 (en) | 1999-02-16 | 2004-07-13 | Robert W. Schuetzle | Method for processing digital images |
| US7168051B2 (en) | 2000-10-10 | 2007-01-23 | Addnclick, Inc. | System and method to configure and provide a network-enabled three-dimensional computing environment |
| US6621498B1 (en) | 2000-11-01 | 2003-09-16 | Xerox Corporation | High-speed non-separable color table lookup |
| US6766051B2 (en) * | 2000-12-06 | 2004-07-20 | Xerox Corporation | Adaptive tree-base lookup for non-separably divided color tables |
| GB2399900B (en) * | 2003-03-27 | 2005-10-05 | Micron Technology Inc | Data reording processor and method for use in an active memory device |
| GB2409061B (en) * | 2003-12-09 | 2006-09-13 | Advanced Risc Mach Ltd | Table lookup operation within a data processing system |
| US10095479B2 (en) * | 2015-04-23 | 2018-10-09 | Google Llc | Virtual image processor instruction set architecture (ISA) and memory model and exemplary target hardware having a two-dimensional shift array structure |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4751446A (en) * | 1985-12-06 | 1988-06-14 | Apollo Computer, Inc. | Lookup table initialization |
| US4933878A (en) * | 1988-07-07 | 1990-06-12 | Texas Instruments Incorporated | Graphics data processing apparatus having non-linear saturating operations on multibit color data |
| US4799053A (en) * | 1986-04-28 | 1989-01-17 | Texas Instruments Incorporated | Color palette having multiplexed color look up table loading |
| US4839801A (en) * | 1986-11-03 | 1989-06-13 | Saxpy Computer Corporation | Architecture for block processing computer system |
| DE3786080D1 (de) * | 1987-08-20 | 1993-07-08 | Ibm | Speicherzugriffssteuerungsvorrichtung in einem gemischtdatenformatsystem. |
| US5157388A (en) * | 1989-02-14 | 1992-10-20 | Intel Corporation | Method and apparatus for graphics data interpolation |
| US5204958A (en) * | 1991-06-27 | 1993-04-20 | Digital Equipment Corporation | System and method for efficiently indexing and storing a large database with high data insertion frequency |
| US5487022A (en) * | 1994-03-08 | 1996-01-23 | Texas Instruments Incorporated | Normalization method for floating point numbers |
-
1995
- 1995-11-27 US US08/562,673 patent/US5802219A/en not_active Expired - Lifetime
-
1996
- 1996-11-25 EP EP96118888A patent/EP0775977B1/en not_active Expired - Lifetime
- 1996-11-26 JP JP8353404A patent/JPH1027241A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0775977A3 (en) | 1999-03-10 |
| EP0775977B1 (en) | 2003-10-01 |
| EP0775977A2 (en) | 1997-05-28 |
| US5802219A (en) | 1998-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1027241A (ja) | デジタル画像のテーブル・ルックアップ変換のための方法および装置 | |
| US6954204B2 (en) | Programmable graphics system and method using flexible, high-precision data formats | |
| US7000099B2 (en) | Large table vectorized lookup by selecting entries of vectors resulting from permute operations on sub-tables | |
| EP1073950B1 (en) | Method and apparatus for performing shift operations on packed data | |
| JPS60146368A (ja) | ２進イメ−ジ引伸し方法 | |
| US5854620A (en) | Method and apparatus for converting monochrome pixel data to color pixel data | |
| JPH06222903A (ja) | 文字データを圧縮し圧縮済みデータを展開するための静的辞書構造を提供する方法および手段 | |
| US5867145A (en) | Graphical image recasting | |
| US5896307A (en) | Method for handling an underflow condition in a processor | |
| US5905661A (en) | Method for handling an overflow condition in a processor | |
| US5694490A (en) | System and method for a simultaneous multi-band block-stop filter | |
| US5946222A (en) | Method and apparatus for performing a masked byte addition operation | |
| US5375198A (en) | Process for performing a windowing operation in an array move, a graphics computer system, a display system, a graphic processor and a graphics display system | |
| US9159276B2 (en) | Method for creating bit planes using a digital signal processor and double index addressing direct memory access | |
| US8494288B2 (en) | Methods for digital image compression | |
| US7460718B2 (en) | Conversion device for performing a raster scan conversion between a JPEG decoder and an image memory | |
| US8395630B2 (en) | Format conversion apparatus from band interleave format to band separate format | |
| US5912677A (en) | Method for forming a sum in a signal processing system | |
| US6141024A (en) | Generating color text | |
| US5886712A (en) | Data channel extraction in a microprocessor | |
| JPH04340865A (ja) | ランレングス・ビットマップ変換装置 | |
| JP3778068B2 (ja) | 画像データの展開方法及び画像表示制御装置 | |
| KR100261052B1 (ko) | 그래픽 lsi를 위한 마스크 데이타 발생 회로 | |
| US5894568A (en) | Apparatus and method for computing a difference in a digital processing system | |
| JPH07152637A (ja) | 記憶システム及び方法 |