SU1111197A1 - Устройство отображени графической информации - Google Patents

Abstract

УСТРОЙСТВО ОТОБРАЖЕНИЯ ГРАФИЧЕСКОЙ ИНФОРМАЦИИ, содержащее последовательно соединенные.первый процессор , блок координатной развертки и блок индикации, первый блок управлени , выход которого подключен к входу блока координатной развертки и к первому входу первого процессора, второй вход которого соединен с выходом блока координатной развертки, другой выход котброго подключен к первому входу первого блока управлени , блок сопр жени , первый вход и первый выход которого подключены к входной и выходной шинам устройства соответственно , второй вход соединен с клавиатурой, второй выход - с первым, входом второго процессора, блок пам ти и третий процессор, подключенные к блоку сопр жени , о т л и чающе1ес  тем, что, с целью повышени  быстродействи  .устройства, оно содержит блок согласовани , блок формировани  адресов, второй блок упр.авлени  и блок буферной пам ти , первый выход которого соединен с третьим входом первого процессора и с вторым входом первого блока управлени , третий вход которого соединен с первым выходом блока согласовани  и с первым входом второго блока управлени , второй вход которого подключен к третьему выходу блока сопр жени , третий вход - к вьпсоду первого процессора, четвертый вход (Л к первому выходу блока формировани  адресов, п тьй вход - к пторому выходу блока сопр жени , выход второго блока управлени  соединен с третьим входом блока сопр жени , вторым входом второго процессора, входом третьего процессораJ с первым входом блока согласовани  и блока формировани  адресов, второй вход которого соединен с четвертым выходом . блока сопр жени , третий вход - с со вторым выходом блока буферной пам ти., vl первьй выход - с входом блока пам ти, второй выход - с первым входом блока буферйой пам ти, второй вход которого подключен к выходу второго процессора, третий вход - к второму выходу блока согласовани , .второй вход которого соединен с выходом первого блока управлени .

Description

111 Изобретение относитс  к автоматик и вычислительной технике и может быть использовано в устройствах и системах, отображени  информации на базе электронно-лучевой трубки (ЭЛТ) с координатным управлением луча ЭЛТ. Известны устройства отображени  графической информации, содержащие блок индикации, генераторы векторов и символов l. Недостатки устройства следующие: низкое быстродействие при индикации ,- вследствие которого, они не позвол ют (из-за мельканий) отображать объекты высокой сложности, содержание более 2/3 тыс ч элементов изображени  (точек, символов, отрезков и пр.) . низкое быстродействие при редакти ровании, так как редактирование данных осуществл етс  через центральную или еателлитную ЭВМ, что затрудн ет или исключает динамические операции .редактировани  (резинова  нить, сдвиги,повороты, просмотровое окно на изображени х высокой сложности, значительна  загрузка обслуживающей ЭВМ, что затрудн ет использование таких устройств в многопультових системах. На быстродействие устро.йств отобр жени  значительно вли ет подготовки отображаемой информации (чте ние из пам ти, формирование, преобра зовани , анализ и прочее). Известна мультипроцессорна  систе ма, содержаща  несколько процессоров подключенных к общей шине, обеспечивающа  повьшение скорости обработки данных за счет распараллеливани  и совмещени  процессов 2J однако они либо слишком громоздки, либо неприменимы в графических диспле х вследствие неоднородности структуры данных. Наиболее близким к предлагае кому  вл етс  устройство отображени  информации, содержащее последовательно соединенные блок индикации, блок координатной развертки, подключенньй к магистрали, котора  соединена с блоком пам ти, блоком св зи блоком управлени  и с дисплейным про . цессором зЗ . Недостатками известного устройства  вл ютс :. недостаточное быстродействие устройства при индикации, так как обработка дисплейных команд выполн етс  7 одним дисплейным процессором, врем  отображени  злемента изображени  . (точки,- векторы, знаки) определ ющие частоту регенерации и объем отображенных данных, складываетс  из времени обработки данных в процессоре и времени собственно отображени  (позиционировани , интерпол ции и знакогенерации), причем дл  коротких (до 30 мм) векторов, символов и смежных точек, расположенных на рассто ни х до 30 мм, врем  обработки дисплейных команд в процессоре больще времени отображени , а так как на реальных чертежах и схемах число коротких векторов составл ет 70-90% от общего числа линий, то врем  обработки информации данньпс в процессоре  вл етс  определ ющим дл  объема отображаемых данных на экране; . недостаточное быстродействие при вводе, выводе и редактировании; при этом наблюдаетс  либо исчезание изображени  на экране на врем  ввода , вывода или редактировани  (при непрерывном процессе ввода-вывода) либо замедление процесса ввода-вывода (при вводе-выводе с частотой смены кадров), так как операции ввода-вывода и редактировани  вьшолн ютс  процессором, обеспечивающим регенерацию изображени . Целью изобретени   вл етс  повышение быстродействи  устройства. Поставленна  цель достигаетс  тем, что в устройство, содержащее последовательно соединенные первый процессор , блок координатной развертки и блок индикации, первьй блок управлени , выход которого подключен ко входу блока координатной развертки и к первому входу первого процессора , второй вход которого соединен с выходом блока координатной развертки, другой выход которого подключен к первому входу первого блока управлени , блок сопр жени , первый вход и первый выход которого подключены к входной и выходной шинам устройства соответственно, второй вход соединен с клавиатурой, второй выход - с первым входом второго процессора, блик пам ти и третий процессор, подключенные к блоку сопр жени , введены блок согласовани , блок формировани  адресов, второй блок управлени  и блок буферной пам ти, первьпЧ выход которого соединен с третьим входом первого процессора и со вторым входом первого блок управлени , третий вход которого сое динен с nepsbiM выходом блока согласо вани  и с первым входом второго блок управлени , второй вход которого под ключен . к третьему выходу блока сопр жени , третий вход - к выходу пер вого процессора, четвертый вход -. к первому выходу блока формировани  адресов, п тьй вход - к второму выходу блока сопр жени , выход второго блока управлени  подключен к третьему входу блока сопр жени , второму входу второго процессора, ко входу третьего процессора и к первому входу блока согласовани  и блока формировани  адресов, второй вход которого соединен с четвертым выходом блока сопр жени , третий вход - со вторым вькодом блока буферной пам ти первый выход - со входом блока пам ти , второй выход - с первым входом блока буферной пам ти, второй вход которого подключен к выходу второго процессора, третий вход - ко второму выходу блока согласовани , второй вход которого соединен с выходом пер вого блока управлени . На фиг.1 представлена структурна  схема предлагаемого устройства, на . фиг.2 - схема блока координатной раз вертки на фиг.З - схема блока управлени , на фиг.4 - схема узла св зи на фиг ..5 - схема блока формировани  адреса. Устройство содержит блок 1 индикации , блок 2 .координатной развертки первый процессор 3, первый блок 4 - управлени , блок 5 сопр жени , клавиатуру 6, блок 7 пам ти, второй процессор 8, третий процессор 9, блок 10 формировани  адресов, блок 11 согласовани , блок 12.управлени , блок 13 буферной пам ти, магист раль 14, узел 15 св зи.. Блок 1 индикации, содержащий ЭЛТ и последовательно включенные отклон ющую систему, усилители отклонени  и цифроаналоговые преобразователи (на блок-схеме не показаны), обеспечивает произвольное перемещение луча на поле экрана по траектории, задаваемой блоком 2 координатной ра,звертки. Блок 2 координатной развертки (фиг.2) состоит из регистра 16, сумматора 17 коммутатора 18, знако генератора 19 и интерпол тора 20 линий, В качестве первого 3, второго 8 и третьего 9 процессоров могут быть использованы микропроцессоры на базе микросхем. Блоки 4 и 12 управлени  имеют идентичную структуру, приведенную на фиг.3. В состав блока вход т блок 21 посто нной пам ти регистр 22 адреса микрокоманд, блок 23 ветвлени , регистр 24 микрокоманд и блок 25 управлени  ветвлени ми. Блок 23 ветвлени  представл ет собой набор из N коммутаторов (по одт ному на каждый из N .младших разр дов адреса), обеспечивающих ветвлени  по 2,2,2 , .. .2 направлени м. Блок 25 управлени  ветвлени ми содержит коммутаторы, компараторы и другие комбинационные схемы формировани  условий ветвлени  и его состав определ етс  конкретньм применением блока. Узел 15 св зи (фиг.4) содержит регистр 26 вывода и регистр 27 ввода данных j выходные коммутаторы 28, входные коммутаторы 29, регистр ЗО команд, узел 31 приоритетного подключени  и регистр 32 состо ний. Магистраль 14 представл ет собой шины, объедин ющие источники информации по монтажному ИЛИ. В качестве источников информации используютс  схемы с трем  состо ни ми. Блок 10 формировани  адреса (фиг.5) содержит первый счетчик 33 адреса, второй счетчик 34 адреса, регистр 35 адреса, коммутатор 36 и узел 37 сравнени . В режиме отображени  данных устройство работает следующим образом. В исходном состо нии устройства блок 11 согласовани  выдает сигнал Буфер пустой, запрещающий первому блоку 4 управлени  чтение данных из блока 13 буферной пам ти. Счетчик 33 (фиг.5) блока 10 находитс  в нулевом состо нии, задава  адрес первой команды дисплейного файла. Дисплейный файл (массив дисплейных команд), содержащий К команд (, где N - объем пам ти, слов), хранитс  в блоке 7 пам ти. После запуска устройства читаетс  перва  команда из блока 7 пам ти. Чтение дисплейных команд из блока 7 пам ти производитс  последовательно по счетчику 33 (фиг.5) блока 10 51 под управлением второго блока управ лени  . Очередна  дисплейна  команда чер шины магистрали 14 поступает на вхо ды второго процессора 8 и блока 12 управлени . В зависимости от типа дисплейной команды (вектор, симв точка и т.п.) в блоке 12 запускает с  соответствующа  подпрограмма обр ботки дисплейной команды,по которо последн   обрабатываетс  на второй процессоре 8 (преобразование коорди нат, анализ выхода за растр и т.д.) К содержимому счетчика 33 адреса (фиг.5) прибавл етс  1, одновреме но предьщущее состо ние счетчика пе реписьгеаетс  на регистр 35. Подготовленна  процессором 8 дис плейна  команда и ее адрес, хран щи с  в регистре 35.синхронно записываютс  в блок 13 буферной пам ти, в блоке 12 обеспечивает чтение следующего слова (дисплейной команды) из блока7 пам ти. Дисплейна  команда поступает на выходы блока 13, при этом блок 11 переходит в состо ние; разрешающее блоку 4 считывание из блока 13 буферной пам ти. Проанализированна  в блоке 4 дисплейна  команда вв дитс  по алгоритму, задаваемому подпрограммой, котора  хранитс  в блоке 4. Из процессора 3 поступают в блок 2 координатно) развертки, где в зависимости от типа дисплейной команды осуществл етс  либо интерпол ци  вектора, либо перевод луча в новую точку, либо генераци  символа. Одновременно с отработкой первого слова данных (дисплейной команды ) блок 12 считьгоавт из блока .пам ти 7 следующее слово, отрабатывает его в процессоре 9 и записывае в блок буферной пам ти 13. Затем переходит к чтению следующего-слова причем в блоке 12 перед каждой очередной записью в накопитель блока 13 анализируетс  состо ние блока 11,которое определ ет количество зан тых  чеек блока 13 буферной пам ти . При зан тости всех  чеек выда с  сигнал Буфер полный, который вызывает приостановку работ блока 12.Сигнал снимаетс  после чтени  и блока буферной пам ти следующего сл ва. Если же чтение из блока буферной пам ти производитс  чаще чем 7 запись, может наступить момент когда в блоке не останетс  ни одного слова. Тогда в блоке 11 вьфабатываетс  сигнал Буфер пустой, который переводит блок 4 в режим ожидани  следующего слова, т.е. процесс обработки дисплейных команд при индикации изображени , вьтолн емый в прототипе одним процессором, в предлагаемом устройстве распределен между процессорами 3 и 9, св занными через блок 13 буферной пём ти, работающими под управлением блоков 4 и 12 соот-, ветственно. Функции процессоров 3 и 9 распредел ют исход  из требовани , чтобы математическое ожидание вр.емени обработки дисплейного файла аппаратурой , управл емой блоком-4, было по возможности более близким математическому ожиданию времени обработки файла аппаратурой, управл емой блоком 12. В зависимости от количества  чеек блока 13 буферной пам ти и специфики отображаемых данных (распределение графической и символьной информации , распределение линий чертежа по длинам и прочее) можно добитьс  квазисовмещенной работы йроцессоров 3 и 9, что в идеальном случае (при полном совмещении процессоров) позвол ет сократить врем  обработки данных вдвое по сравнению с прототипом. Чтение дисплейного файла из блока пам ти 7 и индикаци  изображени  продолжаетс  до считывани  слова, определ ющего конец дисплейного файла. Последнее заноситс  в блок 13 буферной пам ти, в блоке 12 заподпрограммы начальной пускаютс  It последовательности J по которым счетчик 33 (Фиг.5) переводитс  в исходное состо ние. Анализируетс  наличие запросов на прием команды от ЭВМ либо от клавиатуры 6. По запросу запускаетс  подпрограмма приема команды, а затем подпрограмма выполнени  команды, за исключением командj требующих пересылки массивов данных. При отсутствии запросов или после обслуживани  запроса начинаетс  новый цикл чтени  данных из блока 7 пам ти. При по влении кода конец дисплейного файла на выходе блока 13 в блоке 4 запускаетс  подпрограмма, по которой на экране индицируетс  маркер (указатель) на месте, определ емом i координатами, хран щимис  в одном из регистров первого процессора 3, после чего блок 4 управлени  переходит в режим ожидани . В режиме ввода-вывода устройство работает следующим образом. Ввод-вывод данных выполн етс  по адресу, определ емому счетчиком 34 адреса (фиг.5). Исходный адрес  чейки пам ти дл  ввода или вывода задае с  по отдельной команде из ЭВМ по такту коммутатор 29 (фиг.4) - регис 27 - магистраль 14 - коммутатор 36 регистр 35 (фиг.5). Ввод(вывод) данных осуществл етс  на фоне регенерации изображени  т.е. в мультипрограммном режиме в следующей последовательности. После чтени  очередного слова из блока 7 пам ти по адресу, записанному в счетчике 33 его обработки в процессоре 8 и записи в блок 13 буферной пам тиj блок 12 анализирует наличие запроса от ЭВМ (через блок 5 сопр жени ) на ввод-вывод следующего словаданных из (в) ЭВМ. При отсутствии такого запроса измен етс  на единицу содержимое счетчика 33 и осуществл етс  чтение нового слова данных аналогично описанному. При наличии запроса блок 12 переходит к выполнению подпрограмм ввода (вывода) одного слова данных из (в) ЭВМ по тракту: ЭВМ - узел 15 св зи - магистраль 14 - блок 7 пам ти; при вводе - 35 ° в пр мом направлении, при выводе в обратном. В конце программы к соде жимому счетчика 34 прибавл етс  1. После приема (вьщачи) этого слова данных блок 12 переходит к подпрограмме чтени  данных дл  регенерации как описано по счетчику 33. Ввод-вьгаод данных на фоне регенерации устран ет пропадание данны на зкране на врем  ввода (вывода) дисплейного файла, обеспечивает возможность просмотра на экране динамики ввода-вывода и снимает ограничени на скоростные характеристики канала св зи с ЭВМ. В режиме редактирввани  устройств работает следующим образом. Редактирование производитс  с помощью управл емого, от клавиатуры мар кера и функциональной клавиатуры. Знак маркера высвечиваетс  на экране ЭЛТ после каждого цикла отображени  дисплейного файла под управлением блока 4 управлени  на месте, определенном координатами маркера. Послед|ние хран тс  в одном из регистров общего назначени  первого процессора 3. Оператор перемеп1ает маркер нажатием соответствующей клавиши клавиатуры 6. При этом в каждом Р цикле регенерации (,3,4...) по коду от клавиатуры 6, поступающему через узел 15, магистраль 14 и блок 13 измен ют координаты маркера на фиксированную величину в направлении, задаваемом нажатой клавишей. При вычерчивании линии (резинова  нить) первый процессор 3 работает в режиме, по которому -координаты маркера сравниваютс  с текущими координатами луча, которые, измен ютс  по мере работы интерпол тора 20 (фиг.2). Сравниваетс  содержимое регистров координат маркера-и текущих координат луча, наход щихс  в первом процессоре . По результату сравнени  работа процессора 3 блокируетс . Блок 12 управлени  пересыпает адрес индицируемой  чейки с выходов блока 13 буферной пам ти в счетчик 34 (фиг.5). По этому адресу выполн етс  чтение из блока 7 пам ти, а результат заноситс  в третий процессор Я, которьм измен ет координаты считанного вектора на фиксированную величину, задаваемую клавиатурой 6. Затем скорректированное слово заноситс  в блок 7 пам ти тому же адресу, координаты маркера измен ютс  по описанному алгоритму и устройство переходит в режим отображени , которьм сохран етс  до конца дисплейного файла. В последующих кадрах процесс повтор етс  дО момента отпускани  клавиши перемещени  маркера. Аналогично выполн ютс  и другие операции редактировани  изображени  с помощью маркера. Использование третьего процессора 9 дл  редактировани  данных позвол ет повысить скорость редактировани  без ухудшени  характеристик отобра- . жени  данных. При отображении реальных объектов предлагаемое устройство дает выигрыш по быстродействию, так как ца реальных чертежах, схемах, рисунках подавл ющее большинство линий (векторов) относитс  к диапазону до 30 мм, так как линии короче О,1 от максимальной длины составл ют 9111 более 90% от общего количества линий . Кроме того, в предлагаемом устройстве расширены возможности автономного редактировани  (по функци м и быстродействию), что обеспечивает реальную возможность организации мно .гопультовых систем. Технические преимущества от использовани  предлагаемого устройства позвол ют существенно повысить производительность труда оператора, работающего с устройством в системе, за счет сокращени  времени ожидани  ответа системы и сокращени  числа обращений к центральной ЭВМ в св зи с увеличением объема отображаемой информации.

1111197

К ffltfKOM f II 3

tim fjtOKO 3

Zi

L

f( блокам устройство.

От tTffOfra 4

Фиг. 2

П

23

гг

7. {

t A

,j

ВетВленил

Услови 

от блоков

.Ъ

к ЭвМ

ФигЛ

Магистраль i

к У вки S

Claims (1)

1. УСТРОЙСТВО ОТОБРАЖЕНИЯ ГРАФИЧЕСКОЙ ИНФОРМАЦИИ, содержащее последовательно соединенные-первый процессор, блок координатной развертки и блок индикации, первый блок управления, выход которого подключен к входу блока координатной развертки и к первому входу первого процессора, второй* вход которого соединен с выходом блока координатной развертки, другой выход котброго подключен к первому входу первого блока управления, блок сопряжения, первый вход и первый выход которого подключены к входной й выходной шинам устройства соответственно, второй вход соединен с клавиатурой, второй выход - с первым, входом второго процессора, блок памяти и третий процессор, подключенные к блоку сопряжения, отличающееся тем, что, с целью повышения быстродействия устройства, оно содержит блок согласования, блок формирования адресов, второй блок управления и блок буферной памяти, первый выход которого соединен с третьим входом первого процессора и с вторым входом первого блока управления, третий вход которого соединен с первым выходом блока согласования и с первым входом второго блока управления, второй вход которого подключен к третьему выходу блока сопряжения, третий вход - к выходу пер- g ' вого процессора, четвертый вход к первому выходу блока формирования адресов, пятый вход - к второму выходу блока сопряжения, выход второго блока управления соединен с третьим входом блока сопряжения, вторым входом второго процессора, входом третьего процессора_? с первым входом блока согласования и блока формирования адресов, второй вход которого соединен с четвертым выходом . блока сопряжения, третий вход - с вторым выходом блока буферной памяти., первый выход - с входом блока памяти, второй выход - с первым входом блока буферйой памяти, второй вход которого подключен к выходу второго процессора, третий вход - к второму выходу блока согласования, второй вход которого соединен с выходом первого блока управления.

   1 1111197