SU960788A1 - Устройство дл вывода информации - Google Patents

Устройство дл вывода информации Download PDF

Info

Publication number
SU960788A1
SU960788A1 SU813272750A SU3272750A SU960788A1 SU 960788 A1 SU960788 A1 SU 960788A1 SU 813272750 A SU813272750 A SU 813272750A SU 3272750 A SU3272750 A SU 3272750A SU 960788 A1 SU960788 A1 SU 960788A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
memory
memory block
register
Prior art date
Application number
SU813272750A
Other languages
English (en)
Inventor
Виктор Федорович Ничипорук
Владимир Николаевич Сучков
Original Assignee
Предприятие П/Я В-2431
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2431 filed Critical Предприятие П/Я В-2431
Priority to SU813272750A priority Critical patent/SU960788A1/ru
Application granted granted Critical
Publication of SU960788A1 publication Critical patent/SU960788A1/ru

Links

Landscapes

  • Executing Machine-Instructions (AREA)

Description

(54) УСТРОЙСТВО ДЛЯ JEftlBOflA ИНФОРМАЦИИ
Изобретение относитс  К вычисга1тельной технике и может быть использовано дл  вывода информации на ;электронно-лучевые трубки и другие ;Внешние устройства, которые требуют .регенерации выводимой информации.
Известно устройство, содержащее регистр номера подканала, регистр команд , устройство управлени , блок св зи с ОЗУ/ регистр св зи с интерфейсом , дешифратор, блок пам ти подканалов , регистр активного подканала , блок формировани  очереди и шифратор tl.
Недостатком этого устройства  вл етс  низкое эффективное быстродействие ЦВМ из-за потерь мгшшнного времени на организацию обмена инфор1мацией .
Известно устройство, содержащее формирователь адреса, регистр св зи и коммутатор, причем первый вход регистра св зи соединен с выходом/Коммутатора , вход которого подключен к первому выходу регистра св зи, в котором с целью повышени  быстродействи  введены синхронизато{, шифратор, блок оперативной пам ти и блок долговременной пам ти, причём выход синхронизатора через ш фратор соединен
.с первым входом формироцател  адреса , второй вход которого подключен к первому выходу блока долговременной пам ти,второй выход которого соединен с вторым входом регистра св зи, а вход блока долговременной пам ти подключен к выходу формировател  адреса и первому входу блока оперативной пам ти, второй вход которого сое10 с вторым выходом регистра св зи , а выход блока оперативной пам ти подключен к третьему входу регистра св зи С2.
15
однако недостатком этого устройства  вл етс  отсутствие возможности модификации адресной части командных слов, хранимых в блоке долговременной пам ти, что не позвол ет по
20 одному командному слову вести вывод информации из различных областей блог ка оперативной пам ти. Кроме того, устройство не позвол ет использовать одни и те же подпрограммы дл  отво25 да информации на различные устройства , оно не позвол ет оперативно по командам процессора измен ть программа вывода.
Целью изобретени   вл етс  расши30 рение области применени  устройства
путем модификации адресной части командных слов.
Поставленна  цель достигаетс  тем что в устройство дл  вывода информации , содержащее первый блок пам ти, второй блок пам ти, первый формирова тель адреса, шифратор, первый регист первый выход первого блока пам ти и второго блока пам ти соединены (соответственно с первым и вторым входами первого регистра, выход кото рого  вл етс  первым выходом устройства , введены сумматор адреса, треTmVi , четвертый и п тый блоки пам ти второй формирователь адреса, второй и третий регистры, формирователь оче реди запроса, первый вход второго блока пам ти  вл етс  первым входом устройства и соединен с входом второго регистра, с первыми входами третьего , четвертого и п того блоков пам ти , вторые входы которых соединены с выходом шифратора и третьим входом первого регистра, первые выходы тре тьего, четвертого и п того блоков пам ти  вл ютс  вторым выходом устройства , второй выход третьего блока пам ти  вл етс  третьим i выходом устройства и соединен с входом первого формировател  адреса, выхЬд которого соединен с третьим входом третьег блока пам ти, второй выход четвертого блока пам ти соединен с входом первого блока пам ти и .входом второг формировател  адоеса, вуход которого соединен с третьим входом четвертого блока пам ти, второй илход п того блока пам ти соединен с первым входом суиматора адреса, второй вход которого соединен с вторым выходом первого блока пам ти, выход суыматор .а адреса соединен с вторым входом второго блока пам ти, третий вход KOTQporo  вл етс  вторым входом устройства , выход третьего регистра соединен с первым входом формировател  очереди запроса, второй вход которого соединен с выходом второго регистра , выход формировател  очереди запроса соединен с входом шифратора, вход третьего регистра  вл етс  третьим взводом устройства.
На чертеже изображена структурна  схема устройства.
Устройство содержит первый блок 1 рам ти, сумматор 2 адреса, второй ёлок 3 пам ти, первый регистр 4, амфратор 5, третий блок 6 пам ти, четвертый блок 7 пам ти, п тый блок 8 пам ти, первый формирователь 9 адреса , второй формирователь 10 ..адрёг са, формирователь 11 очереди.запроса , второй регистр 12, третий регистр 13, первый вход 14 устройства, второй вход 15 устройства, третий вход 16 устройства, первый выход 17 устройства, второй выход 18 устройства , третий выход 19 устройства.
Блок 1 пам ти предназначен дл  долговременного хранени  подпрограмм илвода информации.
Сумматор 2 адреса формирует исполнительный адрес блока 3 пам ти.
Блок 3 пам ти предназначен дл  хранени  информации, поступающей из процессора, и  вл етс  блоком оперативной пам ти.
Первый регистр 4 предназначен дл  промежуточного хранени  управл ющей иформсщии, выдаваемой в подканал.
Третий блок 6 пам ти предназначен дл  хранени  текущих адресов подпрограмм вывода, наход щихс  в пам ти процессора.
Четвертый блок 7 пам ти предназначен дл  хранени  текущих адресов подпрограмм вывода, наход щихс  в блоке 1 пам ти.
П тый блок 8 пам ти содержит индекс элементов выдаваемой информации
Формирователи 9 и 10 адреса служат дл  модификации адресов программ вывода, наход щихс  в пам ти процессора , и подпрограмм из блока 1 пам т
Второй регистр 12 представл ет собой регистр маски.
Третий регистр 13 предназначен дл  хранени  признака состо ни  подкналов .
Входы 14 - 16 устройства предназначены дл  приема управл кацей информации .
Выходы 1.7 - 19 устройства предназначены дл  вывода информации.
Устройство работает следующим образом.
Дл  каждого подканала в оперативной пам ти процессора формируетс  программа вывода. Эта программа представл ет последовательность управл юдах слов (УС). В УС указываетс  начальный адрес подпрограммы вывода, хран щейс  в блоке 1 пам ти, и индекс элементов, которые должны выводитьс  по этой подпрограмме. Последнее слово программы вывода содержит признак конца пpoгpaм 4:I вывода и начальный адрес этой программы в оперативной пам ти процессора.
подпрограмма вывода информации представл ет последовательность командных слов, хранимых в блоке 1 пам ти .
Командное слово имеет следующую структуру: адрес абонента в подканале (дл  электронно-лучевой трубки это могут быть: регистр координат, ргистр отклонени  по координатам X и Y, цифроаналоговые преобразователи и т.д.); адресна  часть, определ юща область нахождени  управл к цей информации в блоке 3 пагл ти, поле признаков (признак индексации, признак конца сеанса св зи, признак конца подпрограммы вывода). .
Начальные адреса сформированных подпрограмм вывода записываютс  в  чейки третьего блока б пам ти подканалов через информационный вход 14 устройства по командам процессора.
Информаци  дл  вывода записываетс  5 в блок 3 пам ти через вход 14 устройства по адресу, подаваемому на вход 15 устройства.
Запуск устройства на вывод информации осуществл етс  установкой Ю через вход 14 устрбйст ва соответствукадей маски во второй регистр 12. Единичное состо ние разр да регистра 12 маски указывает на готовность информации.дл  вывода в данный под- 15 канал.
Готовность подканала к приему информации определ етс  третьим регистром 13 состо ни  подканалов. Единичное состо ние соответствующего разр - 20 да данного регистра указывает на готовность к приему информации данным подканалом. ,
По начальному пуску формирователь очереди запуска определ ет номер при- 25 оритетного подканала и через шифратор 5 передает его на адресные входы блоков 6 - 8 пам ти подканалов и вход первого регистра 4. По этому адресу из блока 6 пам ти выбираетс  нача- л льный адреспрограммы вывода, которой через выход 19 устройства подаетс  в пам ть процессора, а также в первый формирователь 9 адреса. Производитс  обращение к пам ти процессора и первое. управл к дее слово программь через вход 14 устройства записываетс  в четвертый 7 и п тый В блоки подканалов по адресу, определ емому шифратором 5. В четвертый блок 7 пам ти подканалов записываетс  начальный ад- 0 рее подпрограммы вывода, а в п тыйблок 8 пам ти - индекс выдаваемых до данной пoдпpoгpa 4мe элементов. Модифицированный адрес с выхода первого формировател  9 адреса переписыва- 45 1етс  в третий блок 6 пам ти. Отработка подпрограммы вывода на чинаетс  с обращени  к четвертому 7 |и п тому 8 блокам пам ти подканалов. |Из  чейки четвертого блока, 7 пам - 50 ти подканалов с адресом, равным номеру активного подканала, выбираетс  адрес командного слова подпрограмкы, который подаетс  в блок 1 пам ти и во второй формирователь 10 адреса. jj Производитс  обращение к блоку 1 пам ти и выборка из него командного слова. Адресна  часть командного слова подаетс  на один из входов сумматора 2 адреса, на другой вход которого подаетс  индекс из п того блока 8 пам ти. С выхода сумматора 2 адреса исполнительный адрес подаетс  на вход блока 3 пам ти. Производитс  обращение к этому блоку и информаци  с его выхода переписываетс  в регистр
4. В регистре 4 производитс  перепись номера абонента и признака конца сеанса св зи из блока 1 пам ти и номера активного подканеша с выхода шифратора 5. Сформированна  таким образом управл юща  информаци  выдаетс  в подканал через выход 17 устройства . В цикле обращени  к блоку 1 пам ти производитс  перепись модифицированного адреса, из второго формировател  10 в четвертый блок 7 пам ти . Устройство позвол ет совмещать циклы обра&1ени  к -блокам 1 и 3 пам ти что дает возможность увеличить быстродействие устройства по выводу информации .
При выборке/командного слова с призиаком конца сеанса св зи устройство устанавливает соответствующий разр д третьего регистра 13 состо ни  подканалов в нулевое состо ние, тем сакым снимает подканал с обслуживани . Подканал ставитс  в очередь на обслуживание после окончани  отработки управл ющей информации и выработки им сигнала; который устанавливает соответствующий разр д регистра состо ни  подканалов в единичйое состо ние
Форитрователь 11 очереди запроса олбирает следующий подканал. Его номер с выхода шифратора 5 подаетс  на адресные входы блоков б . 8 пам ти подканалов и вход регистра 4. Далее отработка подпрограмкы ведетс  аналогично.
При считывании из блока 1 командного йлова с признаком конца подпрогра фи устройство организует цикл обращени  к пам ти процессора по адресу, выбираемому из. третьего блока 6 пам ти подканалов. Управл ющее слово записываетс  в четвертый 7 и п тый 8 блоки пам ти подканалов. На этом обслуживание данного подкаНсша заканчиваетс  и устройство переходит к обслуживанию следующего подканала .
Если при обращении к пам ти процессора за следующим управл ющим словом приходит управл ющее слово с признаком конца программы вывода, то устройство производит запись начльного адреса программы из этого управл ющего слова в третий блок 6 пам ти подканалов череэ информационный вход 14.
Затем устройство организует цикл обращени  к пам ти процессорна за первым управл ющим словом nporpaMNSJ данного подканала, которое записываетс  в четвертый 7 и п тый 8 блоки пам ти подканалов.
На этом обслуживание данного подканала заканчиваетс  и устройство переходит к обслуживанию следующего подкангша.

Claims (2)

  1. Дл  изменени  пррграмки вывода какого-либо подкансШа процессор ставит соответствующую маску, тем самым запрещает , вывод информации в данный по канал. Состо ние подканалов по отработке подпрограммы niJoueccbp может контролировать, считыва  через выход 18 устройства содержимое соответствуюцих  чеек третьего, четвертого и п того блоков пам ти подканалов. Использование изобретени  позвол ет: вести вывод информации из раз личных областей блока оперативной па м ти, использу  модификацию адресной части командных слов при помощи индексации; вести вывод информации в различные подканалы по одним и тем же подпрограммам вывода, что даст возможность сократить объем блока долговременной пам тиi оперативно измен ть программа вывода путем использовани  различных подпрограмм блока долговременной пам ти. Формула изобретени  Устройство дл  вывода информации, содержащее первый блок пам ти, второ блок пам ти, первый формирователь адреса, шифратор, первый регистр, пе wM выход первого блока пам ти и вахоа второго блока пам ти соединены соответственно с первым и вторым вхо дами первого регистра, выход которого  вл етс  первым выходом устройства , о т л и ч а ю щ е е с   тем, что, с целью расширени  области применени  устройства путем модификации адресной части командных слов, в него BBejc HH сумматор адреса, третий четвертый и п тый блоки пам ти, втор формирователь адреса, втсфой и третий регистры, формирователь очереди запроса, первый Bxctfl второго блока ( пам ти  вл етс  первым входом устройства и соединен с входом второго регистра , с первыми входами третьего, четвертого и п того блоков пам ти, вторые входы которых соединены с выходом шифратора и третьим входом первого регистра, первые выходы третьего , четвертого и п того блоков пам ти  вл ютс  вторым выходом устройства , второй выход третьего блока пам ти  вл етс  третьим выходом устройртва и соединен -с входом первого формировател  адреса, выход которого соединен с третьим входом третьего блока пам ти, второй выход четвертого блока пам ти соединен с входом первого блока пам ти и входом второго формирователи адреса, выход которого соединен с третьим входом четвертого блока пам ти, В1торой выход п того блока пам ти соединен с первым входом сумматора адреса, второй вход которого соединен с вторым выходом первого блока пам ти, выход сумматора адреса соединен с вторым входом второго блока пам ти, третий вход которого  вл етс  вторым входом устройства, выход третьего регистра соединен с первым входом формиро вател  очереди запроса, второй вход которого соединен с бьлходом второго регистра, выход формировател  очереди запроса соединен с входом шифратора , вхол третьего регистра  вл етс  третьим входом устройства. Источники информации/ прин тые во внимание при экспертизе 1.Авторское свидетельство СССР 656048, кл.С 06 F 3/04, 1976.
  2. 2.Авторское свидетельство СССР 591850, кл. 6 06 F 3/04,. 1975 (прототип).
    bs
    5
SU813272750A 1981-01-07 1981-01-07 Устройство дл вывода информации SU960788A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813272750A SU960788A1 (ru) 1981-01-07 1981-01-07 Устройство дл вывода информации

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813272750A SU960788A1 (ru) 1981-01-07 1981-01-07 Устройство дл вывода информации

Publications (1)

Publication Number Publication Date
SU960788A1 true SU960788A1 (ru) 1982-09-23

Family

ID=20952325

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813272750A SU960788A1 (ru) 1981-01-07 1981-01-07 Устройство дл вывода информации

Country Status (1)

Country Link
SU (1) SU960788A1 (ru)

Similar Documents

Publication Publication Date Title
US4158227A (en) Paged memory mapping with elimination of recurrent decoding
GB1491520A (en) Computer with i/o control
CN110515872A (zh) 直接内存存取方法、装置、专用计算芯片及异构计算系统
SU960788A1 (ru) Устройство дл вывода информации
JPS58225443A (ja) 高速デ−タ処理装置
SU734686A1 (ru) Устройство дл формировани команд
Terman A study of interleaved memory systems by trace driven simulation
CN111026687B (zh) 一种数据传输读写速率匹配的方法、系统和计算机设备
SU860048A1 (ru) Мультиплексный канал
SU752318A1 (ru) Мультиплексный канал
SU557365A1 (ru) Устройство дл коррекции базовых регистров
SU760077A1 (ru) Устройство для обмена информацией i
SU1111197A1 (ru) Устройство отображени графической информации
JPH04348442A (ja) アドレス変換装置
SU705521A1 (ru) Посто нное запоминающее устройство
SU570056A1 (ru) Устройство дл тестового контрол каналов ввода-вывода цифровой вычислительной машины
JP2540844B2 (ja) デ−タ転送制御方法
SU951308A1 (ru) Устройство дл микропрограммного управлени
SU652615A1 (ru) Устройство дл обращени к блокам оперативной пам ти
SU860044A2 (ru) Мультиплексный канал
JPS6058500B2 (ja) アクセス制御方式
JPS5533282A (en) Buffer control system
SU656048A1 (ru) Мультиплексный канал
JPH0833869B2 (ja) データ処理装置
SU758127A1 (ru) Устройство для сопряжения 1