SU557365A1 - Устройство дл коррекции базовых регистров - Google Patents
Устройство дл коррекции базовых регистровInfo
- Publication number
- SU557365A1 SU557365A1 SU2347286A SU2347286A SU557365A1 SU 557365 A1 SU557365 A1 SU 557365A1 SU 2347286 A SU2347286 A SU 2347286A SU 2347286 A SU2347286 A SU 2347286A SU 557365 A1 SU557365 A1 SU 557365A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- register
- block
- correction
- address
- output
- Prior art date
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Description
1
Предложенное устройство относитс к вычислительной технике и может быть использовано в вычислительных машинах, структурно ориентированных на решение программ, написанных на алгоритмических зыках высокого уровн .
Известно устройство цл изменени адресов в стековой пам ти, содержащее ре гистры приема, выдачи, адреса, блок управ йни и арифметический блок 1.
Недостатком известного устройства вл етс больша сложность и невысокое быстродействие , .
Наиболее близким техническим решением к изобретению вл етс устройство дл . коррекции базовых регистров при стековом распределении пам ти, содержащее регистр приема, блок формировани св зующей информации , блок формировани программной информации, блок управлени , арифметичес- кий блок, регистр выдачи, регистр адреса, вход которого соединен с выходом арифметического блока, а выход подключен к выходным адресным шинам устройства, вход регистра приема соединен с входными ин-
формационными шинами устройства, входы блока формировани св51зуюшей информации подключены к выходам регистра приема, арифметического блока и блока формировани программной информации, входы которого соединены с выходами регистра приема и арвф метического блока, входы соединены с выходами блока базовых регистров и блока формировани протраммвой информации , входы блока базовых регистров сое динены с выходом регистра приема и выходом блока формировани программной внформации , вход регистра выдачи соединен с выходом блока формировани св зующей информации, а выход - с ВЫХОДЕСЫМИ информационными шинами устройства, входы блока управлени соединены со входными управл ющими шинами устройства и управл к щим выходом блока базовых регистров, а выходы - с управл ющими входами арифметического блока, блока формировани программной информации, блока формировани св зующей информации, блока :базовых регистров , регистра приема, регистра выдачи и регистра адреса 2.
Недостатком известного устройства в л етс низкое быстродействие устройства a счет программной коррекции регистров.
Цель изобретени - повышение быстродействи устройства.
Поставленна цель достигаетс тем, что в устройство введены счетчик и формирователь сигналов утфавлени коррекцией, информационный вход счетчика соединен с выходом регистра приема, а управл ющий - с выходом блока управлени , информационные входы формировател сигналов управлени коррекцией соединены с выходами счетчика и блока базовых регистров, управл ющий вход - с выходом блока управлени , а выход - со входом блока управлени .
Блок-схема устройства приведена на чертеже .
Устройство дл коррекции базовых регистров в вычислительцых системах с программированием на зыках высокого уровн содержит регистр 1 приема, блок 2 формировани св зующей информации, блок 3 формировани программной информации, блок 4 управлени , арифметический блок 5, блок б базовых регистров, регистр 7 выдачи, регистр 8 адреса, формирователь 9 сигналов управлени коррекцией, счетчик 1О, входные утфавл ющие шины 11, входные ийформадионные щины 12, выходные информационные шины 13, выходшые адресные шины 14.
Работа устройства во.врем коррекции базовых регистров при решении фортрановской программы выполн етс следующим обрасчом .
После приема кода операции и Метки через входные шины 13 и 14 на регистр 1 и.в блок 4 последний начинает вырабатывать управл ющие сигналы. Происходит распаковка А етки: номер лексического уровн запускаемой подпрограммы записываетс на счетчрщ лексического уровн в блоке 6, а адрес (элемент статической цепочки) переписываетс в блок 3. В базовый регистр блока 6, номер которого содержитс в счетчике лексического уровн , засылаетс адрес из Указател Маркера, стека блока 3. Содержимое счетчика лексического уровн уменьшаетс на 1. По адресу, записанному в блок 3, через регистр 8 запрашиваетс Дескриптор пачки описателей массивов, обь влекных в данной подпрограмме. После приема Дескриптора пачки на регистр 1 запускаетс формирователь 9 дл выработки управл ющих сигналов, необходимых при вы полке;1ии коррекции во врем запуска форт- рановской подпрограымы. Размер пачки опи
сателей из регистра 1 приема переписываетс в счетчик 10. По адресу, содержащемус в Дескрипторе пачки, через блок 3 и регистр 8 запрашив)аетс первый описатель массива. После приема описател на регистр 1 он переписываетс в счетчик лексического уровн , содержимое счетчика лексического уровн и счетчика 10 уменьшаетс на 1. Затем адрес пачки из блока 3 увеличиваетс в арифметическо 1 блоке 5 на 1 и считываетс следующий описатель с последующей записью его в очередной базовый регистр и т.д., пока содержимое счетчика 10 не станет равным О. В этом случае при равенстве О счетчика лексического уровн процесс коррекции заканчиваетс . В противном случае последним словом пачки будет косвенна информаци , базовый адрес в которой указывает на св зующую информацию в стеке программы, в которой описана данна фортрановска подпрограмма Далее коррекци выполн етс аналогичным способом.
При обращении в пам ть к элементу массива блок 4 принимает код операции, а регистр 1 - относительный адрес элемента 71, i , где 71 - номер базового регистра, а
1 - номер элемента внутри массива. Относительный адрес передаетс в блок формировани программной информации, откуда i поступает на вход арифметического блока 5, an- блок базовых регистров дл опроса соответствующего базового регистра содержимое которого складываетс в метическом блоке 5 с индексом дл формировани адреса элемента массива. Полученный адрес выдаетс в регистр 8 адреса дл обращени в оперативную пам ть.
Предложенное устройство дл коррекции базовых регистров отличаетс от указанного тем, что введение нового оборудовани и болеее эффективное использование имеющегос позвол ют сократить количество обращений в пам ть при обработке массивов за счет размещени описателей массивов в базовых регистрах во врем их коррекции при входе в подпрограмму, написанную на Фортране. Это дает возможность аппаратно сформировать адрес, использу содержимое базовых регистров, и выполн ть однократный запрос к пам ти при обращении к элементу массива. .В результате достигаетс повышение производительности по сравнению с известными устройствами, у которых описатели массивов размешены в зоне локальных данных стековой пам ти и доступ к элементу массива выполн етс за два обращени в оперативную пам ть.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2347286A SU557365A1 (ru) | 1976-04-15 | 1976-04-15 | Устройство дл коррекции базовых регистров |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2347286A SU557365A1 (ru) | 1976-04-15 | 1976-04-15 | Устройство дл коррекции базовых регистров |
Publications (1)
Publication Number | Publication Date |
---|---|
SU557365A1 true SU557365A1 (ru) | 1977-05-05 |
Family
ID=20656777
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU2347286A SU557365A1 (ru) | 1976-04-15 | 1976-04-15 | Устройство дл коррекции базовых регистров |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU557365A1 (ru) |
-
1976
- 1976-04-15 SU SU2347286A patent/SU557365A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4550368A (en) | High-speed memory and memory management system | |
ES465431A1 (es) | Disposicion perfeccionada de acceso de memoria en un sistemade computadora. | |
JPS6436336A (en) | Calculator system | |
JPS57105879A (en) | Control system for storage device | |
WO1995027243B1 (en) | Sound board emulation using digital signal processor | |
JPS61229133A (ja) | シングルチツプマイクロコンピユ−タ用エミユレ−タ | |
GB1423409A (en) | Input/output system for a microprogramme digital computer | |
GB1176927A (en) | Input/Output Control System for Electronic Computer | |
SU557365A1 (ru) | Устройство дл коррекции базовых регистров | |
KR910012955A (ko) | 데이타 처리 시스템 | |
JPS5790762A (en) | Instruction control system | |
JPS54108539A (en) | Virtual memory control system of information processor | |
KR890005607A (ko) | 데이타 처리 시스템 | |
SU694862A1 (ru) | Устройство дл передачи управлени подпрограммам | |
SU960788A1 (ru) | Устройство дл вывода информации | |
JPS5491151A (en) | Internal memory control system on array processor | |
JPS56157520A (en) | Dma system without cycle steal | |
SU860044A2 (ru) | Мультиплексный канал | |
SU752318A1 (ru) | Мультиплексный канал | |
SU545981A1 (ru) | Селекторный канал | |
US6243822B1 (en) | Method and system for asynchronous array loading | |
SU809361A1 (ru) | Запоминающее устройство | |
SU987624A1 (ru) | Устройство дл модификации адресов при отладке программ | |
SU1123055A1 (ru) | Адресный блок дл запоминающего устройства | |
SU557364A1 (ru) | Устройство дл коррекции базовых регистров при стековом распределении пам ти |