SU656048A1 - Мультиплексный канал - Google Patents

Description

Изобретение относитс  к вычислительной технике и может быть использовано дл  повышени  производительности цифровых вычислительных машин (ЦВМ). Известен также мультиплексный канал 1, в котором повышение производительности и пропускной способности достигаетс  за счет сокраш,ени  обращений в оперативное запоминающее устройство (ОЗУ) за командной информацией. Наиболее близким предлагаемому устройству по технической сущности и структуре  вл етс  мультиплексный канал ЦВМ системы IBM-360 2, содержащий регнстр номера подканала, вход которого соединен с первым входом мультиплексного канала , регистр команд ввода-вывода, вход которого соединен со вторым входом мультиплексного канала, а выход - со входом блока пам ти подканала, св занным двухсторонней св зью с регистром активного подканала , вход и выход которого соединен с первым входом и выходом регистра св зи с интерфейсом, второй вход и выход которого соединен с первым входом и выходом узла св зи с ОЗУ, а третий вход и выход - подключен к первому входу-выходу мультиплексного канала, причем второй вход и выход узла св зи с ОЗУ соединен со вторым входом-выходом мультиплексного канала, а третий выход - подключен к регистру активного подканала; устройство управлени , первый выход которого подключен к выходу мультиплексного канала, а первый вход-выход - к входу-выходу регистра номера подканала, второй вход-выход - к входу-выходу регистра команд вводавывода , третий вход-выход - к третьему входу-выходу узла св зи с ОЗУ, четвертый вход-выход - к четвертому входу- выходу регистра св зи с интерфейсом, п тый вход-выход - к третьему входу-выходу регистра активного подканала, шестой вход-выход - к второму входу-выходу блока пам ти подканала. Недостатком канала - прототипа, присущим также другим рассмотренным аналогам ,  вл етс  потер  производительности ЦВМ, св занна  с простоем оборудовани  процессора во врем  ожидани  результатов запуска периферийных устройств. Целью предлагаемого изобретени   вл етс  повышение производительности ЦВЛ1 путем исключени  ожидани  процессором

результатов запуска периферийного устройства .

Поставленна  цель достигаетс  тем, что в мультиплексном канале введены дешифратор , блок формировани  очереди, шифратор, причем выходы регистра номера подканала через дешифратор, блок формировани  очереди и шифратор подключены к адресным входам блока пам ти подканалов, причем блок формировани  очереди св зан двусторонней св зью с устройством управлени .

Блок-схема предлагаемого мультиплексного канала приведена на чертеже.

Канал содержит: регистр номера подканала 1, регистр 2 команд ввода-вывода, устройство управлени  3, блок св зи с ОЗУ 4, регистр св зи с интерфейсом 5, дешифратор 6, блок формирбвани  7 очереди, шифратор 8, блок пам ти подканалов 9, регистр активного подканала 10, 11 - второй вход мультиплексного канала, подключенный к шинам процессора.

12- второй вход-выход, подключенный к шинам ОЗУ

13- первый вход-выход, подключенный к шинам интерфейса ввода-вывода.

14-- первый вход мультиплексного канала , подключенный к шинам процессора

15- выход мультиплексного канала, подключенный к шинам процессора.

Процессор передает в канал команду ввода-вывода и код номера подканала, которые занос тс  соответственно в регистр команд ввода-вывода 2 и в регистр номера подканала 1, после чего устройство управлени  3 формирует сигнал ответа процессору , по которому последний продолжает выполнение текуш.ей программы.

Команда ввода-вывода из регистра команд 2 переписываетс  в одну из  чеек блока пам ти подканалов 9, причем номер  чейки определ етс  кодом номера подканала . По коду подканала при помощи дешифратора 6 формируетс  сигнал за вки на обслуживание подканала, поступаюш,ий в соответствующий разр д схемы очереди 7. Схема очереди 7 организует приоритетное обслуживание за вок. Код прин той к исполнению за вки (код номера активного подканала ) с выходов схемы очереди 7, через шифратор 8 поступает на адресные шины блока пам ти подканалов 9. Одновременно из схемы очереди 7 в устройство управлени  3 поступает сигнал начала обслуживани . Устройство управлени  3 заносит в регистр активного подканала 10 команду ввода-вывода , содержащую код команды и адрес (УС) управл ющее слово. По этому адресу из ОЗУ выбираетс  УС, которое через блок св зи с ОЗУ 4 заноситс  в регистр активного подканала 10, где из команды вводавывода и УС формируетс  управл ющее слово устройства (УСУ). Если формат команды ввода-вывода содержит всю управл ющую

информацию, необходимую дл  выполнени  команды, то выборка УС из ОЗУ не производитс . В этом случае УСУ содержит в себе только формат команды ввода-вывода. Под управлением УСУ канал через регистр св зи с интерфейсом 5 вводит в периферийное устройство управл ющую информацию, необходимую дл  организации сеанса св зи . После завершени  сеанса св зи с периферийным устройством управлени  3 заносит содержание регистра активного подканала 10 в блок пам ти подканалов 9 и сбрасывает обслуженную за вку в схеме очереди 7. Канал переходит к обслуживанию требований от периферийных устройств и необслуженных за вок в схеме очереди 7.

Процедура обслуживани  требований устройств выполн етс  так же, как и в любых других мультиплексных каналах.

Обслуживание требований периферийного устройства на передачу данных производитс  в каждом подканале до тех пор, пока не исчерпаетс  счетчик байтов дл  данного подканала. После этого канал либо организует выборку из ОЗУ нового УС по данному подканалу, которое через блок св зи с ОЗУ 4 заноситс  в регистр активного подканала 10, и передачу в периферийное устройство новой управл ющей информации, необходимой дл  организации сеанса св зи (если УСУ не последнее в цепочке), либо формирует сигнал прерывани , который из устройства управлени  3 поступает в процессор и сигнализирует о завершении обмена в данном подканале (если УСУ последнее в цепочке ) .

Предлагаемый мультиплексный канал повышает производительность ЦВМ (уменьшает простой процессора) за счет сокращени  количества микроопераций, выполн емых каналом на этапе обслуживани  команд ввода-вывода до момента ответа процессору , особенно микроопераций, включающих ожидани  ответов периферийных устройств (это врем  значительно превышает врем  выполнени  собственно микроопераций, поскольку периферийные устройства - медленнодействующие ) .

Предлагаемый мультиплексный канал особенно эффективен в вычислительных системах реального времени с большим количеством периферийных устройств.

Claims (2)

1. Формула изобретени 

   Мультиплексный канал, содержащий регистр номера подканала, вход которого соединен с первым входом мультиплексного канала , регистр команд ввода-вывода, вход которого соединен со вторым входом мультиплексного канала, а выход - со входом блока пам ти подканала, св занным двухсторонней св зью с регистром активного подканала , вход и выход которого соединен с первым входом и выходом регистра св зи с интерфейсом, второй вход и выход которого соединен соответственно с первым входом и выходом узла св зи с оперативным запоминающим устройством, а третий вход и выход подключен к первому входу-выходу мультиплексного канала, причем второй вход и выход узла св зи с оперативным запоминающим устройством соединен со вторым входом-выходом мультиплексного канала , а третий выход - подключен к регистру активного подканала; устройство управлени , первый выход которого подключен к выходу мультиплексного канала, а первый вход-выход подключен к входу-выходу регистра номера подканала, второй вход-выход - к входу-выходу регистра команд ввода-вывода, третий вход-выход- к третьему входу-выходу узла св зи с оперативным запоминающим устройством, четвертый вход-выход - к четвертому входу- выходу регистра св зи с интерфейсом, п тый вход-выход к третьему входу-выходу регистра активного подканала, щестой вход- выход к второму входу-выходу блока пам ти подканала, отличающийс  тем, что, с целью повыщени  производительности в устройство введены дешифратор, блок формировани  очереди, шифратор, причем выход регистра номера подканала, через дешифратор , блок формировани  очереди и шифратор подключен к адресн лм входам блока пам ти подканалов, причем блок формировани  очереди св зан двухсторонней св зью с устройством управлени . Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 478308, кл. G 06 F 3/06, 1974,
2. 2.Коган Б. М., Каневский М. М. Цифровые вычислительные машины и системы. М., «Энерги , 1974.