SU744538A1 - Микропрограммное устройство сопр жени - Google Patents

Микропрограммное устройство сопр жени Download PDF

Info

Publication number
SU744538A1
SU744538A1 SU772544071A SU2544071A SU744538A1 SU 744538 A1 SU744538 A1 SU 744538A1 SU 772544071 A SU772544071 A SU 772544071A SU 2544071 A SU2544071 A SU 2544071A SU 744538 A1 SU744538 A1 SU 744538A1
Authority
SU
USSR - Soviet Union
Prior art keywords
micro
register
channel
command
address
Prior art date
Application number
SU772544071A
Other languages
English (en)
Inventor
Андрей Николаевич Фогилев
Original Assignee
Предприятие П/Я М-5769
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5769 filed Critical Предприятие П/Я М-5769
Priority to SU772544071A priority Critical patent/SU744538A1/ru
Application granted granted Critical
Publication of SU744538A1 publication Critical patent/SU744538A1/ru

Links

Landscapes

  • Bus Control (AREA)

Description

(54) МИКРОПРОГРАММНОЕ УСТРОЙСТВО СОПРЯЖЕНИЯ
1
Изобретение относитс  к вычислительной технике и может быть использовано в системах управлени  внеш ими устройствами.
Известны микропрограммные устройст-5 ва сопр жени , используе1фае в вычислительной технике, содер  ащие долговременное запоминающее устройство, регистр адреса, регистр команд, регистры обмена информацией, блок на- О чального пуска, дешифратор 1умкрокоманд , блоки адаптеров св зи с каналом и с внешним устройством 2 и 3 .
Недостатком устройств вл ютс  15 большие аппаратные затраты.
Наиболее близким по техническо й сущности к предлагаемому  вл етс  . устройство сопр жени  с абонентами, содержащее блок долговременной пам - 20 ти, вход которого соединен с выходом регистра адреса, первый вход которого соединен с выходом переключател , регистр за вок, соединенный с первым и вторым выХбдамй устройства, регистр 25 готовности, соединенный первыми и вторыми входами соответственно с третьими и четвертыми входами устройства , блок начального пуска, jroединенный с управл ющими входами 30
блока долговременной пам ти,, регистра за вок и регистра готовности 4 .
Недостатком устройства  вл ютс  большие аппаратурные затраты, так как в него вход т долговременное запоминающее устройство микрокоманд.
Цель устройства - сокращение оборудовани .
Поставленна  цель достигаетс  тем, что щ устройство введены регистр команд, регистр адреса, регистр данных , адаптер св зи с внешним устройством , адаптер св зи с каналом, причем первый вход устройства подключен к первому входу адаптера св з с каналом, второй вход устройства подключён ко второму адаптера св зи с каналом, третий вход устройства подключен ко входу регистра микрокоманд, четвертый, п тый входы устройства подключены к первому и второму входам адаптера св йи с внешним устройством соответственно, первый и второй выходы устройства подключены к первому и второму выходу адаптера св зи с каналом соответственно , третий выход устройства подключен к выходу блока выработки адреса микрокоманд, четвертый.
744538
п тый и шестой выходы устройства подключены к первому, второму и треть ему выходам адаптера св зи с внешним устройством соответственно, третий, четвертый и п .тый выходы адаптера; сй йи с каналом подключены R первый
,входам регистра команд, регистраданных и регистра адреса соответственно, а его шестой выход подключен ко второму в.ходу блока выработки адреса микрокоманд, вторые входы регистра адреса, регистра данных и регистра кбманд подключены к первому, второму и третьему выходам блока управлени  cdoffefствённо, третий входр1ё1 йстра данных подключен к четвертому выходу адаптера св зи с внешним устройством , первые выходы регистра данных, регистра команд и регистра адреса подключены соответственно к третьему, четвертому и п тому входам адаптера св зи с внешним устройством, второй выход регистра данных подключен к третьему входу адаптера св зи с каналом, четвертый вход которого подключен к четвертому выходу блока управлени , п тый выход кото- .
рого прдключ1ен к шестому входу адаптера св зи с внешним устройством, п тый выход которого соединен с третьим входом блока выработки адреса, микрокоманд, четвертый вход которого соединен с выходом синхрогенератора.
На чертеже представлена схема предлагаемого устройства.
Устройство содержит первый вход 1 устройства - шина управлени  канал/устройство , адаптер 2 св зи с каналом,.первый выход 3 устройства (информационна  шина устройство/канал ),-блок 4 выработкиадреса микрокоманд , . синхрогенератор 5, регистр 6данных, третий выход 7 устройства (шина адреса микрокоманд), шина 8 микрокоманд (третий, вход устройства),
регистр 9 микрокоманд, регистр 10 адреса, дешифратор 11 микрокоманд, а,цаптер 12 св зи с внешним устройствбй , блок 13 управлени , регистр 14 команд, второй выход 15 устройства (шина управлени  устройство/канал) , второй вход 16 устройства (шина информации канал/устройCTBCjJ, четвертый выход 17 устройства (шина управлени  внешнего устррйства/адаптер св зи с внешним устройством), четвертый вход 18 устройства (информационна  шина внешнего устройства/ а аптер св зи с внешним устройством) , шестой выход 19 устройства (шина упраБлени  адаптер св зи с внешним устройством/внешнее устройство),, п тый выход 20 устройства (информацйбнна  шина адаптера св зи с внешним устройством), п тый выход 21 устройства (шина формировани  адреса микрокоманда адаптера св зи с внешним
устройством). .
4
Адаптер 2 св зи с каналом служит дл  организации обмена информацией с каналом. Блок 4 выработки адреса микрокоманд служит дл  выработки адреса микрокоманд в соответствии с сигналами на шинах выработки адреса микрокоманд различных блоков. Синхрогенератор 5 служит дл  синзфонизации работы устройства. Регистр 9 микрокоманд хранит текущую микрокоманду, регистр 10 адреса хранит адрес, передаваемый во внешнее устройство, дешифратор 11 микрокоманд служит дл  декодировайи  микрокоманд, адаптер 12 св зи с внешним устройством служит дл  организации обмена информацией с внешним устройством,блок 13 управлени  служит дл  управлени  работой устройства, регистр 14 команд хранит команды.
Устройство работает следующим образом.

Claims (1)

  1. При выполнении основной про1 раммы центральный процессор встречает команду ввода-вывода (например Начать ввод-вывод), в которой указан номер кансша и номер внешнего устройства. Указанный канал производит выборку из пам ти адресного слов канала, которое указывает адрес перSoro командного слова канала, затем канал выбирает из пам ти командное слово канала,в котором указаны массив данных, подлежащий передаче, начальный адрес массива в пам ти и: код операции ввода-вывода. Канал далее развертывает подледовательност си1 налов интерфейса ввода-вывода, в ходе которой осуществл етс  непосредственный обмен информацией между каналом и устройством сопр жени . Дл  этого блок 4 выработки адреса микрокоманд канала формирует адрес микрокоманда, получает Микрокоманду из долговременного запоминающего устройства микрокоманд, дешифрирует пол  микрокоманд и выдает управл ющие сигналы по шинам 1 в адаптер 2 св зи с каналом, который выдает запр на формирование адреса микрокоманд в блок 4, где формируетс  непосредственный адрес микрокоманд в соответствии с сигналами синхронизации от синхрогенератора 5. Сформированный адрес по шине 7 попадает на адресный вход дополнительного Запоминающего устройства, которое выдает требуемую микрокоманду по шине 8 в регистр 9 микрокоманд, далее микрокоманда по- . падает в дешифратор 11 микрокоманд, декодируетс  и управл юща  информаци поступает в блок 13 управлени , откуJ5 ,h поступает в адаптер 2 св зи с каналом и выдаетс  по шине 15 управлени  в канал в соответствии с прин той процедурой обмена.. Какал в ответ на этот сигнал выдает информацию по шине 16,сопровожда  сигналом управлени  по шине 1, блоком 4 производитс .выборка следующей микрокоманды. Получив эту микрокоманду и декодировав ее, блок 13 управлени  выдает сигналы управлени  в регистр 14 команд ,регистр 6 данных,регистр 10 адр са на запись информации, наход щейс  на шинах 16, в соответствии с сигналами управлени  от блока 13 управлени , получив по сигналу деши ратора 11 микрокоманд следующую мик рокоманду, блок 13 управлени  выдает сигнал управлени  адаптера 2 св зи с .внешним устройством, по которому из регистра 19 команд, регистра адреса и регистра данных информаци  поступа ет на шину 17 и сопровождаетс  сигналом управлени  внешнего устройств Получив эти сигналы, внешнее устрой во выдает ответный управл ющий сигнал по 20, который поступа гт в адаптер св зи с внешним устройством , в ответ на него адаптер св зи с внешним устройством выдает сигнал формировани  адреса микрокоманды в блок 4, получает микрокоманду, блоки 9,11 и 13 формируют управл ю щий сигнал, по которому происходит прием информации с шины 18. Далее ВЕфабатываютс  сигналы, по которым информаци  из адаптера 2 св зи с вн ним устройством поступает в канал. Таким образом завершаетс  цикл пере дачи информации из канала во внешне устройство и обратно. Новизна и положительный эффект предлагаемого изобретени  заключаетс  в том, что в качестве долговре менного запоминающего устройства микрокоманд используетс  долговреме ное запоминающее устройство микроко манд канала ввода-вывода, которое по требованию устройства сопр жени  выдает в ответ на адрес микрокоманду , записываемую в регистр .микрокоманд устройства сопр жени , положительный экономический эффект заключаетс  в экономии оборудовани  при. создании посто нной пам ти микрокоманд . Функции предлагаемого устройства перенос тс  в долговременно запоминающее устройство, а так как размер пам ти такого типа составл ет 35-40% оборудовани  устройства сопр жени , при этом достигаетс  су щественна  экономи  оборудовани  (35-40%), затраты на пам ть микрокоманд канала возрастают незначител но 10-15% за счет использовани  общих схем выборкк и записи в пам ть В результате реализации предлага емой схемы достигаетс  эффект сокращени  оборудовани  систем обмена на 20 - 30%, что особенно важно при использовании данной структуры как в универсальных , так и в специальных систе мах. Устройство может получить / . ирокое применение в системах ередачи и обработки информации, Формула изобретени  Микропрограммное устройство сопр жени , содержащее блок управлени , синхрогенератор, дешифратор микрокоманд , регистр микрокоманд, блок выработки адреса микрокоманд, причем выход регистра микрокс «анд подключен ко входу дийифратора микрокоманд, первый выход которого подключен к первому входу блока выработки адреса микрокоманд, а второй выход подключен ко входу блока управлени , о т л ич а ю щ е е с   тем, что, с целью сокращени  оборудовани , оно содержит регистр коман, регистр адреса,регист данных, адаптер св зи с внешним устройством , адаптер св зи с каналом, причем первый вход устройства подключен к первому входу адаптера св зи с каналом,второй вход устройства подключен ко второму входу адаптера св зи с каналом,третий вход устройства подключен ко входу регистра микрокоманд , четвертый и п тый входы устройства подключены к первсму и . второму входам адаптера св зи с внешним устройством соответствейно, первый и второй выходы устройства подключены к первому и второму выходу адаптера св зи с каналом соответственно , третий выход устройства подключен к выходу блока выработки адреса микрокоманд, четвертый, п тый И шестой выходы устройства подключены |к перво лу, второму и третьему выходам |адаптера св зи с внешним устройством срответственно, третий, четвертый и п тый выходы адаптера св зи с каналом подключены к первым входам регистра команд, регистра данных, регистра адреса соответственнЬ, а его шестой выход подключен ко второму входу блока выработки адреса микрокоманд, вторые выходы регистра адреса, регистра данных и регистра команд подключены к первсилу, второу и третьему выходам блока управлени  соответственно, третий вход регистра данных подключен к четвертому выходу адаптера св зи с внешним устройством, первые выходы регистра данных, регистра команд и регистра адреса подключены соответственно к третьему, четвертому и п тому входам адаптера св зи с внешним устройством , второй выход регистра данных подключен к третьему входу адаптера св зи с каналом, четвертый вход которого подключен к четвертсжу выходу блока управлени , п тый выход которого подключен к шестому входу адаптера св зи с внетиним устройством, п тый выход которого соединен с третьим входом блока выработки адреса IVMKPOкоманд ,четвертый вход которого соединен с выходом си хрогенератора.
SU772544071A 1977-11-16 1977-11-16 Микропрограммное устройство сопр жени SU744538A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772544071A SU744538A1 (ru) 1977-11-16 1977-11-16 Микропрограммное устройство сопр жени

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772544071A SU744538A1 (ru) 1977-11-16 1977-11-16 Микропрограммное устройство сопр жени

Publications (1)

Publication Number Publication Date
SU744538A1 true SU744538A1 (ru) 1980-06-30

Family

ID=20733255

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772544071A SU744538A1 (ru) 1977-11-16 1977-11-16 Микропрограммное устройство сопр жени

Country Status (1)

Country Link
SU (1) SU744538A1 (ru)

Similar Documents

Publication Publication Date Title
GB1513766A (en) Digital data processing apparatus
KR840006530A (ko) 동기식 중앙 프로세서의 디지탈 데이타 처리장치 및 방법
CN106792070B (zh) 一种音视频数据dma传输方法及装置
SU744538A1 (ru) Микропрограммное устройство сопр жени
CN110008162B (zh) 一种缓冲接口电路及基于该电路传输数据的方法和应用
US20100049888A1 (en) Method for synchronization of peripherals with a central processing unit in an embedded system
SU947849A1 (ru) Устройство дл сопр жени
SU1418720A1 (ru) Устройство дл контрол программ
SU545981A1 (ru) Селекторный канал
SU517022A1 (ru) Мультиплексный канал
SU1291987A1 (ru) Имитатор абонентов
JPS6146552A (ja) 情報処理装置
SU1553984A1 (ru) Микропрограммный процессор
SU809139A2 (ru) Устройство дл сопр жени
SU1005047A1 (ru) Микропрограммное устройство управлени каналом ввода-вывода
KR910008420B1 (ko) 중앙처리장치와 주변입출력장치와의 인터페이스 회로
SU1322301A1 (ru) Устройство дл обмена информацией с общей шиной
SU860045A1 (ru) Устройство дл сопр жени
SU1280643A1 (ru) Устройство дл сопр жени двух микро эвм с общей пам тью
SU898437A1 (ru) Устройство дл сопр жени процессора с пам тью
SU744540A2 (ru) Мультиплексный канал
SU1195364A1 (ru) Микропроцессор
SU769522A1 (ru) Мультиплексный канал
SU656048A1 (ru) Мультиплексный канал
JPH0445063Y2 (ru)