JPH1063237A - データ転送方式 - Google Patents

データ転送方式

Info

Publication number
JPH1063237A
JPH1063237A JP8217329A JP21732996A JPH1063237A JP H1063237 A JPH1063237 A JP H1063237A JP 8217329 A JP8217329 A JP 8217329A JP 21732996 A JP21732996 A JP 21732996A JP H1063237 A JPH1063237 A JP H1063237A
Authority
JP
Japan
Prior art keywords
image data
processor
data
storage device
main storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8217329A
Other languages
English (en)
Inventor
Atsushi Natori
厚 名取
Kunio Nakase
邦夫 中瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP8217329A priority Critical patent/JPH1063237A/ja
Publication of JPH1063237A publication Critical patent/JPH1063237A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】 【課題】 プロセッサの演算で生成される画像データを
外部処理に転送する際、プロセッサの演算中断時間を短
縮できるデータ転送方式を提供する。 【解決手段】 画像処理システム1において、プロセッ
サ12は、演算の結果得られた画像データを主記憶装置
13に格納すると同時に、入出力チャネル14に対し画
像データの読み出し指示コマンドを送信し、主記憶装置
13の演算フラグ133のフラグを“演算中”あるいは
“演算終了”にセットする。読み出し指示コマンド受信
後に入出力チャネル14から送信された読み出しアドレ
スに基づいて、主記憶装置13は画像の細部を無視すべ
く一定データ量毎に読み出しと読み飛ばしを繰り返し、
入出力チャネル14は主記憶装置13から読み出された
データを画像処理装置16に転送する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えば科学技術計
算の際に使用されるスーパーコンピュータ等において、
プロセッサによって短時間の間に大量に生成される画像
データをプロセッサによる演算能力の低下を抑制しなが
ら効率的に外部処理に転送するデータ転送技術に関す
る。
【0002】
【従来の技術】例えば、気象、分子科学、原子核融合と
いった科学分野における科学技術計算を高速に実行する
ことができるスーパーコンピュータ等において、プロセ
ッサによる演算結果データは短時間の間に大量に生成さ
れる。こうした演算結果データは、効率的に外部処理に
向けて転送されなければならない。以下、演算結果デー
タを効率的に転送する従来の方式を、図5に示される画
像処理システムを例に挙げて具体的に説明する。この場
合の演算結果データは画像データとなる。
【0003】図5を参照すると、画像処理システム5
は、大別して、入力データを処理して画像データを出力
する計算機システム51と、計算機システム51から出
力された画像データをデスプレイ等に表示可能な信号に
変換処理する画像処理装置56とを備えている。
【0004】計算機システム51では、入力データにつ
いて演算処理プログラムを実行して画像データを生成す
るプロセッサ52と、このプロセッサ52で生成された
画像データを格納する主記憶装置53と、この主記憶装
置53に格納された画像データを外部処理装置である画
像処理装置56に転送する入出力チャネル54とがシス
テムバス55によって接続されている。さらに入出力チ
ャネル54では、主記憶装置53に対して画像データを
読み出す際の読み出しアドレスを指定して読み出し制御
を行うメモリアクセス部541と、主記憶装置53から
読み出された画像データを一時的に格納するデータバッ
ファ543と、データバッファ543に格納された画像
データを読み出す転送制御部542と、転送制御部54
2によって読み出された画像データを画像処理装置56
に転送するデータ転送部544とが、システムバス54
5によって接続されている。
【0005】上記構成の画像処理システム5の動作手順
は図6に示す通りである。即ち、プロセッサ52が、画
像処理プログラムを実行して画像データを生成し、主記
憶装置53に画像データを格納する(ステップS60
1)。プロセッサ52は、また、入出力チャネル54に
向けて主記憶装置53に格納された画像データの読み出
しを指示する指示コマンドを送信する(ステップS60
2)。画像データの読み出し指示コマンドを受信した入
出力チャネル54のメモリアクセス部541は、読み出
し指示コマンドを解釈して、主記憶装置53に対し格納
された画像データの読み出しアドレスと読み出し量を指
示する(ステップS603)。この指示に従って主記憶
装置53は、画像データの読み出しを行う(ステップS
604)。データバッファ543は、主記憶装置53か
ら読み出された画像データを格納する(ステップS60
5)。
【0006】データ転送部544は、画像処理装置56
とのインターフェースを監視しており、データ転送が可
能であると判断したとき、転送制御部542に画像デー
タの転送の許可を与える(ステップS606)。転送制
御部542は、転送許可が与えられると画像データをデ
ータバッファ543から読み出してデータ転送部544
に送信する(ステップS607)。画像処理装置56
は、データ転送部544から送信された画像データを受
信し(ステップS608)、デスプレイ等によって表示
が可能な信号に変化し、画像表示を行う(ステップS6
09)。
【0007】
【発明が解決しようとする課題】図7は、画像処理シス
テム5のプロセッサ52、主記憶装置53、及び入出力
チャネル54における処理状態の一例を示すタイムテー
ブルである。
【0008】図7を参照すると、プロセッサ52が演算
処理を実行して画像データを生成した後、主記憶装置5
3は、プロセッサ52が生成した画像データを主記憶装
置53に格納する。この間、主記憶装置53は、プロセ
ッサ52によるアクセス状態にある。一方、プロセッサ
52が演算を中断している間(WAIT状態の間)は、
主記憶装置53は入出力チャネル54のアクセス状態に
あり、入出力チャネル54は主記憶装置53に格納され
た画像データの読み出しを行う。
【0009】しかしながら、上記タイムテーブルから明
らかなように、上記構成の画像処理システム5では、プ
ロセッサによる演算結果である画像データの量が増大す
るにつれて転送データ量も増大し、主記憶装置53に対
するプロセッサ52と入出力チャネル54のアクセスが
競合する。つまり、プロセッサ52のWAIT状態が頻
発し、プロセッサ52の演算処理が妨げられるといった
問題があった。そこで、本発明の課題は、プロセッサに
よる演算結果の増大に伴って転送データ量も増大する場
合でも、プロセッサの演算処理の妨げになる演算中断時
間を短縮することができるデータ転送方式を提供するこ
とにある。
【0010】
【課題を解決するための手段】上記課題を解決する本発
明のデータ転送方式は、プロセッサの演算により生成さ
れた画像データを格納するメモリと、前記メモリに対
し、前記生成された画像データの格納とその読み出しと
を交互に行うメモリ制御手段と、読み出した画像データ
を外部処理に転送する手段とを備え、前記メモリ制御手
段が、前記プロセッサにより生成された画像データを前
記メモリに格納する度に、その時点のプロセッサが演算
中か演算終了かを示すフラグ情報を保持しておき、前記
格納された画像データを読み出す際に、該画像データが
前記メモリに格納されたときのフラグ情報が演算中であ
ることを示す場合は、該画像データの一部、例えば画像
の細部に対応する部分を読み飛ばすよう構成されている
ことを特徴とする。
【0011】このメモリ制御手段は、前記メモリに格納
された画像データを読み出す際に、該画像データが格納
されたときのフラグ情報が演算中であることを示す場合
は、該画像データが格納された領域の先頭アドレスから
画像の一細部に対応する一定データ量ずつ交互に読み出
しと読み飛ばしとを繰り返し、読み飛ばした部分の転送
を省略するよう構成されることが好ましい。
【0012】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。ここでは、本発明を、入力
データを演算処理すると共に、処理して得られる画像デ
ータを表示することができる画像処理システムに適用し
た場合の形態を説明する。
【0013】図1は本発明の一実施形態となる画像処理
システムのブロック構成図である。この画像処理システ
ム1は、入力データを演算処理して得られる画像データ
を出力する計算機システム11と、計算機システム11
から出力された画像データをディスプレイ等に表示可能
な信号に変換する画像処理装置16を備える。
【0014】計算機システム11は、演算処理プログラ
ムを入力データに対して実行して画像データを生成する
プロセッサ12と、このプロセッサ12で生成された画
像データを格納する主記憶装置13と、主記憶装置13
に格納された画像データを読み出して画像処理装置16
に転送する入出力チャネル14とを有する。
【0015】主記憶装置13では、プロセッサ12で生
成された画像データを格納するメモリ部131と、プロ
セッサ12や入出力チャネル14からの読み出し書き込
みのアドレス指定に従ってメモリ部131に対する書き
込みや読み出しの制御を行うアドレス設定部132と、
プロセッサ12が画像データを格納する際、プロセッサ
12が“演算中”か“演算終了”かのいずれかを示すフ
ラグ情報を格納する演算フラグ133がシステムバス1
34によって互いに接続されている。
【0016】入出力チャネル14では、プロセッサ12
からの指示により主記憶装置13に対して読み出しアド
レスを指定して読み出し制御を行うメモリアクセス部1
41、メモリアクセス部141により主記憶装置13か
ら読み出した画像データを画像処理装置16と転送同期
をとるために一時的に格納するデータバッファ142、
そして、データバッファ142から画像処理装置16へ
の画像データの転送を制御する転送制御部143がシス
テムバス134によって互いに接続されている。なお、
アドレス設定部132は、メモリアクセス部141から
の読み出しのアドレス指定に基づいて、メモリ部131
に対して画像データの読み出し毎に読み出しアドレスを
指示するが、指示するアドレスは演算フラグ133のフ
ラグが“演算中”と“演算終了”のいずれを示している
かによって異なる。
【0017】入出力チャネル14から読み出しのアドレ
ス指定を受けたとき、アドレス設定部132は、演算フ
ラグ133にアクセスする。このとき、演算フラグ13
3のフラグが“演算中”であることを示しているとき、
アドレス設定部132はメモリ部131に対して画像表
示したときの一行分(例えば、1280バイト=1K
b)ずつ、読み出しと読み飛ばしを交互に行うように、
読み出しを行うべき一行分の画像データが存在するとび
とびのアドレスを指定する。ここで、とびとびのアドレ
スは、間引すべき一行分の領域が存在するアドレスの変
位だけ離れている。演算フラグ133のフラグが“演算
終了”であることを示しているときは、読み飛ばし無し
の連続アドレスを指定する。
【0018】図2を参照して、上記読み飛ばしの処理を
具体的に説明する。図2はメモリ部131において、プ
ロセッサ12からの画像データが格納された領域を示し
ている。いま、nを自然数として、データ1280×
(2n−2)+1〜1280×(2n−1)は読み出さ
れる画像データの領域、一方、データ1280×(2n
−1)〜1280×2nは読み飛ばされる結果、メモリ
部131から読み出されない画像データの領域である。
演算フラグ133のフラグが“演算中”であることを示
しているとき、アドレス設定部132は、データ128
0×(2n−2)+1〜1280×(2n−1)のアド
レス指定をメモリ部131に対して行う。
【0019】図3は、上記構成の画像処理システム1に
おけるデータ転送の処理手順説明図である。以下、図3
を参照して、データ転送の処理手順を説明する。まず、
プロセッサ12は画像処理プログラムによる演算によっ
て画像データを生成し、主記憶装置13に格納アドレス
を指示して画像データを格納する(ステップS30
1)。プロセッサ12は、また、演算を実行していると
きは(ステップS302:Yes)、演算フラグ133
のフラグを“演算中”にセットする(ステップS30
3)。ステップS303を実行した後、または、プロセ
ッサ12の演算が終了したとき(ステップS302:N
o)、プロセッサ12は、入出力チャネル14のメモリ
アクセス部141に向けて主記憶装置13からの画像デ
ータの読み出し指示コマンドを送信し、メモリアクセス
部141がこれを受信する(ステップS304)。
【0020】プロセッサ12からの読み出し指示コマン
ドを受信したメモリアクセス部141は、読み出し指示
コマンドを解釈して、主記憶装置13に向けて画像デー
タの読み出しを指示する(ステップS305)。
【0021】主記憶装置13のアドレス設定部132
は、演算フラグ133のフラグをチェックする。そして
演算フラグ133のフラグがプロセッサ12が“演算
中”であることを示しているとき(ステップS306:
Yes)、アドレス設定部132は、予め設定された読
み飛ばすべき一行分の画像データのアドレスの変位に基
づいて、画像データを読み出すためのとびとびのアドレ
スをメモリ部131に指示する(ステップS307)。
一方、演算フラグ133のフラグがプロセッサ12が
“演算中でない(演算終了)”であることを表示してい
るとき(ステップS306:No)、アドレス設定部1
32は、読み出しアドレスとして、連続アドレスをメモ
リ部131に指示する(ステップS308)。
【0022】メモリ部131は、アドレス設定部132
で指定されたアドレスから画像データを読み出し、入出
力チャネル14に向けて送信する(ステップS30
9)。入出力チャネル14は、主記憶装置13から送信
された画像データを受信し、これをデータバッファ14
2に格納する(ステップS310)。
【0023】転送制御部143は、画像処理装置16と
のインターフェースを監視して転送動作の同期をとり、
データ転送が可能であると判断したとき、データバッフ
ァ142から画像処理装置16に向けて画像データを転
送する(ステップS311)。画像処理装置16は、入
出力チャネル14から転送された画像データを受信し
(ステップS312)、これをディスプレイ等によって
表示が可能な信号に変化した後、画像表示を行う(ステ
ップS313)。以上がプロセッサ12の演算の結果と
して生成された画像データの転送処理の手順である。
【0024】さて、図4は、上述の画像処理システム1
のプロセッサ12、主記憶装置13及び入出力チャネル
14における処理状態を示すタイムテーブルである。図
4を参照すると、プロセッサ12が演算処理を実行して
画像データを生成した後、主記憶装置13はプロセッサ
12が生成した画像データをメモリ部131に格納す
る。この間、主記憶装置13はプロセッサ12によるア
クセス状態にある。一方、プロセッサ12が演算を中断
している間(WAIT状態の間)は、主記憶装置13は
入出力チャネル14によるアクセス状態にあり、入出力
チャネル14は主記憶装置53に格納された画像データ
を一定量毎に、ここでは画像一行分に当たる1280バ
イト毎に、交互に読み出しと読み飛ばしとを繰り返す。
プロセッサ12の演算が終了していれば、読み飛ばしす
ることなく、主記憶装置53から格納された画像データ
を読み出す。
【0025】このように、本実施形態による画像処理シ
ステム1によれば、プロセッサ12の演算実行中は、た
とえプロセッサ12が演算を中断しても、その間、入出
力チャネル14は主記憶装置53から格納された画像デ
ータを読み飛ばして転送を行うため、読み飛ばし無しで
連続アドレスから読み出すときよりもプロセッサ12の
演算の中断時間を短縮することできる。
【0026】
【発明の効果】以上の説明から明らかなように、本発明
のデータ転送方式によれば、プロセッサが演算を中断
し、演算結果である画像データをメモリに格納したとき
に、メモリに格納された画像データの一部を読み飛ば
し、この読み飛ばした部分の転送を省略するので、プロ
セッサの演算中断時間を短縮できるという特有の効果が
ある。
【図面の簡単な説明】
【図1】本発明の一実施形態に係る画像処理システムの
機能ブロック構成図。
【図2】本実施形態による読み飛ばし処理の具体例を示
す説明図。
【図3】本実施形態による処理手順説明図。
【図4】本実施形態による転送処理のタイムテーブルを
示した図。
【図5】従来の画像処理システムのブロック構成図。
【図6】従来の画像処理システムにおける処理手順説明
図。
【図7】従来の画像処理システムにおける転送処理のタ
イムテーブルを示した図。
【符号の説明】
1、5 画像処理システム 11、51 計算機システム 12、52 プロセッサ 13、53 主記憶装置 14、54 入出力チャネル 15、55、134、144、545 システムバス 16、56 画像処理装置 131 メモリ部 132 アドレス設定部 133 演算フラグ 141、541 メモリアクセス部 142、543 データバッファ 143、542 転送制御部 544 データ転送部

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 プロセッサの演算により生成された画像
    データを格納するメモリと、前記メモリに対し、前記生
    成された画像データの格納とその読み出しとを交互に行
    うメモリ制御手段と、読み出した画像データを外部処理
    に転送する手段とを備え、前記メモリ制御手段が、 前記生成された画像データを前記メモリに格納する度
    に、その時点のプロセッサが演算中か演算終了かを示す
    フラグ情報を保持しておき、前記格納された画像データ
    を読み出す際に、該画像データが前記メモリに格納され
    たときのフラグ情報が演算中であることを示す場合は当
    該画像データを部分的に読み飛ばすことを特徴とするデ
    ータ転送方式。
  2. 【請求項2】 前記メモリ制御手段は、 画像データが格納されたときのフラグ情報が演算中であ
    ることを示す場合は当該画像データが格納された領域の
    先頭アドレスから一定量の画像データの読み出しと読み
    飛ばしとを交互に繰り返すことを特徴とする請求項1記
    載のデータ転送方式。
JP8217329A 1996-08-19 1996-08-19 データ転送方式 Pending JPH1063237A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8217329A JPH1063237A (ja) 1996-08-19 1996-08-19 データ転送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8217329A JPH1063237A (ja) 1996-08-19 1996-08-19 データ転送方式

Publications (1)

Publication Number Publication Date
JPH1063237A true JPH1063237A (ja) 1998-03-06

Family

ID=16702477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8217329A Pending JPH1063237A (ja) 1996-08-19 1996-08-19 データ転送方式

Country Status (1)

Country Link
JP (1) JPH1063237A (ja)

Similar Documents

Publication Publication Date Title
US5301351A (en) Data transfer control system between high speed main memory and input/output processor with a data mover
JP2829091B2 (ja) データ処理システム
JPH0760423B2 (ja) データ転送方式
EP0844566B1 (en) Interface apparatus for adapting data width to system bus width
JPS6375955A (ja) プログラムモ−ド・アクセス制御方式
JPH0644251B2 (ja) デ−タ処理装置
EP1016973A1 (en) Communication dma device
JPH06103460B2 (ja) プログラム転送方式
EP0898264B1 (en) Display memory control apparatus
JPH10283204A (ja) マルチタスク処理方法、マルチタスク処理装置、および、タスクを記録した記録媒体
JPH1063237A (ja) データ転送方式
JPH0480811A (ja) 電子機器
JPH06282515A (ja) データ処理装置
JPH0377137A (ja) 情報処理装置
JPH0736806A (ja) Dma方式
JP2545828B2 (ja) デ−タ表示装置
JPS60179866A (ja) リアルタイムオペレ−テイングシステム
JPS6142290B2 (ja)
JP2003186666A (ja) マイクロコンピュータおよびdma制御回路
JPH01228016A (ja) 高速画面表示方式
JPS5852735A (ja) 入出力端末装置
JPH07200453A (ja) データ処理装置
JPH044438A (ja) データベースバッファ利用方式
JPS60221833A (ja) プログラミング装置
JPS6350731B2 (ja)