JPH1056775A - 画像形成装置の電源装置 - Google Patents
画像形成装置の電源装置Info
- Publication number
- JPH1056775A JPH1056775A JP8224335A JP22433596A JPH1056775A JP H1056775 A JPH1056775 A JP H1056775A JP 8224335 A JP8224335 A JP 8224335A JP 22433596 A JP22433596 A JP 22433596A JP H1056775 A JPH1056775 A JP H1056775A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- image forming
- forming apparatus
- active filter
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
- Y02E40/40—Arrangements for reducing harmonics
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 動作制御・コストの両面において高効率の画
像形成装置の電源装置を得る。 【解決手段】 ＤＣ電源１は、ＡＣ入力１１をダイオー
ドブリッジＤＢにより整流し、その後に設けられたチョ
ークコイルＬ、スイッチング素子ＦＥＴ、フライホイー
ルダイオードＤ、平滑コンデンサＣを有し、一般的な昇
圧チョッパ方式のアクティブフィルタが構成される。こ
の構成において、アクティブ・フィルタの制御をデジタ
ル化し、画像形成装置本体の制御部等で制御する。よっ
て、アクティブ・フィルタの制御は、ＤＣ−ＤＣコンバ
ータの制御と比較した場合、制御装置に与える負荷も少
ない。また、コストの面からもアクティブ・フィルタの
制御ＩＣと比較してＤＣ−ＤＣコンバータの制御ＩＣは
低コストとなる。
像形成装置の電源装置を得る。 【解決手段】 ＤＣ電源１は、ＡＣ入力１１をダイオー
ドブリッジＤＢにより整流し、その後に設けられたチョ
ークコイルＬ、スイッチング素子ＦＥＴ、フライホイー
ルダイオードＤ、平滑コンデンサＣを有し、一般的な昇
圧チョッパ方式のアクティブフィルタが構成される。こ
の構成において、アクティブ・フィルタの制御をデジタ
ル化し、画像形成装置本体の制御部等で制御する。よっ
て、アクティブ・フィルタの制御は、ＤＣ−ＤＣコンバ
ータの制御と比較した場合、制御装置に与える負荷も少
ない。また、コストの面からもアクティブ・フィルタの
制御ＩＣと比較してＤＣ−ＤＣコンバータの制御ＩＣは
低コストとなる。
Description
【０００１】
【発明の属する技術分野】本発明は、画像形成装置の電
源装置に関する。
源装置に関する。
【０００２】
【従来の技術】従来、画像形成装置の電源装置は一般的
に、アクティブ・フィルタを使用し、出力電源を制御す
るために専用の制御ＩＣを設けている。図５はこの制御
ＩＣにより制御された場合のＤＣ電源の入力電流波形で
あり、図６はアクティブ・フィルタなしの場合の入力電
流波形を示している。また、近年の画像形成装置の多機
能化、高精度化等の進化において、それに用いられる電
源装置にも小型軽量化、高精度化・高効率化、低廉価、
且つ多種多様の電源出力を可能とする機能が要求され
る。
に、アクティブ・フィルタを使用し、出力電源を制御す
るために専用の制御ＩＣを設けている。図５はこの制御
ＩＣにより制御された場合のＤＣ電源の入力電流波形で
あり、図６はアクティブ・フィルタなしの場合の入力電
流波形を示している。また、近年の画像形成装置の多機
能化、高精度化等の進化において、それに用いられる電
源装置にも小型軽量化、高精度化・高効率化、低廉価、
且つ多種多様の電源出力を可能とする機能が要求され
る。
【０００３】このような要求において、例えば、特開平
８−８４４６７号公報は、コンデンサ入力型整流コンバ
ータ部を備えた単一、または多出力の電源装置を開示し
ている。本従来例では、コンデンサ入力型整流コンバー
タ部と、単一又は複数の所望の電圧の出力を得るＤＣ−
ＤＣコンバータ部とを有し、整流コンバータ部の入力電
流波形を正弦波状として力率改善する制御と、ＤＣ−Ｄ
Ｃコンバータ部の電圧制御とを時分割で行うＰＷＭ制御
手段２０を設けたことを特徴としている。この構成によ
り、入力電流波形の歪による力率低下や、高調波電流の
発生を防ぎ、無効電力の発生を低減したり、同一ＡＣ電
源ラインに接続された機器の誤動作等を防ぎ、電力の有
効利用を可能とする、としている。
８−８４４６７号公報は、コンデンサ入力型整流コンバ
ータ部を備えた単一、または多出力の電源装置を開示し
ている。本従来例では、コンデンサ入力型整流コンバー
タ部と、単一又は複数の所望の電圧の出力を得るＤＣ−
ＤＣコンバータ部とを有し、整流コンバータ部の入力電
流波形を正弦波状として力率改善する制御と、ＤＣ−Ｄ
Ｃコンバータ部の電圧制御とを時分割で行うＰＷＭ制御
手段２０を設けたことを特徴としている。この構成によ
り、入力電流波形の歪による力率低下や、高調波電流の
発生を防ぎ、無効電力の発生を低減したり、同一ＡＣ電
源ラインに接続された機器の誤動作等を防ぎ、電力の有
効利用を可能とする、としている。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来の画像形成装置の電源装置は、ＤＣ電源としての負荷
の変動が大きい場合において、この負荷変動に迅速に対
応するために制御装置の制御周期を短くする必要があ
る。短い周期での動作の制御は、制御装置または専用の
制御ＩＣに多大な負担を与える。このため、装置の小型
化、低廉価化等において求められる要求と相反する結果
を招く問題点を伴う。
来の画像形成装置の電源装置は、ＤＣ電源としての負荷
の変動が大きい場合において、この負荷変動に迅速に対
応するために制御装置の制御周期を短くする必要があ
る。短い周期での動作の制御は、制御装置または専用の
制御ＩＣに多大な負担を与える。このため、装置の小型
化、低廉価化等において求められる要求と相反する結果
を招く問題点を伴う。
【０００５】例えば、高調波電流低減と力率改善による
入力電流低減のための手段として昇圧チョッパとＤＣ−
ＤＣコンバータを組み合わせた、２コンバータ方式のア
クティブ・フィルタが最も有力であるが、アクティブ・
フィルタ専用のＩＣが必要なこと等からコストが高くな
る。
入力電流低減のための手段として昇圧チョッパとＤＣ−
ＤＣコンバータを組み合わせた、２コンバータ方式のア
クティブ・フィルタが最も有力であるが、アクティブ・
フィルタ専用のＩＣが必要なこと等からコストが高くな
る。
【０００６】本発明は、動作制御・コストの両面におい
て高効率の画像形成装置の電源装置を提供することを目
的とする。
て高効率の画像形成装置の電源装置を提供することを目
的とする。
【０００７】
【課題を解決するための手段】かかる目的を達成するた
め、本発明の画像形成装置の電源装置は、昇圧チョッパ
方式のアクティブ・フィルタと、ＤＣ−ＤＣコンバータ
とを有し、所定の画像形成装置と接続され、この画像形
成装置がアクティブフィルタをデジタル的に制御するこ
とにより、出力電圧の制御を可能としたことを特徴とし
ている。
め、本発明の画像形成装置の電源装置は、昇圧チョッパ
方式のアクティブ・フィルタと、ＤＣ−ＤＣコンバータ
とを有し、所定の画像形成装置と接続され、この画像形
成装置がアクティブフィルタをデジタル的に制御するこ
とにより、出力電圧の制御を可能としたことを特徴とし
ている。
【０００８】さらに、上記の画像形成装置の電源装置
は、ゼロクロス検出手段を有し、このゼロクロス検出手
段が検出したＡＣ入力のゼロクロス割込み信号を基準
に、アクティブ・フィルタのスイッチング素子をパルス
幅制御するとよい。
は、ゼロクロス検出手段を有し、このゼロクロス検出手
段が検出したＡＣ入力のゼロクロス割込み信号を基準
に、アクティブ・フィルタのスイッチング素子をパルス
幅制御するとよい。
【０００９】また、ＡＣ入力の周波数の違いにより、パ
ルス幅制御の周期を変化させ、さらには、パルス幅制御
の周期を決定した後にアクティブ・フィルタを動作さ
せ、画像形成装置の待機状態に移行していくとよい。
ルス幅制御の周期を変化させ、さらには、パルス幅制御
の周期を決定した後にアクティブ・フィルタを動作さ
せ、画像形成装置の待機状態に移行していくとよい。
【００１０】
【発明の実施の形態】次に添付図面を参照して本発明に
よる画像形成装置の電源装置の実施の形態を詳細に説明
する。図１〜図４を参照すると本発明の画像形成装置の
電源装置の一実施形態が示されている。
よる画像形成装置の電源装置の実施の形態を詳細に説明
する。図１〜図４を参照すると本発明の画像形成装置の
電源装置の一実施形態が示されている。
【００１１】図１は、画像形成装置の電源装置の実施形
態の構成例を示す回路ブロック図である。本実施形態の
画像形成装置の電源装置は、ＤＣ電源１および本体制御
装置２とが、ＰＷＭタイマ３およびＡ／Ｄコンバータ４
とで接続され、さらに、本体制御装置２がゼロクロス検
出回路５を介してＡＣ電源６と接続されている。
態の構成例を示す回路ブロック図である。本実施形態の
画像形成装置の電源装置は、ＤＣ電源１および本体制御
装置２とが、ＰＷＭタイマ３およびＡ／Ｄコンバータ４
とで接続され、さらに、本体制御装置２がゼロクロス検
出回路５を介してＡＣ電源６と接続されている。
【００１２】ＤＣ電源１は、ＡＣ入力１１をダイオード
ブリッジＤＢにより整流し、その後に設けられたチョー
クコイルＬ、スイッチング素子ＦＥＴ、フライホイール
ダイオードＤ、平滑コンデンサＣを有して構成される、
一般的な昇圧チョッパ方式のアクティブフィルタ（Ａ
Ｆ）である。また、ＤＣ−ＤＣコンバータ１２は、平滑
コンデンサＣの両端の電圧を、規定の出力電圧になるよ
うにＤＣ−ＤＣコンバータ１２内の不図示の制御ＩＣに
より制御している。ＤＣ−ＤＣコンバータ１２の方式
は、一般的には用途により異なるものが採用されるが、
本実施形態においてこの特定は不要である。
ブリッジＤＢにより整流し、その後に設けられたチョー
クコイルＬ、スイッチング素子ＦＥＴ、フライホイール
ダイオードＤ、平滑コンデンサＣを有して構成される、
一般的な昇圧チョッパ方式のアクティブフィルタ（Ａ
Ｆ）である。また、ＤＣ−ＤＣコンバータ１２は、平滑
コンデンサＣの両端の電圧を、規定の出力電圧になるよ
うにＤＣ−ＤＣコンバータ１２内の不図示の制御ＩＣに
より制御している。ＤＣ−ＤＣコンバータ１２の方式
は、一般的には用途により異なるものが採用されるが、
本実施形態においてこの特定は不要である。
【００１３】スイッチング素子ＦＥＴは、専用の制御Ｉ
Ｃにより出力電圧、入力電流をフィードバックしＰＷＭ
制御されているが、本実施形態では、アクティブ・フィ
ルタの出力電圧、入力電流をＡ／Ｄ変換し、本体制御装
置２にフィードバックし、演算し、その結果でスイッチ
ング素子ＦＥＴをＰＷＭ制御によりＯＮ／ＯＦＦする。
Ｃにより出力電圧、入力電流をフィードバックしＰＷＭ
制御されているが、本実施形態では、アクティブ・フィ
ルタの出力電圧、入力電流をＡ／Ｄ変換し、本体制御装
置２にフィードバックし、演算し、その結果でスイッチ
ング素子ＦＥＴをＰＷＭ制御によりＯＮ／ＯＦＦする。
【００１４】従来、ＤＣ電源の制御をデジタル化する手
段等が考案されているが、本実施形態では、図１に示す
様に、高調波電流低減と力率改善による入力電流低減を
目的とした昇圧チョッパ方式のアクティブ・フィルタ
と、ＤＣ−ＤＣコンバータ１２とを組み合わせて画像形
成装置のＤＣ電源装置を構成する。本構成において、ア
クティブ・フィルタの制御のみをデジタル動作化し、画
像形成装置内の本体制御装置２によって制御する。
段等が考案されているが、本実施形態では、図１に示す
様に、高調波電流低減と力率改善による入力電流低減を
目的とした昇圧チョッパ方式のアクティブ・フィルタ
と、ＤＣ−ＤＣコンバータ１２とを組み合わせて画像形
成装置のＤＣ電源装置を構成する。本構成において、ア
クティブ・フィルタの制御のみをデジタル動作化し、画
像形成装置内の本体制御装置２によって制御する。
【００１５】また、本実施形態の目的としてはコストの
低減であり、本来ならＤＣ−ＤＣコンバータの制御も本
体制御装置内に組み込むことが効果がより大きい。画像
形成装置の場合、ＤＣ電源としての負荷の変動が大き
く、負荷変動に対応するためには、本体制御装置の制御
周期を短くする等が必要であり、本体制御装置に多大な
負荷を与えてしまう。しかし、アクティブ・フィルタの
制御は、ＤＣ−ＤＣコンバータの制御と比較した場合
に、本体制御装置２に与える負担が少ない。
低減であり、本来ならＤＣ−ＤＣコンバータの制御も本
体制御装置内に組み込むことが効果がより大きい。画像
形成装置の場合、ＤＣ電源としての負荷の変動が大き
く、負荷変動に対応するためには、本体制御装置の制御
周期を短くする等が必要であり、本体制御装置に多大な
負荷を与えてしまう。しかし、アクティブ・フィルタの
制御は、ＤＣ−ＤＣコンバータの制御と比較した場合
に、本体制御装置２に与える負担が少ない。
【００１６】＜動作例１＞アクティブ・フィルタの制御
の１つとして、アクティブ・フィルタの出力電圧、すな
わちＤＣ−ＤＣコンバータの入力電圧を一定のＤＣ出力
にする。デジタルアクティブ・フィルタの場合、制御系
の遅れが出るために、予めＡＣ入力波形が正弦波である
と予想して、スイッチング素子のＯＮ／ＯＦＦのための
パルス信号のデューティのテーブルを用意しておくこと
が効果的である。そのためにＡＣ波形の電圧の極性が反
転する点（ゼロクロスポイント）を基準に、パルス信号
のデューティを更新できるように、図２のように、ゼロ
クロス信号を検出して本体制御装置２の外部割込み入力
とする。
の１つとして、アクティブ・フィルタの出力電圧、すな
わちＤＣ−ＤＣコンバータの入力電圧を一定のＤＣ出力
にする。デジタルアクティブ・フィルタの場合、制御系
の遅れが出るために、予めＡＣ入力波形が正弦波である
と予想して、スイッチング素子のＯＮ／ＯＦＦのための
パルス信号のデューティのテーブルを用意しておくこと
が効果的である。そのためにＡＣ波形の電圧の極性が反
転する点（ゼロクロスポイント）を基準に、パルス信号
のデューティを更新できるように、図２のように、ゼロ
クロス信号を検出して本体制御装置２の外部割込み入力
とする。
【００１７】具体的な一例として、５００μｓｅｃのタ
イマ割込みを使用し、５００μｓｅｃ毎にパルス信号の
デューティを更新する。ＡＣ入力の周波数が５０Ｈｚと
すると、１周期は２０ｍｓｅｃであり、１／２周期では
２０回デューティを更新することになる。つまり、ゼロ
クロス信号入力の割込みにより５００μｓｅｃのタイマ
割込みをスタートさせ、５００μｓｅｃ毎にパルス信号
のデューティを更新することになる。
イマ割込みを使用し、５００μｓｅｃ毎にパルス信号の
デューティを更新する。ＡＣ入力の周波数が５０Ｈｚと
すると、１周期は２０ｍｓｅｃであり、１／２周期では
２０回デューティを更新することになる。つまり、ゼロ
クロス信号入力の割込みにより５００μｓｅｃのタイマ
割込みをスタートさせ、５００μｓｅｃ毎にパルス信号
のデューティを更新することになる。
【００１８】また、図２の様にＡＣ入力波形に対してゼ
ロクロス信号がｌｏｗアクティブであり、割込み信号の
検出を立ち上りエッジとする。実際のゼロクロス信号に
は、真のゼロクロスポイントを中心として前後に５００
μｓｅｃ程の時間的な幅があるために、ゼロクロス信号
の立ち上りで割込み検出した場合には、真のゼロクロス
ポイントから５００μｓｅｃ遅れた時点での入力波形と
してデューティを決定する。
ロクロス信号がｌｏｗアクティブであり、割込み信号の
検出を立ち上りエッジとする。実際のゼロクロス信号に
は、真のゼロクロスポイントを中心として前後に５００
μｓｅｃ程の時間的な幅があるために、ゼロクロス信号
の立ち上りで割込み検出した場合には、真のゼロクロス
ポイントから５００μｓｅｃ遅れた時点での入力波形と
してデューティを決定する。
【００１９】図３に、アクティブ・フィルタ（ＡＦ）の
出力電圧（またはＤＣ−ＤＣコンバータの入力電圧）
を、２１２Ｖに定電圧制御するためのデューティのテー
ブル例を示す。また、これらのテーブルを用いて動作さ
せたアクティブ・フィルタを使用したＤＣ電源の入力電
流波形を図４に示す。
出力電圧（またはＤＣ−ＤＣコンバータの入力電圧）
を、２１２Ｖに定電圧制御するためのデューティのテー
ブル例を示す。また、これらのテーブルを用いて動作さ
せたアクティブ・フィルタを使用したＤＣ電源の入力電
流波形を図４に示す。
【００２０】但し、実際の制御では入力電圧変動等に対
応するために、これらのテーブルを基準に入力電流、出
力電圧、入力電圧をフィードバックし、最適のデューテ
ィを決定する。また、制御周期を５００μｓｅｃより短
くすれば、入力電流波形はより正弦波に近づき力率は改
善される。
応するために、これらのテーブルを基準に入力電流、出
力電圧、入力電圧をフィードバックし、最適のデューテ
ィを決定する。また、制御周期を５００μｓｅｃより短
くすれば、入力電流波形はより正弦波に近づき力率は改
善される。
【００２１】＜動作例２＞ＡＣ入力周波数の違い（５０
／６０Ｈｚ）により、前記請求項の制御周期を変更する
ことを特徴とする。前記請求項のように５０Ｈｚ時の制
御周期を５００μｓｅｃとした場合に、６０Ｈｚ時には
５００μｓｅｃでは正しい制御が行えずに制御周期が位
相と異なるとＤＣ−ＤＣコンバータを破壊する可能性も
ある。
／６０Ｈｚ）により、前記請求項の制御周期を変更する
ことを特徴とする。前記請求項のように５０Ｈｚ時の制
御周期を５００μｓｅｃとした場合に、６０Ｈｚ時には
５００μｓｅｃでは正しい制御が行えずに制御周期が位
相と異なるとＤＣ−ＤＣコンバータを破壊する可能性も
ある。
【００２２】また、６０Ｈｚ時に同じ分解能を得るため
には５００μｓｅｃ×５０Ｈｚ／６０Ｈｚの制御周期に
する必要がある。よって、ＡＣの入力周波数を検知して
から制御周期を決定する。
には５００μｓｅｃ×５０Ｈｚ／６０Ｈｚの制御周期に
する必要がある。よって、ＡＣの入力周波数を検知して
から制御周期を決定する。
【００２３】＜動作例３＞従来のＤＣ電源では、ＡＣ入
力と同時にアクティブ・フィルタ、ＤＣ−ＤＣコンバー
タが動作し、画像形成装置の制御装置が動作し画像形成
待機状態へと移行していく。負荷電流が少ない場合に
は、アクティブ・フィルタが動作していなくてもＤＣ−
ＤＣコンバータの出力（ＤＣ電源の出力）は可能である
ので本発明では請求項３の様にＡＣ入力周波数を検知し
てから制御周期を決定し、その後でアクティブ・フィル
タを動作させてから待機状態へ移行していく。
力と同時にアクティブ・フィルタ、ＤＣ−ＤＣコンバー
タが動作し、画像形成装置の制御装置が動作し画像形成
待機状態へと移行していく。負荷電流が少ない場合に
は、アクティブ・フィルタが動作していなくてもＤＣ−
ＤＣコンバータの出力（ＤＣ電源の出力）は可能である
ので本発明では請求項３の様にＡＣ入力周波数を検知し
てから制御周期を決定し、その後でアクティブ・フィル
タを動作させてから待機状態へ移行していく。
【００２４】仮にアクティブ・フィルタが動作していな
い状態で待機状態に移行していくと、画像形成装置の駆
動系のモータ等が回転する際に負荷電流が増大し、ＤＣ
−ＤＣコンバータの出力が低下することが考えられるか
らである。
い状態で待機状態に移行していくと、画像形成装置の駆
動系のモータ等が回転する際に負荷電流が増大し、ＤＣ
−ＤＣコンバータの出力が低下することが考えられるか
らである。
【００２５】上記の実施形態によれば、アクティブ・フ
ィルタの制御をデジタル化し、画像形成装置本体の制御
部等で制御することにより専用ＩＣを削減し、コストの
低減が図れる。アクティブ・フィルタの制御は、ＤＣ−
ＤＣコンバータの制御と比較した場合、制御装置に与え
る負荷も少ない。また、コストの面からもアクティブ・
フィルタの制御ＩＣと比較してＤＣ−ＤＣコンバータの
制御ＩＣは低コストなのでアクティブ・フィルタ内蔵の
ＤＣ電源の場合、アクティブ・フィルタの制御系をデジ
タル化するだけでコストダウン効果が得られる。
ィルタの制御をデジタル化し、画像形成装置本体の制御
部等で制御することにより専用ＩＣを削減し、コストの
低減が図れる。アクティブ・フィルタの制御は、ＤＣ−
ＤＣコンバータの制御と比較した場合、制御装置に与え
る負荷も少ない。また、コストの面からもアクティブ・
フィルタの制御ＩＣと比較してＤＣ−ＤＣコンバータの
制御ＩＣは低コストなのでアクティブ・フィルタ内蔵の
ＤＣ電源の場合、アクティブ・フィルタの制御系をデジ
タル化するだけでコストダウン効果が得られる。
【００２６】
【発明の効果】以上の説明より明かなように、本発明の
画像形成装置の電源装置は、接続された所定の画像形成
装置がアクティブフィルタをデジタル的に制御し、出力
電圧の制御を可能としている。よって、出力電圧制御用
の専用ＩＣが不要となり、コストの低減が図れる。ま
た、アクティブ・フィルタのディジタル的な制御は、Ｄ
Ｃ−ＤＣコンバータの制御と比較した場合、制御装置に
与える負荷が少ない。
画像形成装置の電源装置は、接続された所定の画像形成
装置がアクティブフィルタをデジタル的に制御し、出力
電圧の制御を可能としている。よって、出力電圧制御用
の専用ＩＣが不要となり、コストの低減が図れる。ま
た、アクティブ・フィルタのディジタル的な制御は、Ｄ
Ｃ−ＤＣコンバータの制御と比較した場合、制御装置に
与える負荷が少ない。
【図１】本発明の画像形成装置の電源装置の実施形態を
示す回路構成ブロック図である。
示す回路構成ブロック図である。
【図２】ＡＣ入力信号に対するゼロクロス信号と割込み
のタイミングを表わした図である。
のタイミングを表わした図である。
【図３】アクティブ・フィルタの出力電圧を、定電圧制
御するためのデューティのテーブル例を示す図表であ
る。
御するためのデューティのテーブル例を示す図表であ
る。
【図４】図３のテーブルを用いてアクティブ・フィルタ
を動作させた場合のＤＣ電源の入力電流波形例を示す。
を動作させた場合のＤＣ電源の入力電流波形例を示す。
【図５】従来の専用の制御ＩＣを用いてアクティブ・フ
ィルタを動作させた場合のＤＣ電源の入力電流波形例を
示す。
ィルタを動作させた場合のＤＣ電源の入力電流波形例を
示す。
【図６】アクティブ・フィルタを用いない場合のＤＣ電
源の入力電流波形例を示す。
源の入力電流波形例を示す。
１ ＤＣ電源 ２ 本体制御装置 ３ ＰＷＭタイマ ４ Ａ／Ｄコンバータ ５ ゼロクロス検出回路 ６ ＡＣ電源 １１ ＡＣ入力 １２ ＤＣ−ＤＣコンバータ Ｃ 平滑コンデンサ Ｄ フライホイールダイオード ＤＢ ダイオードブリッジ ＦＥＴ スイッチング素子 Ｌ チョークコイル
Claims (4)
- 【請求項１】 昇圧チョッパ方式のアクティブ・フィル
タと、 ＤＣ−ＤＣコンバータとを有し、 所定の画像形成装置と接続され、該画像形成装置が前記
アクティブフィルタをデジタル的に制御することによ
り、出力電圧の制御を可能としたことを特徴とする画像
形成装置の電源装置。 - 【請求項２】 前記画像形成装置の電源装置は、さら
に、ゼロクロス検出手段を有し、該ゼロクロス検出手段
が検出したＡＣ入力のゼロクロス割込み信号を基準に、
前記アクティブ・フィルタのスイッチング素子をパルス
幅制御することを特徴とする請求項１記載の画像形成装
置の電源装置。 - 【請求項３】 前記ＡＣ入力の周波数の違いにより、前
記パルス幅制御の周期を変化させることを特徴とする請
求項２記載の画像形成装置の電源装置。 - 【請求項４】 前記ＡＣ入力の周波数の違いにより、前
記パルス幅制御の周期を決定した後に前記アクティブ・
フィルタを動作させ、前記画像形成装置の待機状態に移
行していくことを特徴とする請求項２記載の画像形成装
置の電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8224335A JPH1056775A (ja) | 1996-08-07 | 1996-08-07 | 画像形成装置の電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8224335A JPH1056775A (ja) | 1996-08-07 | 1996-08-07 | 画像形成装置の電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1056775A true JPH1056775A (ja) | 1998-02-24 |
Family
ID=16812150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8224335A Pending JPH1056775A (ja) | 1996-08-07 | 1996-08-07 | 画像形成装置の電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1056775A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010161844A (ja) * | 2009-01-07 | 2010-07-22 | Fuji Electric Systems Co Ltd | 無停電電源装置 |
| WO2016047207A1 (ja) * | 2014-09-24 | 2016-03-31 | 三菱電機株式会社 | 電源制御装置の力率補償回路、その制御方法、およびｌｅｄ照明装置 |
-
1996
- 1996-08-07 JP JP8224335A patent/JPH1056775A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010161844A (ja) * | 2009-01-07 | 2010-07-22 | Fuji Electric Systems Co Ltd | 無停電電源装置 |
| WO2016047207A1 (ja) * | 2014-09-24 | 2016-03-31 | 三菱電機株式会社 | 電源制御装置の力率補償回路、その制御方法、およびｌｅｄ照明装置 |
| JPWO2016047207A1 (ja) * | 2014-09-24 | 2017-06-01 | 三菱電機株式会社 | 電源制御装置の力率補償回路、その制御方法、およびｌｅｄ照明装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09201058A (ja) | Ａｃ／ｄｃ変換装置 | |
| JPH1080139A (ja) | 電源装置 | |
| JP3390688B2 (ja) | 直流電源装置 | |
| JPH10201248A (ja) | 電源装置 | |
| JP2000209874A (ja) | インバ―タの力率補正装置 | |
| JPH1056775A (ja) | 画像形成装置の電源装置 | |
| JP3872172B2 (ja) | 電力変換装置 | |
| JPH1127934A (ja) | 電源装置 | |
| JP2771936B2 (ja) | 直流電源回路 | |
| JPH08168255A (ja) | ディジタル式アクティブフィルタの制御装置 | |
| JPH09261963A (ja) | コンバータ回路 | |
| JPH0851774A (ja) | スイッチング電源回路 | |
| JP2004248396A (ja) | Ｄｃ／ｄｃコンバータ制御装置 | |
| JP2679585B2 (ja) | スイッチング電源回路 | |
| JPH07170776A (ja) | インバータの主回路電荷放電方法 | |
| JP3407550B2 (ja) | Ｐｗｍコンバータ装置の起動回路 | |
| JPH10127046A (ja) | 昇圧形コンバータの制御回路 | |
| JP3396126B2 (ja) | 電力変換器の制御装置 | |
| JP2000092857A (ja) | 電力変換装置 | |
| JP3505706B2 (ja) | 同期発電機の自動電圧調整装置 | |
| JP2001231262A (ja) | 直流モータの制御装置 | |
| JP4000026B2 (ja) | インバータ装置 | |
| JP2708861B2 (ja) | 電力変換装置 | |
| JPH1075572A (ja) | 電源回路 | |
| JPH06261553A (ja) | Ｄｃ−ａｃインバータ |