WO2016047207A1 - 電源制御装置の力率補償回路、その制御方法、およびｌｅｄ照明装置 - Google Patents

電源制御装置の力率補償回路、その制御方法、およびｌｅｄ照明装置 Download PDF

Info

Publication number
WO2016047207A1
WO2016047207A1 PCT/JP2015/065987 JP2015065987W WO2016047207A1 WO 2016047207 A1 WO2016047207 A1 WO 2016047207A1 JP 2015065987 W JP2015065987 W JP 2015065987W WO 2016047207 A1 WO2016047207 A1 WO 2016047207A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
power supply
output
full
time
Prior art date
Application number
PCT/JP2015/065987
Other languages
English (en)
French (fr)
Inventor
友一 坂下
義章 石黒
孝佳 永井
信一 芝原
前田　貴史
福田　秀樹
Original Assignee
三菱電機株式会社
三菱電機照明株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社, 三菱電機照明株式会社 filed Critical 三菱電機株式会社
Priority to JP2016549980A priority Critical patent/JP6250181B2/ja
Publication of WO2016047207A1 publication Critical patent/WO2016047207A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode

Definitions

  • the present invention relates to a power factor compensation circuit for a power supply control device, a control method therefor, and an LED lighting device using the power factor compensation circuit.
  • a control voltage generating circuit that generates a voltage for controlling the turn-on time of the sense field effect transistor by comparing the output voltage of the half-wave rectifier proportional to the output voltage of the converter for power factor improvement of the switching power supply circuit and a reference voltage;
  • a turn-on control circuit that generates a control signal for maintaining a constant turn-on time of the sense field effect transistor, an overcurrent detection circuit that protects from an overcurrent that is output when the mirror terminal current of the sense field effect transistor exceeds a certain level, and an inductor current ( It consists of an output of a zero current detection circuit that senses a zero point in time (also referred to as a coil current), and an output current control circuit that receives the output of an overcurrent detection circuit or a turn-on control circuit and drives a sense field effect transistor.
  • a switching power supply is known (see, for example, Patent Document 1).
  • a voltage regulator that provides a regulated voltage signal based on a reference voltage and a DC bus voltage, and a regulated input voltage is multiplied by a regulated input voltage to provide a current reference signal.
  • a current regulator that accepts a signal that is proportional to the current reference signal and the inductor current.
  • the current regulator is an abbreviation of Proportional Integral that accepts a difference device that functions to subtract a signal proportional to the inductor current from the current reference signal, and an output of the difference device, and gives a first control signal.
  • a controller a feedforward device that functions to accept a rectified AC input voltage and provide a second control signal, and a pulse width modulation (hereinafter referred to as PWM for short) reference signal
  • PWM pulse width modulation
  • An adder that functions to add the first control signal to the second control signal, and a function to give a pulse width modulation signal to control the on-time of the PFC (abbreviation of Power Factor Correction).
  • the second control signal has a dynamic range smaller than the AC input voltage and has a pulse width modulation generator.
  • the pulse width modulation signal generator uses a PWM reference signal to generate a pulse width modulation signal.
  • the power factor compensation circuit in digital control as in Patent Document 2 includes many arithmetic processes such as PI calculation and feedforward calculation, it is difficult to realize with a low-cost digital control IC. .
  • the power factor compensation circuit according to the present invention has been made in order to solve the above-described problems, and uses an inexpensive digital control circuit having a low CPU processing capacity of several tens of MHz and a coarse resolution of several tens of ns. Even in this case, an object is to provide a power factor compensation circuit that achieves a power factor and output voltage accuracy equivalent to those of an analog control IC, and a control method therefor.
  • the power factor compensation circuit of the power supply control device is: The voltage rectified by the full-wave rectifier for full-wave rectification of the output of the AC power supply is input to one end of the inductance element and the input side capacitor connected in parallel to the output end of this full-wave rectifier and the inductance element, The other end of the inductance element is connected in parallel with a switching element provided between the other end and the ground potential for switching the output and a circuit in which an output side capacitor for removing a diode and a high frequency component is connected in series.
  • a bottom detector that detects a lower limit voltage of a voltage that is full-wave rectified by the full-wave rectifier;
  • An output voltage controller for controlling the voltage detected from the DC voltage to a target voltage corresponding to the lower limit voltage detected by the bottom detector;
  • a PWM generator for generating a PWM signal for controlling the switching element based on the current of the inductance element;
  • the on-time signal for determining the on-time of the switching element determined from the calculation result calculated by the output voltage controller and the on-time are corrected with reference to the timing when the inductor current flowing through the inductance element becomes zero.
  • a correction period signal for determining a correction period is input to the PWM generator, and a digital control circuit for controlling the switching element by the generated PWM signal is provided.
  • the control method of the power factor compensation circuit of the power supply control device is as follows: A voltage rectified by a full-wave rectifier that performs full-wave rectification on the output of the AC power supply is connected in parallel to the output terminal of the full-wave rectifier, and an input-side capacitor that removes high-frequency components, and a primary-side inductor that is a coil element; Input to one end of the primary inductor of the inductance element composed of the secondary inductor, A switching element provided between the other end of the primary inductance of the inductance element and the ground potential, for switching the output, and a circuit in which a diode and an output side capacitor for removing a high frequency component are connected in series.
  • a bottom detector that detects a lower limit voltage of a voltage that is full-wave rectified by the full-wave rectifier; From the voltage detected from the DC voltage and a predetermined target voltage, the subtractor for obtaining the difference between these two voltages and the output signal of the subtractor are controlled in accordance with the lower limit voltage detected by the bottom detector.
  • An output voltage controller having a controller; A PWM generator that generates a PWM signal for controlling the switching element based on a current of a primary inductor of the inductance element; The voltage value at which the inductor current flowing through the primary inductor of the inductance element becomes zero is detected by the secondary inductor of the inductance element, and the calculation result calculated by the output voltage controller is based on the detected signal.
  • An on-time signal that determines the on-time of the switching element to be determined, a correction period signal that determines a correction period for correcting the on-time, and a signal that is determined based on a voltage that is full-wave rectified by the full-wave rectifier
  • a correction period for correcting the on-time of the switching element is determined by information of lower 16 bits of the calculation result calculated by the output voltage controller, and when the correction period is determined, the information of the lower 16 bits is set to 10
  • the value converted to a decimal number is determined by equally distributing the median.
  • the present invention at the timing when the bottom voltage of the waveform that has been full-wave rectified by the full-wave rectifier that rectifies the AC input voltage is detected, it is determined from the upper bits (upper bits) of the calculation result calculated by the output voltage controller. Power factor and output voltage even when using a low-priced, low-resolution digital control circuit because the control amount is corrected not only by the ON time (ON time) but also by the low-order bits (low-order bits) that are not normally used. Accurate power factor improvement control can be performed, and the cost of the power factor compensation circuit can be reduced.
  • FIG. 1 is a circuit block diagram for explaining a power factor compensation circuit of a power supply control apparatus according to Embodiment 1 of the present invention.
  • the output voltage of a commercial AC power supply 20 is rectified by a full-wave rectifier 2, and this output voltage is supplied as an input voltage to the power factor compensation circuit of Embodiment 1 of the present invention.
  • This power factor compensation circuit includes a PFC circuit 1 surrounded by a broken line and a digital control IC 8 such as a microcomputer surrounded by a one-dot chain line as its constituent elements.
  • the PFC circuit 1 includes resistors R1 and R2 that divide an input voltage, an input side capacitor 3, an inductance element 4, a switching element 5, a diode 6, and an output side capacitor 7 as its constituent elements.
  • the digital control IC 8 also includes resistors R4 and R5 that divide the output voltage, a subtractor 9 that calculates an error between the voltage divided by these resistors and the target voltage, and a PI controller 10 that performs PI control by performing digital PI calculation. And a bottom detector 11 for detecting the bottom of the input voltage, a counter generator 12 and a PWM generator 13.
  • the digital control IC 8 may be a general digital control circuit (including a circuit using software having the same function) that does not use an IC, and some of the components may be the digital control IC 8. Good. In the present application, these are hereinafter collectively referred to as a digital control circuit 8.
  • the AC input voltage of the AC power supply 20 is full-wave rectified by the full-wave rectifier 2, and one end of the input-side capacitor 3 and one end of the primary inductor of the inductance element 4 are connected to the output end of the full-wave rectifier 2. 3 removes a high-frequency component caused by a switching operation of the switching element 5 described later.
  • the primary side inductor of the inductance element 4 is provided with a booster circuit including a switching element 5, a diode 6, and an output side capacitor 7 between the other end and a reference potential (ground potential).
  • the secondary inductor of the inductance element 4 is for detecting a voltage value at which the inductor current flowing through the primary inductor of the inductance element becomes zero.
  • a voltage obtained by dividing the output voltage by R4 and R5 is converted into a digital value by an AD converter (not shown), and an error from the target voltage is calculated by a subtractor 9.
  • the PI controller 10 performs digital PI calculation on the error calculated by the subtracter 9 to determine a control amount for bringing the error close to zero.
  • the subtractor 9 and the controller including the PI controller 10 are collectively referred to as an output voltage controller 14 below.
  • An error between the target value and the output voltage fed back can be obtained by the subtracter 9, and a control amount for controlling the output voltage within a certain range can be obtained from the output value of the subtractor by the controller. it can.
  • the controller includes, for example, a PID controller and H ⁇ control.
  • ⁇ means infinity.
  • the above-described PI calculation process is executed at a time interval of a half cycle of the AC input voltage, for example, a 10 ms cycle when the AC input voltage frequency is 50 Hz.
  • PI calculation processing is performed at the timing when (hereinafter referred to as bottom voltage) is detected.
  • the counter generator 12 starts counting from 1 at the timing when the bottom voltage is detected, and performs count-up processing with a predetermined digital resolution until the bottom voltage is detected in the next cycle.
  • an ON time (same as “ON time”, hereinafter referred to as “ON time”) determined from the above-described PI control calculation result, a correction period, and a count generated by the counter generator 12 described above.
  • the timer reset signal which is the output of the AD converter (not shown) via the value and the resistor R3 connected to one end of the secondary side inductor of the inductance element 4
  • a PWM waveform for controlling the element 5 is generated.
  • the PWM waveform generation method will be described below.
  • the number of bits (same as “bit”, which will be described as “bit” hereinafter) that can be set in the PWM waveform differs depending on the specifications of the microcomputer, but in the case of recent microcomputers, not all 32 bits can be used, but 16 bits. It is necessary to set with a limited number of bits. Therefore, from the result of the 32-bit PI operation processing, for example, when the upper 16 bits are used for setting the on-time, the lower 16 bits are not used for control.
  • “H” is output while the on-time is counted by the PWM generator 13, and when it reaches the set value, it is switched to “L”.
  • the current rises during the period when “H” is output from the PWM generator 13, and the current falls when switching to “L”.
  • the secondary inductor of the inductance element 4 is for detecting the timing when the inductor current flowing through the primary inductor of the inductance element becomes zero, and the PWM generator 13 determines the timing when the inductor current becomes zero.
  • “H” is output again only for the set value of the on-time, and when the set value is reached, the process is continued for a half cycle period, such as switching to “L”.
  • FIG. 7A and 7B are waveforms when the horizontal axis represents time and the vertical axis represents output voltage.
  • FIG. 7A shows the resolution of the digital control circuit.
  • FIG. 7B shows an ideal output voltage waveform that expresses that the output voltage cannot be output roughly and stably.
  • the half wave shape of the sine wave indicates a ripple component oscillating at the same cycle as the half cycle of the input AC voltage waveform.
  • FIG. 3 is an algorithm showing an example for determining the correction period tx corresponding to the range from the time axis s to t in FIG. 2 with the lower 16 bits.
  • the decimal value that can be taken by 16 bits is 0 to 65535. Therefore, the lower 16 bits are converted to decimal. It is determined by equally distributing the median value 32767. Specific control processing is shown below.
  • the first if statement in FIG. 3 shows an example of processing when the value obtained by converting the lower 16 bits into a decimal number is 0. In this case, there is no need to perform correction, so s and t Is set to the same value larger than 65535 so that correction is not performed.
  • the next else statement is a process for cases other than the above if statement and else if statement, and the process is further divided into the case where the least significant bit of the lower 16 bits is 0 and 1.
  • the least significant bit of the lower 16 bits is 0
  • the lower 16 bits are right-shifted by 1 bit, and a value obtained by subtracting a half value as a decimal number from 32767 is added to s, and the sum is added to t It is set.
  • the least significant bit of the lower 16 bits is 1, the value obtained by subtracting 1 from the lower 16 bits and then shifting right by 1 bit is substituted for s, and the value subtracted from 32767 is substituted for t.
  • a value obtained by adding 1 to the lower 16 bits and then shifting right by 1 bit is substituted with a value obtained by subtracting from 32767.
  • the upper 16 bits of the PI control calculation result is used to determine the on-time, and an output voltage that could not be output when controlled in a half-cycle period can be output. , The accuracy of the output voltage is improved.
  • the AC input voltage waveform is schematically distorted and illustrated, but in reality, it is smoothed by an input side capacitor or an input filter not shown in FIG. Therefore, it is possible to realize a power factor equivalent to the level controlled by a conventional analog control IC. Further, since smoothing processing is performed on the output side by the output side capacitor 7, the output voltage is not affected.
  • the on-time correction amount of the correction period is set to +1 and the on-time is controlled to A + 1.
  • the correction amount may be set to +2 and the control may be executed with the on-time A + 2 or the like, and the power factor is not affected.
  • the on-time with different correction amounts applied may be used.
  • all the lower 16 bits are used to determine the correction period.
  • the number of lower bits that determine the correction period is not limited to this, and correction is performed with a small number of bits such as 4 bits from the left of the lower bits. You may decide the period. Even in the latter case, the output voltage accuracy may satisfy a desired value.
  • the correction period is determined by the counter generated by counting up by the counter generator 12 at the timing when the bottom voltage of the waveform obtained by full-wave rectification of the AC input voltage by the full-wave rectifier 2 is detected.
  • the present invention is not limited to this as long as it can be corrected on the time axis (a signal such as a voltage that changes with time) such as a down counter or a down counter.
  • PI control is used to calculate the control amount.
  • it is a control method for bringing the error calculation result closer to the target value, such as PI control, classical control such as PID control, or H ⁇ control that is modern control. Anything can be used as long as it exists.
  • FIG. 4 shows a half-wave waveform of the input AC voltage when the horizontal axis represents time and the vertical axis represents voltage.
  • s and t on the time axis are determined by the lower 16 bits, and the ON time, which is the rising period of the triangular wave of the inductor current, is controlled by A + 1 or the like in the correction period tx.
  • the AC input is a voltage waveform with a fixed period of 50 Hz or 60 Hz and a fixed peak value, and the correction period tx corresponds to the AC input voltage after full-wave rectification. Even if the correction period is controlled by the level, the same effect can be obtained.
  • the PFC circuit 1 when the PFC circuit 1 is controlled by the digital control circuit 8, the voltage obtained by dividing the output voltage is converted into a digital value by AD conversion, and an error from the target voltage is obtained. Is calculated by the subtractor 9, and the digital PI calculation is performed on the error calculated by the subtracter 9 at the lower limit timing of the AC input voltage (the bottom voltage timing of the full-wave rectified waveform) to generate the counter At the timing when the bottom voltage is detected in the generator 12, the count is started from 1 and the count-up process is performed with a predetermined digital resolution until the bottom voltage is detected in the next cycle.
  • the PWM generator 13 performs the above-described PI control calculation result.
  • the current in the primary inductor by AD converter that is connected to one end of the secondary side inductor of the inductance element 4 has a configuration for generating a PWM waveform for controlling the switching element 5.
  • the on-time which is the rising period of the triangular waveform of the inductor current waveform, is determined by determining the correction period using lower bits that have not been used so far.
  • FIG. FIG. 5 is a block diagram showing the configuration of the power factor compensation circuit of the power supply control apparatus according to Embodiment 2 of the present invention, and the same or corresponding components as those in FIG.
  • the feature of the second embodiment is that a divided voltage of the full-wave rectified AC input voltage is directly input to the PWM generator 13 inside the digital control circuit 8, and the control method is implemented. This is different from Form 1.
  • FIG. 6 shows a diagram representing the control method of the second embodiment.
  • FIG. 6A shows time on the horizontal axis and voltage on the vertical axis.
  • the curve in the figure shows a full-wave rectified AC input voltage waveform.
  • FIG. 6B shows the bit width of the PI operation processing result.
  • the upper 16 bits of the PI operation processing result are turned on during the rising period of the triangular waveform of the inductor current waveform.
  • the lower bits are used for the correction range.
  • the lower bits for determining the correction range are 4 bits from the MBS side among the lower bits.
  • 4 bits from the MSB side of the lower bits are expressed as lower 4 bits.
  • the lower 4 bits of the MSB (Most Significant Bit, the most significant bit) order b E each bit from the side, b F, b G, when a b H, as shown in FIG. 6, is full-wave rectified
  • a predetermined corresponding range is assigned to the AC input voltage.
  • the second embodiment is characterized in that control is performed by determining whether or not the on-time correction amount is applied for each of the predetermined lower bits. For example, when the lower 4 bits are “1010”, since b E and b G are “1”, the PWM generator 13 indicates that the interval between E and G in the predetermined input voltage range has been reached. In each section of E and G, for example, an ON time A + 1 with a correction amount of +1 is applied and control is executed.
  • the divided voltage is converted by the AD converter in order to reduce the output voltage to a voltage that can be captured by the microcomputer.
  • a / D conversion into a digital value an error from the target voltage is calculated by the subtractor 9, and the error calculated by the subtracter 9 is the point at which the full-wave rectified AC input voltage increases from the lower right.
  • the digital PI calculation is performed at a certain lower limit timing.
  • the PWM generator 13 for example, an ON time determined by the upper 16 bits, a correction range determined by the lower 4 bits, and a voltage obtained by dividing the full-wave rectified AC input voltage of the above-described PI control calculation result.
  • the switching element 5 is controlled from the current of the primary side inductor with reference to the value obtained by AD conversion and a timer reset signal from an AD converter (not shown) connected to one end of the secondary side inductor of the inductance element 4
  • digital input control is performed by associating a correction range of a predetermined input voltage with each of the lower 4 bits that determine a correction range, and controlling whether or not a correction amount is applied.
  • the lower 4 bits can compensate the PWM resolution, and the output voltage accuracy can be improved. Because, to enable control in the coarse inexpensive resolution microcomputer.
  • a correction amount corresponding to a predetermined input voltage correction range is associated with each of the lower 4 bits that determine the correction range.
  • each of the lower 4 bits that determine the correction range is set to a predetermined input voltage correction period (t e , t f , t in FIG. 6). g, be controlled application whether the correction amount in correspondence to t see h), it is possible to obtain the same effect.
  • FIG. FIG. 8 is a block diagram showing the configuration of the power factor compensation circuit of the power supply control apparatus according to Embodiment 3 of the present invention, and the same or corresponding components as those in FIG.
  • the third embodiment is different from the first embodiment in that a synchronization signal from the bottom detector 11 to the counter generator 12 is removed, and a counter asynchronous with the bottom detector is held in the digital control circuit 8. Is different.
  • the PWM waveform is corrected during the half cycle of the commercial cycle by bottom detection.
  • the PWM waveform has a shorter period than the half cycle of the commercial cycle, that is, a higher frequency. This is a method for performing correction.
  • FIG. 9 is a diagram illustrating a control method according to the third embodiment.
  • the horizontal axis represents time
  • the inductor current waveform when the control is executed using the ON times A and A + 1 determined by the digital control circuit is represented by a triangular wave.
  • FIG. 9B is a characteristic diagram of the third embodiment.
  • the count step “count” is exemplified by correcting the PWM waveform at a constant cycle tmax obtained by dividing the half cycle of the commercial cycle into six.
  • the method of the third embodiment will be described below.
  • the switching of the application periods of the on-time A and A + 1 in FIG. 9A is, for example, in the case of a 32-bit microcomputer having a PWM resolution of 16 bits again, and the lower order of the PI operation processing result shown in FIG. From the 16-bit value, the ratio of the A and A + 1 periods to be output is obtained. Then, a period tc of the on-time A + 1 in a constant cycle tmax shorter than a half cycle of the commercial cycle is determined from the ratio of the on-time A and A + 1 period to be output, and the A + 1 and A in the determined period tc and the constant cycle tmax are determined. Switch. As shown in FIG. 9B, this control can be realized by using, for example, a counter function built in the microcomputer.
  • the counter in FIG. 9B can be reset at the lower limit of the rectified pulsating input voltage. , That is, an unstable output voltage fluctuation due to a difference between the execution timing of the PI calculation process and the counter reset timing can be suppressed.
  • the half cycle of the commercial cycle may be determined by obtaining a time between the bottoms detected by the bottom detector, instead of a predetermined fixed value.
  • the counter generator of the digital control circuit has an asynchronous configuration with the bottom detection.
  • the counter generator has the configuration of FIG. A configuration may be added so that the count value of the counter generator is forcibly reset when the lower limit value is detected, that is, at the timing of executing the PI calculation process.
  • By adding this configuration it is possible to prevent accumulation of the lower limit value of the pulsating flow input voltage and the zero-clear deviation of the internal counter when instantaneous frequency fluctuations occur in the commercial power supply. A stable output voltage with suppressed fluctuations can be obtained.
  • FIG. 10 shows an enlarged schematic view of a rectangular portion B surrounded by a dotted line which is a part of FIG.
  • pi_low which is a value corresponding to 4 bits from the MSB side
  • the value, pi_low which is a value corresponding to 4 bits from the MSB side
  • count tmax / 2 ⁇ n (1)
  • n is the number of bits used for the correction calculation.
  • the divided voltage is converted to an AD converter in order to reduce the output voltage to a voltage that can be taken in by the microcomputer. Is converted to a digital value, and an error from the target voltage is calculated by the subtractor 9, and the error calculated by the subtractor 9 is the point at which the AC input voltage subjected to full-wave rectification increases from the lower right.
  • the digital PI calculation is performed at the lower limit timing.
  • the counter generator 12 clears the count to zero at the timing when the predetermined count value is reached, performs count-up processing with a predetermined digital resolution until the count value reaches the predetermined count value in the next cycle, and generates PWM.
  • the PWM waveform for controlling the switching element 5 is generated from the current of the primary side inductor by AD conversion connected to one end of the secondary side inductor of the element 4.
  • the correction period is determined by the lower bits that have not been used so far, and is the rising period of the triangular wave of the inductor current waveform.
  • an LED lighting device including a power supply device and a load as shown in the circuit diagram of FIG.
  • the load in FIG. 11 is an LED module 30 in which LED elements 31 are connected in series
  • the power supply device is an LED current adjustment circuit that controls the power factor compensation circuit shown in FIG. It is composed of.
  • an LED lighting device outputs a DC voltage while suppressing harmonics from an AC input voltage by a power factor compensation circuit, and is output from the power factor compensation circuit by an LED current adjustment circuit constituted by a step-down converter or the like.
  • the DC voltage is supplied after being converted into the voltage and current necessary for the LED of the load.
  • FIG. 7A shows an output voltage waveform of the power factor compensation circuit when controlled by a digital control circuit with a coarse resolution.
  • FIG. 7B shows an output voltage waveform of an ideal power factor compensation circuit when controlled by a digital control circuit.
  • the output voltage of the power factor compensation circuit can be made more accurate than before with an inexpensive configuration, and the LED current adjustment circuit. Therefore, it is possible to provide an LED lighting device in which LED light does not flicker.
  • the LED current adjusting circuit described above is not limited to a step-down converter, and any circuit that can adjust the LED current may be used.
  • the LED module is formed by connecting LED elements in series, but the LED element connection method of the LED module is not limited to series, and parallel connection or combination of series connection and parallel connection may be used.
  • the load is not limited to the LED, but may be a light emitting element such as an organic EL that is lit by controlling current as in the case of the LED.
  • the power factor compensation circuit is shown as FIG. 1 shown in the first embodiment.
  • the present invention is not limited to this, and the power factor compensation shown in FIGS. 5 and 8 shown in the second and third embodiments is used. The same effect can be obtained by connecting as a circuit.
  • the output voltage accuracy of the power factor compensation circuit is improved, and a stable voltage is supplied to the LED current adjustment circuit. Since it can supply, the LED lighting apparatus without a light flicker can be provided. It should be noted that the present invention can be freely combined with each other within the scope of the invention, and each embodiment can be appropriately modified or omitted.
  • 1 PFC circuit 2 full-wave rectifier, 3 input side capacitor, 4 inductance element, 5 switching element, 6 diode, 7 output side capacitor, 8 digital control circuit, 9 subtractor, 10 PI controller, 11 bottom detector, 12 Counter generator, 13 PWM generator, 14 output voltage controller, 20 AC power supply, 30 LED module, 31 LED element.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)
  • Arrangement Of Elements, Cooling, Sealing, Or The Like Of Lighting Devices (AREA)
  • Circuit Arrangement For Electric Light Sources In General (AREA)
  • Led Devices (AREA)

Abstract

本力率補償回路は、昇圧ＰＦＣ回路とデジタル制御回路で構成され、後者のデジタル制御回路では出力電圧と目標電圧とから誤差を算出し、交流入力電圧を全波整流器により全波整流したボトム電圧を検出したタイミングで得られた誤差値でＰＩ演算し、ＰＩ演算の上位ビットでインダクタ電流波形の三角波の立ち上がり期間であるオン時間Ａを決定し、下位ビットで補正期間ｔｘを決定する。下位ビットで決定された補正期間ｔｘではオン時間を予め定めた補正量＋１を適用したオン時間Ａ＋１で制御を実行する。

Description

電源制御装置の力率補償回路、その制御方法、およびＬＥＤ照明装置
　この発明は、電源制御装置の力率補償回路、その制御方法、および力率補償回路を用いたＬＥＤ照明装置に関するものである。
　従来、スイッチング電源回路の力率改善用コンバータの出力電圧に比例する半波整流器の出力電圧と基準電圧とを比較してセンス電界効果トランジスタのターンオン時間制御用電圧を発生する制御電圧発生回路と、センス電界効果トランジスタのターンオン時間一定保持用制御信号を発生するターンオン制御回路と、センス電界効果トランジスタのミラー端子電流が一定以上時に出力して、過電流から保護する過電流検出回路と、インダクタ電流（コイル電流とも呼ぶ。以下同様）のゼロの時点を感知するゼロ電流検出回路の出力と、過電流検出回路またはターンオン制御回路の出力を受け、センス電界効果トランジスタを駆動する出力電流制御回路とで構成されるスイッチング電源が知られている（例えば特許文献１参照）。
　ところで、このような力率改善用のコンバータにおいて、これまではアナログＩＣが使用されてきたが、近年、デジタル制御ＩＣが適用されている。このデジタル制御ＩＣが適用されたデジタル制御方式の力率補償回路の従来例として、例えば特許文献２がある。
　特許文献２に開示されている力率改善用コンバータでは、基準電圧およびＤＣバス電圧に基づいて調整電圧信号を与える電圧レギュレータと、電流基準信号を与えるために、調整電圧信号に調整入力電圧を乗じるように機能する乗算器と、電流基準信号およびインダクタ電流に比例する信号を受け入れる電流レギュレータとをさらに含んでいる。
　電流レギュレータは、インダクタ電流に比例する信号を、電流基準信号から差し引くように機能する差分デバイスと、差分デバイスの出力を受け入れ、第１制御信号を与えるようになっているＰＩ（Proportional　Integralの略。以下同様）コントローラと、整流ＡＣ入力電圧を受け入れ、第２制御信号を与えるように機能するフィードフォワードデバイスと、パルス幅変調（Pulse　Width　Modulation、以下では略してＰＷＭと呼ぶ）基準信号を与えるために、第１制御信号を第２制御信号に加えるよう機能する加算器と、ＰＦＣ（Power　Factor　Correctionの略。以下同様）回路のオン時間を制御するために、パルス幅変調信号を与えるように機能するパルス幅変調発生器とをさらに含み、第２制御信号は、ＡＣ入力電圧よりも小さい動的範囲を有し、パルス幅変調信号発生器は、パルス幅変調信号を発生するために、ＰＷＭ基準信号を用いる。
特開平９－２０５７６６号公報 特表２００８－５３９６９２号公報
　しかし、特許文献２のようなデジタル制御での力率補償回路は、ＰＩ演算、フィードフォワード演算等の演算処理が数多く含まれているため、安価なデジタル制御ＩＣで実現するには困難であった。
　本発明に係る力率補償回路は、上記のような課題を解決するためになされたものであり、ＣＰＵの処理能力が数１０ＭＨｚと低く、分解能が数１０ｎｓと粗い、安価なデジタル制御回路を使用する場合においても、アナログ制御ＩＣと同等レベルの力率と出力電圧精度を達成する力率補償回路およびその制御方法を提供することを目的としている。
　本発明に係る電源制御装置の力率補償回路は、
交流電源の出力を全波整流する全波整流器により整流した電圧を、この全波整流器の出力端に並列に接続された、高周波成分を除去する入力側コンデンサ、およびインダクタンス素子の一端に入力し、
前記インダクタンス素子の他端に、この他端と接地電位間に設けられた、出力をスイッチングするスイッチング素子と、ダイオードおよび高周波成分を除去する出力側コンデンサを直列に接続した回路とを並列に接続することにより、
前記出力側コンデンサの高電位端の出力を直流電圧として出力する電源制御装置の力率補償回路において、
前記全波整流器によって全波整流した電圧の下限電圧を検出するボトム検出器と、
前記ボトム検出器で検出した下限電圧に対応して前記直流電圧から検知した電圧を目標電圧に制御する出力電圧制御器と、
前記インダクタンス素子の電流を基に前記スイッチング素子を制御するＰＷＭ信号を生成するＰＷＭ生成器と、を有し、
前記インダクタンス素子に流れるインダクタ電流がゼロになるタイミングを基準にして、前記出力電圧制御器で演算した演算結果から決定される前記スイッチング素子のオン時間を決めるオン時間信号、および前記オン時間を補正する補正期間を定める補正期間信号を、前記ＰＷＭ生成器に入力し、生成したＰＷＭ信号により前記スイッチング素子を制御するデジタル制御回路を備えたものである。
　本発明に係る電源制御装置の力率補償回路の制御方法は、
交流電源の出力を全波整流する全波整流器により整流した電圧を、この全波整流器の出力端に並列に接続された、高周波成分を除去する入力側コンデンサ、およびコイル素子である一次側インダクタと二次側インダクタから構成されるインダクタンス素子の一次側インダクタの一端に入力し、
前記インダクタンス素子の一次側インダクタの他端に、この他端と接地電位間に設けられた、出力をスイッチングするスイッチング素子と、ダイオードおよび高周波成分を除去する出力側コンデンサを直列に接続した回路とを並列に接続することにより、
前記出力側コンデンサの高電位端の出力を直流電圧として出力する電源制御装置の力率補償回路の制御方法において、
前記全波整流器によって全波整流した電圧の下限電圧を検出するボトム検出器と、
前記直流電圧から検知した電圧と予め定めた目標電圧とから、これら両電圧の差を求める減算器、および前記ボトム検出器で検出した下限電圧に対応して前記減算器の出力信号の制御を行う制御器を有する出力電圧制御器と、
前記インダクタンス素子の一次側インダクタの電流を基に前記スイッチング素子を制御するＰＷＭ信号を生成するＰＷＭ生成器と、を有し、
前記インダクタンス素子の一次側インダクタに流れるインダクタ電流がゼロになる電圧値を前記インダクタンス素子の二次側インダクタで検出し、この検出した信号を基準にして、前記出力電圧制御器で演算した演算結果から決定される前記スイッチング素子のオン時間を決めるオン時間信号、および前記オン時間を補正する補正期間を定める補正期間信号と、前記全波整流器によって全波整流した電圧を基に定めた信号と、を前記ＰＷＭ生成器に入力し、生成したＰＷＭ信号により前記スイッチング素子を制御するデジタル制御回路を備えた電源制御装置の力率補償回路を用い、
前記スイッチング素子のオン時間を補正する補正期間を、前記出力電圧制御器で演算した演算結果の下位１６ビットの情報で決定するとともに、前記補正期間を決定する際、前記下位１６ビットの情報を１０進数に変換した値を中央値に均等配分して決定するものである。
　本発明によれば、交流入力電圧を整流する全波整流器によって全波整流した波形のボトム電圧を検出したタイミングで、出力電圧制御器で演算した演算結果の上位ビット（上位ｂｉｔ）から決定されるオン時間（ＯＮ時間）で制御するだけでなく、通常使用されない下位ビット（下位ｂｉｔ）で制御量の補正をするため、安価で分解能の粗いデジタル制御回路を使用しても、力率および出力電圧精度のよい力率改善制御を行うことが可能であり、力率補償回路のコスト削減を図ることができる。
本発明の実施の形態１による力率補償回路の一例を示す説明図である。 本発明の実施の形態１による力率補償制御の概要を示す図である。 本発明の実施の形態１により出力電圧の精度を向上させるためのアルゴリズムを示す図である。 本発明の実施の形態１による力率補償制御を入力交流電圧の電圧範囲で行う場合の説明図である。 本発明の実施の形態２による力率補償回路の一例を示す説明図である。 本発明の実施の形態２による力率補償制御の概要を示す図である。 デジタル制御回路で制御した場合の出力電圧波形のモデル図である。 本発明の実施の形態３による力率補償回路の説明図である。 本発明の実施の形態３による力率補償制御の概要を示す図である。 本発明の実施の形態３による力率補償制御の概要の一部を拡大した図である。 本発明をＬＥＤ照明用電源制御装置として用いた場合のＬＥＤ照明装置の構成図である。
実施の形態１．
　図１は本発明の実施の形態１における電源制御装置の力率補償回路を説明するための回路ブロック図である。図１において、商用の交流電源２０の出力電圧が全波整流器２で整流され、この出力電圧が入力電圧として本発明の実施の形態１の力率補償回路に供給される。この力率補償回路は、破線で囲んだＰＦＣ回路１及び一点鎖線で囲んだマイコン等のデジタル制御ＩＣ８をその構成要素として含んでいる。ＰＦＣ回路１は、入力電圧を分圧する抵抗Ｒ１とＲ２、入力側コンデンサ３、インダクタンス素子４、スイッチング素子５、ダイオード６、出力側コンデンサ７をその構成要素として含んでいる。また、デジタル制御ＩＣ８は、出力電圧を分圧する抵抗Ｒ４とＲ５、これらの抵抗により分圧した電圧と目標電圧との誤差を求める減算器９とデジタルＰＩ演算を行ってＰＩ制御するＰＩ制御器１０と入力電圧のボトムを検出するボトム検出器１１とカウンタ生成器１２とＰＷＭ生成器１３とを含むものである。また、上記のデジタル制御ＩＣ８は、全部がＩＣを用いない一般のデジタル制御回路（同機能をもつソフトウェアによる回路も含まれる）でもよく、またその構成要素の一部がデジタル制御ＩＣ８であってもよい。本願では、以降、これらを総称してデジタル制御回路８と呼ぶこととする。
　次に回路動作を説明する。交流電源２０の交流入力電圧を全波整流器２によって全波整流し、全波整流器２の出力端には入力側コンデンサ３の一端およびインダクタンス素子４の一次側インダクタの一端が接続され、入力側コンデンサ３によって後述のスイッチング素子５のスイッチング動作に起因する高周波成分を除去する。インダクタンス素子４の一次側インダクタには、その他端と基準電位（接地電位）の間にスイッチング素子５、ダイオード６、および出力側コンデンサ７からなる昇圧回路が設けられている。なお、インダクタンス素子４の二次側インダクタはインダクタンス素子の一次側インダクタに流れるインダクタ電流がゼロになる電圧値を検出するためのものである。この昇圧回路によって全波整流器２から出力される整流電圧を昇圧整流することで、出力側コンデンサの両端に対して、例えば約４００Ｖの直流出力電圧を供給することができる。
　次に、デジタル制御回路８の動作について説明する。出力電圧をＲ４とＲ５により分圧した電圧を図示しないＡＤ変換器によりデジタル値に変換し、目標電圧との誤差を減算器９により演算処理を実行する。減算器９により演算された誤差をＰＩ制御器１０にてデジタルＰＩ演算を実施し、誤差を０に近づけるための制御量を定める。減算器９と、ＰＩ制御器１０を含む制御器と、をまとめて、以下では、出力電圧制御器１４と呼ぶ。減算器９により、目標値とフィードバックされる出力電圧との誤差を得ることができ、制御器により、当該減算器の出力値から出力電圧を一定の範囲に制御するための制御量を求めることができる。なお、制御器には、ＰＩ制御器の他に、例えば、ＰＩＤ制御器、Ｈ∞制御などが含まれる。ここで、∞は無限大を意味する。
　なお、上記のＰＩ演算処理は、交流入力電圧の半周期、例えば交流入力電圧周波数が５０Ｈｚの場合１０ｍｓ周期、の時間間隔で実行される。具体的には、入力電圧をＲ１とＲ２で分圧した電圧を、図示しないＡＤ変換器によりデジタル値に変換した値から、交流入力電圧を、全波整流器２によって全波整流した波形の下限電圧（以降、ボトム電圧と記す）を検出したタイミングで、ＰＩ演算処理が実施される。
　カウンタ生成器１２では、ボトム電圧を検出したタイミングで、カウントを１から開始し、次周期のボトム電圧検出まで、予め定めたデジタル分解能でカウントアップ処理を行う。ＰＷＭ生成器１３では、前述のＰＩ制御演算結果から決定されるＯＮ時間（「オン時間」に同じ。以降「オン時間」と記載）と補正期間と、前述のカウンタ生成器１２で生成されるカウント値と、インダクタンス素子４の二次側インダクタの一端に接続されている抵抗Ｒ３を介して、（図示しない）ＡＤ変換器の出力であるタイマーリセット信号を基準として、一次側インダクタの電流から、スイッチング素子５を制御するためのＰＷＭ波形を生成する。
ここでＰＷＭ波形生成方法について、以下記す。
　デジタル制御回路にマイコンを採用した場合、近年では３２ビットマイコンが主流である。上記ＰＩ演算処理の中で実施される乗算は、例えば１６ビットと１６ビットの乗算により３２ビットが生成される。
　一方で、ＰＷＭ波形に設定できるｂｉｔ（「ビット」に同じ。以降ビットと記載する）数は、マイコンの仕様により異なるが、近年のマイコンの場合、３２ビットすべてを使用できるわけではなく、１６ビット等、制約されたビット数で設定を行う必要がある。したがって、３２ビットのＰＩ演算処理の結果から、例えば上位１６ビットをオン時間の設定に使用した場合、下位１６ビットは制御には使用されないことになる。
　このオン時間をＰＷＭ生成器１３でカウントしながら「Ｈ」を出力し、設定値に達したところで「Ｌ」に切替える。一方、インダクタンス素子４の一次側インダクタでは、ＰＷＭ生成器１３で「Ｈ」が出力されている期間、電流が上昇し、「Ｌ」に切り替わった際に電流が下降する。
　インダクタンス素子４の二次側インダクタは、インダクタンス素子の一次側インダクタに流れるインダクタ電流がゼロになるタイミングを検出するためのものであり、インダクタ電流がゼロになったタイミングをＰＷＭ生成器１３で判断した場合、再度オン時間の設定値だけ「Ｈ」が出力され、設定値に達したところで「Ｌ」に切替える、といったように、この処理が半周期の期間、継続される。
　しかし、上記制御方式では、使用される上位１６ビットがデジタル制御ＰＷＭの分解能（つまり２の１６乗の階調、すなわち６５５３６階調）となり、この最小分解能以上の制御を求められるような場合に、例えば図７（ａ）に示すように、出力電圧を一定の範囲に制御することが難しくなる。なお、図７（ａ）と図７（ｂ）の波形は、横軸に時間を、縦軸に出力電圧をとった場合の波形であり、図７（ａ）は、デジタル制御回路の分解能が粗く出力電圧を安定出力させることができないことを表現したもので、図７（ｂ）は理想とする出力電圧波形を示している。図７（ｂ）において、正弦波の半波形状は入力交流電圧波形の半周期と同じ周期で振動しているリップル成分を示している。
　そこで、これまで制御で使用されていなかったＰＩ演算処理結果の下位１６ビットを用いる。図２を用いてこの制御方法について説明を行う。図２（ａ）は、横軸に時間をとり、デジタル制御回路で決定されるオン時間ＡとＡ＋１を用いて、制御を実行した場合のインダクタ電流波形を三角波で表現している。この三角波の立ち上がり期間であるオン時間ＡとＡ＋１の適用期間の使い分けは、以下の方法で決定される。上述したように、ＰＩ制御処理は交流入力電圧の半周期毎に実施され、上位１６ビットでオン時間Ａが決定される。下位１６ビットは半周期の中でオン時間を補正する期間を決定することに利用する。本実施の形態１では、補正期間に適用する補正量を＋１として補正期間内のオン時間をＡ＋１にして制御を実行している。なお、下位１６ビットがすべてゼロであれば、補正制御は適用しない。
　図３は、下位１６ビットにて、図２の時間軸ｓからｔの範囲に相当する補正期間ｔｘ、を決定するための一例を示すアルゴリズムである。この図３のアルゴリズムでは、下位１６ビットの値で補正期間を定める際に、１６ビットで取りうる１０進数の値が０～６５５３５であることから、下位１６ビットを１０進数に変換した値を、中央値３２７６７に均等配分して決定するものである。具体的な制御処理を以下に示す。
　図３の最初のｉｆ文は、下位１６ビットを１０進数に変換した値が０であった場合の処理の一例を示したものであり、この場合、補正を行う必要がないため、ｓとｔの値を６５５３５よりも大きい、同じ値に設定して、補正を行うことのないようにしている。
次のｅｌｓｅ　ｉｆ文では、下位１６ビットを１０進数に変換した値が６５５３５以上の場合の処理であり、この場合、ほぼ全期間にて補正を適用する必要があるため、ｓ=０に設定するとともに、ｔ=６５５３４に設定している。
　次のｅｌｓｅ文では、上記のｉｆ文とｅｌｓｅ　ｉｆ文以外の場合の処理であり、下位１６ビットの最下位ビットが０の場合と１の場合でさらに処理を分けて実行している。はじめに、下位１６ビットの最下位ビットが０の場合、下位１６ビットを１ビット右シフトして、１０進数として半分の値にしたものを３２７６７から引き算した数値をｓに、足し算したものをｔにセットしている。一方で、下位１６ビットの最下位ビットが１の場合、ｓには、下位１６ビットに１を引き算してから１ビット右シフトしたものを、３２７６７から引き算した数値を代入し、ｔには、下位１６ビットに１を足し算してから１ビット右シフトしたものを、３２７６７から引き算した数値を代入している。
　上述したような図３のアルゴリズムを用いることにより、図２に示すオン時間の補正期間を決めるｓとｔの値を決定する。
　このような制御を実施することにより、ＰＩ制御演算結果の上位１６ビットをオン時間の決定に使用して、半周期の期間に制御した場合では出力することのできなかった出力電圧を出力可能とし、出力電圧の精度が向上する。
　なお、図２では模式的に交流入力電圧波形を歪ませて図示したが、実際には、入力側コンデンサ、あるいは図１には図示されていない入力フィルタで平滑されるため、力率に与える影響はない程度の変動であり、従来のアナログ制御ＩＣで制御した場合と同等レベルの力率を実現することができる。また、出力側には出力側コンデンサ７により平滑処理が実施されるため、出力電圧にも影響はない。
　なお、上記では、補正期間のオン時間の補正量を＋１としてオン時間をＡ＋１で制御したが、補正量を＋２としてオン時間Ａ＋２等で制御を実行してもよく、力率に影響を与えない程度の異なる補正量を適用したオン時間でもかまわない。また、上記では補正期間を決定するために下位１６ビット全てを使用したが、補正期間を決定する下位ビットのビット数はこれに限らず、下位ビットの左から４ビット等の少ないビット数で補正期間を決めてもよい。後者の場合でも、出力電圧精度が所望の値を満足する場合もある。
　また、上記では、交流入力電圧を全波整流器２によって全波整流した波形のボトム電圧を検出したタイミングで、カウンタ生成器１２によりカウントアップして生成したカウンタにて補正期間を決定したが、アップダウンカウンタあるいはダウンカウンタ等、時間軸で補正をかけるもの（時間的に変化する電圧などの信号）であれば、これに限るものではない。
　なお、上記では、制御量の演算にＰＩ制御を用いたが、ＰＩ制御、ＰＩＤ制御などの古典制御、あるいは現代制御であるH∞制御等、誤差算出結果を目標値に近づけるための制御方法であれば、何を用いてもよい。
　次に図４では、横軸に時間を、縦軸に電圧をとった場合の、入力交流電圧の半波波形を示している。上記の説明では、下位１６ビットにて時間軸のｓとｔを決定し、補正期間ｔｘにてインダクタ電流の三角波の立ち上がり期間であるオン時間をＡ＋１等で制御を行っていた。しかし、図４で示すように、交流入力は５０Ｈｚもしくは６０Ｈｚの固定周期、固定波高値の電圧波形であり、補正期間ｔｘは全波整流後の交流入力電圧に対応するため、交流入力電圧の電圧レベルで補正期間を制御しても同様の効果を得ることができる。
　このように、実施の形態１によれば、ＰＦＣ回路１をデジタル制御回路８にて制御を行う場合において、出力電圧を分圧した電圧をＡＤ変換によりデジタル値に変換し、目標電圧との誤差を減算器９により演算処理を実行し、減算器９により演算された誤差を、交流入力電圧の下限のタイミング（全波整流した波形のボトム電圧のタイミング）でデジタルＰＩ演算を実施し、カウンタ生成器１２においてボトム電圧を検出したタイミングで、カウントを１から開始し、次周期のボトム電圧検出まで予め定めたデジタル分解能でカウントアップ処理を行い、ＰＷＭ生成器１３では、前述のＰＩ制御演算結果の例えば上位１６ビットで決定されるオン時間と下位１６ビットで決定される補正期間と、前述のカウンタ生成器１２で生成されるカウント値と、インダクタンス素子４の二次側インダクタの一端に接続されているＡＤ変換により一次側インダクタの電流から、スイッチング素子５を制御するためのＰＷＭ波形を生成する構成としている。
　これにより、力率補償回路においてデジタル制御のＰＷＭ分解能以上の精度が求められる場合に、これまで使用していなかった下位ビットで補正期間を決定してインダクタ電流波形の三角波の立ち上がり期間であるオン時間を補正制御することにより、出力電圧の精度が向上するため、安価で分解能の粗いマイコンでの制御を可能とする。
実施の形態２．
　図５は本発明の実施の形態２における電源制御装置の力率補償回路の構成を示すブロック図であり、図１と同一もしくは対応する構成部分には、同一の符号を付す。
　この実施の形態２の特徴は、デジタル制御回路８内部にて、全波整流された交流入力電圧の分圧された電圧をＰＷＭ生成器１３に直接入力している点であり、制御方法が実施の形態１とは異なっている。
　以下では、実施の形態１から変更する箇所についてのみ説明する。
図６に実施の形態２の制御方法を表す図を示す。図６（ａ）は、横軸に時間を、縦軸に電圧を示している。図中の曲線は全波整流された交流入力電圧波形を示している。図６（ｂ）は、ＰＩ演算処理結果のビット幅を示しており、ここでも例として３２ビットマイコンの場合においてＰＩ演算処理結果の上位１６ビットを上記インダクタ電流波形の三角波の立ち上がり期間であるオン時間Ａに、下位ビットを補正範囲に使用することを示したものである。ここでは説明の簡略化のため、補正範囲を決定する下位ビットは、下位ビットのうち、ＭＢＳ側から４ビットとしている。以下、この下位ビットのＭＳＢ側から４ビット分を下位４ビットと表現する。
　そこで、下位４ビットのＭＳＢ（Most　Significant　Bit、最上位ビット）側から各ビットを順にｂＥ、ｂＦ、ｂＧ、ｂＨとした場合に、図６に示すように、全波整流された交流入力電圧に対し、予め定めた対応範囲を割り当てている。実施の形態２では、予め定めた下位ビットのそれぞれのビット毎にオン時間の補正量の適用有無を判断し、制御することを特徴としている。例えば、下位４ビットが「１０１０」であった場合、ｂＥとｂＧが「１」であるため、予め定めている入力電圧範囲のＥとＧの区間になったことをＰＷＭ生成器１３で検出し、Ｅ及びＧの各区間では、例えば補正量を＋１としたオン時間Ａ＋１を適用し、制御を実行する。
　このように、実施の形態２によれば、ＰＦＣ回路１を、デジタル制御回路８にて制御を行う場合において、出力電圧をマイコンが取り込める電圧まで下げるために、分圧した電圧をＡＤ変換器によりデジタル値にＡＤ変換し、目標電圧との誤差を減算器９により演算処理を実行し、減算器９により演算された誤差を、全波整流された交流入力電圧が右肩下がりから大きくなるポイントである下限のタイミングで、デジタルＰＩ演算を実施する。ＰＷＭ生成器１３では、前述のＰＩ制御演算結果の、例えば上位１６ビットで決定されるオン時間と、下位４ビットで決定される補正範囲と、全波整流された交流入力電圧を分圧した電圧をＡＤ変換した値と、インダクタンス素子４の二次側インダクタの一端に接続されている、図示しないＡＤ変換器からのタイマーリセット信号を基準にして、一次側インダクタの電流から、スイッチング素子５を制御するためのＰＷＭ波形を生成する構成において、補正範囲を決定する下位４ビットの各ビットに、予め定めた入力電圧の補正範囲を対応させて、補正量の適用有無を制御することにより、デジタル制御のＰＷＭ分解能以上の精度が求められる場合に、下位４ビットでＰＷＭ分解能を補うことができ、出力電圧の精度を向上することができるため、安価な分解能の粗いマイコンでの制御を可能とする。
　なお上記の説明では、スイッチング素子５を制御するための、ＰＷＭ波形を生成する構成において、補正範囲を決定する下位４ビットの各ビットに、予め定めた入力電圧の補正範囲を対応させて補正量の適用有無を制御する場合について説明したが、これに限らない。例えば、スイッチング素子５を制御するためのＰＷＭ波形を生成する構成において、補正範囲を決定する下位４ビットの各ビットに、予め定めた入力電圧の補正期間（図６のｔｅ、ｔｆ、ｔｇ、ｔｈ参照）を対応させて補正量の適用有無を制御しても、同様の効果を得ることができる。
実施の形態３．
　図８は、本発明の実施の形態３における電源制御装置の力率補償回路の構成を示すブロック図であり、図１と同一もしくは対応する構成部分には、同一の符号を付す。
　この実施の形態３は、実施の形態１に対し、ボトム検出器１１からカウンタ生成器１２への同期信号が除去され、デジタル制御回路８内部にて、ボトム検出器とは非同期のカウンタを保持している点が異なる。具体的に、実施の形態１ではボトム検出により商用周期の半周期間でＰＷＭ波形の補正を行うが、本実施の形態３は、商用周期の半周期よりも短い期間、即ち、より高周波にＰＷＭ波形の補正を行う方式である。
　以下では、実施の形態１から変更する箇所についてのみ説明する。
図９に実施の形態３の制御方法を表す図を示す。図９（ａ）は、横軸に時間を取り、デジタル制御回路で決定されるオン時間ＡとＡ＋１を用いて制御を実行した場合の、インダクタ電流波形を三角波で表現している。図９（ｂ）は、本実施の形態３の特徴となる図であり、商用周期の半周期を６分割した一定周期ｔｍａｘで、ＰＷＭ波形の補正を行う場合を例として、カウントステップ「ｃｏｕｎｔ」のカウント数と、ＰＩ制御演算結果の下位ビットｐｉ＿ｌｏｗの比較におけるオン時間Ａ＋１の期間ｔｃの設定方法を表現している。
以下に本実施の形態３の方法を説明する。
［制御方法の概要］
　図９（ａ）のオン時間ＡとＡ＋１の適用期間の切替は、例えば、ここでもＰＷＭ分解能１６ビットである３２ビットマイコンの場合を考えると、図９（ｃ）に示すＰＩ演算処理結果の下位１６ビットの値から、出力すべきＡとＡ＋１の期間の比率を求める。そして出力すべきオン時間ＡとＡ＋１の期間の比率から、商用周期の半周期よりも短い一定周期ｔｍａｘにおけるオン時間Ａ＋１の期間ｔｃを決定し、決定した期間ｔｃと一定周期ｔｍａｘでＡ＋１とＡの切替を行う。この制御は、図９（ｂ）に図示するように、例えばマイコン内蔵のカウンタ機能を用いて実現することが可能である。
［カウンタ機能での実現方法］
　上述した制御は、一定周期ｔｍａｘとカウントステップ「ｃｏｕｎｔ」を、以下の通り決定することで実現できる。なお、ここでは簡略化のため、ＰＩ制御演算結果下位ビットのＭＳＢ側から４ビット分を補正演算に用いることとして、説明する。
（一定周期ｔｍａｘ）
　図９に示すようにカウンタの一定周期ｔｍａｘの整数倍ｋ（図９の例ではｋ＝６）が、入力電圧の半周期（例えば、５０Ｈｚの商用電源の場合１０ｍｓ）と一致するようなｔｍａｘとする。これにより、図９（ａ）の記号Ｃで示したように、整流後の脈流入力電圧の下限時に、図９（ｂ）のカウンタがリセットされる構成とすることができ、脈流入力電圧の下限値、即ちＰＩ演算処理の実行タイミングと、カウンタリセットタイミングのずれによる不安定な出力電圧変動を抑制することが可能である。
　なお、ｋは自然数であれば良く、ｋ＝「１」の場合は、実施の形態１と同じ、商用周期の半周期でＰＷＭ波形の補正を行うこととなる。また、ｋを大きくすると、オン時間ＡとＡ＋１を、より高周波で切り替えることが可能となる。上記商用周期の半周期は、事前に定める一定の値でなく、ボトム検出器で検出されるボトム間の時間を求めて決定しても良い。
　さらに、ここでは、図８に示すようにデジタル制御回路の持つカウンタ生成器は、ボトム検出と非同期の構成としているが、図１の構成とし、ボトム検出器と同期させて、脈流入力電圧の下限値を検出したとき、即ちＰＩ演算処理を実行するタイミングで強制的にカウンタ生成器のカウント値をリセットするように、構成を追加しても良い。この構成を追加することで、商用電源に瞬間的な周波数変動が発生したときの、脈流入力電圧の下限値と、内部カウンタのゼロクリアのずれとが蓄積されることを防げるため、より出力電圧変動を抑制した安定的な出力電圧を得ることができる。
（カウントステップ「ｃｏｕｎｔ」）
　図１０に、図９の一部である点線で囲んだ矩形部Ｂを拡大した概要図を示す。図１０（ｂ）に示す、オン時間ＡとＡ＋１を切り替えるタイミングを決定するためのカウントステップ「ｃｏｕｎｔ」は、図１０（ｃ）に示す、ＰＩ演算処理結果の下位ビットから補正演算に使用するビット数ｎと、上記にて決定した一定周期ｔｍａｘから、式（１）により決定する。例えば、ＰＩ演算処理結果の下位ビットから、補正演算に使用するビット数ｎをＭＳＢ側から４ビット分（ｎ＝４）とするときは、カウントステップ「ｃｏｕｎｔ」はｔｍａｘ／２＾４で求めた値を適用することで、ＰＩ演算処理結果の下位ビットの、ＭＳＢ側から４ビット分の値であるｐｉ＿ｌｏｗを、そのまま、すなわち変換することなく、オン時間ＡとＡ＋１の切替タイミング決定のカウント値として使用することができる。
　　ｃｏｕｎｔ＝ｔｍａｘ／２＾ｎ　　　　　　　　（１）
ここでｎは補正演算に用いるビット数である。
［制御方法］
　上述の通りに、一定周期ｔｍａｘとカウントステップ「ｃｏｕｎｔ」を決定し、ＰＩ演算処理結果の下位ビットから補正演算に使用するビット数ｎをｎ＝４とするときは、カウントステップ「ｃｏｕｎｔ」のカウント数が、１５（＝２＾４－１）となった次のタイミング（タイミングＱ）で、カウント数をゼロクリアする構成とすることで、一定周期ｔｍａｘのカウンタが生成できる。このカウンタを用いて、カウント数がゼロクリアされたとき（タイミングＱ）に、オン時間をＡからＡ＋１に切り替え、カウント数がｐｉ＿ｌｏｗと等しくなったとき（タイミングＰ）に、オン時間をＡ＋１からＡへと切り替える。つまり、ｎ＝４としたときのｐｉ＿ｌｏｗが最大値、即ち「‘１１１１’＝１５」のとき、Ａ＋１の期間が最大（ｔｃ＝１５／１６×ｔｍａｘ）となり、ｐｉ＿ｌｏｗが最小値、即ち「‘００００’＝０」のとき、Ａ＋１の期間が最小（ｔｃ＝０）となる。
　例えば、図１０のようにｐｉ＿ｌｏｗが「‘０１１１’＝７」のときは、カウント数が１５となった次のタイミング（タイミングＱ）で、オン時間をＡからＡ＋１に切り替え、カウント数が７となったとき（タイミングＰ）に、オン時間をＡ＋１からＡへと切り替える。この制御方法により、Ａ＋１の期間はｔｃ＝７／１６×ｔｍａｘ、Ａの期間はｔｃ＝９／１６×ｔｍａｘとなるため、下位４ビットの値を、オン時間ＡとＡ＋１の期間の比率へ反映させることができる。
　以上説明したように、本実施の形態３を用いることで、オン時間ＡとＡ＋１を、より短時間で切り替えることができるため、オン時間の切替周期による高調波を高周波側へ移動することができる。
　このように、実施の形態３によれば、ＰＦＣ回路１を、デジタル制御回路８にて制御を行う場合において、出力電圧をマイコンが取り込める電圧まで下げるために、分圧した電圧を、ＡＤ変換器によりデジタル値にＡＤ変換し、目標電圧との誤差を減算器９により演算処理し、減算器９により演算された誤差を、全波整流された交流入力電圧が右肩下がりから大きくなるポイントである下限のタイミングで、デジタルＰＩ演算を実施する。
　そして、カウンタ生成器１２において、予め決定したカウント値に達したタイミングで、カウントをゼロクリアし、次周期の予め決定したカウント値に達するまで、予め定めたデジタル分解能でカウントアップ処理を行い、ＰＷＭ生成器１３では、前述のＰＩ制御演算結果の、例えば上位１６ビットで決定されるオン時間と、下位１６ビットで決定される補正期間と、前述のカウンタ生成器１２で生成されるカウント値と、インダクタンス素子４の二次側インダクタの一端に接続されているＡＤ変換により、一次側インダクタの電流からスイッチング素子５を制御するためのＰＷＭ波形を生成する構成としている。
　これにより、力率補償回路においてデジタル制御のＰＷＭ分解能以上の精度が求められる場合に、これまで使用していなかった下位ビットで補正期間を決定して、インダクタ電流波形の三角波の立ち上がり期間である、オン時間を補正制御することにより、出力電圧の精度が向上し、安価で分解能の粗いマイコンでの制御を可能とする。さらに、電源高調波を高周波側へ移動させることができる。
　また、本力率補償回路を、図１１の回路図に示すような、電源装置と負荷で構成するＬＥＤ照明装置に用いることで、以下のような効果がある。図１１の負荷は、ＬＥＤ素子３１を直列に接続したＬＥＤモジュール３０で、電源装置は、図１で示した力率補償回路とＬＥＤに流す電流を一定の所望電流値に制御するＬＥＤ電流調整回路で、構成されている。通常、ＬＥＤ照明装置は、交流入力電圧を力率補償回路で高調波を抑制しつつ直流電圧を出力し、降圧コンバータなどによって構成されるＬＥＤ電流調整回路にて、力率補償回路から出力される直流電圧から、負荷のＬＥＤで必要な電圧、電流に変換して供給される。
　この詳細について、図７を用いて以下説明する。図７（ａ）は、分解能が粗いデジタル制御回路で制御した場合の力率補償回路の出力電圧波形を示す。一方、図７（ｂ）は、デジタル制御回路で制御した場合の理想的な力率補償回路の出力電圧波形を示す。力率補償回路の出力電圧精度が、図７（ａ）に示すような電圧精度の劣化しているものを降圧コンバータなどによって構成されるＬＥＤ電流調整回路に入力した場合、ＬＥＤの光のちらつきとなってしまう。本現象（光のちらつき）を回避するために、降圧コンバータの周波数応答特性を上げる等の対策をとった場合、降圧コンバータなどによって構成されるＬＥＤ電流調整回路が高価になってしまう。
　そこで、図１１に示すように本実施の形態１の力率補償回路を用いることで、安価な構成で力率補償回路の出力電圧を従来より高精度化することができ、またＬＥＤ電流調整回路に安定した電圧を供給できるため、ＬＥＤ光がちらつかないＬＥＤ照明装置を提供することができる。
　ここで、前述したＬＥＤ電流調整回路は降圧コンバータに限らず、ＬＥＤ電流を調整することができる回路であれば何でも良い。さらに、図１１では、ＬＥＤ素子を直列に接続したものをＬＥＤモジュールとしているが、ＬＥＤモジュールのＬＥＤ素子接続方法は、直列に限らず、並列接続、または直列接続と並列接続を組み合わせても良い。また、負荷は、ＬＥＤに限らず、ＬＥＤと同様、電流を制御して点灯する有機ＥＬなどの発光素子等でもかまわない。
　さらに、図１１では、力率補償回路を実施の形態１で示した図１として表記しているが、これに限らず、実施の形態２、３で示した図５、図８を力率補償回路として接続することでも同様の効果を得ることができる。
　このように、前述の実施の形態１～３で説明した力率補償回路を用いたＬＥＤ照明装置によれば、力率補償回路の出力電圧精度が向上し、ＬＥＤ電流調整回路に安定した電圧を供給できるので、光ちらつきのないＬＥＤ照明装置を提供することができる。なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
　１　ＰＦＣ回路、２　全波整流器、３　入力側コンデンサ、４　インダクタンス素子、５　スイッチング素子、６　ダイオード、７　出力側コンデンサ、８　デジタル制御回路、９　減算器、１０　ＰＩ制御器、１１　ボトム検出器、１２　カウンタ生成器、１３　ＰＷＭ生成器、１４　出力電圧制御器、２０　交流電源、３０　ＬＥＤモジュール、３１　ＬＥＤ素子。

Claims (15)

  1. 交流電源の出力を全波整流する全波整流器により整流した電圧を、この全波整流器の出力端に並列に接続された、高周波成分を除去する入力側コンデンサ、およびインダクタンス素子の一端に入力し、
    前記インダクタンス素子の他端に、この他端と接地電位間に設けられた、出力をスイッチングするスイッチング素子と、ダイオードおよび高周波成分を除去する出力側コンデンサを直列に接続した回路とを並列に接続することにより、
    前記出力側コンデンサの高電位端の出力を直流電圧として出力する電源制御装置の力率補償回路において、
    前記全波整流器によって全波整流した電圧の下限電圧を検出するボトム検出器と、
    前記ボトム検出器で検出した下限電圧に対応して前記直流電圧から検知した電圧を目標電圧に制御する出力電圧制御器と、
    前記インダクタンス素子の電流を基に前記スイッチング素子を制御するＰＷＭ信号を生成するＰＷＭ生成器と、を有し、
    前記インダクタンス素子に流れるインダクタ電流がゼロになるタイミングを基準にして、前記出力電圧制御器で演算した演算結果から決定される前記スイッチング素子のオン時間を決めるオン時間信号、および前記オン時間を補正する補正期間を定める補正期間信号を、前記ＰＷＭ生成器に入力し、生成したＰＷＭ信号により前記スイッチング素子を制御するデジタル制御回路を備えたことを特徴とする電源制御装置の力率補償回路。
  2. 前記インダクタンス素子を一次側インダクタと二次側インダクタで構成し、
    一次側インダクタの一端に交流電源の出力を全波整流する全波整流器により整流した電圧を、前記インダクタンス素子の一次側インダクタの他端に前記ダイオードの一端を接続し、
    前記インダクタンス素子の一次側インダクタに流れるインダクタ電流がゼロになる電圧値を前記インダクタンス素子の二次側インダクタで検出することを特徴とする請求項１に記載の電源制御装置の力率補償回路。
  3. 前記出力電圧制御器は、
    前記直流電圧から検知した電圧と予め定めた目標電圧とから、これら両電圧の差を求める減算器と、
    前記減算器の出力信号のＰＩ制御もしくはＰＩＤ制御を含む古典制御、またはH∞制御を含む現代制御を実行する制御器と、
    で構成されることを特徴とする請求項１または請求項２に記載の電源制御装置の力率補償回路。
  4. 前記出力電圧制御器で演算した演算結果から決定される前記スイッチング素子のオン時間を決めるオン時間信号および前記オン時間を補正する補正期間を定める補正期間信号とともに、前記全波整流器によって全波整流した電圧を基に定めた信号を前記ＰＷＭ生成器に入力し、生成したＰＷＭ信号により前記スイッチング素子を制御することを特徴とする請求項１から請求項３のいずれか１項に記載の電源制御装置の力率補償回路。
  5. 前記出力電圧制御器で演算した演算結果から決定される前記スイッチング素子のオン時間を決めるオン時間信号および前記オン時間を補正する補正期間を定める補正期間信号と、一定のカウントステップでカウントアップ処理を行い、一定期間後にカウントをゼロクリアするようにカウンタ生成器で生成される連続的なカウント信号を前記ＰＷＭ生成器に入力し、生成したＰＷＭ信号により前記スイッチング素子を制御することを特徴とする請求項１から請求項４のいずれか１項に記載の電源制御装置の力率補償回路。
  6. 前記全波整流器によって全波整流した電圧を基に定めた信号は、前記全波整流した電圧の下限電圧を検出したタイミングでカウントを開始し次の前記下限電圧を検出するまでカウントアップ処理を行うカウンタ生成器で生成されるカウント信号、あるいは前記全波整流した電圧を分圧した電圧信号であることを特徴とする請求項４に記載の電源制御装置の力率補償回路。
  7. 前記スイッチング素子のオン時間は、前記出力電圧制御器で演算した演算結果の上位ビットの情報で決定し、前記スイッチング素子の補正期間は、前記出力電圧制御器で演算した演算結果の下位ビットの情報で決定するとともに、前記スイッチング素子の補正期間内では前記スイッチング素子のオン時間を、予め定めた補正量に変更して前記スイッチング素子を制御することを特徴とする請求項１から請求項６のいずれか１項に記載の電源制御装置の力率補償回路。
  8. 前記連続的なカウント信号の一定期間を、入力電圧の商用周期の半周期で割り切れる時間とすることを特徴とする請求項５に記載の電源制御装置の力率補償回路。
  9. 前記カウントアップ処理の周期を、前記連続的なカウント信号の一定期間と、前記スイッチング素子の補正期間を決定するために使用する演算結果の下位ビットの情報から決定することを特徴とする請求項５に記載の電源制御装置の力率補償回路。
  10. 前記出力電圧制御器で演算した演算結果の下位ビットのビット毎に、予め定めた全波整流された交流電源の電圧出力の補正範囲にて、前記補正量の適用有無を決定して前記スイッチング素子のオン時間を制御することを特徴とする請求項７に記載の電源制御装置の力率補償回路。
  11. 前記出力電圧制御器で演算した演算結果の下位ビットのビット毎に、予め定めた全波整流された交流電源の電圧出力の補正期間にて、前記補正量の適用有無を決定して前記スイッチング素子のオン時間を制御することを特徴とする請求項７に記載の電源制御装置の力率補償回路。
  12. 前記スイッチング素子のオン時間を補正する補正期間は、前記出力電圧制御器で演算した演算結果の下位ビットの一部の情報で決定することを特徴とする請求項１から請求項４、または請求項６、請求項７のいずれか１項に記載の電源制御装置の力率補償回路。
  13. 請求項１、４、５、７、１０から１２において、出力電圧制御器は、前記直流電圧から検知した電圧と予め定めた目標電圧とから、これら両電圧の差を求める減算器と、この減算器の出力信号をＰＩ制御するＰＩ制御器と、で構成されることを特徴とする電源制御装置の力率補償回路。
  14. 交流電源の出力を全波整流する全波整流器により整流した電圧を、この全波整流器の出力端に並列に接続された、高周波成分を除去する入力側コンデンサ、およびコイル素子である一次側インダクタと二次側インダクタから構成されるインダクタンス素子の一次側インダクタの一端に入力し、
    前記インダクタンス素子の一次側インダクタの他端に、この他端と接地電位間に設けられた、出力をスイッチングするスイッチング素子と、ダイオードおよび高周波成分を除去する出力側コンデンサを直列に接続した回路とを並列に接続することにより、
    前記出力側コンデンサの高電位端の出力を直流電圧として出力する電源制御装置の力率補償回路の制御方法において、
    前記全波整流器によって全波整流した電圧の下限電圧を検出するボトム検出器と、
    前記直流電圧から検知した電圧と予め定めた目標電圧とから、これら両電圧の差を求める減算器、および前記ボトム検出器で検出した下限電圧に対応して前記減算器の出力信号の制御を行う制御器を有する出力電圧制御器と、
    前記インダクタンス素子の一次側インダクタの電流を基に前記スイッチング素子を制御するＰＷＭ信号を生成するＰＷＭ生成器と、を有し、
    前記インダクタンス素子の一次側インダクタに流れるインダクタ電流がゼロになる電圧値を前記インダクタンス素子の二次側インダクタで検出し、この検出した信号を基準にして、前記出力電圧制御器で演算した演算結果から決定される前記スイッチング素子のオン時間を決めるオン時間信号、および前記オン時間を補正する補正期間を定める補正期間信号と、前記全波整流器によって全波整流した電圧を基に定めた信号と、を前記ＰＷＭ生成器に入力し、生成したＰＷＭ信号により前記スイッチング素子を制御するデジタル制御回路を備えた電源制御装置の力率補償回路を用い、
    前記スイッチング素子のオン時間を補正する補正期間を、前記出力電圧制御器で演算した演算結果の下位１６ビットの情報で決定するとともに、前記補正期間を決定する際、前記下位１６ビットの情報を１０進数に変換した値を中央値に均等配分して決定することを特徴とする電源制御装置の力率補償回路の制御方法。
  15. 複数のＬＥＤを接続したＬＥＤモジュールと、前記ＬＥＤモジュールに一定電流を供給する電源装置とを有するＬＥＤ照明装置であって、
    前記電源装置は、請求項１から請求項１３のいずれか１項に記載の電源制御装置の力率補償回路を有することを特徴とするＬＥＤ照明装置。
PCT/JP2015/065987 2014-09-24 2015-06-03 電源制御装置の力率補償回路、その制御方法、およびｌｅｄ照明装置 WO2016047207A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016549980A JP6250181B2 (ja) 2014-09-24 2015-06-03 電源制御装置の力率補償回路、その制御方法、およびｌｅｄ照明装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014193327 2014-09-24
JP2014-193327 2014-09-24

Publications (1)

Publication Number Publication Date
WO2016047207A1 true WO2016047207A1 (ja) 2016-03-31

Family

ID=55580748

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/065987 WO2016047207A1 (ja) 2014-09-24 2015-06-03 電源制御装置の力率補償回路、その制御方法、およびｌｅｄ照明装置

Country Status (2)

Country Link
JP (1) JP6250181B2 (ja)
WO (1) WO2016047207A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT15366U1 (de) * 2016-04-07 2017-07-15 Tridonic Gmbh & Co Kg Verfahren und Schaltungsanordnung zum Betrieb von Leuchtmitteln
JPWO2018087960A1 (ja) * 2016-11-08 2019-02-07 三菱電機株式会社 力率補償電源装置およびｌｅｄ照明装置
CN109546726A (zh) * 2017-09-21 2019-03-29 现代自动车株式会社 车辆充电装置、其电流稳定方法及记录介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1056775A (ja) * 1996-08-07 1998-02-24 Ricoh Co Ltd 画像形成装置の電源装置
WO2005029925A1 (en) * 2003-09-24 2005-03-31 Koninklijke Philips Electronics N.V. Power converter with digital signal processor
JP2007202342A (ja) * 2006-01-27 2007-08-09 Diamond Electric Mfg Co Ltd デジタルコンバータ及びその制御方法
JP2009247101A (ja) * 2008-03-31 2009-10-22 Tdk Corp 充電装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1056775A (ja) * 1996-08-07 1998-02-24 Ricoh Co Ltd 画像形成装置の電源装置
WO2005029925A1 (en) * 2003-09-24 2005-03-31 Koninklijke Philips Electronics N.V. Power converter with digital signal processor
JP2007202342A (ja) * 2006-01-27 2007-08-09 Diamond Electric Mfg Co Ltd デジタルコンバータ及びその制御方法
JP2009247101A (ja) * 2008-03-31 2009-10-22 Tdk Corp 充電装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT15366U1 (de) * 2016-04-07 2017-07-15 Tridonic Gmbh & Co Kg Verfahren und Schaltungsanordnung zum Betrieb von Leuchtmitteln
JPWO2018087960A1 (ja) * 2016-11-08 2019-02-07 三菱電機株式会社 力率補償電源装置およびｌｅｄ照明装置
CN109546726A (zh) * 2017-09-21 2019-03-29 现代自动车株式会社 车辆充电装置、其电流稳定方法及记录介质

Also Published As

Publication number Publication date
JP6250181B2 (ja) 2017-12-20
JPWO2016047207A1 (ja) 2017-06-01

Similar Documents

Publication Publication Date Title
TWI492503B (zh) 一種電流控制系統和方法及其信號產生電路
US9641063B2 (en) System and method of compensating power factor for electrical loads
US10312800B2 (en) AC-DC converter
CN106028496B (zh) Led点亮装置以及led照明装置
JP2012217247A (ja) 電源回路
JP6599024B2 (ja) 力率補償電源装置およびｌｅｄ照明装置
JP6702112B2 (ja) スイッチング電源装置及びｌｅｄ点灯回路
JP6250181B2 (ja) 電源制御装置の力率補償回路、その制御方法、およびｌｅｄ照明装置
US10374513B2 (en) AC-DC converter
JP6398537B2 (ja) Ａｃ−ｄｃコンバータ
JP5741004B2 (ja) スイッチング電源装置、及びｌｅｄ照明装置
JP6711125B2 (ja) 力率補償装置、ｌｅｄ照明装置
JP6309182B2 (ja) 電力変換装置及びその制御方法
JP2013158179A (ja) 充電装置
JP7293824B2 (ja) 点灯装置、照明器具、点灯装置の制御方法
JP2018137841A (ja) 力率改善回路及び充電装置
JP5507417B2 (ja) 電源装置
JP6226785B2 (ja) 電源装置、電源装置の制御方法及び制御プログラム
JP2017157375A (ja) 点灯装置および照明装置
JP2013093952A (ja) 充電装置
JP6602194B2 (ja) 力率改善回路及び力率改善方法
JP2021013233A (ja) 出力電圧検出装置
JP6659196B2 (ja) 電力変換装置
JP6550876B2 (ja) Ｌｅｄ電源装置及びｌｅｄ照明装置
CN112491266A (zh) 驱动器电路和电源

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15844814

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016549980

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15844814

Country of ref document: EP

Kind code of ref document: A1