JP2001178139A - 単相入力整流装置 - Google Patents
単相入力整流装置Info
- Publication number
- JP2001178139A JP2001178139A JP35306199A JP35306199A JP2001178139A JP 2001178139 A JP2001178139 A JP 2001178139A JP 35306199 A JP35306199 A JP 35306199A JP 35306199 A JP35306199 A JP 35306199A JP 2001178139 A JP2001178139 A JP 2001178139A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- circuit
- igbt
- reference waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】マルチプライヤ等の高価なＩＣ回路を必要とせ
ず、簡単なオープンループ制御でスイッチング素子を確
実に制御でき、且つコストの低下を可能とする。 【解決手段】交流電源１はダイオードスタック２で全波
整流され、リアクタ３を介してＩＧＢＴ８に供給され
る。ＣＰＵ制御部２１の基準波形発生回路３１は、同期
信号発生回路２３から出力される交流電源１に同期した
正弦波信号Ｖsinと出力電圧指令値Ｍとにより、正弦波
信号Ｖsinの位相を一定時間遅延して振幅Ｍの基準波形
信号Ｖssを発生する。電圧比較回路３２は、基準波形信
号Ｖssと振幅Ｌの三角波信号Ｖmodとを比較して矩形波
信号をＩＧＢＴ駆動回路２２に出力し、ＩＧＢＴ８をオ
ン／オフ制御する。ＩＧＢＴ８がオンすると、リアクタ
電流ｉ Lが増加しリアクタ３にエネルギが蓄積される。
次にＩＧＢＴ８がオフするとリアクタ電流ｉLはダイオ
ード４を通ってコンデンサ５を充電し、負荷６に供給さ
れる。
ず、簡単なオープンループ制御でスイッチング素子を確
実に制御でき、且つコストの低下を可能とする。 【解決手段】交流電源１はダイオードスタック２で全波
整流され、リアクタ３を介してＩＧＢＴ８に供給され
る。ＣＰＵ制御部２１の基準波形発生回路３１は、同期
信号発生回路２３から出力される交流電源１に同期した
正弦波信号Ｖsinと出力電圧指令値Ｍとにより、正弦波
信号Ｖsinの位相を一定時間遅延して振幅Ｍの基準波形
信号Ｖssを発生する。電圧比較回路３２は、基準波形信
号Ｖssと振幅Ｌの三角波信号Ｖmodとを比較して矩形波
信号をＩＧＢＴ駆動回路２２に出力し、ＩＧＢＴ８をオ
ン／オフ制御する。ＩＧＢＴ８がオンすると、リアクタ
電流ｉ Lが増加しリアクタ３にエネルギが蓄積される。
次にＩＧＢＴ８がオフするとリアクタ電流ｉLはダイオ
ード４を通ってコンデンサ５を充電し、負荷６に供給さ
れる。
Description
【０００１】
【発明の属する技術分野】本発明は、例えばルームエア
コン等の電源部に使用される単相入力整流装置に関す
る。
コン等の電源部に使用される単相入力整流装置に関す
る。
【０００２】
【従来の技術】従来、家庭用電気機器例えばルームエア
コンの電源部には、図４に示すようなコンバータを用い
た単相入力整流装置が使用されている。同図において、
１は例えば６０Ｈｚの単相交流電源で、この交流電源１
から出力される交流電力をダイオードスタック２により
全波整流し、その整流出力をリアクタ３、ダイオード４
及びコンデンサ５からなる平滑回路で平滑し、コンデン
サ５の充電電圧を負荷６に供給している。また、上記ダ
イオードスタック２の正負出力端子間に上記リアクタ３
及び入力電流検出用抵抗７を介して半導体スイッチング
素子例えばＩＧＢＴ（Insulated Gate Bipolar Transis
tor）８のコレクタ・エミッタ間を接続し、このＩＧＢ
Ｔ８のゲートを制御回路９及びＩＧＢＴ駆動回路１０に
より制御して総合力率の改善を図っている。
コンの電源部には、図４に示すようなコンバータを用い
た単相入力整流装置が使用されている。同図において、
１は例えば６０Ｈｚの単相交流電源で、この交流電源１
から出力される交流電力をダイオードスタック２により
全波整流し、その整流出力をリアクタ３、ダイオード４
及びコンデンサ５からなる平滑回路で平滑し、コンデン
サ５の充電電圧を負荷６に供給している。また、上記ダ
イオードスタック２の正負出力端子間に上記リアクタ３
及び入力電流検出用抵抗７を介して半導体スイッチング
素子例えばＩＧＢＴ（Insulated Gate Bipolar Transis
tor）８のコレクタ・エミッタ間を接続し、このＩＧＢ
Ｔ８のゲートを制御回路９及びＩＧＢＴ駆動回路１０に
より制御して総合力率の改善を図っている。
【０００３】上記ＩＧＢＴ８は、コレクタが整流出力の
正側に、エミッタが負側に接続され、ＩＧＢＴ駆動回路
１０からゲートに入力される信号によりオン／オフ制御
される。また、制御回路９には、ダイオードスタック２
の出力電圧ＶＡ、入力電流検出用抵抗７の両端電圧Ｖi
n、コンデンサ５の両端電圧ＶDCをフィードバック信号
として入力している。
正側に、エミッタが負側に接続され、ＩＧＢＴ駆動回路
１０からゲートに入力される信号によりオン／オフ制御
される。また、制御回路９には、ダイオードスタック２
の出力電圧ＶＡ、入力電流検出用抵抗７の両端電圧Ｖi
n、コンデンサ５の両端電圧ＶDCをフィードバック信号
として入力している。
【０００４】上記制御回路９は、ダイオードスタック２
から負荷６に供給される入力電流Ｉinがダイオードスタ
ック２の出力電圧と同相で同一な波形となるようにＩＧ
ＢＴ駆動回路１０を制御するもので、図５に示すように
構成される。
から負荷６に供給される入力電流Ｉinがダイオードスタ
ック２の出力電圧と同相で同一な波形となるようにＩＧ
ＢＴ駆動回路１０を制御するもので、図５に示すように
構成される。
【０００５】すなわち、制御回路９は、比較回路１１、
マルチプライヤ１２及び比較器１３からなり、比較回路
１１にコンデンサ５の両端電圧ＶDCが入力されると共
に、機器全体を制御するＣＰＵ（図示せず）から出力電
圧指令信号Ｖcpuが入力される。この比較回路１１の出
力信号は、上記ダイオードスタック２の出力電圧ＶＡと
共にマルチプライヤ１２に入力されて乗算され、その乗
算結果が基準波形信号ＶＳとして比較器１３に入力され
る。また、この比較器１３には、入力電流検出用抵抗７
の両端電圧Ｖinが入力されると共に変調信号ΔＶｓが入
力される。比較器１３は、上記各入力信号を比較し、そ
の比較結果Ｖc をＩＧＢＴ駆動回路１０へ出力する。
マルチプライヤ１２及び比較器１３からなり、比較回路
１１にコンデンサ５の両端電圧ＶDCが入力されると共
に、機器全体を制御するＣＰＵ（図示せず）から出力電
圧指令信号Ｖcpuが入力される。この比較回路１１の出
力信号は、上記ダイオードスタック２の出力電圧ＶＡと
共にマルチプライヤ１２に入力されて乗算され、その乗
算結果が基準波形信号ＶＳとして比較器１３に入力され
る。また、この比較器１３には、入力電流検出用抵抗７
の両端電圧Ｖinが入力されると共に変調信号ΔＶｓが入
力される。比較器１３は、上記各入力信号を比較し、そ
の比較結果Ｖc をＩＧＢＴ駆動回路１０へ出力する。
【０００６】上記の構成において、交流電源１から図６
（ａ）に示す正弦波の交流電圧が出力され、ダイオード
スタック２により図６（ｂ）に示すように全波整流さ
れ、ダイオード４を介してコンデンサ５に供給される。
これによりコンデンサ５への充電が行なわれる。
（ａ）に示す正弦波の交流電圧が出力され、ダイオード
スタック２により図６（ｂ）に示すように全波整流さ
れ、ダイオード４を介してコンデンサ５に供給される。
これによりコンデンサ５への充電が行なわれる。
【０００７】一方、制御回路９は、図５に示すようにＣ
ＰＵからの出力電圧指令信号Ｖcpuとコンデンサ５の両
端電圧ＶDCとを比較回路１１により比較し、その比較結
果をマルチプライヤ１２に出力する。マルチプライヤ１
２は、比較回路１１からの信号とダイオードスタック２
の出力電圧ＶＡとを乗算し、その乗算結果を基準波形信
号ＶＳとして比較器１３に入力する。この比較器１３
は、図７に示すように基準波形信号ＶＳに対してある幅
ΔＶＳを持たせて入力電流検出用抵抗７の両端電圧Ｖin
と比較し、入力電流検出用抵抗７の両端電圧Ｖinが「基
準波形信号ＶＳ−ΔＶＳ」より低くなるとＩＧＢＴ８の
ゲート信号をオンにし、「基準波形信号ＶＳ＋ΔＶＳ」
より大きくなるとゲート信号をオフするようにＩＧＢＴ
駆動回路１０を制御する。
ＰＵからの出力電圧指令信号Ｖcpuとコンデンサ５の両
端電圧ＶDCとを比較回路１１により比較し、その比較結
果をマルチプライヤ１２に出力する。マルチプライヤ１
２は、比較回路１１からの信号とダイオードスタック２
の出力電圧ＶＡとを乗算し、その乗算結果を基準波形信
号ＶＳとして比較器１３に入力する。この比較器１３
は、図７に示すように基準波形信号ＶＳに対してある幅
ΔＶＳを持たせて入力電流検出用抵抗７の両端電圧Ｖin
と比較し、入力電流検出用抵抗７の両端電圧Ｖinが「基
準波形信号ＶＳ−ΔＶＳ」より低くなるとＩＧＢＴ８の
ゲート信号をオンにし、「基準波形信号ＶＳ＋ΔＶＳ」
より大きくなるとゲート信号をオフするようにＩＧＢＴ
駆動回路１０を制御する。
【０００８】上記のようにＩＧＢＴ８をオン／オフ制御
することで、入力電流Ｉinがダイオードスタック２の出
力電圧ＶＡと同相で同一の波形となるように制御し、総
合力率を改善している。
することで、入力電流Ｉinがダイオードスタック２の出
力電圧ＶＡと同相で同一の波形となるように制御し、総
合力率を改善している。
【０００９】
【発明が解決しようとする課題】上記従来の単相入力整
流装置によれば、ＩＧＢＴ８をオン／オフ制御すること
で、入力電流Ｉinがダイオードスタック２の出力電圧Ｖ
Ａと同相で同一の波形となって総合力率を改善すること
ができるが、３つのフィードバック信号、すなわち、ダ
イオードスタック２の出力電圧ＶＡ、入力電流検出用抵
抗７の両端電圧Ｖin及びコンデンサ５の両端電圧ＶDCを
制御回路９に入力しているので、制御回路９の構成が複
雑になり、また、制御回路９に高価なマルチプライヤ１
２を使用しているので、非常に高価になるという問題が
あった。
流装置によれば、ＩＧＢＴ８をオン／オフ制御すること
で、入力電流Ｉinがダイオードスタック２の出力電圧Ｖ
Ａと同相で同一の波形となって総合力率を改善すること
ができるが、３つのフィードバック信号、すなわち、ダ
イオードスタック２の出力電圧ＶＡ、入力電流検出用抵
抗７の両端電圧Ｖin及びコンデンサ５の両端電圧ＶDCを
制御回路９に入力しているので、制御回路９の構成が複
雑になり、また、制御回路９に高価なマルチプライヤ１
２を使用しているので、非常に高価になるという問題が
あった。
【００１０】本発明は上記の課題を解決するためになさ
れたもので、フィードバック信号を使用せず、また、マ
ルチプライヤ等の高価なＩＣ回路を必要とせず、簡単な
オープンループ制御でスイッチング素子を確実に制御で
き、且つ安価に構成し得る単相入力整流装置を提供する
ことを目的とする。
れたもので、フィードバック信号を使用せず、また、マ
ルチプライヤ等の高価なＩＣ回路を必要とせず、簡単な
オープンループ制御でスイッチング素子を確実に制御で
き、且つ安価に構成し得る単相入力整流装置を提供する
ことを目的とする。
【００１１】
【課題を解決するための手段】本発明に係る単相入力整
流装置は、単相交流電源の出力を全波整流する整流回路
と、この整流回路の出力端子間に接続されたリアクタ及
びスイッチング素子と、このスイッチング素子にダイオ
ードを介して並列に接続されたコンデンサと、前記交流
電源に同期した正弦波信号を発生する正弦波発生回路
と、この正弦波発生回路から出力される正弦波信号と出
力電圧指令値が入力され、前記正弦波信号の位相を一定
時間遅延して全波整流した波形に相当し、且つ出力指令
値に対応する振幅の基準波形信号を発生する基準波形発
生回路と、この基準波形発生回路から出力される基準波
形信号及び一定振幅で該基準波形信号より高い周波数の
三角波信号とを比較し、前記スイッチング素子のオン／
オフのデューティ比を決定する矩形波信号を出力する電
圧比較回路と、この電圧比較回路の出力信号に従って前
記スイッチング素子をオン／オフする駆動手段とを具備
したことを特徴とする。
流装置は、単相交流電源の出力を全波整流する整流回路
と、この整流回路の出力端子間に接続されたリアクタ及
びスイッチング素子と、このスイッチング素子にダイオ
ードを介して並列に接続されたコンデンサと、前記交流
電源に同期した正弦波信号を発生する正弦波発生回路
と、この正弦波発生回路から出力される正弦波信号と出
力電圧指令値が入力され、前記正弦波信号の位相を一定
時間遅延して全波整流した波形に相当し、且つ出力指令
値に対応する振幅の基準波形信号を発生する基準波形発
生回路と、この基準波形発生回路から出力される基準波
形信号及び一定振幅で該基準波形信号より高い周波数の
三角波信号とを比較し、前記スイッチング素子のオン／
オフのデューティ比を決定する矩形波信号を出力する電
圧比較回路と、この電圧比較回路の出力信号に従って前
記スイッチング素子をオン／オフする駆動手段とを具備
したことを特徴とする。
【００１２】
【発明の実施の形態】以下、図面を参照して本発明の一
実施形態を説明する。図１は、本発明の一実施形態に係
る単相入力整流装置の構成図である。１は例えば周波数
が６０Ｈｚの単相交流電源で、この交流電源１から出力
される交流電力を整流回路例えばダイオードスタック２
により全波整流し、その整流出力をリアクタ３、ダイオ
ード４及びコンデンサ５からなる平滑回路で平滑し、コ
ンデンサ５の充電電圧を負荷６に供給している。また、
上記ダイオードスタック２の正負出力端子間には、上記
リアクタ３を介して半導体スイッチング素子例えばＩＧ
ＢＴ（Insulated Gate Bipolar Transistor）８のコレ
クタ・エミッタ間を接続し、このＩＧＢＴ８のゲートを
ＣＰＵ制御部２１及びスイッチング素子駆動回路例えば
ＩＧＢＴ駆動回路２２により制御して総合力率の改善を
図っている。
実施形態を説明する。図１は、本発明の一実施形態に係
る単相入力整流装置の構成図である。１は例えば周波数
が６０Ｈｚの単相交流電源で、この交流電源１から出力
される交流電力を整流回路例えばダイオードスタック２
により全波整流し、その整流出力をリアクタ３、ダイオ
ード４及びコンデンサ５からなる平滑回路で平滑し、コ
ンデンサ５の充電電圧を負荷６に供給している。また、
上記ダイオードスタック２の正負出力端子間には、上記
リアクタ３を介して半導体スイッチング素子例えばＩＧ
ＢＴ（Insulated Gate Bipolar Transistor）８のコレ
クタ・エミッタ間を接続し、このＩＧＢＴ８のゲートを
ＣＰＵ制御部２１及びスイッチング素子駆動回路例えば
ＩＧＢＴ駆動回路２２により制御して総合力率の改善を
図っている。
【００１３】上記ＩＧＢＴ８は、例えばコレクタが整流
出力の正側、すなわちリアクタ３の出力側に接続される
と共にエミッタが負側に接続され、ＩＧＢＴ駆動回路２
２からゲートに入力される信号によりオン／オフ制御さ
れる。また、ＣＰＵ制御部２１には、同期信号発生回路
２３から交流電源１に同期した同期信号が入力される。
出力の正側、すなわちリアクタ３の出力側に接続される
と共にエミッタが負側に接続され、ＩＧＢＴ駆動回路２
２からゲートに入力される信号によりオン／オフ制御さ
れる。また、ＣＰＵ制御部２１には、同期信号発生回路
２３から交流電源１に同期した同期信号が入力される。
【００１４】上記ＣＰＵ制御部２１は、正弦波発生回路
３０、基準波形発生回路３１、電圧比較回路３２及び変
調信号発生回路３３からなり、上記同期信号発生回路２
３からの同期信号が正弦波発生回路３０に入力される。
この正弦波発生回路３０は、上記同期信号に同期した正
弦波信号Ｖsin を発生し、基準波形発生回路３１に入力
する。また、上記正弦波発生回路３０には、予め設定さ
れた出力電圧指令値Ｍが基準波形発生回路３１に入力さ
れる。この基準波形発生回路３１は、上記正弦波信号Ｖ
sin と出力電圧指令値Ｍとにより、正弦波信号Ｖsin の
位相を一定時間遅延して全波整流した波形に相当する周
波数１２０Ｈｚ、振幅Ｍの基準波形信号Ｖssを発生し、
電圧比較回路３２に入力する。また、この電圧比較回路
３２には、変調信号発生回路３３で発生した変調信号、
すなわち基準波形信号Ｖssより高い周波数例えば１８ｋ
Ｈｚで振幅Ｌの三角波信号Ｖmod が入力される。
３０、基準波形発生回路３１、電圧比較回路３２及び変
調信号発生回路３３からなり、上記同期信号発生回路２
３からの同期信号が正弦波発生回路３０に入力される。
この正弦波発生回路３０は、上記同期信号に同期した正
弦波信号Ｖsin を発生し、基準波形発生回路３１に入力
する。また、上記正弦波発生回路３０には、予め設定さ
れた出力電圧指令値Ｍが基準波形発生回路３１に入力さ
れる。この基準波形発生回路３１は、上記正弦波信号Ｖ
sin と出力電圧指令値Ｍとにより、正弦波信号Ｖsin の
位相を一定時間遅延して全波整流した波形に相当する周
波数１２０Ｈｚ、振幅Ｍの基準波形信号Ｖssを発生し、
電圧比較回路３２に入力する。また、この電圧比較回路
３２には、変調信号発生回路３３で発生した変調信号、
すなわち基準波形信号Ｖssより高い周波数例えば１８ｋ
Ｈｚで振幅Ｌの三角波信号Ｖmod が入力される。
【００１５】電圧比較回路３２は、上記基準波形信号Ｖ
ssと変調信号である三角波信号Ｖmod とを比較し、三角
波信号Ｖmod が基準波形信号Ｖss以上のレベルとなって
いる間“Ｈ”レベル、その他の区間で“Ｌ”レベルとな
る矩形波信号を出力し、ＩＧＢＴ駆動回路２２に入力す
る。上記電圧比較回路３２から出力される矩形波信号に
よりＩＧＢＴ駆動回路２２のオン／オフのデューティ比
が決定される。上記ＩＧＢＴ駆動回路２２は、電圧比較
回路３２から入力される矩形波信号によりＩＧＢＴ８を
オン／オフ制御する。このＩＧＢＴ８をオン／オフする
デューティ比によって負荷６に供給される出力電圧の大
きさが決まる。
ssと変調信号である三角波信号Ｖmod とを比較し、三角
波信号Ｖmod が基準波形信号Ｖss以上のレベルとなって
いる間“Ｈ”レベル、その他の区間で“Ｌ”レベルとな
る矩形波信号を出力し、ＩＧＢＴ駆動回路２２に入力す
る。上記電圧比較回路３２から出力される矩形波信号に
よりＩＧＢＴ駆動回路２２のオン／オフのデューティ比
が決定される。上記ＩＧＢＴ駆動回路２２は、電圧比較
回路３２から入力される矩形波信号によりＩＧＢＴ８を
オン／オフ制御する。このＩＧＢＴ８をオン／オフする
デューティ比によって負荷６に供給される出力電圧の大
きさが決まる。
【００１６】次に上記実施形態の動作を説明する。交流
電源１から出力される電力は、ダイオードスタック２で
全波整流され、リアクタ３を介してＩＧＢＴ８のコレク
タ・エミッタ間に供給される。この場合、ダイオードス
タック２の出力電圧は、リアクタ３により位相が遅れて
ＩＧＢＴ８に供給される。
電源１から出力される電力は、ダイオードスタック２で
全波整流され、リアクタ３を介してＩＧＢＴ８のコレク
タ・エミッタ間に供給される。この場合、ダイオードス
タック２の出力電圧は、リアクタ３により位相が遅れて
ＩＧＢＴ８に供給される。
【００１７】一方、同期信号発生回路２３は、図２
（ａ）に示すように例えば６０Ｈｚの交流電源１に同期
した矩形波信号を発生し、同期信号としてＣＰＵ制御部
２１の正弦波発生回路３０に入力する。この正弦波発生
回路３０は、図２（ｂ）に示すように上記同期信号に同
期した正弦波信号Ｖsin を発生し、基準波形発生回路３
１に入力する。
（ａ）に示すように例えば６０Ｈｚの交流電源１に同期
した矩形波信号を発生し、同期信号としてＣＰＵ制御部
２１の正弦波発生回路３０に入力する。この正弦波発生
回路３０は、図２（ｂ）に示すように上記同期信号に同
期した正弦波信号Ｖsin を発生し、基準波形発生回路３
１に入力する。
【００１８】上記基準波形発生回路３１は、上記正弦波
信号Ｖsin と出力電圧指令値Ｍとにより、図２（ｃ）に
示すように正弦波信号Ｖsin の位相を一定時間遅延し、
すなわち上記リアクタ３による電圧の遅延に合わせて位
相を遅延し、全波整流した波形に相当する周波数１２０
Ｈｚ、振幅Ｍの基準波形信号Ｖssを発生して電圧比較回
路３２に入力する。上記出力電圧指令値Ｍは、例えば
「０＜Ｍ＜３」（変調信号の振幅が１のとき）の範囲か
ら選択できるようになっており、出力電圧ＶDCの値に応
じて決定する。この場合、出力電圧指令値Ｍは、 Ｍ小→ＶDC大 Ｍ大→ＶDC小 の関係がある。
信号Ｖsin と出力電圧指令値Ｍとにより、図２（ｃ）に
示すように正弦波信号Ｖsin の位相を一定時間遅延し、
すなわち上記リアクタ３による電圧の遅延に合わせて位
相を遅延し、全波整流した波形に相当する周波数１２０
Ｈｚ、振幅Ｍの基準波形信号Ｖssを発生して電圧比較回
路３２に入力する。上記出力電圧指令値Ｍは、例えば
「０＜Ｍ＜３」（変調信号の振幅が１のとき）の範囲か
ら選択できるようになっており、出力電圧ＶDCの値に応
じて決定する。この場合、出力電圧指令値Ｍは、 Ｍ小→ＶDC大 Ｍ大→ＶDC小 の関係がある。
【００１９】上記電圧比較回路３２は、図３（ａ）に示
すように上記基準波形信号Ｖssと例えば周波数１８ｋＨ
ｚ、振幅Ｌの三角波信号Ｖmod とを比較し、同図（ｂ）
に示すように三角波信号Ｖmod が基準波形信号Ｖss以上
のレベルとなっている間“Ｈ”レベル、その他の区間で
“Ｌ”レベルとなる１８ｋＨｚの矩形波信号を出力し、
ＩＧＢＴ駆動回路２２に入力する。ＩＧＢＴ駆動回路２
２は、電圧比較回路３２から入力される矩形波信号によ
りＩＧＢＴ８をオン／オフ制御する。すなわち、ＩＧＢ
Ｔ駆動回路２２は、上記矩形波信号が“Ｈ”レベルのと
きにＩＧＢＴ８をオンし、“Ｌ”レベルのときにＩＧＢ
Ｔ８をオフする。
すように上記基準波形信号Ｖssと例えば周波数１８ｋＨ
ｚ、振幅Ｌの三角波信号Ｖmod とを比較し、同図（ｂ）
に示すように三角波信号Ｖmod が基準波形信号Ｖss以上
のレベルとなっている間“Ｈ”レベル、その他の区間で
“Ｌ”レベルとなる１８ｋＨｚの矩形波信号を出力し、
ＩＧＢＴ駆動回路２２に入力する。ＩＧＢＴ駆動回路２
２は、電圧比較回路３２から入力される矩形波信号によ
りＩＧＢＴ８をオン／オフ制御する。すなわち、ＩＧＢ
Ｔ駆動回路２２は、上記矩形波信号が“Ｈ”レベルのと
きにＩＧＢＴ８をオンし、“Ｌ”レベルのときにＩＧＢ
Ｔ８をオフする。
【００２０】上記ＩＧＢＴ８がオンすると、リアクタ３
を流れる電流ｉL が増加し、リアクタ３にエネルギが蓄
積される。次にＩＧＢＴ８がオフすると、リアクタ電流
ｉLは、ダイオード４を通ってコンデンサ５を充電す
る。このコンデンサ５に充電された電圧ＶDCが負荷６に
出力電圧として供給され、負荷６に出力電流ｉoutが流
れる。
を流れる電流ｉL が増加し、リアクタ３にエネルギが蓄
積される。次にＩＧＢＴ８がオフすると、リアクタ電流
ｉLは、ダイオード４を通ってコンデンサ５を充電す
る。このコンデンサ５に充電された電圧ＶDCが負荷６に
出力電圧として供給され、負荷６に出力電流ｉoutが流
れる。
【００２１】上記出力電圧ＶDCの大きさは、ＩＧＢＴ８
をオン／オフするデューティ比によって決まるので、出
力電圧指令値Ｍによって出力電圧ＶDCの大きさを任意に
調整することができる。
をオン／オフするデューティ比によって決まるので、出
力電圧指令値Ｍによって出力電圧ＶDCの大きさを任意に
調整することができる。
【００２２】また、ダイオードスタック２の出力電圧と
ＩＧＢＴ８の制御電圧に少し位相差を設けることによ
り、すなわち、ダイオードスタック２の出力電圧波形に
対し、基準波形発生回路３１で発生する基準波形信号Ｖ
ssの位相をリアクタ３による位相の遅れに合わせること
により、リアクタ電流ｉL はダイオードスタック２の出
力電圧と同相の波形となり、総合力率を改善することが
できる。
ＩＧＢＴ８の制御電圧に少し位相差を設けることによ
り、すなわち、ダイオードスタック２の出力電圧波形に
対し、基準波形発生回路３１で発生する基準波形信号Ｖ
ssの位相をリアクタ３による位相の遅れに合わせること
により、リアクタ電流ｉL はダイオードスタック２の出
力電圧と同相の波形となり、総合力率を改善することが
できる。
【００２３】なお、上記実施形態では、半導体スイッチ
ング素子としてＩＧＢＴを使用した場合について示した
が、ＩＧＢＴと同等の機能を有するものであれば、その
他の半導体素子を使用しても良いことは勿論である。
ング素子としてＩＧＢＴを使用した場合について示した
が、ＩＧＢＴと同等の機能を有するものであれば、その
他の半導体素子を使用しても良いことは勿論である。
【００２４】
【発明の効果】以上詳記したように本発明によれば、交
流電源から出力される電力をダイオードスタックで全波
整流した後、リアクタを介してコンデンサに充電して負
荷に供給すると共に上記リアクタの出力電圧をスイッチ
ング素子によりオン／オフ制御し、入力電流をダイオー
ドスタックの出力電圧と同相で同一の波形となるように
制御する単相入力整流装置において、交流電源と同期し
た正弦波信号Ｖsin と予め設定された出力電圧指令値Ｍ
とにより位相を適宜遅延した振幅Ｍの基準波形信号Ｖss
を作成し、この基準波形信号Ｖssと変調信号である振幅
Ｌの三角波信号Ｖmod を電圧比較回路で比較してスイッ
チング素子のオン／オフのデューティ比を決定する矩形
波信号を出力し、この矩形波信号をスイッチング素子駆
動回路に出力してスイッチング素子をオン／オフ制御す
るようにしたので、出力電圧や入力電流などの要素をフ
ィードバックしない非常に簡単なオープンループ制御に
よって、入力電流をダイオードスタックの出力電圧と同
相で同一の波形となるように制御でき、総合力率を改善
できると共に予め設定された出力電圧指令値Ｍによって
出力電圧を決定することができる。また、従来使用して
いたマルチプライヤ等の高価なＩＣ回路を必要としない
ので、コストの低下を図ることができる。
流電源から出力される電力をダイオードスタックで全波
整流した後、リアクタを介してコンデンサに充電して負
荷に供給すると共に上記リアクタの出力電圧をスイッチ
ング素子によりオン／オフ制御し、入力電流をダイオー
ドスタックの出力電圧と同相で同一の波形となるように
制御する単相入力整流装置において、交流電源と同期し
た正弦波信号Ｖsin と予め設定された出力電圧指令値Ｍ
とにより位相を適宜遅延した振幅Ｍの基準波形信号Ｖss
を作成し、この基準波形信号Ｖssと変調信号である振幅
Ｌの三角波信号Ｖmod を電圧比較回路で比較してスイッ
チング素子のオン／オフのデューティ比を決定する矩形
波信号を出力し、この矩形波信号をスイッチング素子駆
動回路に出力してスイッチング素子をオン／オフ制御す
るようにしたので、出力電圧や入力電流などの要素をフ
ィードバックしない非常に簡単なオープンループ制御に
よって、入力電流をダイオードスタックの出力電圧と同
相で同一の波形となるように制御でき、総合力率を改善
できると共に予め設定された出力電圧指令値Ｍによって
出力電圧を決定することができる。また、従来使用して
いたマルチプライヤ等の高価なＩＣ回路を必要としない
ので、コストの低下を図ることができる。
【図１】本発明の一実施形態に係る単相入力整流装置の
回路構成図。
回路構成図。
【図２】同実施形態における基準波形信号の発生に関す
る各部の信号波形図。
る各部の信号波形図。
【図３】同実施形態における電圧比較回路の動作を説明
するための信号波形図。
するための信号波形図。
【図４】従来の単相入力整流装置の回路構成図。
【図５】図４の制御回路の詳細な構成を示すブロック
図。
図。
【図６】従来の単相入力整流装置における交流電源及び
ダイオードスタックの出力波形図。
ダイオードスタックの出力波形図。
【図７】従来の単相入力整流装置の動作を説明するため
の信号波形図。
の信号波形図。
１ 交流電源 ２ ダイオードスタック ３ リアクタ ４ ダイオード ５ コンデンサ ６ 負荷 ８ ＩＧＢＴ ２１ ＣＰＵ制御部 ２２ ＩＧＢＴ駆動回路 ２３ 同期信号発生回路 ３０ 正弦波発生回路 ３１ 基準波形発生回路 ３２ 電圧比較回路 ３３ 変調信号発生回路
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5H006 AA02 CA01 CA07 CA13 CB01 CB08 CC02 DA02 DA04 DB02 DB05 DB07 DC05 5H730 AA15 AA18 AS01 AS04 BB14 BB57 CC01 CC07 DD03 DD26 FD01 FD11 FD41 FF02 FF09 FG05
Claims (1)
- 【請求項１】 単相交流電源の出力を全波整流する整流
回路と、この整流回路の出力端子間に接続されたリアク
タ及びスイッチング素子と、このスイッチング素子にダ
イオードを介して並列に接続されたコンデンサと、前記
交流電源に同期した正弦波信号を発生する正弦波発生回
路と、この正弦波発生回路から出力される正弦波信号と
出力電圧指令値が入力され、前記正弦波信号の位相を一
定時間遅延して全波整流した波形に相当し、且つ出力指
令値に対応する振幅の基準波形信号を発生する基準波形
発生回路と、この基準波形発生回路から出力される基準
波形信号及び一定振幅で該基準波形信号より高い周波数
の三角波信号とを比較し、前記スイッチング素子のオン
／オフのデューティ比を決定する矩形波信号を出力する
電圧比較回路と、この電圧比較回路の出力信号に従って
前記スイッチング素子をオン／オフする駆動手段とを具
備したことを特徴とする単相入力整流装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35306199A JP2001178139A (ja) | 1999-12-13 | 1999-12-13 | 単相入力整流装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35306199A JP2001178139A (ja) | 1999-12-13 | 1999-12-13 | 単相入力整流装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001178139A true JP2001178139A (ja) | 2001-06-29 |
Family
ID=18428307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35306199A Withdrawn JP2001178139A (ja) | 1999-12-13 | 1999-12-13 | 単相入力整流装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001178139A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8183839B2 (en) | 2008-06-09 | 2012-05-22 | Fuji Electric Co., Ltd. | Switching power source system |
| JP2012191775A (ja) * | 2011-03-11 | 2012-10-04 | Eye Lighting Syst Corp | 直流電源装置、および、これを備えたｌｅｄ照明器具 |
| EP3382873A2 (en) | 2017-03-31 | 2018-10-03 | Mitsubishi Heavy Industries Thermal Systems, Ltd. | Converter device, control method for same, and motor driving apparatus |
-
1999
- 1999-12-13 JP JP35306199A patent/JP2001178139A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8183839B2 (en) | 2008-06-09 | 2012-05-22 | Fuji Electric Co., Ltd. | Switching power source system |
| JP2012191775A (ja) * | 2011-03-11 | 2012-10-04 | Eye Lighting Syst Corp | 直流電源装置、および、これを備えたｌｅｄ照明器具 |
| EP3382873A2 (en) | 2017-03-31 | 2018-10-03 | Mitsubishi Heavy Industries Thermal Systems, Ltd. | Converter device, control method for same, and motor driving apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8493757B2 (en) | AC/DC converter with a PFC and a DC/DC converter | |
| US20120026765A1 (en) | Control device of a switching power supply | |
| US20120026766A1 (en) | Control device of a switching power supply | |
| US20130033910A1 (en) | Power Converter Circuit | |
| JP3112584B2 (ja) | インバータの高効率運転装置 | |
| JPWO2003047080A1 (ja) | スイッチング電源装置 | |
| JPH05316792A (ja) | 誘導電動機制御装置および制御方法 | |
| Ahmed | Modeling and simulation of ac–dc buck-boost converter fed dc motor with uniform PWM technique | |
| JPH09201058A (ja) | Ａｃ／ｄｃ変換装置 | |
| JPH1198825A (ja) | 力率改善回路 | |
| JPS6253178A (ja) | インバ−タ回路の電源装置 | |
| JP2000188867A (ja) | コンバータ回路および直流電圧制御用装置 | |
| JP2001045756A (ja) | 電源装置 | |
| JP2001178139A (ja) | 単相入力整流装置 | |
| JP2000217356A (ja) | 多出力ｄｃ／ｄｃコンバ―タ | |
| KR970028206A (ko) | 전원제어장치 및 그 방법 | |
| JP2002359977A (ja) | スイッチング電源装置 | |
| JP2777892B2 (ja) | 共振型インバータ式ｘ線装置 | |
| JPH10174477A (ja) | 電動機駆動装置及びこれを用いた空気調和機 | |
| JPH0564451A (ja) | 電源装置 | |
| JP2001231262A (ja) | 直流モータの制御装置 | |
| KR102160049B1 (ko) | 전력 변환 장치 및 이를 포함하는 공기 조화기 | |
| JP2012029397A (ja) | 負荷駆動装置 | |
| JPH0851774A (ja) | スイッチング電源回路 | |
| JP2679585B2 (ja) | スイッチング電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070306 |