JPH10510399A - 化学的機械的研磨でのスピンオン誘電体の除去速度挙動 - Google Patents

化学的機械的研磨でのスピンオン誘電体の除去速度挙動

Info

Publication number
JPH10510399A
JPH10510399A JP9504516A JP50451697A JPH10510399A JP H10510399 A JPH10510399 A JP H10510399A JP 9504516 A JP9504516 A JP 9504516A JP 50451697 A JP50451697 A JP 50451697A JP H10510399 A JPH10510399 A JP H10510399A
Authority
JP
Japan
Prior art keywords
dielectric
support
layer
dielectric layer
siloxane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9504516A
Other languages
English (en)
Other versions
JP3264936B2 (ja
Inventor
フォレスター,リン
チョイ,ドン・ケイ
ホッセイニ,レザ
Original Assignee
アライドシグナル・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アライドシグナル・インコーポレーテッド filed Critical アライドシグナル・インコーポレーテッド
Publication of JPH10510399A publication Critical patent/JPH10510399A/ja
Application granted granted Critical
Publication of JP3264936B2 publication Critical patent/JP3264936B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers
    • H01L21/31053Planarisation of the insulating layers involving a dielectric removal step

Abstract

(57)【要約】 間隙が充填された誘電性物質の平坦構造を、マイクロエレクトロニック装置を形成するのに有用な支持体地形上に形成する方法。誘電性物質をまず連続的な乾燥誘電層、好ましくはSOG層として堆積させる。次いで、この誘電層を化学的−機械的研磨(CMP)により部分的に除去する。SOG層の組成及びその後のCMP条件を変動させることによって、その構造体の化学的及び機械的特性を選ぶことができる。

Description

【発明の詳細な説明】 化学的機械的研磨でのスピンオン誘電体の除去速度挙動 関連出願への言及 この出願は、1995年6月26日に出願された米国特許出願第60/000 ,515号(係属中)の優先権を主張するものであり、該出願は、参照により本 明細書中に組み入れられるものとする。 発明の背景 発明の分野 本発明は、集積回路(IC)、マルチチップモジュール、印刷回路板、高速論 理装置、平面パネルディスプレイ、及び他のマイクロエレクトロニクス装置の製 造に用いられる支持体の製造に関する。より特定的には、この発明は、表面空隙 を充填する、つまり金属接触間の空間を水準化して上記のサブミクロンサイズの 装置の製造に使用するのに適する支持体の誘電層を平坦化するための改良された 技術に関する。これは、スピンオン(spin-on)ガラス物質と共に化学的機械的研 磨加工を用いて行われる。先行技術の説明 半導体技術における継続的傾向は、その上により多くてより速い回路を有する 集積回路チップを形成することである。そのような超大規模集積化は、フィーチ ャー(feature)サイズの継続的収縮化をもたらし、その結果、多数の装置が単一 のチップ上で利用可能となる。限られたチップの表面積で、相互連絡密度は、典 型的には、支持体の上にマルチレベル配置(multi-level arrangement)に膨張し ており、それら装置はこれら複数のレベルを横切って相互連絡しなければならな い。これら相互連絡は、接触させるように設計されている場合を除いて、互いか ら電気的に絶縁されていなければならない。通常、電気的絶縁には、表面上に誘 電膜を堆積又はスピンオンすることを要する。例えば、AlliedSignal Inc.によ り出版された“Spin/Bake/Cure/Procedure for Spin-On-Glass Materials for I nterlevel and Intermetal Dielectric Planarization”(1994)(熱硬化スピン オン膜)を参照のこと。 局所相互連絡の形成に伴う鍵となる加工上の困難性は、装置表面の地形である 。支持体表面自体が全くの非平面であるだけでなく、装置形成方法も更にその上 に間隙のような地形的不規則を作り上げる。平坦さの欠如は、レベル間誘電体厚 不均衡(interlevel dielectric thickness disparity)、下層にある物質への 接着性の乏しさ、段階有効範囲(step coverage)、並びに焦点深度(depth-of- focus)問題に起因する開放路(open vias)の不良を含む、製造収率に負の衝撃 を与え得る多くの問題を起こし得る。かくして、IC支持体内の狭い間隙を充填 する能力は、その上にサブミクロンサイズの要素を形成するのに重要である。当 該技術分野で公知の種々の支持体間隙充填技術には、堆積−蝕刻−堆積サイクル 、及び大気未満条件下テトラエチルオルトシリケート(Sub-Atmospheric Tetra- Ethyl Ortho Si1icate,SATEOS)、大気条件下プラズマテトラエチルオル トシリケート(Atmospheric Plasma Tetra-Ethyl Ortho Silicate,APTEO S)、化学蒸着(CVD)物質、高密度プラズマ(HDP)系及びスピンオンガ ラス(spin-on glass,SOG)物質の適用が含まれる。SOG物質の適用を用 いる技術が、他の上記装置増大型技術よりも経済的である。 IC支持体加工における他の重要事項には、局所的及び全体的な誘電的平坦化 が含まれる。表面の平坦化又は平滑化は、集積回路の二次加工に必須である。光 学的平版印刷技術を用いて益々小さなフィーチャーを画するにつれて、暴露装置 の焦点の深度が低下する。従って、益々複雑化する集積回路を正確にパターン化 するためには、マイクロエレクトロニック装置の地形を平滑化又は“水準化”す るために平坦化膜を用いることが必要である。光平版印刷技術を用いて作られる ICフィーチャーは、局所的及び全体的な誘電的平坦化を必要とし、その場合、 焦点の平版印刷深度は極端に、即ち0.35μm及びそれ未満に制限される。十 分な局所的及び全体的平坦化なしでは、焦点の深度の欠如は、限定平版印刷加工 窓としてそれ自身を明示するであろう。 IC表面の平坦化を向上させる1つの方法には、化学的−機械的研磨(CMP )が含まれる。かくして、CMPは、平坦域を有意に薄くすることなしに、浮き 上がった地形的フィーチャーを速やかに除去することができるという点で特有の 利 点を有する。浮き上がった部分は研磨パッドと大きな表面接触を有し、従って凹 んだ部分よりも大きな程度にまで研磨され得るので、CMPは、凹んだ部分にお いてよりも浮き上がった部分においてより多くの適用された酸化物コーティング 厚を減少させることができる。機械的並びに化学的研磨を上部表面に適用するこ とにより、CMPは、慣用的なエッチングにより得られるよりも大きな平坦化を 達成する。 CMPで平坦化が達成できるとはいえ、その使用は間隙充填の必要性を排除す るものではない。これまで、SOG技術とCMP技術の使用は相互排他的方法と 考えられてきた。これは、SOG層は気孔性であるからSOGの研磨速度は他の 間隙充填方法のそれよりもずっと高いであろうという一般的な考え方のためであ る。 連続的に均一なマイクロエレクトロニック支持体を形成するための改良された 方法であって、それによってその支持体には本質的に空隙がなく、金属接触が効 果的に絶縁され、そして諸層が効果的に平坦化される方法を提供することが望ま しい。 発明の要旨 本発明は、空隙のない連続的に平坦化された支持体表面を形成する方法であっ て、 (a)誘電性組成物を支持体の表面に、該表面上の空隙を均一にコートして充 填するのに十分な量で適用すること;及び (b)前記支持体表面上の前記誘電性組成物が実質的に平坦化されるまで、前 記誘電性組成物に化学的機械的研磨工程を行うこと を含む方法を提供する。 本発明は、また、半導体支持体表面を処理する方法であって、 (a)液体誘電性組成物の層を半導体支持体の表面上にスピン堆積すること; (b)前記誘電層を、その表面上に連続的な乾燥誘電層を形成するのに十分な 温度及び時間で加熱すること;及び (c)該誘電層を化学的−機械的に研磨して該誘電層の少なくとも一部分を除 去すること を含む方法を提供する。 図面の簡単な説明 シロキサンの425℃で窒素雰囲気下で60分間熱硬化した後の、元素力(atom ic force)顕微鏡写真(AFM)画像であり、図1(b)は、SOG Accuglass のAFM画像である。 311 シロキサンの研磨速度(Å/分)のグラフである。 図3は、種々の有機率の SC-112 スラリーを用いる、熱酸化物、熱硬化SOG シロキサン及び減圧硬化SOGシロキサンでコートした支持体の研磨速度(Å/ 分)のグラフである。 図4(a)〜(d)は、種々の定盤rpmで SC-112 スラリーを用いる、熱酸 nal Inc.から入手可能な FlareTMフッ素化ポリ(アリールエーテル)でコートし た支持体の研磨速度(Å/分)のグラフである。 図5は、種々の異なるスラリーを用いる、種々のリン含有率でのシリケートS OG物質の研磨速度(Å/分)のグラフである。 図6は、停止点を検出するためにモーター電流の変動を追跡する Luxtron 235 0 終点検出器のスクリーンを図示したものである。 図7(a)及び(b)は、CMPの前及び後のウェハーの表面状態を示す走査 電子顕微鏡(SEM)写真によりウェハー表面を示すものである。 図8は、その上にCVD層及びSOG層がそれぞれ堆積している金属接触のパ ターンを有する支持体を示すものである。 図9は、その上にCVD層、SOG層及び追加のCVD層がそれぞれ堆積して いる金属接触のパターンを有する支持体を示すものである。 好ましい態様の詳細な説明 その最も広い態様においては、この方法は、誘電層を有する半導体支持体の上 部表面を提供する工程を包含する。その後、CMPを行ってその誘電層の少なく とも一部分をその支持体上に平坦層を形成するのに十分な量だけ除去する。 典型的には、その誘電性組成物は、IC又は他のマイクロエレクトロニック装 置に加工されることになるウェハー支持体上に適用される。本発明に適する平坦 支持体には、他を排除するものではないが、ガリウム砒素(GaAs);シリコ ン;及び結晶質シリコン、ポリシリコン、非晶質シリコン、エピタキシャルシリ コン、及びシリコンジオキシド(SiO2)のようなシリコンを含有する組成物 ;及びそれらの混合物が含まれ、それらの表面上に回路パターンを有していても 有していなくてもよい。典型的には、これら支持体は、約2〜約12インチの範 囲の直径を有するが、本発明はもっと大きな支持体やもっと小さな支持体にも有 効である。 液体誘電層、好ましくは適する溶媒中のシリケート又はシロキサンのようなス ピンオンガラス(以下、SOGという)が周囲条件下で支持体表面上に適用され る。適する溶媒には、他を排除するものではないが、誘電性物質の均一溶液又は 分散液を形成のに十分な量の水及び有機溶媒が含まれる。 多様な商業的に入手可能な誘電性物質をこの目的のために用いることができる 。支持体上にスピンオンすることができるそのような適する誘電性物質の例には 、シリケート;ホスホシリケート;フェニルシロキサン、メチルシロキサン、メ チルフェニルシロキサン、ホスホシロキサンのようなシロキサン;シルセスキオ キサン(silsesquioxane)、メチルシルセスキオキサン、メチルフェニルシルセ スキオキサン;及びフッ素化ポリマー、特に AlliedSignal Inc.から商品名 ;及びそれらのコポリマー混合物が含まれるが、これらに限定されない。有機誘 電体、即ち、炭素原子を含有する誘電体が好ましく、シロキサン及びフッ素化ポ リ(アリールエーテル)がより好ましい。好ましいシロキサンは、式SiOx( 式中、xは1に等しいか又はそれより大きくて2に等しいか又はそれより小さい )を有する非晶質の架橋したガラスタイプの物質であり、そしてそのシロキサン 物質の全重量を基準として約2〜約90%、好ましくは約10〜約25%の、約 1〜約10の炭素を有するアルキル基、約4〜約10の炭素を有する芳香族基、 約4〜約10の炭素を有する脂肪族基、及びそれらの混合物のような有機基を有 する。場合により、このシロキサン及びシリケート物質は、それら誘電性物質の 全モル%を基準として、約0〜約10%、好ましくは約2〜約4%の量でリンを 含有することもできる。この発明に使用するのに適する好ましいシロキサン物質 適するシロキサン物質は、約100ppb又はそれ未満、好ましくは50pp b又はそれ未満、より好ましくは10ppb又はそれ未満のナトリウム、カリウ ム、塩素、ニッケル、マグネシウム、クロム、銅、マンガン、鉄、カルシウム等 の微量元素不純物を含有し、そして好ましくは約1,000〜約50,000、よ り好ましくは約300〜約1,000分子量単位の分子量を有する。 好ましい態様においては、本誘電性物質は、適用されたときに約0.8〜約7 0cPの粘度、適用されたときに誘電性物質、溶媒及び水の全重量を基準として 約3〜約36%の固体%、及び約0〜約11%の水分、約10又はそれ未満、好 ましくは約2.4〜約3.2の誘電率、及び約1.37〜約1.65の屈折率を有す る。 本誘電性物質は、慣用的なスピンコーティング、浸漬コーティング、噴霧、又 は当該技術分野で周知のメニスカスコーティングにより支持体上に適用すること ができる。そのような方法の詳細は、例えば、Integrated Technologies により 出版された“Processing Equipment and Automated Systems”に記載されている 。スピンコーティングが最も好ましい。支持体上の誘電膜の厚さは、その支持体 に適用される液体誘電体の量に依存して変動し得るが、典型的には約500Å〜 約2ミクロン、好ましくは約3000〜約9000Åであることができる。支持 体に適用される誘電体液の量は、約1〜約10ml、好ましくは約2〜約8ml で変動することができる。 好ましい態様においては、公知のスピン技術に従ってこの液体物質を支持体の 上部表面上にスピンする。好ましくは、誘電体を溶液から支持体の中央に適用し てから、その溶液を支持体表面に一様に拡げるために、約500〜約6000r pm、好ましくは約1500〜約4000rpmの速度で回転しているホイール 上で、約5〜約60秒、好ましくは約10〜約30秒間スピンさせる。この液体 誘電性組成物を載せると、それは、支持体中の谷間又は裂け目及び支持体上に密 に間隔を置いて並べられた金属導体間の谷間又は裂け目の両方を満たして、それ ら裂け目にまずまずの平坦化を与える平滑化効果を提供するが、その部分を完全 に平坦化するには十分ではない。 誘電性物質を支持体に適用した後、誘電体−支持体結合体を場合により、しか し好ましくは、その誘電膜内に存在するあらゆる残留溶媒を蒸発させ、更にその 膜の粘度を下げ、そして、その膜の密度、化学的耐性及び/又は物理的耐摩耗性 を高めるか又は低くするのに十分な時間及び温度で加熱する。なお、当業者なら 過度な実験なしにそれらを決めることができる。誘電体の密度及び化学的特性の 変化は、CMPに対するその感受性の変化をもたらす。加熱する温度及び熱に曝 す時間が増加すると、その誘電層の化学的及び機械的特性の変化も漸増し、それ によって、CMP除去速度の変化が起こる。誘電層物質の特性に従って除去速度 を高く又は低く固定することができるので、特定のCMP化学スラリー及び機械 圧力条件が適用される。 一般に、誘電体コーテッド支持体を約50〜約400℃、より好ましくは約5 0〜約250℃に、約0.5〜約10分間、より好ましくは約1〜約3分間加熱 する。これは、好ましくはホットプレート上で行われるがオーブン中で行っても よい。好ましい態様においては、誘電体をまず約50℃に約30秒〜1分間加熱 してから、約150℃で約30秒〜1分間加熱し、そして約250℃で約30秒 〜1分間の3回目の加熱を行う。液体誘電性物質は、そのような加熱の結果とし て、部分的に架橋して固化する。 コーティングを加熱した後は、得られる膜の厚さは、約0.2〜約3.0マイク ロメーター、好ましくは約0.5〜約2.5マイクロメーター、最も好ましくは約 0.7〜約2.0マイクロメーターの範囲である。この発明により生成する膜は、 一般に平均膜厚の2%未満、好ましくは1%未満の厚さ標準偏差を示す。 CMPの前に、誘電層は、場合により、その誘電層の化学組成を密にするのに 及び変化させるのに必要なレベル及び時間で規定される硬化サイクルを受けるこ とができる。好ましい硬化の態様においては、約250〜約1,000℃の温度 で約5〜約240分間、より好ましくは約300〜約800℃の温度で約30〜 約120分間、最も好ましくは約350〜約450℃の温度で約30〜約120 分間、誘電層を加熱してその誘電組成物中に機械的硬質化及び化学的変化を起こ させ、その層を更に硬化させる。 別の硬化の態様においては、その誘電層の除去の前に誘電層を、誘電性物質を 硬化させるのに十分な条件下で電子ビーム照射に曝してもよい。その誘電体コー テッド支持体は、酸素、アルゴン、窒素、ヘリウム及びそれらの混合物、好まし くは、酸素、アルゴン、窒素及びそれらの混合物からなる群から選択されるガス の存在下で、その支持体の表面を電子の束に曝すことによって硬化される。窒素 ガスがより好ましい。電子ビーム暴露が行われる温度は、得られる膜に望まれる 特性及び望まれる加工時間の長さに依存するであろう。当業者は、要求される結 果を得るための暴露の条件を容易に最適化することができるが、温度は、一般に 約25〜約250℃、好ましくは約150〜約250℃の範囲であろう。電子ビ ーム硬化中の圧力は、約10〜約200ミリトル、好ましくは約10〜約40ミ リトルの範囲であろう。電子ビーム暴露の時間は、支持体に適用されるビーム線 量の強さに依存するであろう。当業者は、要求される結果を得るための暴露の条 件を容易に最適化することができるが、暴露は、一般に約2000〜約50,0 00、好ましくは約7500〜約10,000μC/cm2の電子ビーム線量の適 用で、一般に約5〜約45分、好ましくは約7〜約15分の範囲であろう。電子 ビームの加速電圧は約5〜約15KeVで変動してもよい。選択される線量及び エネルギーは、加工される膜の厚さに比例するであろう。誘電体コーテッド支持 体は、その中に置かれた支持体に電子ビーム照射を提供するための手段を有する あらゆるチャンバー内で電子ビームに曝されることができる。典型的には、その チャンバーは、同時に電子ビーム暴露を行いながら、酸素、アルゴン、窒素、ヘ リウム及びそれらの混合物、好ましくは、酸素、アルゴン及び窒素を含むガス性 雰囲気内に電子を放出するための手段も備えている。好ましい態様においては、 誘電体コーテッド支持体は、カリフォルニア州サンディエゴの Electron Vision から“ElectronCure”TMという商品名で商業的に入手可能であるチャンバー内に 入れられ、その作動及び性能の原理は、米国特許第5,001,178号に記載さ れている。なお、この特許は参照により本明細書中に組み入れられるものとする 。 誘電層を場合により硬化させた後は、公知の技術に従ってその誘電層にCMP を行う。そのような技術の詳細は当該技術分野で周知であり、例えば、米国特許 第5,516,729号を参照のこと。なお、この特許は参照により本明細書中に 組み入れられるものとする。一般に、化学的−機械的研磨工程は、発泡フルオロ カーボン研磨パッドのような研磨パッドを用い、約5〜約20lb/インチ2、 好ましくは約5〜約10lb/インチ2の圧力を用いて、アルカリシリカ、ヒュ ームドシリカ又は酸化セリウムを含んでなる研磨性粉末スラリーで誘電層を研磨 することにより行われる。好ましいスラリーは、約14〜約100nm、好まし くは約14〜約20nmの微結晶サイズを有する酸化セリウムである。そのスラ リー組成物は、好ましくは約2.8〜約11、より好ましくは約10.3〜約11 の範囲のpHを有する。特に有用なスラリー物質には、イリノイ州 Aurora の C abot Corporation から商業的に入手可能なヒュームドシリカであって10.3の pHを有する SC 112;アリゾナ州 Scottsdale の Rodel Corporation から商業 的に入手可能なヒュームドシリカであって11.0のpHを有する ILD 1300;及 び Cabot Corporation から商業的に入手可能なヒュームドシリカであって10. 8のpHを有する SS25 が含まれるが、他を排除するものではない。好ましくは 、CMPは、IPEC/Westech からの Avanti 372 又は 472 のような、約10〜約 100rpm、好ましくは約25〜約60rpmの定盤速度及び研磨パッドから 誘電体表面への約5〜約20psi、好ましくは約7〜約11psiの下方圧力 (downward pressure)を有する商業的に入手可能な研磨機で行われる。CMP は、約0.5〜約60分、好ましくは約0.5〜約30分、より好ましくは約0. 5〜約60分行うことができる。典型的に除去される誘電層の量は、適用される 誘電層の厚さに依存する。 誘電層を部分的に除去して、そのような部分を除去した後の残りの層がCMP の前より平坦になるようにする。以下の非限定的実施例は、本発明を説明するた めのものである。 実施例1:SOGコーテッドウェハーの調製 6インチ直径のシリコンウェハーを、シロキサンSOGで、即ち、AlliedSign ーの表面に吐出することによりコートする。次いで、そのウェハーを DNS,Inc. により製造されたSOGコータートラック上で約350rpmで72°Fで2秒 間スピンオンする。コートしたウェハーを更に約3000rpmで20秒間同様 な条件下でスピンした後、それらをコータートラック内のホットプレート上で8 0℃、120℃及び175℃でそれぞれ120秒の3間隔で連続加熱する。 次いで、工程1からのコーテッドウェハーを MRL Industries により製造され た炉内で425℃及び窒素存在下1気圧で1時間硬化して、硬化した誘電層を生 成させる。 実施例2:研磨されたウェハーの厚さ 次いで、実施例1で作ったウェハーを IPEC/Westech により製造された Avant i 472 で、10.3〜11のpHを有するスラリーで研磨する。研磨は、7.0p siの下方圧力(down pressure)、28rpmのプレート速度、2mm/分の 速度で5mm幅の振動で行う。研磨は、Rodel Corporation から入手可能な IC 1000 研磨パッドを用いて110°Fで行う。スラリーを130ml/分で流す 。Tencor により製造された Prometrix 計測器を用いて、ウェハー厚をCMP前 にウェハー上の異なる25箇所で前測定してから、その25測定値の平均値を出 す。 次いで、このSOGコーテッドウェハーの厚さをCMP後にウェハー上の異な る25箇所で後測定してから、その25測定値の平均値を出す。前測定厚から後 測定厚を差し引くことにより研磨速度を得る。 Prometrix 計測器により自動計 60分間熱硬化した後の、元素力顕微鏡写真(AFM)画像であり、図1(b) のAFM画像である。図2は、10.3〜11の異なるpHを有するスラリーで グラフである。 実施例3:異なる有機率を有するウェハーの調製 熱酸化物膜を炉内で裸Siウェハー上に成長させて熱酸化物ウェハーを作って から、実施例1に記載した操作に従って熱硬化させる。実施例1で用いたSOG の追加層を実施例1に記載した操作に従ってその上に適用してから、そのウェハ ーを DNS により製造された減圧炉内で硬化させて、減圧硬化SOGウェハーを 作る。図3は、SOGの有機含量(%)を関数とする異なる誘電体表面の研磨速 度を示している。この実施例は、SOG中の有機含量を関数とする熱酸化物、熱 硬化SOG及び減圧硬化SOGの研磨速度を示すものである。 実施例4:異なるSOG物質を用いるウェハーの調製 異なる誘電性SOG物質、即ち、熱酸化物、PETEOS、PESiH4、Acc を繰り返す。この実施例は、図4(a)〜(d)に示すように、多様なSOG物 質について研磨下方圧力と定盤rpmを関数としたCMP研磨速度を例示するも のである。 実施例5:異なるリン含量を有するウェハーの調製 可能である異なる重量%のリンを有する異なるSOG物質で実施例1を繰り返す 。次いで、これらコーテッドウェハーを SC-112、SS-25 及び ILD-1300 スラリ ーを用いて Avanti 472 研磨機で研磨する。実施例2に記載した通りにウェハー の厚さを前測定及び後測定する。リン含量を関数とする研磨速度を図5に示す。 この実施例は、種々のリン含量を有するSOG物質の使用を示すものである。 実施例6:CVDTEOS/SOG コーテッドウェハーの調製による終点検出 下にある層に達するまで誘電膜を貫いてCMPを行うことができる。この下層 は、通常は、金属導体と酸化物層を有する支持体である。CMPにより所望の下 層の一部分に達したときに、停止点又は終点に達するものとする。 2kÅの厚さを有するTEOS膜の層を、約350〜400℃及び10ミリト ルの圧力でのCVDにより、ポリシリコンウェハー上に適用する。次いで、その ウェハーを実施例1の方法により加工した後、TEOS膜のもう一つの層を8k Åの厚さで同じように堆積させる。 調製したウェハーを研磨して Luxtron 2350 終点検出システムにより追跡し、 研磨速度を一定に維持するためにウェハー研磨ヘッドの定常回転速度を観察する 。結果を図6に示す。 実施例7:PESiH4コーテッドウェハーの終点検出 CVD膜、PESiH4の異なる層で実施例6を繰り返して試験ウェハーを作 る。次いで、それらウェハーを研磨して Luxtron 2350 終点検出システムにより 追跡し、研磨速度を一定に維持するためにウェハー研磨ヘッドの定常回転速度を 観察する。 実施例8 SEMは、実施例1及び2を裸の未パターン化Siウェハー上で繰り返したと きのSOG/CMP組み合わせ加工による局所的及び全体的平坦化を示す。図7 (a)及び(b)は、CMPの前及び後のウェハーの表面状態を示している。 実施例9 CMPに使用したスラリーが脱イオン水中の種々の重量%、pH及び粒子サイ テル)及びTEOSを含んでなることを除いて、実施例1及び2を繰り返す。研 磨速度を実施例2に記載した通りに測定する。その結果を表1に示す。 SOG/CMP加工の最も重要な用途の1つは、終点制御、即ち、研磨が誘電 層を貫いて下層に達するときにCMPを終了する点のオペレーター制御である。 下層は、典型的には、金属導体及び酸化物層を有する支持体である。研磨操作に より下層の一部分に達するときに停止点又は終点に達する。本平坦化方法におい て停止層としてSOG層を用いることが、図8及び図9に示されている。それら は、その上に金属接触2のパターンを有するシリコン支持体1を示しており、そ の上にPETEOS又はPESiH4のCVD層3が堆積され、次いでSOG層 4が堆積されている。図9は、PETEOS又はPESiH4の追加のCVD外 層5を示している。このCMT工程は、末端用途に依存して、SOG層4、CV D層5又はCVD層3で研磨を停止するように行うことができる。 この開示内容の恩恵を受ける技術分野の熟練者には、この発明が複数レベルの 相互連絡に応用可能であること及び各レベルの相互連絡間のレベル間誘電体を形 成するために反復することができるが分かるであろう。更には、ここに開示しか つ説明した発明の形態は、現時点で好ましい態様の例と解されるべきである。請 求の範囲に記載した本発明の精神及び範囲から逸脱することなく、種々の修飾及 び変更を行うことができる。以下の請求項は、そのような全ての変形及び修飾を 包含するように解釈されることが意図されている。
【手続補正書】 【提出日】1997年12月24日 【補正内容】 請求の範囲 1.空隙のない連続的に平坦化された支持体表面を形成する方法であって、 (a)誘電性組成物を支持体の表面に、該表面上の空隙を均一にコートして充 填するのに十分な量で適用すること;及び (b)前記支持体表面上の前記誘電性組成物が実質的に平坦化されるまで、前 記誘電性組成物に化学的機械的研磨工程を行うこと を含む方法。 2.誘電性物質が、電子ビーム硬化処理により更に硬化される、請求項1の方 法。 3.表面が、金属電導体のパターン及び該金属接触上の酸化物の層を含む請求 項1の方法であって、工程(b)を行う前に、該誘電層上に第2酸化物層を堆積 することを更に含む方法。 4.半導体支持体表面を処理する方法であって、 (a)液体誘電性組成物の層を半導体支持体の表面上にスピン堆積すること; (b)前記誘電層を、その表面上に連続的な乾燥誘電層を形成するのに十分な 温度及び時間で加熱すること;及び (c)該誘電層を化学的−機械的に研磨して該誘電層の少なくとも一部分を除 去すること を含む方法。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,DE, DK,ES,FI,FR,GB,GR,IE,IT,L U,MC,NL,PT,SE),CN,JP,KR,S G (72)発明者 ホッセイニ,レザ アメリカ合衆国カリフォルニア州94539, フレモント,パーク・メドー・ドライブ 45370

Claims (1)

  1. 【特許請求の範囲】 1.空隙のない連続的に平坦化された支持体表面を形成する方法であって、 (a)誘電性組成物を支持体の表面に、該表面上の空隙を均一にコートして充 填するのに十分な量で適用すること;及び (b)前記支持体表面上の前記誘電性組成物が実質的に平坦化されるまで、前 記誘電性組成物に化学的機械的研磨工程を行うこと を含む方法。 2.工程(a)の後であって工程(b)の前に、誘電性組成物及び支持体を 、その表面上に連続的な乾燥誘電膜を形成するのに十分な温度及び時間で加熱す ることを更に含む、請求項1の方法。 3.誘電性組成物が、シリケート、ホスホシリケート、シロキサン、シルセ スキオキサン、有機ポリマー、コポリマー及びそれらの混合物からなる群から選 択される物質を含んでなる、請求項1の方法。 4.誘電性組成物がシロキサンを含んでなり、該シロキサンがそのシロキサ ンの全重量を基準として約2〜約90%の、約1〜約10の炭素を有するアルキ ル基、約4〜約10の炭素を有する芳香族基、約4〜約10の炭素を有する脂肪 族基、及びそれらの混合物を含んでなる有機基を有する、請求項1の方法。 5.誘電性物質が、工程(b)の前に、約25〜約250℃の温度での追加 の続く加熱により更に硬化される、請求項2の方法。 6.誘電性物質が、電子ビーム硬化処理により更に硬化される、請求項2の 方法。 7.化学的機械的研磨がアルカリシリカスラリーで行われる、請求項1の方 法。 8.表面が、金属電導体のパターン及び該金属接触上の酸化物の層を含む、 請求項1の方法。 9.表面が、金属電導体のパターン及び該金属接触上の酸化物の層を含む請 求項1の方法であって、工程(b)を行う前に、該誘電層上に第2酸化物層を堆 積することを更に含む方法。 10.請求項1の方法により製造される支持体。 11.請求項10の支持体を含むマイクロエレクトロニック装置。 12.半導体支持体表面を処理する方法であって、 (a)液体誘電性組成物の層を半導体支持体の表面上にスピン堆積すること; (b)前記誘電層を、その表面上に連続的な乾燥誘電層を形成するのに十分な 温度及び時間で加熱すること;及び (c)該誘電層を化学的−機械的に研磨して該誘電層の少なくとも一部分を除 去すること を含む方法。
JP50451697A 1995-06-26 1996-06-26 空隙のない連続的に平坦化された表面を形成する方法 Expired - Fee Related JP3264936B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US51595P 1995-06-26 1995-06-26
US60/000,515 1995-06-26
US08/669,184 1996-06-24
US08/669,184 US5952243A (en) 1995-06-26 1996-06-24 Removal rate behavior of spin-on dielectrics with chemical mechanical polish
PCT/US1996/010836 WO1997001864A1 (en) 1995-06-26 1996-06-26 Removal rate behavior of spin-on dielectrics with chemical mechanical polish

Publications (2)

Publication Number Publication Date
JPH10510399A true JPH10510399A (ja) 1998-10-06
JP3264936B2 JP3264936B2 (ja) 2002-03-11

Family

ID=26667759

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50451697A Expired - Fee Related JP3264936B2 (ja) 1995-06-26 1996-06-26 空隙のない連続的に平坦化された表面を形成する方法

Country Status (7)

Country Link
US (1) US5952243A (ja)
EP (1) EP0836746B1 (ja)
JP (1) JP3264936B2 (ja)
KR (1) KR100434929B1 (ja)
CN (1) CN1129173C (ja)
DE (1) DE69634800T2 (ja)
WO (1) WO1997001864A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7005384B2 (en) 2003-01-31 2006-02-28 Nec Electronics Corp. Chemical mechanical polishing method, and washing/rinsing method associated therewith
JP2011166058A (ja) * 2010-02-15 2011-08-25 Fujitsu Ltd 研削方法、電子デバイスの製造方法、及び研削装置
US10384947B2 (en) 2012-06-15 2019-08-20 Intellectual Discovery Co., Ltd. Substrate having at least one partially or entirely flat surface and use thereof

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW274625B (ja) * 1994-09-30 1996-04-21 Hitachi Seisakusyo Kk
US6420269B2 (en) * 1996-02-07 2002-07-16 Hitachi Chemical Company, Ltd. Cerium oxide abrasive for polishing insulating films formed on substrate and methods for using the same
KR100246779B1 (ko) 1996-12-28 2000-03-15 김영환 반도체 소자의 스핀 온 글라스막 형성방법
US6153525A (en) * 1997-03-13 2000-11-28 Alliedsignal Inc. Methods for chemical mechanical polish of organic polymer dielectric films
CN1112731C (zh) * 1997-04-30 2003-06-25 三星电子株式会社 制造用于模拟功能的电容器的方法
EP1100124A4 (en) * 1998-06-26 2007-05-02 Mitsubishi Material Silicon DIELECTRIC SEPARATION WAFER AND METHOD FOR MANUFACTURING THE SAME
US6177143B1 (en) * 1999-01-06 2001-01-23 Allied Signal Inc Electron beam treatment of siloxane resins
US6204201B1 (en) 1999-06-11 2001-03-20 Electron Vision Corporation Method of processing films prior to chemical vapor deposition using electron beam processing
US6376377B1 (en) * 2000-04-03 2002-04-23 Taiwan Semiconductor Manufacturing Company Post chemical mechanical polish (CMP) planarizing substrate cleaning method employing enhanced substrate hydrophilicity
US6660640B1 (en) * 2000-07-11 2003-12-09 International Business Machines Corporation Process for planarizing patterned metal structures for magnetic thin film heads
JP3848070B2 (ja) * 2000-09-27 2006-11-22 株式会社東芝 パターン形成方法
TW559860B (en) 2001-05-10 2003-11-01 Toshiba Corp Method for manufacturing semiconductor device
US6790768B2 (en) 2001-07-11 2004-09-14 Applied Materials Inc. Methods and apparatus for polishing substrates comprising conductive and dielectric materials with reduced topographical defects
US6580586B1 (en) 2001-11-21 2003-06-17 International Business Machines Corporation Magnetic transducer with recessed magnetic elements
US7129151B2 (en) * 2003-11-04 2006-10-31 Taiwan Semiconductor Manufacturing Co., Ltd. Planarizing method employing hydrogenated silicon nitride planarizing stop layer
US7135122B2 (en) * 2004-03-31 2006-11-14 Freudenberg-Nok General Partnership Polytetrafluoroethylene composites
US7342072B2 (en) 2004-06-30 2008-03-11 Freudenberg-Nok General Partnership Bimodal compounds having an elastomeric moiety
US7244329B2 (en) * 2004-06-30 2007-07-17 Freudenberg-Nok General Partnership Electron beam curing in a composite having a flow resistant adhesive layer
US7521508B2 (en) * 2004-06-30 2009-04-21 Freudenberg-Nok General Partnership Electron beam inter-curing of plastic and elastomer blends
US7230038B2 (en) * 2004-06-30 2007-06-12 Freudenberg-Nok General Partnership Branched chain fluoropolymers
US7452577B2 (en) * 2004-06-30 2008-11-18 Freudenberg-Nok General Partnership Electron beam curing of fabricated polymeric structures
US20060000801A1 (en) * 2004-06-30 2006-01-05 Park Edward H Surface bonding in halogenated polymeric components
US20060099368A1 (en) * 2004-11-08 2006-05-11 Park Edward H Fuel hose with a fluoropolymer inner layer
US20060100368A1 (en) * 2004-11-08 2006-05-11 Park Edward H Elastomer gum polymer systems
US7381765B2 (en) 2004-11-08 2008-06-03 Freudenberg-Nok General Partnership Electrostatically dissipative fluoropolymers
US20070044906A1 (en) * 2005-08-31 2007-03-01 Freudenberg-Nok General Partnership Multilayer polymeric composites having a layer of dispersed fluoroelastomer in thermoplastic
US20070048476A1 (en) * 2005-08-31 2007-03-01 Freudenberg-Nok General Partnership Assemblies sealed with multilayer composite compression seals having a layer of dispersed fluoroelastomer in thermoplastic
US20070045967A1 (en) * 2005-08-31 2007-03-01 Freudenberg-Nok General Partnership Assemblies sealed with multilayer composite torsion seals having a layer of dispersed fluoroelastomer in thermoplastic
US20070176254A1 (en) * 2006-01-30 2007-08-02 Bcd Semiconductor Manufacturing Limited Poly emitter bipolar device configuration and fabrication method with an inter-level dielectric deposited by plasma enhanced chemical vapor deposition
US7863365B2 (en) 2006-12-20 2011-01-04 Freudenberg-Nok General Partnership Robust magnetizable elastomeric thermoplastic blends
US8435898B2 (en) 2007-04-05 2013-05-07 Freescale Semiconductor, Inc. First inter-layer dielectric stack for non-volatile memory
JP6082106B2 (ja) * 2012-06-15 2017-02-15 インテレクチュアル ディスカバリー カンパニー リミテッド 少なくとも1つの表面の一部または全部が平らな基板およびその用途
US8748317B2 (en) * 2012-08-03 2014-06-10 Infineon Technologies Austria Ag Method of manufacturing a semiconductor device including a dielectric structure
CN105097851A (zh) * 2014-05-04 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种cmos图像传感器及其制造方法和电子装置
KR20210116775A (ko) * 2020-03-13 2021-09-28 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4222792A (en) * 1979-09-10 1980-09-16 International Business Machines Corporation Planar deep oxide isolation process utilizing resin glass and E-beam exposure
US4944836A (en) * 1985-10-28 1990-07-31 International Business Machines Corporation Chem-mech polishing method for producing coplanar metal/insulator films on a substrate
US4789648A (en) * 1985-10-28 1988-12-06 International Business Machines Corporation Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias
US5612254A (en) * 1992-06-29 1997-03-18 Intel Corporation Methods of forming an interconnect on a semiconductor substrate
KR960001339B1 (ko) * 1992-06-30 1996-01-26 삼성전자주식회사 반도체 메모리장치 및 그 제조방법
US5312512A (en) * 1992-10-23 1994-05-17 Ncr Corporation Global planarization using SOG and CMP
US5302233A (en) * 1993-03-19 1994-04-12 Micron Semiconductor, Inc. Method for shaping features of a semiconductor structure using chemical mechanical planarization (CMP)
US5397741A (en) * 1993-03-29 1995-03-14 International Business Machines Corporation Process for metallized vias in polyimide
US5449314A (en) * 1994-04-25 1995-09-12 Micron Technology, Inc. Method of chimical mechanical polishing for dielectric layers
US5516729A (en) * 1994-06-03 1996-05-14 Advanced Micro Devices, Inc. Method for planarizing a semiconductor topography using a spin-on glass material with a variable chemical-mechanical polish rate
US5525191A (en) * 1994-07-25 1996-06-11 Motorola, Inc. Process for polishing a semiconductor substrate
US5447874A (en) * 1994-07-29 1995-09-05 Grivna; Gordon Method for making a semiconductor device comprising a dual metal gate using a chemical mechanical polish

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7005384B2 (en) 2003-01-31 2006-02-28 Nec Electronics Corp. Chemical mechanical polishing method, and washing/rinsing method associated therewith
JP2011166058A (ja) * 2010-02-15 2011-08-25 Fujitsu Ltd 研削方法、電子デバイスの製造方法、及び研削装置
US10384947B2 (en) 2012-06-15 2019-08-20 Intellectual Discovery Co., Ltd. Substrate having at least one partially or entirely flat surface and use thereof

Also Published As

Publication number Publication date
CN1129173C (zh) 2003-11-26
JP3264936B2 (ja) 2002-03-11
KR19990028284A (ko) 1999-04-15
WO1997001864A1 (en) 1997-01-16
KR100434929B1 (ko) 2004-09-10
DE69634800D1 (de) 2005-07-07
EP0836746A1 (en) 1998-04-22
US5952243A (en) 1999-09-14
CN1196829A (zh) 1998-10-21
DE69634800T2 (de) 2006-04-27
EP0836746B1 (en) 2005-06-01

Similar Documents

Publication Publication Date Title
JP3264936B2 (ja) 空隙のない連続的に平坦化された表面を形成する方法
US6153525A (en) Methods for chemical mechanical polish of organic polymer dielectric films
JP3568537B2 (ja) マイクロエレクトロニクス構造体用電子ビーム加工膜
US5516729A (en) Method for planarizing a semiconductor topography using a spin-on glass material with a variable chemical-mechanical polish rate
US4806504A (en) Planarization method
CN1839468B (zh) 使用甲硅烷基化剂修复低k介电材料的损伤
US6828258B2 (en) Method of forming an insulating film having SI-C, SI-O and SI-H bonds to cover wiringlines of a semiconductor device
EP1543549A1 (en) Interlayer adhesion promoter for low k materials
US5893750A (en) Method for forming a highly planarized interlevel dielectric structure
JP3132111B2 (ja) 半導体装置の製造方法及びこれに用いるポリッシュパッド
JP3476283B2 (ja) 基板平坦化材料及びこれを用いた基板の平坦化方法
JP2006503165A (ja) オルガノシロキサン
US20150206794A1 (en) Method for Removing Micro Scratches In Chemical Mechanical Polishing Processes
JPH09241518A (ja) 樹脂組成物および多層配線形成方法
TW299463B (ja)
JP4426526B2 (ja) 最新式のマイクロエレクトロニクス用途およびデバイス用の平坦化膜およびそれらの製造方法
JPH07122551A (ja) 半導体用絶縁膜または平坦化膜の形成方法
KR100326251B1 (ko) 고밀도 플라즈마 산화막 평탄화 방법 및 그를 이용한 반도체소자의 소자분리막 형성 방법
Weling et al. DIELECTRIC CMP PLANARIZATION CONSIDERATIONS FOR DEEP SUB-MICRON MULTI-LEVEL INTERCONNECT PROCESSES
Saman Investigation on Inter-layer Dielectric Processed by Chemical Mechanical Polishing and Spin-on Dielectric for Complementary Metal-oxide-semiconductor Compatible Devices
Shih et al. CON-TACT® planarization process of spin-on dielectrics for device fabrication
Neirynck Copper/polymer damascene interconnects: Elimination of high-resistivity metallic liners
Parekh et al. Plasma planarization utilizing a spin-on-glass sacrificial layer
JPH0362588A (ja) 配線基板とその製造方法
Osredkar SPIN-ON-GLASS PLANARIZATION 0F DEVICE TOPOGRAPHY

Legal Events

Date Code Title Description
R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081228

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081228

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091228

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees