JPH1050637A - 半導体素体のコンタクトホールの金属被着方法 - Google Patents
半導体素体のコンタクトホールの金属被着方法Info
- Publication number
- JPH1050637A JPH1050637A JP9089983A JP8998397A JPH1050637A JP H1050637 A JPH1050637 A JP H1050637A JP 9089983 A JP9089983 A JP 9089983A JP 8998397 A JP8998397 A JP 8998397A JP H1050637 A JPH1050637 A JP H1050637A
- Authority
- JP
- Japan
- Prior art keywords
- film
- tisi
- cvd
- deposition
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001465 metallisation Methods 0.000 title claims abstract description 22
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 238000000034 method Methods 0.000 claims abstract description 83
- 238000000151 deposition Methods 0.000 claims abstract description 26
- 229910008484 TiSi Inorganic materials 0.000 claims abstract description 20
- 230000008021 deposition Effects 0.000 claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 16
- 239000000126 substance Substances 0.000 claims abstract description 12
- 239000000463 material Substances 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 8
- 238000006243 chemical reaction Methods 0.000 claims abstract description 7
- 238000005498 polishing Methods 0.000 claims abstract description 4
- 239000010936 titanium Substances 0.000 claims description 41
- 229910052719 titanium Inorganic materials 0.000 claims description 15
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 13
- 239000012212 insulator Substances 0.000 claims description 9
- 238000004544 sputter deposition Methods 0.000 claims description 9
- 238000004140 cleaning Methods 0.000 claims description 6
- 239000000376 reactant Substances 0.000 claims description 5
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 2
- 230000007935 neutral effect Effects 0.000 claims description 2
- 239000002245 particle Substances 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 238000005240 physical vapour deposition Methods 0.000 claims 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims 1
- 238000005516 engineering process Methods 0.000 abstract description 8
- 229910021332 silicide Inorganic materials 0.000 abstract description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract description 5
- KPZGRMZPZLOPBS-UHFFFAOYSA-N 1,3-dichloro-2,2-bis(chloromethyl)propane Chemical compound ClCC(CCl)(CCl)CCl KPZGRMZPZLOPBS-UHFFFAOYSA-N 0.000 abstract 2
- 239000007795 chemical reaction product Substances 0.000 abstract 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 14
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 10
- 229910052721 tungsten Inorganic materials 0.000 description 10
- 239000010937 tungsten Substances 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 230000005284 excitation Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910021341 titanium silicide Inorganic materials 0.000 description 3
- -1 7 -cycloheptatrienyl- Chemical group 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000010406 interfacial reaction Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 125000002524 organometallic group Chemical group 0.000 description 2
- 238000001556 precipitation Methods 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- NTKGYSNDKLSXKJ-UHFFFAOYSA-N C1=CC=CC1[Ti+2] Chemical compound C1=CC=CC1[Ti+2] NTKGYSNDKLSXKJ-UHFFFAOYSA-N 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- 125000003118 aryl group Chemical group 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical group [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 description 1
- 239000003638 chemical reducing agent Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000000539 dimer Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 125000001495 ethyl group Chemical group [H]C([H])([H])C([H])([H])* 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- GJVFBWCTGUSGDD-UHFFFAOYSA-L pentamethonium bromide Chemical compound [Br-].[Br-].C[N+](C)(C)CCCCC[N+](C)(C)C GJVFBWCTGUSGDD-UHFFFAOYSA-L 0.000 description 1
- 238000005289 physical deposition Methods 0.000 description 1
- 238000000053 physical method Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 150000003609 titanium compounds Chemical class 0.000 description 1
- 229910021352 titanium disilicide Inorganic materials 0.000 description 1
- XJDNKRIXUMDJCW-UHFFFAOYSA-J titanium tetrachloride Chemical compound Cl[Ti](Cl)(Cl)Cl XJDNKRIXUMDJCW-UHFFFAOYSA-J 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76865—Selective removal of parts of the layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/907—Continuous processing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/907—Continuous processing
- Y10S438/908—Utilizing cluster apparatus
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】
【課題】半導体素体におけるコンタクトホールの金属被
着方法であって信頼性及び将来技術において無制限に使
用可能なものを提供する。 【解決手段】半導体素体におけるコンタクトホールの金
属被着のために唯一のＣＶＤ室において、先ずチタンリ
ッチ膜を、続いて低抵抗のＴｉＳｉ2 膜をただ１回のＣ
ＶＤプロセスで析出する。
着方法であって信頼性及び将来技術において無制限に使
用可能なものを提供する。 【解決手段】半導体素体におけるコンタクトホールの金
属被着のために唯一のＣＶＤ室において、先ずチタンリ
ッチ膜を、続いて低抵抗のＴｉＳｉ2 膜をただ１回のＣ
ＶＤプロセスで析出する。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体素体にお
けるサブミクロンのコンタクトホールに金属を析出して
金属被着する方法に関する。
けるサブミクロンのコンタクトホールに金属を析出して
金属被着する方法に関する。
【０００２】
【従来の技術】このような方法は、半導体技術において
集積度の向上に伴い多数の面に屡々多数の導電膜が配置
されて使用されるので益々必要とされてきている。導電
膜は適当な形状にパターン化されて電流の通路とされ
る。これらの電路は適当な非導電性の膜によって互いに
絶縁されている。異なる面に配置されている電路を互い
に或いはシリコンの基板と導電接続しようとするときに
は、中間にある絶縁膜に開口（コンタクトホール）を形
成する必要がある。しかし直接的な接続は多くの場合物
理的理由から排除されている。例えばｎ+ にドープされ
たシリコン基板は直接にはＡｌＳｉ（１％）の電路と接
続できない。この場合には、析出されるシリコンがＡｌ
によってｐ+ にドープされるので、オーミック・コンタ
クトとならずにダイオードが生ずるであろう。このよう
な場合中間膜を介して間接的な接続を形成する必要があ
る。シリコンに対してオーミック・コンタクトを作るこ
の中間膜は、代表的にはチタン（Ｔｉ）、チタンシリサ
イド（ＴｉＳx ，ｘ≦２）或いはチタン／タングステン
（ＴｉＷ）から成る。付加的に特にチタンナイトライド
（ＴｉＮ）或いはチタン／タングステン（ＴｉＷ）から
なるバリヤ膜が必要である。これらの膜物質は７０乃至
１５０μΩｃｍの比抵抗を持ち比較的高抵抗である。
集積度の向上に伴い多数の面に屡々多数の導電膜が配置
されて使用されるので益々必要とされてきている。導電
膜は適当な形状にパターン化されて電流の通路とされ
る。これらの電路は適当な非導電性の膜によって互いに
絶縁されている。異なる面に配置されている電路を互い
に或いはシリコンの基板と導電接続しようとするときに
は、中間にある絶縁膜に開口（コンタクトホール）を形
成する必要がある。しかし直接的な接続は多くの場合物
理的理由から排除されている。例えばｎ+ にドープされ
たシリコン基板は直接にはＡｌＳｉ（１％）の電路と接
続できない。この場合には、析出されるシリコンがＡｌ
によってｐ+ にドープされるので、オーミック・コンタ
クトとならずにダイオードが生ずるであろう。このよう
な場合中間膜を介して間接的な接続を形成する必要があ
る。シリコンに対してオーミック・コンタクトを作るこ
の中間膜は、代表的にはチタン（Ｔｉ）、チタンシリサ
イド（ＴｉＳx ，ｘ≦２）或いはチタン／タングステン
（ＴｉＷ）から成る。付加的に特にチタンナイトライド
（ＴｉＮ）或いはチタン／タングステン（ＴｉＷ）から
なるバリヤ膜が必要である。これらの膜物質は７０乃至
１５０μΩｃｍの比抵抗を持ち比較的高抵抗である。
【０００３】マイクロエレクトロニクス素子が益々極小
化するにつれて（いわゆる「サブミクロン技術」）、コ
ンタクトホールは直径が益々小さくなり、しかしながら
同時に絶縁膜をより平坦化することが必要なために益々
深くなっている。信頼性の理由からまたスイッチング時
間をより速くしかつ電流密度をより大きくする傾向のた
め、コンタクトホールを空洞がないように良導電性の物
質で金属被着し、同時に問題となる全ての膜物質に対し
て再現可能な低抵抗コンタクトをとることが必要であ
る。
化するにつれて（いわゆる「サブミクロン技術」）、コ
ンタクトホールは直径が益々小さくなり、しかしながら
同時に絶縁膜をより平坦化することが必要なために益々
深くなっている。信頼性の理由からまたスイッチング時
間をより速くしかつ電流密度をより大きくする傾向のた
め、コンタクトホールを空洞がないように良導電性の物
質で金属被着し、同時に問題となる全ての膜物質に対し
て再現可能な低抵抗コンタクトをとることが必要であ
る。
【０００４】コンタクトホールのアスペクト比（即ち深
さと直径との比）がさらに大きくなることにより、この
コンタクトホールの金属被着は通常の膜構成（例えばＴ
ｉ／ＴｉＮ／Ｗ）の析出によってはもはや行われない。
というのは、Ｔｉ／ＴｉＮに対して現行のスパッタ法で
は一様な厚さの析出が不可能であり、常に負の側面角を
あとに残し、この結果一様な厚さのタングステンのＣＶ
Ｄ析出の場合でも空洞を形成してしまうからである。コ
ンタクトホールの直径が例えば０．３μｍの場合、コン
タクトホールの底になお充分につながった膜を得るため
には、少なくとも５０ｎｍのＴｉと８０ｎｍのＴｉＮを
析出しなければならないことを考慮すると、電流を担持
する低抵抗のタングステンに対しては０．１μｍより小
さいコンタクトホールの最小直径が残る。この場合空洞
なしの充填はできない。さらにこのようなプロセスシー
ケンスはコスト及び時間がかかる。
さと直径との比）がさらに大きくなることにより、この
コンタクトホールの金属被着は通常の膜構成（例えばＴ
ｉ／ＴｉＮ／Ｗ）の析出によってはもはや行われない。
というのは、Ｔｉ／ＴｉＮに対して現行のスパッタ法で
は一様な厚さの析出が不可能であり、常に負の側面角を
あとに残し、この結果一様な厚さのタングステンのＣＶ
Ｄ析出の場合でも空洞を形成してしまうからである。コ
ンタクトホールの直径が例えば０．３μｍの場合、コン
タクトホールの底になお充分につながった膜を得るため
には、少なくとも５０ｎｍのＴｉと８０ｎｍのＴｉＮを
析出しなければならないことを考慮すると、電流を担持
する低抵抗のタングステンに対しては０．１μｍより小
さいコンタクトホールの最小直径が残る。この場合空洞
なしの充填はできない。さらにこのようなプロセスシー
ケンスはコスト及び時間がかかる。
【０００５】従来公知の一般的な金属被着法（スパッタ
法）においては１つ或いは複数個の金属膜（例えばＡｌ
Ｓｉ或いはＴｉ／ＴｉＮ／ＡｌＳｉＣｕ）が物理的方法
（例えばスパッタ、蒸着）によって析出され、適当な写
真技術及びエッチング工程によってその膜からパターン
が作られる。この方法はエッジ部分の被着性が悪いの
で、このコンタクト金属被着は約１のアスペクト比にお
いても既に付加的なプロセス工程（例えばコンタクトホ
ールの上半部を広げたり傾斜をつけたりする）によっ
て、またそれに続くプロセス（例えば平坦化）における
大きな困難を克服して初めて実現可能である。アスペク
ト比が＞１のコンタクトホールの金属被着に対してかつ
電流密度が大きい場合には、この方法はもはや信頼性を
もっては適用できない。例えば「方向性のスパッタ（適
当な例えば機械的な絞りによる方向性析出）」（文献
〔１５〕参照）のようなスパッタ技術の発展により確か
に従来の方法より厚い膜をコンタクトホールの底に被着
させることができるが、これにより水平な絶縁体面に析
出される膜厚がコンタクトホールの底に被着される膜厚
を常に越えてしまうので、そのアスペクト比もさらに上
がる結果となる。従ってそれに続くプロセスの一様な厚
さ及び平坦化に対する要求がさらに厳しくなる。
法）においては１つ或いは複数個の金属膜（例えばＡｌ
Ｓｉ或いはＴｉ／ＴｉＮ／ＡｌＳｉＣｕ）が物理的方法
（例えばスパッタ、蒸着）によって析出され、適当な写
真技術及びエッチング工程によってその膜からパターン
が作られる。この方法はエッジ部分の被着性が悪いの
で、このコンタクト金属被着は約１のアスペクト比にお
いても既に付加的なプロセス工程（例えばコンタクトホ
ールの上半部を広げたり傾斜をつけたりする）によっ
て、またそれに続くプロセス（例えば平坦化）における
大きな困難を克服して初めて実現可能である。アスペク
ト比が＞１のコンタクトホールの金属被着に対してかつ
電流密度が大きい場合には、この方法はもはや信頼性を
もっては適用できない。例えば「方向性のスパッタ（適
当な例えば機械的な絞りによる方向性析出）」（文献
〔１５〕参照）のようなスパッタ技術の発展により確か
に従来の方法より厚い膜をコンタクトホールの底に被着
させることができるが、これにより水平な絶縁体面に析
出される膜厚がコンタクトホールの底に被着される膜厚
を常に越えてしまうので、そのアスペクト比もさらに上
がる結果となる。従ってそれに続くプロセスの一様な厚
さ及び平坦化に対する要求がさらに厳しくなる。
【０００６】例えば文献〔１〕に記載されているよう
に、全面にＣＶＤ法によりタングステンを（例えば、Ｗ
Ｆ6 ／Ｈ2 から）析出し、これをエッチバックしてコン
タクトを金属被着することは工業上の検証及び適用にお
いてかなり進んでいる。しかしながらこの方法は、次の
個々の工程からなるので、複雑でそれ故コストのかかる
方法である。 ｂ１）シリコン或いはアルミニウムとの界面に低抵抗の
コンタクト領域を作るためにコンタクト膜（例えばＴ
ｉ）をスパッタする。 ｂ２）反応性のＷＦ6 分子のＴｉ、Ａｌ或いはＳｉ膜へ
の浸食を阻止するためにバリヤ膜（例えばＴｉＮ或いは
ＴｉＷ）をスパッタする。 ｂ３）ＣＶＤ法によりタングステン膜を全面にわたって
一様な厚さに析出し、これに続いてエッチング工程で水
平な絶縁体膜から金属を再び除去する。
に、全面にＣＶＤ法によりタングステンを（例えば、Ｗ
Ｆ6 ／Ｈ2 から）析出し、これをエッチバックしてコン
タクトを金属被着することは工業上の検証及び適用にお
いてかなり進んでいる。しかしながらこの方法は、次の
個々の工程からなるので、複雑でそれ故コストのかかる
方法である。 ｂ１）シリコン或いはアルミニウムとの界面に低抵抗の
コンタクト領域を作るためにコンタクト膜（例えばＴ
ｉ）をスパッタする。 ｂ２）反応性のＷＦ6 分子のＴｉ、Ａｌ或いはＳｉ膜へ
の浸食を阻止するためにバリヤ膜（例えばＴｉＮ或いは
ＴｉＷ）をスパッタする。 ｂ３）ＣＶＤ法によりタングステン膜を全面にわたって
一様な厚さに析出し、これに続いてエッチング工程で水
平な絶縁体膜から金属を再び除去する。
【０００７】前記の２つの必要なスパッタプロセス（ｂ
１及びｂ２）のエッジ部分の被着性は良くないので、こ
れらの膜は、コンタクトホールの重要な領域において充
分な膜厚を得てバリヤ機能を保証するためには、アスペ
クト比が大きくなるにつれ益々厚く析出しなければなら
ない。
１及びｂ２）のエッジ部分の被着性は良くないので、こ
れらの膜は、コンタクトホールの重要な領域において充
分な膜厚を得てバリヤ機能を保証するためには、アスペ
クト比が大きくなるにつれ益々厚く析出しなければなら
ない。
【０００８】従って本来一様な厚さのタングステンの析
出に対する幾何学的な初期状況は非常に不利になる。空
洞のない充填はもはや不可能であり、その上コンタクト
ホールの直径がさらに小さくなるにつれコンタクト金属
被着に占める低抵抗タングステン金属の割合は低下す
る。例えばヨーロッパ特許出願第９０１０６１３９号明
細書に記載されているように、一様な厚さに析出された
ＣＶＤコンタクト及びバリヤ膜が得られる場合ですら、
複雑でコストのかかる方法だけが残り、その実施はよく
ても多数の室を備えた高真空設備の別々の室において可
能と思われる。
出に対する幾何学的な初期状況は非常に不利になる。空
洞のない充填はもはや不可能であり、その上コンタクト
ホールの直径がさらに小さくなるにつれコンタクト金属
被着に占める低抵抗タングステン金属の割合は低下す
る。例えばヨーロッパ特許出願第９０１０６１３９号明
細書に記載されているように、一様な厚さに析出された
ＣＶＤコンタクト及びバリヤ膜が得られる場合ですら、
複雑でコストのかかる方法だけが残り、その実施はよく
ても多数の室を備えた高真空設備の別々の室において可
能と思われる。
【０００９】タングステンの代わりに、基本的にはＣＶ
Ｄ法によっても一様な厚さに析出できる他の金属（例え
ばアルミニウム）或いは半金属（例えばＴｉＮ）（例え
ば、ヨーロッパ特許出願第９０１０６１３９号参照）を
コンタクト金属被着に使用する場合、この場合も多層金
属被着が使用されなければならないから、同様に上述の
ことが当てはまる。このことはＣＶＤ−ＴｉＮを使用す
る場合特に重要である。確かにＣＶＤ−ＴｉＮ−プラグ
で充填することの原理的な可能性が公知である（文献
〔３〕）が、この方法は専ら、サリサイド（セルフ・ア
ラインメント・シリサイド）技術におけるように、予め
本来のコンタクト及び接合領域が複合多段工程で形成さ
れたコンタクトに対してのみ使用可能である。文献
〔３〕に記載されたこの方法はポリシリコン及び単結晶
シリコン（接合抵抗の高い）に対するコンタクトに対し
ても、またバイアホール（接合抵抗が高くプロセス温度
も高い）の金属被着に対しても適用できない。
Ｄ法によっても一様な厚さに析出できる他の金属（例え
ばアルミニウム）或いは半金属（例えばＴｉＮ）（例え
ば、ヨーロッパ特許出願第９０１０６１３９号参照）を
コンタクト金属被着に使用する場合、この場合も多層金
属被着が使用されなければならないから、同様に上述の
ことが当てはまる。このことはＣＶＤ−ＴｉＮを使用す
る場合特に重要である。確かにＣＶＤ−ＴｉＮ−プラグ
で充填することの原理的な可能性が公知である（文献
〔３〕）が、この方法は専ら、サリサイド（セルフ・ア
ラインメント・シリサイド）技術におけるように、予め
本来のコンタクト及び接合領域が複合多段工程で形成さ
れたコンタクトに対してのみ使用可能である。文献
〔３〕に記載されたこの方法はポリシリコン及び単結晶
シリコン（接合抵抗の高い）に対するコンタクトに対し
ても、またバイアホール（接合抵抗が高くプロセス温度
も高い）の金属被着に対しても適用できない。
【００１０】金属及びシリサイドの選択的ＣＶＤ法にお
いては、特定の良導電性物質が選択的に（即ち専ら）特
定の接触されるべき基板（Ｓｉ、シリサイド或いは金属
表面のような）に成長するように努められている。コン
タクトホールの底にそのために適した基板が存在する場
合には、ホールを空洞がないように直接充填することが
可能である。この明細書の最後に挙げた文献及びその他
の全ての既存の方法のいずれも従来は、これらの製造条
件の下で永遠に再現性のある実施は実現されなかった。
それ故にこれらの方法は工業的には利用されていない。
いては、特定の良導電性物質が選択的に（即ち専ら）特
定の接触されるべき基板（Ｓｉ、シリサイド或いは金属
表面のような）に成長するように努められている。コン
タクトホールの底にそのために適した基板が存在する場
合には、ホールを空洞がないように直接充填することが
可能である。この明細書の最後に挙げた文献及びその他
の全ての既存の方法のいずれも従来は、これらの製造条
件の下で永遠に再現性のある実施は実現されなかった。
それ故にこれらの方法は工業的には利用されていない。
【００１１】これらの方法の主な欠点は次のようなもの
である。 ・コンタクトホールのアスペクト比が大きくなるととも
に益々困難になる本来の析出の前にコンタクト領域の再
現性のある有効な清浄を行う必要がある。 ・特定の攻撃性のある化学物質例えばＷＦ6 の使用の際
に強い界面反応が特にシリコンとの接触において生じ、
ダイオードやトランジスタにおいて受入れ難い洩れ電流
を招く。 ・例えば絶縁体表面ではそこに存在する核形成の萌芽に
よって屡々かつ容易に生ずる「非選択的」析出を要因と
して、その結果生ずるプロセス窓が狭い。 ・充填物質がコンタクトホールの底から均一に垂直方向
に成長するから、異なる深さのコンタクトホールは同一
程度に（理想的には絶縁体の上縁まで）充填できない、
或いはできたとしてもその他の複雑な対策を必要とす
る。
である。 ・コンタクトホールのアスペクト比が大きくなるととも
に益々困難になる本来の析出の前にコンタクト領域の再
現性のある有効な清浄を行う必要がある。 ・特定の攻撃性のある化学物質例えばＷＦ6 の使用の際
に強い界面反応が特にシリコンとの接触において生じ、
ダイオードやトランジスタにおいて受入れ難い洩れ電流
を招く。 ・例えば絶縁体表面ではそこに存在する核形成の萌芽に
よって屡々かつ容易に生ずる「非選択的」析出を要因と
して、その結果生ずるプロセス窓が狭い。 ・充填物質がコンタクトホールの底から均一に垂直方向
に成長するから、異なる深さのコンタクトホールは同一
程度に（理想的には絶縁体の上縁まで）充填できない、
或いはできたとしてもその他の複雑な対策を必要とす
る。
【００１２】
【発明が解決しようとする課題】この発明の課題は、特
に上述の方法にとって代わることができ、それらの欠点
を持たずに、信頼性がありかつ将来の技術においても制
約されることなく使用可能な方法を提供することにあ
る。
に上述の方法にとって代わることができ、それらの欠点
を持たずに、信頼性がありかつ将来の技術においても制
約されることなく使用可能な方法を提供することにあ
る。
【００１３】
【課題を解決するための手段】この課題は請求項１の特
徴部分に記載の方法により解決される。この発明による
方法は、コンタクトホールの金属被着が唯一の高度に一
様な厚さとするＣＶＤプロセスにより、即ち唯１つのＣ
ＶＤ室においてコンタクト膜も低抵抗のコンタクト充填
物質も析出するＣＶＤプロセスにより作られることを特
徴とする。特にこの方法は、先ず金属有機物からチタン
リッチ膜（理想的にはＴｉもしくはＴｉＳｉ、以下ＣＶ
Ｄ−Ｔｉと称する）が析出され、直ぐその後で同一室内
で他の反応物を付加することにより或いは析出パラメー
タの変更により一様な厚さな低抵抗（＝２０乃至４０μ
Ωｃｍ）のＣＶＤチタンシリサイドの膜（ＣＶＤ−Ｔｉ
Ｓｉ2 ）が析出される方法である。その厚さはコンタク
トホールの残りの直径に左右される。金属被着を完成さ
せるために続いてエッチバックプロセスが行われ、これ
により水平の絶縁体表面に析出されたＴｉ／ＴｉＳｉ2
の「栓」がコンタクトホールに残る。その後の配線は、
通常のとおりに、公知の低抵抗の物質、例えばＡｌＳｉ
或いはＴｉＮ／ＡｌＳｉＣｕが例えばスパッタにより被
着されてパターン化される。直径が≦０．４μｍのコン
タクトホールではエッチバックは、析出されたＴｉ／Ｔ
ｉＳｉx の膜厚が約０．２μｍであるから不要である。
その上に例えば、ＴｉＮ／ＡｌＳｉＣｕをスパッタし、
この積層膜Ｔｉ／ＴｉＳｉx ／ＴｉＮ／ＡｌＳｉＣｕを
従来のように１回の作業工程でパターン化する。或いは
また、短い金属接続部だけが作られる面では、エッチバ
ックプロセスの代わりにＣＶＤ−Ｔｉ／ＴｉＳｉ2 膜を
公知のリソグラフィ／エッチング法で同時にパターン化
することができ、その結果コンタクトホールの金属被着
及び電路が１回の作業工程ででき上る。
徴部分に記載の方法により解決される。この発明による
方法は、コンタクトホールの金属被着が唯一の高度に一
様な厚さとするＣＶＤプロセスにより、即ち唯１つのＣ
ＶＤ室においてコンタクト膜も低抵抗のコンタクト充填
物質も析出するＣＶＤプロセスにより作られることを特
徴とする。特にこの方法は、先ず金属有機物からチタン
リッチ膜（理想的にはＴｉもしくはＴｉＳｉ、以下ＣＶ
Ｄ−Ｔｉと称する）が析出され、直ぐその後で同一室内
で他の反応物を付加することにより或いは析出パラメー
タの変更により一様な厚さな低抵抗（＝２０乃至４０μ
Ωｃｍ）のＣＶＤチタンシリサイドの膜（ＣＶＤ−Ｔｉ
Ｓｉ2 ）が析出される方法である。その厚さはコンタク
トホールの残りの直径に左右される。金属被着を完成さ
せるために続いてエッチバックプロセスが行われ、これ
により水平の絶縁体表面に析出されたＴｉ／ＴｉＳｉ2
の「栓」がコンタクトホールに残る。その後の配線は、
通常のとおりに、公知の低抵抗の物質、例えばＡｌＳｉ
或いはＴｉＮ／ＡｌＳｉＣｕが例えばスパッタにより被
着されてパターン化される。直径が≦０．４μｍのコン
タクトホールではエッチバックは、析出されたＴｉ／Ｔ
ｉＳｉx の膜厚が約０．２μｍであるから不要である。
その上に例えば、ＴｉＮ／ＡｌＳｉＣｕをスパッタし、
この積層膜Ｔｉ／ＴｉＳｉx ／ＴｉＮ／ＡｌＳｉＣｕを
従来のように１回の作業工程でパターン化する。或いは
また、短い金属接続部だけが作られる面では、エッチバ
ックプロセスの代わりにＣＶＤ−Ｔｉ／ＴｉＳｉ2 膜を
公知のリソグラフィ／エッチング法で同時にパターン化
することができ、その結果コンタクトホールの金属被着
及び電路が１回の作業工程ででき上る。
【００１４】この発明による方法は、選択的に、（必要
に応じて及び特に化学的或いは物理的な成分を備えた基
板に応じて、可能な場合には多数室設備内の現場（ｉｎ
‐ｓｉｔｕ）で、例えばヨーロッパ特許出願第９０１０
６１３９号明細書に記載されているように、湿式或いは
乾式で）、コンタクト領域の清浄化を先行させ、また好
ましくはＲＴＰにより或いは垂直炉において、均質かつ
完全なシリコン化反応をＳｉ／ＣＶＤ−Ｔｉの界面にお
いて保証するために、例えばヨーロッパ特許出願第９０
１０６１３９号明細書に詳細に記載されているように、
４５０乃至８００℃の熱処理工程を後続させることがで
きる。
に応じて及び特に化学的或いは物理的な成分を備えた基
板に応じて、可能な場合には多数室設備内の現場（ｉｎ
‐ｓｉｔｕ）で、例えばヨーロッパ特許出願第９０１０
６１３９号明細書に記載されているように、湿式或いは
乾式で）、コンタクト領域の清浄化を先行させ、また好
ましくはＲＴＰにより或いは垂直炉において、均質かつ
完全なシリコン化反応をＳｉ／ＣＶＤ−Ｔｉの界面にお
いて保証するために、例えばヨーロッパ特許出願第９０
１０６１３９号明細書に詳細に記載されているように、
４５０乃至８００℃の熱処理工程を後続させることがで
きる。
【００１５】この発明の課題を解決するために、この発
明によれば、特に析出反応から空間的に分離してＣｏ反
応体の励起を、反応性中性粒子にマイクロ波エネルギー
を注入することにより行い、これを次いで本来の反応炉
（ＣＶＤ装置）に導くことが行われる（「リモートプラ
ズマ」ＣＶＤ法）。マイクロ波励起の原理的な態様及び
方法はドイツ連邦共和国特許出願公開第４１３２５６０
号明細書に記載されている。
明によれば、特に析出反応から空間的に分離してＣｏ反
応体の励起を、反応性中性粒子にマイクロ波エネルギー
を注入することにより行い、これを次いで本来の反応炉
（ＣＶＤ装置）に導くことが行われる（「リモートプラ
ズマ」ＣＶＤ法）。マイクロ波励起の原理的な態様及び
方法はドイツ連邦共和国特許出願公開第４１３２５６０
号明細書に記載されている。
【００１６】この発明による方法は特に次の利点をもた
らす。すなわち一様な厚さでない、スパッタにより作ら
れる膜が完全になくなることにより、また一様な厚さと
する唯１つのＣＶＤプロセスを使用することにより、幾
何学的局面の下において、現在のところ適用性の技術的
限界は認められない。このことは、例えばＣＶＤタング
ステンに比較して、 に平坦な膜表面によって（ＣＶＤ
−ＴｉＳｉ2 の粗さは５０ｎｍ以下である）助長され
る。特にこのコンタクト金属被着は、例えば強制的にア
スペクト比の大きいコンタクトホールにするＣＭＰ（化
学的機械研磨）法のような全体的な平坦化のための最近
の方法と良好に組み合すことができる。
らす。すなわち一様な厚さでない、スパッタにより作ら
れる膜が完全になくなることにより、また一様な厚さと
する唯１つのＣＶＤプロセスを使用することにより、幾
何学的局面の下において、現在のところ適用性の技術的
限界は認められない。このことは、例えばＣＶＤタング
ステンに比較して、 に平坦な膜表面によって（ＣＶＤ
−ＴｉＳｉ2 の粗さは５０ｎｍ以下である）助長され
る。特にこのコンタクト金属被着は、例えば強制的にア
スペクト比の大きいコンタクトホールにするＣＭＰ（化
学的機械研磨）法のような全体的な平坦化のための最近
の方法と良好に組み合すことができる。
【００１７】ＣＶＤ−Ｔｉ及びＣＶＤ−ＴｉＳｉ2 は殆
ど連続的に１回の作業工程でかつ１つのＣＶＤ室で作ら
れるので、その結果コンタクト領域がより少なく、従っ
て接合抵抗がより低くなり、全体として接触抵抗が小さ
くなる。
ど連続的に１回の作業工程でかつ１つのＣＶＤ室で作ら
れるので、その結果コンタクト領域がより少なく、従っ
て接合抵抗がより低くなり、全体として接触抵抗が小さ
くなる。
【００１８】特に、高度に一様な厚さのＣＶＤ−Ｔｉ部
分工程の導入により低抵抗の接触抵抗が保証される。な
ぜなら物理的な析出の場合とは異なり高いアスペクト比
を持つコンタクトにおいても充分にＴｉ金属がコンタク
ト領域に被着されるからである。この金属は酸素との親
和性が高いので場合によってはシリコン或いはアルミニ
ウム表面に存在する堆積酸化物と結合し、従って低抵抗
接触を保証する。
分工程の導入により低抵抗の接触抵抗が保証される。な
ぜなら物理的な析出の場合とは異なり高いアスペクト比
を持つコンタクトにおいても充分にＴｉ金属がコンタク
ト領域に被着されるからである。この金属は酸素との親
和性が高いので場合によってはシリコン或いはアルミニ
ウム表面に存在する堆積酸化物と結合し、従って低抵抗
接触を保証する。
【００１９】コンタクト金属被着は殆ど唯１つの工程で
そして唯１つの室で作られるので、本発明の方法は公知
の方法に比べて特にコスト的に有利でありかつ製造上好
ましいことが実証されている。このことは、例えば、選
択的ＣＶＤ法に伴う製造上の障害となる危険（過度の界
面反応、選択性の喪失、深さが同一でないコンタクトホ
ールの不均一な充填など）が選択された化学物質や選択
された方法により発生することがないが故にもまた決定
的に当てはまる。
そして唯１つの室で作られるので、本発明の方法は公知
の方法に比べて特にコスト的に有利でありかつ製造上好
ましいことが実証されている。このことは、例えば、選
択的ＣＶＤ法に伴う製造上の障害となる危険（過度の界
面反応、選択性の喪失、深さが同一でないコンタクトホ
ールの不均一な充填など）が選択された化学物質や選択
された方法により発生することがないが故にもまた決定
的に当てはまる。
【００２０】この発明によるコンタクト金属被着は、た
だ１つの物質（例えばＴｉ／ＴｉＮ／Ａｌ或いは／Ｗを
比較されたい）だけが使用されているので全接触部分に
わたって、従って接触表面全体にわたっても均質な電流
分布を可能とする。これによりコンタクト金属被着の耐
電流容量及び信頼性が特にホール直径が小さくそして電
流密度が高い場合に従来の方法に比較して著しく向上す
る。
だ１つの物質（例えばＴｉ／ＴｉＮ／Ａｌ或いは／Ｗを
比較されたい）だけが使用されているので全接触部分に
わたって、従って接触表面全体にわたっても均質な電流
分布を可能とする。これによりコンタクト金属被着の耐
電流容量及び信頼性が特にホール直径が小さくそして電
流密度が高い場合に従来の方法に比較して著しく向上す
る。
【００２１】
【実施例】この発明を、以下に実施例にもとづき詳細に
説明する。
説明する。
【００２２】この発明による方法を実施するために広く
商業的に提供されるＣＶＤ反応炉が使用される。例え
ば、ドイツ連邦共和国特許出願公開第４１３２５６０号
明細書或いはヨーロッパ特許出願第９０１０６１３９号
明細書に記載されているようなＣＶＤ反応炉が特に好適
である。
商業的に提供されるＣＶＤ反応炉が使用される。例え
ば、ドイツ連邦共和国特許出願公開第４１３２５６０号
明細書或いはヨーロッパ特許出願第９０１０６１３９号
明細書に記載されているようなＣＶＤ反応炉が特に好適
である。
【００２３】プロセスパラメータはそれぞれ、理想的な
一様な厚さの膜を得るために、表面の調節された運動力
学の範囲で析出が行われるように選択される。
一様な厚さの膜を得るために、表面の調節された運動力
学の範囲で析出が行われるように選択される。
【００２４】Ｉ．ＣＶＤチタン析出 ＣＶＤチタンの析出は、いわゆるスパッタエッチング工
程（低エネルギーＡｒイオン；１００ｅＶ）或いは例え
ばヨーロッパ特許出願第９０１０６１３９号明細書に記
載されているように、いわゆる「現場の」予備清浄化工
程を選択的に先行させることができる。
程（低エネルギーＡｒイオン；１００ｅＶ）或いは例え
ばヨーロッパ特許出願第９０１０６１３９号明細書に記
載されているように、いわゆる「現場の」予備清浄化工
程を選択的に先行させることができる。
【００２５】次の物質類が直接或いはマイクロ波で活性
化されるＣｏ反応体と関連してチタンＣＶＤ析出に一例
として、しかし必ずしもそれだけでないが、使用され
る。 １．チタン四塩化物＝ＴｉＣｌ4 ２．テトラキスジアルキルアミノチタン＝Ｔｉ〔Ｎ
Ｒ2 ] 4,Ｒ＝メチル、エチル ３．η7 −シクロヘプタトリエニル−η5 −シクロペン
タジエニル−チタン(0) （Ｃ7 Ｈ7 ）Ｔｉ（Ｃ5 Ｈ5 ）
化されるＣｏ反応体と関連してチタンＣＶＤ析出に一例
として、しかし必ずしもそれだけでないが、使用され
る。 １．チタン四塩化物＝ＴｉＣｌ4 ２．テトラキスジアルキルアミノチタン＝Ｔｉ〔Ｎ
Ｒ2 ] 4,Ｒ＝メチル、エチル ３．η7 −シクロヘプタトリエニル−η5 −シクロペン
タジエニル−チタン(0) （Ｃ7 Ｈ7 ）Ｔｉ（Ｃ5 Ｈ5 ）
【化学式１】 ４．η8 −シクロオクタテストラエニル−η5 −シクロ
ペンタジエニル−チタン(III) （Ｃ8 Ｈ8 ）Ｔｉ（Ｃ5 Ｈ5 ）
ペンタジエニル−チタン(III) （Ｃ8 Ｈ8 ）Ｔｉ（Ｃ5 Ｈ5 ）
【化学式２】 ５．例えば、Ｒ，Ｒ’＝アルキル，アリール，Ｃ5 Ｈ5
とする〔（Ｒ，Ｒ’）2Ｔｉ（ＳｉＨ2 ）〕2 、Ｒ＝
Ｈ，ＣＨ3 ，Ｃ2 Ｈ5 ..．とするＮＲ2 のような二量体
化合物
とする〔（Ｒ，Ｒ’）2Ｔｉ（ＳｉＨ2 ）〕2 、Ｒ＝
Ｈ，ＣＨ3 ，Ｃ2 Ｈ5 ..．とするＮＲ2 のような二量体
化合物
【化学式３】 ６．Ｒ＝Ｈ，ＣＨ3 ，Ｃ2 Ｈ5 ，Ｓｉ（Ｃ
Ｈ3 ）3 ，．．．とするＴｉ〔（ＣＨ2 ）2 （ＮＲ2 ）
2 〕2 型の化合物
Ｈ3 ）3 ，．．．とするＴｉ〔（ＣＨ2 ）2 （ＮＲ2 ）
2 〕2 型の化合物
【化学式４】
【００２６】その場合主としてＳｉＨ4 、Ｓｉ2 Ｈ6 及
び／又はＨ2 が還元剤（もし必要な場合）として使用さ
れる。
び／又はＨ2 が還元剤（もし必要な場合）として使用さ
れる。
【００２７】これらの関わっているガスは全て選択的に
外部からのマイクロ波励起により活性化され、別々に反
応炉に導かれる。ＳｉＨ4 或いはＳｉ2 Ｈ6 及び／又は
相応のチタン化合物は、しかしまた励起されずにいわゆ
るシャワーヘッド電極の前で混合することもできる。
外部からのマイクロ波励起により活性化され、別々に反
応炉に導かれる。ＳｉＨ4 或いはＳｉ2 Ｈ6 及び／又は
相応のチタン化合物は、しかしまた励起されずにいわゆ
るシャワーヘッド電極の前で混合することもできる。
【００２８】 反応式 Ｔ 例えば、 ＴｉＣｌ4 ＋２＜Ｈ2 ＞ →Ｔｉ＋４ＨＣｌ Ｔ，＜Ｈ2 ＞ 或いは、例えば ＴｉＣｌ4 ＋ＳｉＨ4 →ＴｉＳｉ＋４ＨＣｌ ここで、括弧＜ ＞は「励起された」を意味する。
【００２９】II. ＣＶＤチタンシリサイドの析出 ＣＶＤチタンの析出には、いわゆるスパッタエッチング
工程（低エネルギーＡｒイオン；１００ｅＶ）或いはい
わゆる「現場の」予備清浄化工程を選択的に先行させる
ことができる。
工程（低エネルギーＡｒイオン；１００ｅＶ）或いはい
わゆる「現場の」予備清浄化工程を選択的に先行させる
ことができる。
【００３０】原理的には、Ｉで挙げたものと同一の物質
の類が直接或いはマイクロ波で活性化されるＣｏ反応体
と関連してチタンジシリサイドのＣＶＤ析出のために使
用される。
の類が直接或いはマイクロ波で活性化されるＣｏ反応体
と関連してチタンジシリサイドのＣＶＤ析出のために使
用される。
【００３１】 反応式 Ｔ，＜Ｈ2 ＞ 例えば、 ＴｉＣｌ4 ＋２ＳｉＨ4 →ＴｉＳｉ2 ＋４ＨＣｌ＋２Ｈ2 なお、ここで括弧＜ ＞は「励起された」を意味する。
【００３２】
【表１】プロセスパラメータ 励起 マイクロ波出力 ：３００〜８５０ ワット Ｈ2 流量 ： ０〜５００ ｓｃｃｍ Ａｒ或いはＨｅ流量： ２０〜１５０ ｓｃｃｍ 圧力 ：１０-2〜１０-1 Ｐａ
【００３３】
【表２】 析出 プロセス温度 ：２００〜５００℃ 蒸発温度 ： ２０〜１４０℃ キャリアガス ：Ａｒ、Ｈｅ、Ｈ2 キャリアガス流量 ： ０〜１００ ｓｃｃｍ （ＳｉＨ4 或いはＳｉ2 Ｈ6 流量： ０〜２００ ｓｃｃｍ） （ＲＦ出力 ：２００〜８００ ワット） （電極間距離 ：０．３〜２．５ ｃｍ）
【００３４】III.エッチングプロセス ＣＶＤによるＴｉ／ＴｉＳｉ2 膜は以下に記載するプロ
セスによって、コンタクトホール内にのみＴｉ／ＴｉＳ
ｉ2 の栓が残る程度にエッチバックされるか、通常の写
真技術／エッチング工程でパターン化される。或いはま
た、エッチバックに代わって水平表面にあるＴｉＳｉz
をＣＭＰ（化学的機械研磨）工程によって除去する（い
わゆる「削り取る」）ことができる。
セスによって、コンタクトホール内にのみＴｉ／ＴｉＳ
ｉ2 の栓が残る程度にエッチバックされるか、通常の写
真技術／エッチング工程でパターン化される。或いはま
た、エッチバックに代わって水平表面にあるＴｉＳｉz
をＣＭＰ（化学的機械研磨）工程によって除去する（い
わゆる「削り取る」）ことができる。
【００３５】III.1.エッチバックプロセス エッチバックプロセスは、特に、水平な絶縁体面に析出
された膜の約９０％を等方性にエッチングするいわゆる
「バルク・エッチ工程」からなる。絶縁体膜に対して高
度の選択性及び最小の負荷効果を持つ強度に異方性の第
二の「オーバーエッチ工程」において対応の「プラグ
（栓）」が形成される。
された膜の約９０％を等方性にエッチングするいわゆる
「バルク・エッチ工程」からなる。絶縁体膜に対して高
度の選択性及び最小の負荷効果を持つ強度に異方性の第
二の「オーバーエッチ工程」において対応の「プラグ
（栓）」が形成される。
【００３６】
【表３】 プロセスパラメータ：バルク・エッチ工程 オーバーエッチ 異方性パターン化 Ｃｌ2 ／ｓｃｃｍ ３０〜２００ １０〜１５０ ３０〜２００ ＨＢｒ／ｓｃｃｍ ５〜１００ ５〜 ５０ ５〜１００ Ａｒ ／ｓｃｃｍ １０〜１００ １０〜１００ １０〜１００ Ｎ2 ／ｓｃｃｍ −− −− −− −− ０〜 ５０ 圧力 ／ｍトル １００〜３００ ５〜２５０ １００〜３００ 出力 ／ワット ２００〜５００ ５０〜４００ ２００〜５００ 陰極温度／℃ １０〜 ５０ １０〜 ５０ １０〜 ５０ 磁界 ／ガウス ０〜１５０ ０〜１５０ ０〜１５０
【００３７】参考文献 〔１〕Ｐ．Ｅ．リレイ、Ｔ．Ｅ．クラーク 「電気化学協会ジャーナル」Vol.138 、No. 10（1991）
3008頁 〔２〕ヨーロッパ特許出願第９０１０６１３９号 〔３〕Ｉ．Ｊ．ラーイジメーカース、Ａ．シャーマン 第７回国際ＩＥＥＥ「ＶＬＳＩマルチレベル内部接続」
会議議事録、サンタクララ、1990 〔４〕Ｅ．Ｋ．ブロードベント 「真空科学技術ジャーナル」第５巻（６）、1661頁 〔５〕Ｔ．アマザワ、Ｈ．ナカムラ、Ｙ．アイタ ＩＥＥＥ「国際電子デバイス会議」技術ダイジェスト
（1987）、217 頁 〔６〕Ｃ．ベルナール、Ｒ．マダー、Ｙ．ポーロー 「固体技術」1989年２月、79頁 〔７〕Ｇ．Ｎ．パーソンズ 「応用物理レターズ」59（20）、1989、280 頁 〔８〕Ｊ．Ｆ．ミリオン・ブロダツ他 「第６回ＣＶＤヨーロッパ会議」議事録、Ｒ．ポラー編
集 (1987) 280 頁
3008頁 〔２〕ヨーロッパ特許出願第９０１０６１３９号 〔３〕Ｉ．Ｊ．ラーイジメーカース、Ａ．シャーマン 第７回国際ＩＥＥＥ「ＶＬＳＩマルチレベル内部接続」
会議議事録、サンタクララ、1990 〔４〕Ｅ．Ｋ．ブロードベント 「真空科学技術ジャーナル」第５巻（６）、1661頁 〔５〕Ｔ．アマザワ、Ｈ．ナカムラ、Ｙ．アイタ ＩＥＥＥ「国際電子デバイス会議」技術ダイジェスト
（1987）、217 頁 〔６〕Ｃ．ベルナール、Ｒ．マダー、Ｙ．ポーロー 「固体技術」1989年２月、79頁 〔７〕Ｇ．Ｎ．パーソンズ 「応用物理レターズ」59（20）、1989、280 頁 〔８〕Ｊ．Ｆ．ミリオン・ブロダツ他 「第６回ＣＶＤヨーロッパ会議」議事録、Ｒ．ポラー編
集 (1987) 280 頁
〔９〕Ａ．ブーテヴィーユ、Ａ．ロイ
ヤー、Ｊ．Ｃ．レミ 「電気化学協会ジャーナル」Vol.134 、No. ８（198
7）、2080頁 〔10〕ドイツ連邦共和国特許出願公開第４１３２５６０
号 〔11〕Ｂ．アイレット 「Ｍａｔ．Ｒｅｓ．協会シンポジュウム議事録」Vol.13
1,(1989) 〔12〕Ｂ．アイレット 「有機金属の通常及び特殊物質への変換：デザインと活
性化 Ｒ．Ｍ．ライン編集、Ｍ．ニイホッフ発行、（1988) 、
165 〜177 頁 〔13〕Ｂ．Ｊ．アイレット 「有機金属化学ジャーナル」全集９、327 (1978) 〔14〕ドイツ連邦共和国特許出願公開第４１３２５６１
号 Ｈ．シュタインハルト、セコン社、ウィーン Ｋ．ヒーバー、Ｅ．ブスマン、シーメンス社、ミュンヘ
ン 〔15〕Ｐ．ブルクグラーフ 「半導体インターナショナル」、1990年12月、２８頁
ヤー、Ｊ．Ｃ．レミ 「電気化学協会ジャーナル」Vol.134 、No. ８（198
7）、2080頁 〔10〕ドイツ連邦共和国特許出願公開第４１３２５６０
号 〔11〕Ｂ．アイレット 「Ｍａｔ．Ｒｅｓ．協会シンポジュウム議事録」Vol.13
1,(1989) 〔12〕Ｂ．アイレット 「有機金属の通常及び特殊物質への変換：デザインと活
性化 Ｒ．Ｍ．ライン編集、Ｍ．ニイホッフ発行、（1988) 、
165 〜177 頁 〔13〕Ｂ．Ｊ．アイレット 「有機金属化学ジャーナル」全集９、327 (1978) 〔14〕ドイツ連邦共和国特許出願公開第４１３２５６１
号 Ｈ．シュタインハルト、セコン社、ウィーン Ｋ．ヒーバー、Ｅ．ブスマン、シーメンス社、ミュンヘ
ン 〔15〕Ｐ．ブルクグラーフ 「半導体インターナショナル」、1990年12月、２８頁
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ハインリツヒ ケルナー ドイツ連邦共和国 83052 ブルツクミユ ール フエーレンシユトラーセ 17ベー
Claims (14)
- 【請求項１】半導体素体におけるサブミクロンのコンタ
クトホールに金属を析出して金属被着する方法におい
て、金属が唯１つのＣＶＤ室において唯１回のＣＶＤプ
ロセスにより、先ずチタンリッチ膜が、次いで低抵抗の
ＴｉＳｉ2 膜が析出されることを特徴とする半導体素体
のコンタクトホールの金属被着方法。 - 【請求項２】ＴｉＳｉ2 膜がチタンリッチ膜の析出の直
後に真空を壊すことなく析出されることを特徴とする請
求項１記載の方法。 - 【請求項３】チタンリッチ膜がＴｉ或いはＴｉＳｉ膜で
あることを特徴とする請求項１又は２記載の方法。 - 【請求項４】チタンリッチ膜が約５乃至１００ｎｍの厚
さを持っていることを特徴とする請求項１乃至３の１つ
に記載の方法。 - 【請求項５】ＴｉＳｉ2 膜が面当たり２０乃至４０μΩ
ｃｍの抵抗値を持っていることを特徴とする請求項１乃
至４の１つに記載の方法。 - 【請求項６】金属被着を完成するためにエッチバックプ
ロセスが行われ、これにより水平な絶縁体面に析出され
たＴｉ／ＴｉＳｉ2 或いはＴｉＳｉ／ＴｉＳｉ2 膜が再
び除去されることを特徴とする請求項１乃至５の１つに
記載の方法。 - 【請求項７】金属被着を完成するために化学的機械研磨
工程が行われ、これにより水平な絶縁体面に析出された
Ｔｉ／ＴｉＳｉ2 膜が再び除去されることを特徴とする
請求項１乃至５の１つに記載の方法。 - 【請求項８】金属被着されたコンタクトホールの接触化
が低抵抗の物質、特にＡｌＳｉ或いはＴｉＮ／ＡｌＳｉ
Ｃｕの被着及びパターン化により行われることを特徴と
する請求項１乃至７の１つに記載の方法。 - 【請求項９】低抵抗の物質の被着がスパッタ（ＰＶＤ＝
物理的蒸着法）により行われることを特徴とする請求項
８記載の方法。 - 【請求項１０】Ｔｉ／ＴｉＳｉ2 膜が同時にリソグラフ
ィ／エッチング法によりパターン化されることを特徴と
する請求項１乃至９の１つに記載の方法。 - 【請求項１１】サブミクロンのコンタクトホールの金属
被着前にコンタクト領域の清浄化が行われることを特徴
とする請求項１乃至１０の１つに記載の方法。 - 【請求項１２】コンタクト領域の清浄化が湿式或いは乾
式で行われることを特徴とする請求項１１記載の方法。 - 【請求項１３】サブミクロンのコンタクトホールの金属
被着後に約４５０℃乃至８００℃の熱処理工程が行われ
ることを特徴とする請求項１乃至１２の１つに記載の方
法。 - 【請求項１４】析出反応とは空間的に分離されてマイク
ロ波エネルギーを反応性で中性の粒子に注入することに
よってＣｏ反応物の励起が行われ、次いでＣＶＤ室に導
かれることを特徴とする請求項１乃至１３の１つに記載
の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19612725A DE19612725A1 (de) | 1996-03-29 | 1996-03-29 | Verfahren zur Metallisierung von Submikron-Kontaktlöchern in Halbleiterkörpern |
| DE19612725.4 | 1996-03-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1050637A true JPH1050637A (ja) | 1998-02-20 |
| JP2996931B2 JP2996931B2 (ja) | 2000-01-11 |
Family
ID=7789977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9089983A Expired - Lifetime JP2996931B2 (ja) | 1996-03-29 | 1997-03-26 | 半導体素体のコンタクトホールの金属被着方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6057229A (ja) |
| EP (1) | EP0798777B1 (ja) |
| JP (1) | JP2996931B2 (ja) |
| KR (1) | KR970067651A (ja) |
| DE (2) | DE19612725A1 (ja) |
| TW (1) | TW386294B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5976976A (en) | 1997-08-21 | 1999-11-02 | Micron Technology, Inc. | Method of forming titanium silicide and titanium by chemical vapor deposition |
| US5930671A (en) * | 1997-10-20 | 1999-07-27 | Industrial Technology Research Institute | CVD titanium silicide for contract hole plugs |
| US6136693A (en) * | 1997-10-27 | 2000-10-24 | Chartered Semiconductor Manufacturing Ltd. | Method for planarized interconnect vias using electroless plating and CMP |
| TW507015B (en) * | 1997-12-02 | 2002-10-21 | Applied Materials Inc | In-situ, preclean of wafers prior to a chemical vapor deposition titanium deposition step |
| US6284316B1 (en) | 1998-02-25 | 2001-09-04 | Micron Technology, Inc. | Chemical vapor deposition of titanium |
| US6573181B1 (en) | 2000-10-26 | 2003-06-03 | Applied Materials, Inc. | Method of forming contact structures using nitrogen trifluoride preclean etch process and a titanium chemical vapor deposition step |
| US6911391B2 (en) * | 2002-01-26 | 2005-06-28 | Applied Materials, Inc. | Integration of titanium and titanium nitride layers |
| US6998014B2 (en) * | 2002-01-26 | 2006-02-14 | Applied Materials, Inc. | Apparatus and method for plasma assisted deposition |
| JP2012193445A (ja) * | 2011-02-28 | 2012-10-11 | Tokyo Electron Ltd | 窒化チタン膜の形成方法、窒化チタン膜の形成装置及びプログラム |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4737474A (en) * | 1986-11-17 | 1988-04-12 | Spectrum Cvd, Inc. | Silicide to silicon bonding process |
| JPH04137621A (ja) * | 1990-09-28 | 1992-05-12 | Toshiba Corp | 半導体装置の製造方法 |
| US5462895A (en) * | 1991-09-04 | 1995-10-31 | Oki Electric Industry Co., Ltd. | Method of making semiconductor device comprising a titanium nitride film |
| DE4132560C1 (en) * | 1991-09-30 | 1993-04-22 | Siemens Ag, 8000 Muenchen, De | Plasma-aided deposition of film for integrated semiconductor circuit - using neutral particles, activated by microwave in separate chamber, and non-excited reaction gas, etc. |
| JP3120517B2 (ja) * | 1991-12-03 | 2000-12-25 | ソニー株式会社 | シリサイドプラグの形成方法 |
| US5240739A (en) * | 1992-08-07 | 1993-08-31 | Micron Technology | Chemical vapor deposition technique for depositing titanium silicide on semiconductor wafers |
| KR960015564B1 (ko) * | 1993-04-16 | 1996-11-18 | 현대전자산업 주식회사 | 반도체 장치의 금속배선 형성방법 |
| US5846881A (en) * | 1995-12-28 | 1998-12-08 | Micron Technology, Inc. | Low cost DRAM metallization |
-
1996
- 1996-03-29 DE DE19612725A patent/DE19612725A1/de not_active Withdrawn
-
1997
- 1997-03-13 EP EP97104276A patent/EP0798777B1/de not_active Expired - Lifetime
- 1997-03-13 DE DE59711655T patent/DE59711655D1/de not_active Expired - Lifetime
- 1997-03-25 TW TW086103770A patent/TW386294B/zh not_active IP Right Cessation
- 1997-03-26 JP JP9089983A patent/JP2996931B2/ja not_active Expired - Lifetime
- 1997-03-28 KR KR1019970012079A patent/KR970067651A/ko not_active Application Discontinuation
- 1997-03-31 US US08/828,677 patent/US6057229A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE19612725A1 (de) | 1997-10-02 |
| KR970067651A (ko) | 1997-10-13 |
| EP0798777A3 (de) | 1998-07-01 |
| DE59711655D1 (de) | 2004-07-01 |
| US6057229A (en) | 2000-05-02 |
| EP0798777B1 (de) | 2004-05-26 |
| EP0798777A2 (de) | 1997-10-01 |
| JP2996931B2 (ja) | 2000-01-11 |
| TW386294B (en) | 2000-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6271136B1 (en) | Multi-step plasma process for forming TiSiN barrier | |
| KR100506139B1 (ko) | 이중 다마신 금속화 방법 | |
| US8247030B2 (en) | Void-free copper filling of recessed features using a smooth non-agglomerated copper seed layer | |
| US7154178B2 (en) | Multilayer diffusion barrier for copper interconnections | |
| US9748105B2 (en) | Tungsten deposition with tungsten hexafluoride (WF6) etchback | |
| US7425506B1 (en) | Methods of providing an adhesion layer for adhesion of barrier and/or seed layers to dielectric films | |
| US7135403B2 (en) | Method for forming metal interconnection line in semiconductor device | |
| US20030045093A1 (en) | Method for metal fill by treatment of mobility layers | |
| US20030161943A1 (en) | Fully planarized dual damascene metallization using copper line interconnect and selective CVD aluminum plug | |
| JPH09172085A (ja) | 低温で基板のステップカバレージを改良する方法及び装置 | |
| KR20010029929A (ko) | 배리어층에 시드층의 연속, 불응집 접착 방법 | |
| WO2005067025A1 (ja) | 配線構造の形成方法及び半導体装置 | |
| JP2996931B2 (ja) | 半導体素体のコンタクトホールの金属被着方法 | |
| US20020132469A1 (en) | Method for forming metal wiring layer | |
| US6716733B2 (en) | CVD-PVD deposition process | |
| JP2002217288A (ja) | 半導体装置およびその製造方法 | |
| US20030073304A1 (en) | Selective tungsten stud as copper diffusion barrier to silicon contact | |
| US6605531B1 (en) | Hole-filling technique using CVD aluminum and PVD aluminum integration | |
| CN101083224A (zh) | 半导体器件的线的形成方法 | |
| KR20010003575A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100462762B1 (ko) | 반도체 소자의 구리 배선 형성 방법 | |
| US20060141769A1 (en) | Method for forming metal line of semiconductor device | |
| JP2849194B2 (ja) | 半導体装置およびその製造方法 | |
| KR20040056111A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR20020089777A (ko) | 반도체 소자의 구리배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990921 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071029 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081029 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081029 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091029 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111029 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111029 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111029 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111029 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121029 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121029 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 14 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |