JPH10505479A

JPH10505479A - ダイナミックな同調可能な連続時間のＧｍ−Ｃアーキテクチャを有するデルタシグマ（ΔΣ）変調器

Info

Publication number: JPH10505479A
Application number: JP9526141A
Authority: JP
Inventors: ジョーゼフ・エフジェンセン、; ゴーパルラガバン、; アルバート・イーコサンド、
Original assignee: エイチイー・ホールディングス・インコーポレーテッド・ドゥーイング・ビジネス・アズ・ヒューズ・エレクトロニクス
Priority date: 1996-01-17
Filing date: 1997-01-17
Publication date: 1998-05-26
Also published as: DE69715527D1; WO1997026708A1; CA2212146A1; US5729230A; CA2212146C; EP0815651A1; EP0815651B1; DE69715527T2

Abstract

(57)【要約】 ΔΣ変調器10用の連続時間の同調可能なＧｍ−Ｃアーキテクチャは同調可能な共振器18と、フィードバックループ27に接続されている低ビットで高サンプル速度の量子化装置22とを含んでいる。共振器は量子化雑音の大部分が信号スペクトル外で生じるように量子化雑音スペクトルを成形する。同調可能なＧｍセル30は変調器のＳＮＲを最大にするために共振器の共振周波数を信号スペクトルの搬送波周波数へ同調する。同調可能なＧｍセルはトランスコンダクタンスＧ_fを有する固定したＧｍセル80と、電流分割装置82と、セルの共通モード電流Ｉ_cmに影響せずに係数αにより共に効率的にＧ_fを乗算する再結合回路83とを含み、ここで−１≦α≦１である。正の電流源（21ａ、21ｂ）はＩ_cmを供給し、一方でＲ／２の共通モード抵抗と理論的に無限大の差動モード抵抗とを維持する。従って、共振器の共振周波数はＤＣから約１Ｇｈｚまで変化されることができ、安定な共通モード動作点を維持し、変調器の品質係数を改良する。

Description

【発明の詳細な説明】ダイナミックな同調可能な連続時間のＧｍ−Ｃアーキテクチャを有するデルタシグマ（ΔΣ）変調器［発明の技術的背景］１．技術分野本発明はデルタシグマ（ΔΣ）変調器、特にΔΣ変調器用のダイナミックな同調連続時間のＧｍ−Ｃアーキテクチャに関する。２．関連技術の説明 ΔΣ変調器はアナログデジタル変換器（ＡＤＣ）の信号対雑音比（ＳＮＲ）を増加するためオバーサンプリングと雑音成形を使用する。ΔΣ変調器はフィードバックループ中に比較装置とフィルタを含んでいる。比較装置は非常に高いサンプリング速度ｋｆ_sで非常に低い分解能、典型的に１ビットでアナログ信号をデジタル化し、ここでｆ_sは信号の帯域幅の二倍、即ちナイキスト速度であり、ｋはオバーサンプリング比である。オバーサンプリングはＡＤＣの帯域幅を拡大し、それによって信号スペクトルは総帯域幅の一部分のみを占有する。フィルタは比較器の通常の場合には均一な量子化雑音スペクトルを成形し、それによって量子化雑音のバルクは信号スペクトル外で生じる。その結果として、信号スペクトルのＳＮＲは著しく増加される。よく知られた低通過フィルタ（ＬＰＦ）ΔΣ変調器は文献（“Mixed-Signal D esign Seminar”、Analogue Device 社、セクションVI:1-12、1991年）に記載されている。このアーキテクチャでは、積分器がフィードバックループ中に位置されている。積分器の振幅応答は１／ｆに比例し、ここでｆは入力周波数である。フィードバックの結果として積分器は入力信号に対してはＬＰＦのように、また量子化雑音に対してはハイパスフィルタ（ＨＰＦ）のように見える。したがって、積分器は量子化雑音スペクトルを成形し、それによってほとんどの雑音は信号帯域幅外の高い側の周波数で生じる。Comino氏による文献（“A First-Order Cu rrent-Steering Sigma-Delta Modulator”、IEEE Journal of Solid-State Circ uits、26巻、No.3、1991年３月、176 〜183 頁）はＬＰＦアーキテクチャの連続時間のＣＭＯＳ構造を記載している。これらのアーキテクチャはＤＣで量子化雑音スペクトルに全てゼロを位置させるように厳密に限定される。その結果、ΔΣ変調器はＬＰＦ設計に対して最適な雑音排除を与えず、バンドパスフィルタ設計を構成できない。さらに、高い信号周波数で、十分に高い比率でオバーサンプルすることは非常に困難になり、量子化雑音の微分はＳＮＲを減少する。Comino氏は７２ｋＨｚのベースバンド信号周波数のみを報告している。ＢＰＦΔΣ変調器はフィードバック通路に共振器を配置することにより構成される。この共振器の振幅応答特性はＨ（s）＝ｓ／（ｓ²＋ω₀ ²）であり、ここで ω₀は共振周波数であり、ｓ＝σ＋ｊωは複素数であり、ここでσは実数のコンバージェンスパラメータであり、ωは放射周波数を表している。フィードバックの結果として、共振器は入力信号に対してはＬＰＦのように、また量子化雑音に対しては帯域阻止フィルタのように見える。共振器はフィルタの阻止帯域が信号スペクトルに一致するように設計されている。したがって共振器は量子化雑音スペクトルを成形し、それによってほとんどの雑音が信号スペクトル外の周波数で発生する。典型的に変調器の共振周波数は処理変化のみを補償するため多くても共振周波数の±１０〜３０％だけトリミングされることができる。 Shoaei氏による文献（“Optimal（Bandpass）Continuous-Time ΣΔ Modulat or”、Proceeding ISCAS、５巻、489 〜492 頁、1994年）はΣΔ変調器を設計する体系的な技術を記載している。変調器の開ループ伝達関数は等価のディスクリートな時間のパルス不変式変換により得られる。Shoaei氏の文献の図５は変調器の固定した共振周波数を限定するため縦続接続されている２つのＧｍ−Ｃ共振器を含んだ４次のバンドパスフィルタを示している。標準的である固定したトランスコンダクタンス（Ｇｍ）セルは高帯域幅と高品質係数と一定の共通モード電流を有し、これらはΣΔ変調器の性能全体とＳＮＲを維持するのに必要とされる。回路の品質係数Ｑ＝Δω／ω₀においてΔω＝ω₂−ω₁であり、ω₂、ω₁は信号振幅が３ｄＢだけ減少される共振周波数のそれぞれの側の周波数である。 492頁のセクション3.4 ではShoaei氏は処理変化によるシフトされた共振周波数の効果を説明している。拡散ポール設計では、１％の帯域外シフトは１０ｄＢの損失を生じる。それ故、“同調アルゴリズムの不正確性のために、常に拡散ポール設計の帯域において共振周波数を意図的に僅かに内方向にシフトすることがより良好である”。最悪のケースの処理エラーを補償するように設計された共振周波数のこの固定された事前シフトは４ｄｂのＳＮＲ損失を誘起するが、処理エラーによる共振周波数変化に対する変調器の感度を少なくする。同調可能なＧｍセルは能動的なフィルタ部品の変化を補償するために使用され、ここで低い帯域幅および低い品質係数は問題ではない。Heiji 氏による文献（ “Transconductor and Integrator Circuits for Integrated Bipolar Video Fr equency Filters”、Proceeding of ISCAS、1989年、114 〜117 頁）は可変トランスコンダクタンスセル周辺に並列接続されている２つの整合された抵抗Ｒ１を開示しており、これはトランスコンダクタンスＧ_Tが電流依存である標準的なＧｍセルを含んでいる。整合された抵抗は好ましくは非常に高い抵抗値を有し、従ってＧｍセルの差動モードインピーダンスも非常に高い。したがって、全ての差動信号電流は積分キャパシタを充電するために使用され、抵抗を通じての顕著な漏洩は生じない。しかしながら、高抵抗はまた高い共通モードインピーダンスを発生し、それによって共通モード入力信号の変化が増幅される。これは中心共振周波数周辺で約２０％にまで同調帯域幅を減少する。全体の可変トランスコンダクタンスは、Ｇ＝（１／Ｒ₁）＋Ｇ_T （１）ここで｜Ｇ_T｜＜０．２／Ｒ₁である。結果として、トランスコンダクタンスＧは厳密に正である。さらに大きな直列抵抗はＧｍセルのトランスコンダクタンスと変調器の品質係数を低下する。 Voorman 氏の文献（“Integration of Analog Filters in a Bipolar Process ”、IEEE Journal of Solid State Circuits、SC-17 巻、713 〜722 頁、1982年８月）は同調係数αによりセルのトランスコンダクタンスを変更するために通常の電流乗算器を使用する同調可能なＧｍセルを開示している。しかしながら、共通モード電流は同じ係数αにより変化され、これは共振周波数の１０〜１５％に同調帯域幅を限定する。さらにαはゼロに設定されることはできず、Ｇｍセルは厳密に正のトランスコンダクタンスに限定される。歪みを改良し速度を増加するため、既知の固定および同調可能なＧｍセルはしばしば全てＮＰＮバイポーラトランジスタで構成されている。その結果として、Ｇｍセルは電流をシンクするだけである。したがって、共通のノード電流を供給する正の電流源（ＰＣＳ）を提供することが必要になり、この共通のノード電流はその後、入力信号により変調される１方法は共通モード電流を与えるため抵抗を正の供給電圧に結合することである。この方法はHeiji 氏の同調可能なＧｍセルと同じ欠点を有する。第２の方法は共通モード電流を供給するためにＰＮＰ、ＰＭＯＳ、Ｐ−ＪＦＥＴトランジスタを使用することである。これは高い共通モード抵抗を提供し、これは回路を補償し抵抗を低下するため共通モードフィードバックを必要とする。通常のバイポーラプロセスのＰＮＰトランジスタおよび共通モードフィードバックは非常に低速である。両方の極性の高速度トランジスタによるプロセスはより複雑であり、したがってより高価である。別の方法は、Ve irman 氏による文献（“Design of a Bipolar 10 Mhz Programmable Continuous Time 0.05°Equiripple Linear Phase Filter”、IEEE Journal of Solid-Stat e Circuits、SC-27 巻、324〜331 頁、1992年３月）に記載されているように負性の抵抗セルを使用することである。このセルの共通モード抵抗は固定した抵抗値Ｒであり、その差動モード抵抗は論理的に無限大である。しかしながら、セルの抵抗は非常に高い差動モード抵抗を実現するために正確に整合されなければならない。［発明の要約］前述の問題を考慮すると、本発明はΔΣ変調器用の連続時間の同調可能なＧｍ −Ｃアーキテクチャを提供し、これはローパスおよびバンドパスフィルタの両者を構成し、処理変化を補償し、高い品質係数と広い同調帯域幅と安定な共通モード動作点と高いＳＮＲを維持しながら信号スペクトル搬送波周波数の変化をダイナミックに追跡することができる。これはフィードバックループ中に接続されている同調可能な共振器と、低ビットで高サンプル速度の量子化装置を含んでいるＧｍ−Ｃアーキテクチャによって達成される。オバーサンプリングはΔΣ変調器の帯域幅を拡張し、それによって信号スペクトルは帯域幅全体の一部のみを占有する。共振器は量子化装置の通常は均一な量子化雑音スペクトルを成形し、したがって量子化雑音の大部分は信号スペクトル外で生じる。同調可能なＧｍセルは変調器のＳＮＲを最大にするため共振器の共振周波数を信号スペクトルの搬送波周波数へ同調する。同調可能なＧｍセルはトランスコンダクタンスＧ_fを有する固定したＧｍセルと、電流分割装置と、セルの共通モード電流Ｉ_cmに影響せずに係数αによりＧ_f を共に効率的に乗算する再結合回路とを含んでおり、ここで−１≦α≦１である。同調可能なＧｍセルの別の実施形態は減少されたトランスコンダクタンス範囲と減少された歪みを有する。正の電流源はＩ_cmを供給し、Ｒ／２の共通モード抵抗と、理論的に無限大の差動モード抵抗を維持する。したがって共振器の共振周波数はＤＣから約１Ｇｈｚへ変化されることができ、安定な共通モード動作点を維持し、変調器の品質係数を改良する。本発明のこれらおよび他の特徴と利点は添付図面を伴った以下の本発明の好ましい実施形態の詳細な説明から当業者に明白になるであろう。［図面の簡単な説明］図１は本発明を使用したダイナミックに同調可能な２次の連続時間のΔΣ変調器の概略図である。図２は図１のΔΣ変調器の周波数の関数としての信号対雑音スペクトルのグラフである。図３はダイナミックに同調可能な４次連続時間ΔΣ変調器の概略図である。図４は図３のΔΣ変調器の周波数の関数としての信号対最適の雑音スペクトルのグラフである。図５は拡散スペクトル入力信号のＡＤＣ構造のブロック図である。図６は図１で示されている回路に含まれる好ましい同調可能なＧｍセルのブロック図である。図７は図６で示されている同調可能なＧｍセルの概略図である。図８ａおよび８ｂは図１で示されている回路に含まれたそれぞれ好ましい正の電流源のシングルエンドおよび差動エンドの等価回路図である。図９は図８で示されている正の電流源の概略図である。図１０は図１で示されている回路に含まれた好ましい可変遅延回路の概略図である。図１１は同調可能なＧｍセルの別の実施形態のブロック図である。［好ましい実施例の詳細な説明］本発明はＧｍ−Ｃ共振器アーキテクチャで構成されているダイナミックに同調可能な連続時間ΔΣ変調器を提供する。ΔΣ変調器は同調可能なＧｍセルを含んでおり、そのトランスコンダクタンスＧ_T＝αＧ_fは同調係数αを制御することによって共通モード電流Ｉ_cmに影響せずに−Ｇ_fから＋Ｇ_fまで変化されることができ、さらにΔΣ変調器はＲ／２の共通モード抵抗を有する正の電流源と、Ｉ_cmを供給する理論的に無限大の差動モード抵抗を含んでいる。実際に、差動モード抵抗は共通モード抵抗よりも大きさが数桁大きい。Ｇｍセルの変形は減少されたトランスコンダクタンスの範囲にまさる良好な信号ダイナミック範囲を提供する。このアーキテクチャはΔΣ変調器の雑音成形特性がダイナミックに同調されることを可能にし、それによって１）ＤＣから電流処理技術を有する約１Ｇｈｚまでの範囲の共振周波数を有するＬＰＦまたはＢＰＦアーキテクチャを選択し、２）共振周波数を信号搬送波周波数へ整合するために処理エラーを補償し、３）拡散スペクトル適用で見られるような信号特性を変化するためにΔΣ変調器を補償する。ΔΣ変調器は典型的にＡＤＣにおいて使用されるが、デジタルアナログ変換器（ＤＡＣ）、信号検出器、パルスコード変調器で使用されることもできる。このアーキテクチャは既知のアーキテクチャよりも帯域幅において約２桁分の大きさの改良と、２０ｄＢのＳＮＲ改良と、品質係数において約１桁分の大きさの増加を達成する。図１は本発明にしたがった同調可能なＧｍ−Ｃ共振器アーキテクチャで構成されている２次の連続時間のダイナミックに同調可能なΔΣ変調器10を示している。利用可能な帯域幅の既知の部分を占有する時間的に変化する差動アナログ電圧信号ｘ（ｔ）はＧｍセル14の差動入力12へ供給される。セル14は第１の対の電流合計ノード16で信号を差動アナログ電流信号に変換する。電流信号は同調可能な共振器18へ駆動され、これは電流を積分し、第２の対の電流合計ノード20を横切ってこれを差動アナログ電圧信号ｘ´（ｔ）へ変換する。１対の正の電流源21ａ、 21ｂは第１、第２の対の電流合計ノード16、20でそれぞれ共通モード電流を供給し、これはノードにおいて共通モード電圧を設定する。低ビット量子化装置22はｘ´（ｔ）をオバーサンプルし、１対の出力端子23でデジタル電圧信号ｙ（ｋ）を出力する。好ましくは１ビットの量子化装置22はｋｆ_sの周波数でｘ´（ｔ）をサンプルし、ここでｆ_sはナイキスト速度であり、ｋは典型的に４Ｘと１２８Ｘの間のオバーサンプリング比である。出力電圧ｙ（ｋ）はアナログ電流レベルへ変換され、第１、第２の合計ノードに負のフィードバックをされ、ここでこれは次のクロックサイクルまで維持される。変換は好ましくは２つの１ビット電流操縦ＤＡＣ24を使用して行われ、これは正確に再生可能な２進電流レベルを発生する。可変遅延装置26は共振器18と量子化装置22との間に接続され、それによって量子化装置22により誘起される正の位相遅延をオフセットしフィードバック通路27を安定化するように負の位相遅延を付加する。同調可能な共振器18は、トランスコンダクタンスＧ１を有する固定されたＧｍセル28と、可変トランスコンダクタンスＧ_T＝αＧ_fを有する同調可能なＧｍセル 30を含んでおり、ここでＧ_fは固定されたＧｍセルのトランスコンダクタンスであり、セル28と30は逆並列に接続されており、即ち各セルの反転出力および非反転出力はそれぞれ他方のセルの反転入力および非反転入力に接続されている。固定されたＧｍセルの差動入力32と差動出力34はそれぞれ第１、第２の対の電流合計ノード16、20に接続されている。同調可能なＧｍセルの差動入力36と差動出力 38は負フィードバック形態で第２、第１の対の電流合計ノード20、16へそれぞれ接続されている。キャパシタンスＣ１を有するキャパシタ40は第１の対の電流合計ノード16を横切って接続され、それによって差動電流を積分し、差動入力32を横切って電圧を発生し、固定したＧｍセル28を駆動する。キャパシタンスＣ２を有するキャパシタ42は第２の対の電流合計ノード20を横切って接続され、それによって差動電流を積分し、可変遅延装置26へ入力される電圧ｘ´（ｔ）を発生する。この形態では、次式の共振器18は周波数応答を有する。Ｈ（ｓ）＝ｓ／（ｓ²＋ω₀ ²）（２）ここで共振周波数ω₀＝［（Ｇ１Ｇ_T）／（Ｃ１Ｃ２）］^0.5に等しい。共振器の共振周波数はＧ_Tを０から＋Ｇ_fへ変化することによってＤＣから上限周波数まで変化する。電流処理技術は約１Ｇｈｚの上限周波数を与える。 ΔΣ変調器10は次式により与えられる出力スペクトルＹ（ｓ）を有する。ここでＸ（ｓ）は入力信号ｘ（ｔ）のスペクトルであり、Ｑ（ｓ）は量子化雑音スペクトルである。入力スペクトルＸ（ｓ）は帯域幅の既知部分を占有する。既知の帯域幅外では、入力スペクトルＸ（ｓ）の振幅はほぼゼロまで減少される。量子化雑音スペクトルＱ（ｓ）はＤＣからｋｆ_sまでほぼ均一に分布される。係数ａとｂはキャパシタンスＣ１、Ｃ２とトランスコンダクタンスＧ１、Ｇ_Tの時間変化関数である。これらは量子化装置の非線形から生じるが、変調器の解析では重要ではない。式３で示されているように、量子化雑音スペクトルＱ（ｓ）は出力雑音スペクィルタにより成形される。同調可能なＧｍセルは共振周波数ω₀に同調され、したがって雑音スペクトルＮ（ｓ）中のゼロは出力スペクトルＹ（ｓ）の信号帯域幅部分で生じる量子化雑音を最小にする。ＢＰＦ形態では、共振周波数は好ましくは入力スペクトルＸ（ｓ）の中心周波数に同調される。例えば、入力信号が単一の搬送波周波数に対して対称的に変調されるならば、共振周波数は搬送波周波数に同調される。トランスコンダクタンスＧ_T＝０であるように、Ｇｍセル30が同調されるならば、周波数応答Ｈ（ｓ）は１／ｓに簡単化され、これは積分器の応答特性である。したがってアーキテクチャはＬＰＦとＢＰＦとの両者を構成することができ、これはハイパスフィルタリングおよび帯域阻止フィルタリングにより量子化雑音をそれぞれ除去する。ＬＰＦ構造では、ＳＮＲを最適にするため共振周波数はＤＣからオフセットされる。式３で示されているように、入力スペクトルＸ（ｓ）はＬＰＦにより成形される。結果として、信号成分の振幅は高い周波数で減少される。高い周波数におけるＳＮＲを改良するため、入力信号ｘ（ｔ）は入力スペクトルＸ（ｓ）がローパスフィルタの代りにバンドパスフィルタで処理されるように共振器18の入力へフィードフォワードされることができる。フィードフォワード係数はＢＰＦの共振周波数もまた中心周波数を追跡するように同調される。結果として、ＢＰＦ周波数応答は中心周波数で最大である。図２で示されているように、入力スペクトルＸ（ｓ）がＤＣを含む時、出力雑音スペクトルＮ（ｓ）は雑音が実効的にハイパスフィルタ処理されるように成形される。最適に、雑音スペクトルＮ（ｓ）のゼロは真のＬＰＦアーキテクチャにおけるようにＤＣに位置されないで、信号帯域幅の中心にシフトされる。これは最低限良好なＳＮＲを発生する。入力スペクトルＸ（ｓ）の中心周波数が例えば１００Ｍｈｚであるとき、出力雑音スペクトルＮ（ｓ）は雑音が実効的に帯域阻止フィルタ処理されるように成形される。フィルタの共振周波数は信号スペクトルの雑音量を減少するように中心周波数に整合されることが好ましい。正確に共振周波数を同調する能力はほぼ２０ｄＢだけ変調器のＳＮＲを改良する。図３で示されているように、４次のΔΣ変調器44は付加的な共振器回路46を図１で示されているΔΣ変調器10と縦続するように配置することによって構成される。共振器回路46は入力信号ｘ（ｔ）を電流信号に変換するための固定したＧｍセル48と、電流信号を積分し、電圧信号に変換しそれによって第２の段の共振器回路52を駆動するための同調可能な共振器50と、出力信号ｙ（ｋ）を同調可能な共振器50へフィードバックするための１対の１ビットＤＡＣ54を含んでいる。同調可能な共振器50は、同調可能な共振器18と同じ回路トポロジで、それぞれトランスコンダクタンスＧ３とＧ_T2とを有する固定したＧｍセル56および同調可能なＧｍセル58と、それぞれキャパシタンスＣ３、Ｃ４を有するキャパシタ60、62を含んでおり、これはそれぞれ第３、第４の対の電流合計ノード64、66周辺に接続されている。この構造では、同調可能な共振器50は以下の周波数応答特性を有する。Ｈ（ｓ）＝ｓ／（ｓ²＋ω₁ ²）（４）ここで共振周波数はω₁＝［（Ｇ３Ｇ_T2）／（Ｃ３Ｃ４）］^0.5に等しい。共振器の共振周波数は０から＋Ｇ_fへＧ_T2を変化することによってＤＣから約１Ｇｈまで変化される。４次のΔΣ変調器44は次式により与えられる出力スペクトルＹ（ｓ）を有する。式５で示されているように、量子化雑音スペクトルＱ（ｓ）は出力雑音スペクトルＮ（ｓ）を生成するようにω₀およびω₁においてゼロを有する４次の帯域阻止フィルタにより成形される。同調可能なＧｍセル30と58はそれらの共振周波数が等しいように同調されることができ、それによって阻止帯域と通過帯域との間のより急峻な変移を有する帯域阻止フィルタを生成する。代りに、信号スペクトルの帯域幅全体にわたる雑音を減少するためにセルは出力雑音スペクトルのゼロを分割するように同調されることができる。より高い次数の変調器は付加的な共振器回路を縦続して付加することにより実現されることができる。図４で示されているように、共振周波数は分割され、同調され、それによって雑音スペクトルＮ（ｓ）のゼロは信号スペクトルＸ（ｓ）の高および低周波数において生じる。これは信号スペクトルＸ（ｓ）の帯域幅全体を横切る雑音スペクトルＮ（ｓ）の振幅を減少する。例えば、信号スペクトルＸ（ｓ）は１００ｋｈｚの帯域幅と、ＤＣにおける中心周波数を有するとき、１つの共振周波数はＤＣへ同調され、他の共振周波数は１００Ｋｈｚへ同調される。同様に、信号スペクトルＸ（ｓ）は４００Ｋｈｚの帯域幅と、１００Ｍｈｚの中心周波数を有するとき、共振周波数はそれぞれ９９．８Ｍｈｚと１００．２Ｍｈｚに同調される。図５で示されているように、ダイナミックに同調可能なＡＤＣ68は図１と３で示されているタイプの同調可能なΔΣ変調器70を用いて構成されることができ、それによって搬送波周波数が時間と共に変化する拡散スペクトル入力信号ｓ（ｔ）をデジタル化し、一方で高いＳＮＲを維持する。ΔΣ変調器70は搬送波周波数に同調され、デジタル信号ｙ（ｋ）を出力する。プログラム可能なデジタルフィルタ72、好ましくは有限インパルス応答（ＦＩＲ）フィルタはまた搬送波周波数に同調され、したがって、これは信号スペクトルを通過し、オバーサンプル速度ｋｆ_sでデジタル信号ｙ´（ｋ）を発生するように帯域外の量子化雑音を排除する。デシメータ74はオバーサンプリングプロセスにより誘起された冗長信号情報を除去するため、フィルタ処理されたデジタル信号を再度サンプルし、低速度の信号ｙ”（ｋ）を出力する。ＳＮＲ回路76は入力信号の搬送波周波数の時間変化を追跡するために連続して出力信号ｙ”（ｋ）のＳＮＲを計算し、変調器70とフィルタ72の共振周波数を調節し、それによって高いＳＮＲを維持する。変調器の共振周波数はそれぞれのトランスコンダクタンスＧ２とＧ４を変化することによって同調される。デジタルフィルタはフィルタを電流搬送波周波数用に設計された１組のフィルタ係数で再負荷することによって同調される。実際に、ディスクリートな搬送波周波数における複数の係数セットは予め設計され、メモリに記憶される。動作中、電流搬送波周波数に最も近い１組の係数が選択される。図６で示されているように、図１と３で示されているタイプの同調可能なＧｍセル78はトランスコンダクタンスＧ_fを有する固定したＧｍセル80を含んでいる。差動電圧信号ｖ（ｔ）をＧｍセルの差動入力84へ供給することによって、その差動出力86において共通モード電流信号Ｉ_cmに与えられる差動モード電流信号± ｖ（ｔ）Ｇ_fを発生する。電流分割装置82は電流信号を２対のブランチに分割し、電流を各対の１つのブランチから電流分割装置の差動出力に導くことによってセルのトランスコンダクタンスを変化する。以下αとする２つのブランチ間の電流の分配は制御電圧Ｖ_cにより設定される。この点では、共通モードと差動モード信号との両者はαの関数である。共通モード信号のαへの依存性を除去するため、電流分割装置により除去された共通モード信号の部分は再結合回路83により信号通路へ戻されて付加され、それによって差動モード電流信号±ｖ（ｔ）Ｇ_f はαによりスケールされ、共通モード電流信号Ｉ_cmはαから独立している。再結合回路83は好ましくは（図７で詳細に示されているように）各対の第２のブランチを差動出力88へ交叉結合することにより構成される。この両者はαの依存性を除去し、電流の分割効果を二倍にし、これはαを＋１乃至１の範囲にすることを可能にする。その代りに、同じ効果が別のＧｍセルと、同一の電圧信号ｖ（ｔ）および制御電圧Ｖｃにより駆動される電流分割装置を提供し、電流駆動装置の第２のブランチを差動出力88へ交叉結合することにより達成されることができる。しかしながら、これは二倍もの数の部品を必要とするが、部品間に不整合が存在するならば、完全には共通モード信号のαの依存性を除去しない。この別の実施形態では、第２のＧｍセルはαが０と＋１との間に存在するように制限される効果のみによって除去されることができる。図７で示されているように、同調可能なＧｍセル78は全てのＮＰＮバイポーラ技術で構成されることが好ましく、これはセルの帯域幅を増加する。同調可能なＧｍセルと固定したＧｍセルとの両者で使用されるタイプのＧｍセル80は１対のトランジスタＱ１、Ｑ２を含んでおり、これらのトランジスタのエミッタ90、92 はそれぞれ抵抗２Ｒを有する抵抗Ｒ１の両端に接続されている。１対のバイアス電流源Ｉｓはエミッタ90、92と、低供給電圧Ｖｅｅは典型的に接地点間にそれぞれ接続されている。電流源ＩｓはトランジスタＱ１、Ｑ２を流れる共通モード電流Ｉ_cmをシンクする。電圧ｖ（ｔ）はそれぞれトランジスタＱ１、Ｑ２のベース接触部94、96を横切って入力84で差動的に供給される。これは抵抗Ｒ１を横切って電圧ｖ（ｔ）を発生させ、それによって電流Ｉ_Q1（ｔ）＝Ｉ_cm＋ｖ（ｔ）／２ＲとＩ_Q2（ｔ）＝Ｉ_cm −ｖ（ｔ）／２ＲはそれぞれトランジスタＱ１、Ｑ２のコレクタ98、100 を流れる。セル80のトランスコンダクタンスＧ_fはほぼ次式Ｇ_f＝（Ｉ_Q1（ｔ）−Ｉ_Q2 （ｔ））／ｖ（ｔ）＝１／Ｒにより与えられる。電流分割装置82は２対の差動的に接続されたＮＰＮトランジスタＱ３、Ｑ４、Ｑ５、Ｑ６を具備している。トランジスタＱ３、Ｑ４のエミッタ102、104 は接続され共にテール電流Ｉ_cm＋ｖ（ｔ）／２ＲをトランジスタＱ１のコレクタ98へ供給し、またトランジスタＱ５、Ｑ６のエミッタ106、108は接続され、共にテール電流Ｉ_cm−ｖ（ｔ）／２ＲをトランジスタＱ２のコレクタ100 へ供給する。トランジスタＱ４、Ｑ５のベース110、112 は正の電圧ノード114 へ接続され、Ｑ３、Ｑ６のベース116、118 は負の電圧ノード120 へ接続される。制御電圧Ｖ_cはトランジスタのベースエミッタ電圧を制御するため負および正のノード120、114 へ差動的に供給され、それによってトランジスタＱ４、Ｑ５はＧ回、それらの各テール電流を導電し、トランジスタＱ３、Ｑ６は（１−Ｇ）回、それらの各テール電流を導電し、ここで０≦Ｇ≦１である。Ｖ_cが大きく、正のＧが１に近付くとき、トランジスタＱ４、Ｑ５は実質上全ての各テール電流を導電する。反対に、Ｖ_cが大きく、負のＧが０に近付くとき、トランジスタＱ３、Ｑ６は実質上全ての各テール電流を導電する。Ｖ_c＝０のとき、Ｇ＝１／２であり、トランジスタは平衡される。電流制御回路122 はＧの値を選択するために制御電圧Ｖ_cを発生する。回路12 2 は１対のダイオード接続されたＮＰＮトランジスタＱ７、Ｑ８を含んでおり、これらのトランジスタの各ベースコレクタ接続部126、128 は基準電圧Ｖ_refに結合されている。それらのエミッタ130、132 はそれぞれ正および負の電圧ノード1 14、120 へ接続される。可変電流源134、136 はそれぞれトランジスタＱ７、Ｑ８を流れる電流Ｉ１、Ｉ２を供給し、それによって制御電圧Ｖ_cは次式により与えられる。Ｖ_c＝Ｖ_tｌｎ（Ｉ２／Ｉ１）（６）分割部分Ｇは以下の関係にしたがって制御電圧Ｖ_cに応答して０と１の間で変化する。式６のＶ_cを式７に代入すると次式が与えられる。Ｇ＝Ｉ２／（Ｉ１＋Ｉ２）（８）したがって、同調係数α＝（１−２Ｇ）は供給電流Ｉ１とＩ２を変化することにより容易に正確に制御されることができる。共通モード電流のαに対する依存性を除去し、図６で示されているような再結合回路83を構成するため、トランジスタＱ４、Ｑ５のコレクタ138、140 はそれぞれ電流合計ノード146、148 において、トランジスタＱ６、Ｑ３のコレクタ142 、144 へ交叉結合される。ノード148 へ流れる電流は、（１−Ｇ）（Ｉ_cm＋ｖ（ｔ）／２Ｒ）＋Ｇ（Ｉ_cm−ｖ（ｔ）／２Ｒであり、これはＩ_cm＋（ｖ（ｔ）／２Ｒ）（１−２Ｇ）に等しい。同様に、ノード146 を流れる電流は、Ｉ_cm−（ｖ（ｔ）／２Ｒ）（１−２Ｇ）である。ノード146、148 の方向で見たＧｍセル78の出力インピーダンスはそれぞれトランジスタＱ６、Ｑ４の抵抗と、トランジスタＱ３、Ｑ５の抵抗の並列結合である。セルの出力インピーダンスを増加するため、１対の縦続接続トランジスタＱ９、Ｑ１０が接続され、それによってこれらの電流回路150、152 はそれぞれノード148、146 からセルの差動出力88へ電流を導電する。それらのベース154、15 6 は基準電圧Ｖ_refへ接続される。したがって、差動出力88の方向で見た出力インピーダンスはトランジスタＱ９、Ｑ１０の抵抗である。同調可能なＧｍセル78のトランスコンダクタンスＧ_Tは入力電圧信号により分割される差動出力電流であり、次式により近似される。Ｇ_T＝（１／Ｒ）（１−２Ｇ）（９）ここで１／ＲはＧｍセル80の近似的な固定したトランスコンダクタンスＧ_fであり、（１−２Ｇ）は係数αである。したがって、同調可能なトランスコンダクタンスＧ_fが次式により与えられる。Ｇ_T＝αＧ_f （１０）結果として、トランスコンダクタンスＧ_Tは−Ｇ_fから＋Ｇ_fへ正確に変化されることができ、それによって所望の雑音フィルタを選択し、処理変化を補償して共振周波数を同調し、中心周波数の変動を追跡し、高い差動モードインピーダンスを維持する。さらに、Ｇｍセル78へ流れる共通モード電流Ｉ_cmは同調係数αから独立している。従って共振セルの共振周波数は変調器の帯域幅全体で同調されることができる。図８ａ、８ｂは、固定したＧｍセル14、28と同調可能なＧｍセル30を駆動するために必要な共通モード電流Ｉ_cmを供給する図１で示されたタイプの正電流源（ＰＣＳ）158 を表す等価のシングルエンドおよび差動エンド回路を表している。図８ａで示されているように、ＰＣＳ158 はそれぞれ出力端子164、166 で抵抗Ｒ₀を有する１対の整合された抵抗Ｒ２とＲ３を横切って逆並列接続されている１対の利得が１のシングルエンド反転増幅器160、162 を含んでいる。図８ｂで示されているように、ＰＣＳ158 は利得が１の差動増幅器163 を含んでおり、その非反転および反転入力は出力端子164、166 にそれぞれ接続されている。抵抗Ｒ２、Ｒ３は増幅器163 の非反転側と反転側を横切って接続されている。定常電圧Ｖ１は出力端子164、166 で共通モード電流Ｉ_cmを供給するため抵抗Ｒ２、Ｒ３を横切って供給される。出力端子164、166 における共通モード電圧 Δｖの変化は２Δｖの抵抗を横切る電圧変化を発生する。従ってＰＣＳはＲ₀／２の共通モードインピーダンスを有し、これは最小の衝撃を与えるプロセス変化を有する安定な共通モード動作点を維持する。端子164 の＋Δｖと端子166 の− Δｖの差動モード電圧の変化は抵抗Ｒ２、Ｒ３を横切る電圧に影響しない。したがってＰＣＳは無限大の理想的な差動モードインピーダンスを有する。実際に、差動モードインピーダンスは共通モードインピーダンスよりも数桁大きくすることができ、高いＱを維持することを可能にする。図９は図８ａおよび８ｂで示されているＰＣＳ158 のＮＰＮ回路トポロジを示している。反転増幅器160（差動増幅器163 の片側）はＮＰＮトランジスタＱ11 、Ｑ12を含んでおり、これはエミッタフォロアと縮退した共通のエミッタ反転増幅器としてそれぞれ接続されている。トランジスタＱ１１のベース168 は出力端子164 に接続され、そのコレクタ170 は高い供給電圧源Ｖ_ccに結合され、そのエミッタ172 は電流源Ｉ_s1に接続されている。トランジスタＱ１２のベース174 はエミッタ172 に接続され、そのコレクタ176 は抵抗Ｒ４に接続され、そのエミッタ178 は抵抗Ｒ５に接続されている。抵抗Ｒ４の他方の側は供給電圧源Ｖ_ccに接続され、抵抗Ｒ５の他方の側（実質上は接地）は電流源Ｉ_s2を通って低供給電圧Ｖ_eeに接続されている。増幅器の出力電圧はトランジスタＱ１２のコレクタ176 から取出され、エミッタフォロアバッファトランジスタＱ１３のベース179 に供給される。Ｑ１３のコレクタ180 は正の供給電圧源Ｖ_ccに結合され、そのエミッタ181 は抵抗Ｒ３に接続されている。トランジスタＱ１１のベース168 における＋ΔＶの電圧変化は抵抗Ｒ５を横切る電圧を増加する。これは抵抗Ｒ５、Ｒ４を通って流れる電流を増加し、それはＱ１２のコレクタ176 における増幅器の出力電圧を減少する。これは結果的にＱ１３のエミッタ181 における電圧を減少する。反転増幅器160 とレベルシフトトランジスタＱ１３は、無限大の差動モード抵抗を実現するため共に利得１を有していなければならない。理想的には、エミッタフォロアトランジスタＱ１１、Ｑ１３と反転増幅器トランジスタＱ１２は利得１を有する。しかしながら、これらの利得は典型的に僅かに１よりも小さい。従って、高い差動モードインピーダンスを実現するために、Ｒ４の抵抗はＲ５の抵抗よりも大きく設定されている。利得が１の反転増幅器162（差動増幅器163 の他方の側）は増幅器160 と同一であり、ＮＰＮトランジスタＱ１４、Ｑ１５を含んでおり、これらはエミッタフォロアと縮退した共通エミッタ反転増幅器としてそれぞれ接続されている。トランジスタＱ１４のベース182 は出力端子166 で接続され、そのコレクタ183 は高い供給電圧源Ｖ_ccに接続され、そのエミッタ184 は電流源Ｉ_s3に接続される。トランジスタＱ１５のベース186 はエミッタ184 に接続され、そのコレクタ188 は抵抗Ｒ６に接続され、そのエミッタ190 は抵抗Ｒ７に接続されている。抵抗Ｒ６の他端は供給電圧源Ｖ_ccに結合され、（実際には接地されている）抵抗Ｒ７の他端は電流源Ｉ_s2を通って低い供給電圧Ｖ_eeに接続されている。増幅器の出力電圧はトランジスタＱ１５のコレクタ188 で取出され、エミッタフォロアバッファトランジスタＱ１６のベース192 へ供給される。Ｑ１６のコレクタ194 は正の供給電圧源Ｖ_ccに接続され、そのエミッタ196 は抵抗Ｒ２に接続されている。高い差動モードインピーダンスを実現するため、Ｒ６の抵抗はＲ７の抵抗よりも大きく設定されている。共通モード電圧の変化は同一量ΔｖだけトランジスタＱ１１、Ｑ１４のベースの電圧を変化する。結果として、抵抗Ｒ２、Ｒ３を横切る電圧は２Δｖだけ変化し、それによって出力端子164、166 で見られる共通モードインピーダンスはＲ／２である。差動モード電圧の変化はそれぞれ反対方向で＋Δｖと−ΔｖだけトランジスタＱ１１、Ｑ１２のベースの電圧を駆動する。結果として抵抗Ｒ３、Ｒ４を横切る電圧は理想的には変化せず、差動モードインピーダンスは無限大である。実際、差動モードインピーダンスは増幅器の利得を正確に１に設定する能力により限定される。変調器のフィードバックループの過剰な位相シフトを補償する最も簡単な方法は、積分キャパシタと直列に抵抗を付加することである。図１０は図１で示されている可変遅延装置26の好ましい実施形態を示している。可変遅延装置26は、増幅器の反転入力200 と非反転出力202 の間と、増幅器の非反転入力204 と反転出力206 の間にそれぞれ接続されている１対の抵抗Ｒ８、Ｒ９を有する差動増幅器 198 と、増幅器の反転入力210 と非反転出力212 の間と、増幅器の非反転入力21 4 と反転出力216 の間にそれぞれ接続されている１対のキャパシタＣ５、Ｃ６を有する差動増幅器208 とを含んでいる。積分された電圧信号ｘ´（ｔ）の正の側は増幅器の非反転入力204 と214 へ駆動され、ｘ（ｔ）の負の側は増幅器の反転入力200 と210 へ供給される。増幅器の出力は同調可能なＧｍセル216 と218 へそれぞれ駆動され、Ｇｍセルの反転出力220 と222 は負の端子224 において結合され、図１で示されている量子化装置22の負の側へ駆動される。同様に、Ｇｍセルの反転入力226 と228 は正の端子230 において結合される。同調可能なＧｍセルのトランスコンダクタンスは−Ｇ_fから＋Ｇ_fまで変化され、それによってフィードバックループを安定化するようにｘ´（ｔ）へ位相遅延を付加し、これは− １８０°と＋１８０°との間である。例えば、Ｇｍセル216 のトランスコンダクタンスがゼロに設定され、セル218 のトランスコンダクタンスが正であるならば、可変遅延装置のインピーダンスは純粋に容量性であり、従って位相遅延は９０ °である。Ｇｍセル216 のトランスコンダクタンスが正であり、セル218 のトランスコンダクタンスがゼロに設定されるならば、可変遅延装置のインピーダンスは純粋に抵抗性であり、従って位相遅延は０°である。図１１は限定されたトランスコンダクタンス範囲を有するが、電流分割装置の非理想性を減少する別の同調可能なＧｍセル240 を示している。Ｇｍセル240 は図６で示されているタイプの同調可能なＧｍセル242 を含んでいる。Ｇｍセル24 2 はトランスコンダクタンスＧｍ１を有する固定したＧｍセル244 と、電流分割装置246 と、再結合回路248 を含んでいる。同調可能なＧｍセル242 は固定したＧｍセルの差動入力250 における電圧信号ｖ（ｔ）と、電流分割装置の入力252 における制御電圧信号Ｖ_cの供給に応答し、それによって再結合回路の差動出力2 54 において可変のトランスコンダクタンス±Ｇｍ１を発生する。Ｇｍセル240 はトランスコンダクタンスＧｍ２を有する別の固定したＧｍセル256 と、電圧信号ｖ（ｔ）と再結合回路の差動出力254 との間に直列接続されているバッファ25 8 とを含んでいる。バッファ258 は電流分割装置246 の遅延と出力インピーダンスに一致する縦続接続された１対のｎｐｎトランジスタであることが好ましい。バッファ259（縦続接続された１対のｎｐｎトランジスタ）はセルの出力インピーダンスを増加するために使用される。結果として、差動出力254 で見られる全トランスコンダクタンスはＧｍ２、±Ｇｍ１である。総出力電流の一部だけが電流分割装置246 を通過するので、非理想性が減少される。例えば、Ｇｍ１＝Ｇｍ２＝１／２Ｇｆであるならば、全トランスコンダクタンスは０からＧｆの範囲であり、総出力電流の１／２だけが電流分割装置246 で任意の雑音および／または歪みを受ける。本発明の幾つかの実施形態を示し説明したが、種々の変形および代りの実施形態が当業者により行われよう。このような変形および別の実施形態は特許請求の範囲に定められている本発明の技術的範囲を逸脱することなく考慮され、行われよう。

───────────────────────────────────────────────────── フロントページの続き (72)発明者ラガバン、ゴーパルアメリカ合衆国、カリフォルニア州 91306、カノガ・パーク、インゴーマー・ストリート 20407 (72)発明者コサンド、アルバート・イーアメリカ合衆国、カリフォルニア州 91301、アゴーラ・ヒルズ、チェセブロ・ロード 6152

Claims

【特許請求の範囲】（１）同調可能なデルタシグマ（ΔΣ）変調器において、第１の合計ノード（16）で、既知の帯域幅を占有する信号スペクトルを有するアナログ電圧信号をアナログ電流信号に変換する入力トランスコンダクタンスセル（14）と、第１の合計ノードに接続され、第２の合計ノード（20）において積分された電圧信号を発生する同調可能な共振器（18）と、積分された電圧信号をオバーサンプルし、これをデジタル出力電圧信号に変換し、前記出力電圧信号は信号スペクトルと量子化雑音スペクトルとの合計である出力スペクトルを有する量子化装置（22）と、前記デジタル出力電圧信号を第１、第２の合計ノードに帰還するフィードバック通路（27）と、前記デジタル出力電圧信号を再生可能な電流レベルに変換するフィードバック通路中のデジタルアナログ変換器（ＤＡＣ）（24）とを具備し、前記同調可能な共振器は量子化雑音スペクトルを成形するように同調可能である共振周波数ω₀を有し、既知の帯域幅にわたる前記出力スペクトルの量子化雑音を減少する同調可能なΔΣ変調器。（２）前記既知の帯域幅が可変である同調可能なΔΣ変調器において、前記出力スペクトルの信号対雑音比（ＳＮＲ）を計算し、量子化雑音を減少し高いＳＮＲを維持するように時間的に変化する帯域幅の中心周波数を追跡するために共振器の共振周波数を調節するフィードバック回路（76）をさらに具備している請求項１記載の同調可能なΔΣ変調器。（３）前記共振器は、ＤＣを含んでいる共振周波数範囲を有し、その範囲で、前記共振器は実効的に前記量子化雑音をハイパス濾波する微分器として機能する請求項１記載の同調可能なΔΣ変調器。（４）前記同調可能な共振器において、第１、第２の合計ノードにそれぞれ接続するキャパシタンスＣ１、Ｃ２を有する１対の積分キャパシタ（40、42）と、第１、第２の合計ノード間に接続されているトランスコンダクタンスＧ１を有する固定トランスコンダクタンスセル（28）と、前記固定トランスコンダクタンスと逆並列形態で第１および第２の合計ノード間に接続されている可変トランスコンダクタンスＧ_Tを有する同調可能なトランスコンダクタンスセル（30）とを具備し、前記共振器は以下の周波数応答Ｈ（ｓ）を有し、Ｈ（ｓ）＝Ｓ／（Ｓ²＋ω₀ ²）ここでω₀＝［（Ｇ１Ｇ_T）／（Ｃ１Ｃ２）］^0.5である請求項１記載の同調可能なΔΣ変調器。（５）前記共振器は、第１、第２の合計ノードにおいて共通モード電圧を設定する１対の共通モード電流を導電し、前記同調可能なトランスコンダクタンスセルは同調可能なトランスコンダクタンスＧ_Tを有し、第２の積分キャパシタＣ２の両端の電圧信号ｖ（ｔ）を差動モード電流へ変換し、それを共通モード電流に与える固定トランスコンダクタンスセル（80）と、差動モード電流をスケールするために制御信号に応答して共通モード電流を割当てる電流分割装置（82）と、共通モード電流を回復し、それによって差動モード電流が係数αによりスケールされ、共通モード電圧が安定であるように共通モード電流はαに対して不感であり、同調可能なトランスコンダクタンスＧ_T＝αＧ_fである再結合回路（83）とを具備している請求項４記載の同調可能なΔΣ変調器。（６）前記共振器はさらに、前記第１、第２の合計ノードにおいて前記共通モード電流を供給する１対の正の電流源（ＰＣＳ）（21ａ、21ｂ）をそれぞれ具備し、前記各ＰＣＳは前記共通モード電流を供給するために抵抗Ｒを有する１対の抵抗（Ｒ２、Ｒ３）を横切って逆並列に接続されている１対の利得が１の反転増幅器（160、162）を具備しており、前記ＰＣＳは約Ｒ／２の共通モードインピーダンスと、無限大に近づく差動モードインピーダンスとを有する請求項５記載の同調可能なΔΣ変調器。（７）前記共振器はさらに、前記第１、第２の合計ノードにおいて前記共通モード電流を供給する１対の正の電流源（ＰＣＳ）をそれぞれ具備し、前記各ＰＣＳは、前記共通モード電流を供給するために反転側および非反転側を有する差動の利得が１の反転増幅器（190）と、それぞれ増幅器の反転側および非反転側を横切って接続されている抵抗Ｒを有する１対の抵抗（Ｒ２、Ｒ３）を具備し、前記ＰＣＳは約Ｒ／２の共通モードインピーダンスと、無限大に近い差動モードインピーダンスとを有する請求項５記載の同調可能なΔΣ変調器。（８）第２の入力トランスコンダクタンスセル（48）と、前記入力トランスコンダクタンスセルと縦続接続されている第２の同調可能な共振器（50）とをさらに具備し、前記出力電圧信号は前記ＤＡＣ（54）を通って前記第２の入力トランスコンダクタンスセルと前記第２の同調可能な共振器へフィードバックされ、前記第２の同調可能な共振器は共振周波数ω₁を有し、前記第１および第２の同調可能な共振器の共振周波数は前記信号スペクトルを横切る量子化雑音を減少するために量子化雑音スペクトルを成形するように同調される請求項４記載の同調可能なΔΣ変調器。（９）前記量子化装置は２進信号として前記デジタル出力電圧信号をフォーマットする２進比較装置（22）を含んでおり、前記ＤＡＣは第１、第２の合計ノードにそれぞれ帰還される１対の電流信号に前記２進信号を変換する１対の２進電流操縦ＤＡＣを含んでいる請求項４記載の同調可能なΔΣ変調器。（１０）前記量子化装置と前記共振器はフィードバック通路に正の位相遅延を誘起し、前記変調器はさらに調節可能な遅延回路（26）を具備し、これは、反転入力および非反転入力と出力とを有し、その反転入力と非反転入力はそれぞれ積分された電圧信号を受信するために共に接続されている１対の差動増幅器（198、208）と、第１の前記差動増幅器の反転入力と非反転出力間と、非反転入力と反転出力との間にそれぞれ接続されている１対の抵抗（Ｒ８、Ｒ９）と、第２の前記差動増幅器の反転入力と非反転出力間と、非反転入力と反転出力との間にそれぞれ接続されている１対のキャパシタ（Ｃ５、Ｃ６）と、それぞれの差動増幅器の非反転出力および反転出力に接続されている反転入力および非反転入力と、共に接続された反転出力および非反転出力をそれぞれ有し、前記積分された電圧信号は負の位相シフトによりセルの非反転出力および反転出力を横切って発生され、前記セルのトランスコンダクタンスは負の位相シフトを選択するために同調される１対の同調可能なトランスコンダクタンスセル（217 、218）とを具備している請求項４記載の同調可能なΔΣ変調器。