JPH1041405A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH1041405A
JPH1041405A JP8197552A JP19755296A JPH1041405A JP H1041405 A JPH1041405 A JP H1041405A JP 8197552 A JP8197552 A JP 8197552A JP 19755296 A JP19755296 A JP 19755296A JP H1041405 A JPH1041405 A JP H1041405A
Authority
JP
Japan
Prior art keywords
impurity
transistors
diffusion
ion implantation
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8197552A
Other languages
English (en)
Inventor
Fuyumi Minami
ふゆみ 南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP8197552A priority Critical patent/JPH1041405A/ja
Priority to KR1019970005514A priority patent/KR980011838A/ko
Publication of JPH1041405A publication Critical patent/JPH1041405A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • H01L21/8234MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266Bombardment with radiation with high-energy radiation producing ion implantation using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 集積回路で、各トランジスタのサイズを変更
しないで異なる特性のトランジスタを得る。 【解決手段】 ゲート酸化膜の上に形成されたゲート電
極をマスクとした薄い濃度のN型不純物のイオン注入に
よる拡散層と、ゲート電極およびサイドウォールをマス
クとした濃い濃度のN型不純物のイオン注入による拡散
層と、この両者を注入した拡散層との、3種類の拡散層
の組み合わせにより、異なる特性を有する複数のNチャ
ネルMOSトランジスタを形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体装置、特
に半導体集積回路に関するもので、特にNMOS型の集
積回路に適用して好適なものである。
【0002】
【従来の技術】CMOS回路を有する半導体装置を製造
する際、NMOSトランジスタについては、近年微細化
に伴いホットキャリアによるトランジスタの劣化を防ぐ
ために二重拡散構造が採用されている。図2(a)〜
(d)は、一般に用いられているNMOSトランジスタ
の製造方法を示した断面図である。以下に手順を追って
工程順に説明する。
【0003】まず、図2(a)に示すように、P型半導
体基板1上に厚い素子間分離酸化膜2を形成した後、こ
れらによって分離限定された素子領域の表面に、薄いゲ
ート酸化膜3を形成する。次に、図2(b)に示すよう
に、素子間分離酸化膜2およびゲート酸化膜3の上に、
リンなどの入ったポリシリコンを、CVD法にて形成し
た後、写真製版およびエッチングし、ゲート電極4を形
成する。さらに、このゲート電極4および素子間分離酸
化膜2をマスクとしてリン(P)など薄いN型不純物5
をイオン注入する。
【0004】次に、図2(c)に示すように、前記N型
不純物5が注入された半導体基板1の表面、素子間分離
酸化膜2、およびゲート電極4の上に、CVD法で酸化
膜を形成した後、反応性イオンエッチングにより、前記
ゲート電極4の側面にのみ酸化膜を残し、サイドウォー
ル6を形成する。その後、半導体基板1の表面に砒素
(As)などのN型不純物7を高濃度に注入する。次
に、図2(d)に示すように、熱処理により前記N型不
純物5および7が拡散され、接合の深さの浅いN−拡散
領域8と接合の深さの深い高濃度のN+拡散領域9が形
成され、二重拡散構造のNMOSトランジスタが形成さ
れる。
【0005】
【発明が解決しようとする課題】このような製造方法に
よる従来のNMOSトランジスタでは、設計上必要な性
能を得るためにトランジスタのサイズ(ゲート長および
幅など)を設計パラメータとして駆使して異なるトラン
ジスタを構成していたが、電流の少ないトランジスタを
形成するのに幅の広いトランジスタを採用しなくてはな
らず、面積上微細化に不利であるなどの問題があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、集積回路の中の複数のトランジスタのサイ
ズを個別に変えることなしに、様々な性能のNMOSト
ランジスタを得ることを目的としている。
【0006】
【課題を解決するための手段】この発明の半導体装置
は、第1の不純物のイオン注入と拡散によって形成され
る第1の不純物層と、第2の不純物のイオン注入と拡散
によって形成される第2の不純物層と、前記第1および
第2の不純物のイオン注入と拡散によって形成される第
3の不純物層との3種類の不純物層が、それぞれいずれ
かのトランジスタのソース又はドレインに用いられて複
数のトランジスタが形成されていることを特徴とするも
のである。
【0007】また、この発明の半導体装置は、第1の不
純物のイオン注入と拡散によって形成される第1の不純
物層と、第2の不純物のイオン注入と拡散によって形成
される第2の不純物層と、前記第1および第2の不純物
のイオン注入と拡散によって形成される第3の不純物層
との3種類の不純物層のうち少なくとも2種類の不純物
層が、いずれかのトランジスタのソース又はドレインに
用いられて3種類のトランジスタが形成されていること
を特徴とするものである。
【0008】また、この発明の半導体装置は、前記トラ
ンジスタが、互いにそのディメンジョンが同じで前記ソ
ースまたはドレインに用いられる前記不純物層の組み合
わせによって異なる特性を有することを特徴とするもの
である。
【0009】また、この発明の半導体装置は、前記第1
の不純物のイオン注入がゲート酸化膜の上に形成された
ゲート電極をマスクとしておこなわれ、前記第2の不純
物のイオン注入がゲート電極とこのゲート電極の側壁に
形成されたサイドウォールとをマスクとしておこなわれ
たことを特徴とするものである。
【0010】また、この発明の半導体装置は、前記第1
の不純物として原子番号の相対的に小さいN型不純物を
用い、前記第2の不純物として原子番号の相対的に大き
いN型不純物を用いたことを特徴とするものである。
【0011】また、この発明の半導体装置は、前記第1
の不純物を薄い濃度でイオン注入し、前記第2の不純物
を濃い濃度でイオン注入したことを特徴とするものであ
る。
【0012】
【発明の実施の形態】
実施の形態1.以下、本発明の実施の形態1について、
図面に基づいて説明する。図1(a)〜(d)は、この
発明の実施の形態1のよる半導体装置の製造工程を示す
図である。この製造方法によれば、先ず図1(a)に示
すように、P型半導体基板1の上に、厚い素子間分離酸
化膜2および薄いゲート酸化膜3を形成する。その後、
前記素子間分離酸化膜2およびゲート酸化膜3表面にリ
ンドープされたポリシリコンをCVD法で形成した後、
写真製版およびエッチングによりゲート電極4を形成す
る。この工程は、従来のものと同じである。
【0013】つぎに、図1(b)に示すように、接合の
浅いN−拡散層を必要としないNMOSのソース又はド
レイン領域11に写真製版にてレジスト膜10を被着
し、イオン注入のマスク10を形成する。そして、この
マスク10、前記素子間分離酸化膜2およびゲート電極
4をマスクとして、薄い濃度の軽いN型不純物5を半導
体基板1上にイオン注入する。ここで軽い不純物とは、
原子番号が小さい不純物であり、イオン注入の飛程距離
は比較的長く、かつ熱拡散の拡散係数が大きい。例え
ば、燐などである。
【0014】次に、図1(c)に示すように、半導体基
板1、素子間分離酸化膜2、およびゲート電極4の上
に、CVD法により酸化膜を形成した後、反応性イオン
エッチングにより、ゲート電極4の側壁にのみ酸化膜を
残し、サイドウォール6を形成する。さらに写真製版に
より、接合の深いN+拡散層を必要としないNMOSト
ランジスタのソースまたはドレイン領域12にレジスト
膜13を形成し、濃い濃度の重いN型不純物7を注入す
る。ここで重い不純物とは、原子番号が比較的大きい不
純物であり、イオン注入の飛程距離が相対的に短くて、
かつ熱拡散の拡散係数が小さい。例えば、砒素などであ
る。また、濃い濃度とは、先の薄い濃度の不純物に比べ
て約2桁濃度を高くする。
【0015】次に、図1(d)に示すように、熱処理を
行って、N型不純物5およびN型不純物7を拡散し、ソ
ース領域またはドレイン領域を形成する。ゲート電極を
マスクとしてイオン注入された薄い濃度のN型不純物層
5は、この拡散により接合の深さの浅いN−拡散領域8
となり、ゲート酸化膜3の端部の下に広がる。また、ゲ
ート電極4とサイドウォール6とをマスクとしてイオン
注入された濃い濃度の不純物層7は、この拡散によって
接合の深さの深い高濃度のN+拡散領域9となり、また
サイドウォール6の下にまで広がる。このようにして、
2種類の不純物の注入と拡散によって、3種類のN型拡
散層(不純物層)が形成される。
【0016】形成されるトランジスタのソースとドレイ
ンに、この3種類の拡散層(不純物層)を組み合わせる
ことによって、異なる特性のトランジスタを形成するこ
とができる。図1(d)の場合には、トランジスタT1
では、薄い濃度の不純物および濃い濃度の不純物の注入
ならびにそれらの拡散により二つのソース・ドレイン領
域t11、t12が形成されている。トランジスタT2
では、薄い濃度の不純物の注入と拡散による領域t21
と、濃い濃度の不純物の注入と拡散による領域t22と
が形成されている。トランジスタT3では、薄い濃度の
不純物の注入と拡散による二つの領域t31、t32が
形成されている。トランジスタT4では、薄い濃度の不
純物および濃い濃度の不純物の注入ならびにそれらの拡
散による領域t41と、薄い濃度の不純物の注入と拡散
による領域t42とが形成されている。このように、四
つのトランジスタT1〜T4は、それぞソース・ドレイ
ン領域として用いられている拡散層の組み合わせが異な
り、特性の異なるトランジスタとなっている。
【0017】図1(d)における4種類のトランジスタ
T1〜T4の特性において、飽和電流の大きさを比較す
るとT1>T4>T2>T3である。このとき、T2に
おけるトランジスタは、図面向かって左側の高濃度のN
+拡散領域9である領域t21をドレインに、向かって
右側の低濃度のN−拡散領域8である領域t22をソー
スに用いる。ソースとしての不純物層は、ゲート酸化膜
3の下に延びていることが必要あるからである。また、
トランジスタT4では、図面に向かって右側のN−拡散
領域8である領域t42をドレインに、図面向かって左
側の二重イオン注入の領域t41をソースとして用い
る。飽和電流を小さくするためである。
【0018】このように、この発明に係るNMOSトラ
ンジスタは、2種類のN型不純物を注入する際、それぞ
れ写真製版により選択的にNMOSのソースまたはドレ
イン領域に注入して3種類の拡散構造を形成し、それら
を組み合わせることによりトランジスタの特性、性能を
変化させたものである。このように、ソースまたはドレ
インの濃度などの組み合わせによりトランジスタの駆動
能力、および電流量などを決定することができる。トラ
ンジスタの幅を広げずに性能を変えることができ微細化
しやすい構造となっている。
【0019】なお、この実施の形態では、ゲート電極4
がリンドープされたポリシリコンの場合を説明したが、
ゲート酸化膜3上にリンドープされたポリシリコンを施
し、さらにそのポリシリコン上部に高融点金属膜を施し
た2層構造にしてもよい。
【0020】また、この実施の形態では、軽いN型不純
物5および重いN型不純物7の注入角度は規定していな
いが、マスク合わせ回数を増やして回転注入を行っても
よい。
【0021】また、図1(d)のように形成したトラン
ジスタを、メモリICに用いる場合、電流の必要な周辺
回路にT1のトランジスタを、電流の必要でないメモリ
セルにT3とT4のトランジスタを使用するとメモリI
Cには効果的である。
【0022】以上述べたように、この発明では、次の3
種類の不純物層が用いられる。 (1)第1の不純物のイオン注入と拡散によって形成さ
れる第1の不純物層と、(2)第2の不純物のイオン注
入と拡散によって形成される第2の不純物層と、(3)
第1および第2の不純物のイオン注入と拡散によって形
成される第3の不純物層との3種類の不純物層である。
複数のトランジスタを含む集積回路において、この3種
類の不純物層のいずれもが、いずれかのトランジスタの
ソース又はドレインに用いられて複数のトランジスタが
形成される。形成されるトランジスタのディメンジョン
を同一にしても、前記3種類の不純物層の組み合わせに
よって互いに異なる特性のトランジスタが形成される。
【0023】また、さらに具体的なレベルで述べると、
この発明では次の3種類の不純物層が用いられる。 (1)薄い濃度のN型不純物のみのイオン注入と拡散に
よって形成される不純物層、(2)濃い濃度のN型不純
物のみのイオン注入と拡散によって形成される不純物
層、(3)薄い濃度のN型不純物のイオン注入と濃い濃
度のN型不純物のイオン注入と、これらイオン注入され
た不純物の拡散によって形成される不純物層、の3種類
である。これらの不純物層の組み合わせにより、異なる
特性を有する複数のNチャネルMOSトランジスタを形
成することができる。
【0024】また、イオン注入のマスクを含めると、次
のような3種類の不純物層を用いる。 (1)ゲート酸化膜の上に形成されたゲート電極をマス
クとして、薄い濃度のN型不純物のみのイオン注入と拡
散によって形成される不純物層、(2)ゲート電極とこ
のゲート電極の側壁に形成されたサイドウォールとをマ
スクとして、濃い濃度のN型不純物のみのイオン注入と
拡散によって形成される不純物層、(3)ゲート酸化膜
の上に形成されたゲート電極をマスクとした、薄い濃度
のN型不純物のイオン注入と、ゲート電極とこのゲート
電極の側壁に形成されたサイドウォールとをマスクとし
た、濃い濃度のN型不純物のイオン注入と、これらのイ
オン注入された不純物の拡散によって形成される不純物
層、の3種類の不純物層である。
【0025】また、前記第1の不純物として原子番号の
相対的に小さいN型不純物を用い、前記第2の不純物と
して原子番号の相対的に大きいN型不純物を用いる。原
子番号の相対的に小さい不純物は、イオン注入の飛程が
長く、熱拡散もしやすい。原子番号の相対的に大きい不
純物は、イオン注入の飛程が短く、熱拡散もしにくい。
これらを、使い分けて、それぞれ必要な濃度分布などを
もつ不純物層とすることができる。
【0026】また、形成されるトランジスタのディメン
ジョンが同じでも、用いられる不純物層の種類の組み合
わせによって特性の異なるトランジスタが得られる。用
いられる不純物層の種類の数によって、得られるトラン
ジスタの種類は、次のとおりとなる。 (1)一つのトランジスタにはソース・ドレインの2つ
の不純物領域が用いられるが、3種類の不純物領域のい
ずれもが用いられれて複数のトランジスタを含む集積回
路を形成する場合、形成されうるトランジスタの種類は
最小2種類から最大6種類までできる。 (2)一つのトランジスタには2つの不純物領域が用い
られるが、3種類の不純物領域のうち2種類だけが用い
られれて複数のトランジスタを含む集積回路を形成する
場合、トランジスタの種類は最小2種類から最大3種類
までできる。 (3)一つのトランジスタに異なる2種類の不純物領域
を用い、3種類の不純物領域のいずれもが用いられて複
数のトランジスタを含む集積回路形成する場合、トラン
ジスタの種類は最小2種類から最大3種類までできる。 (4)一つのトランジスタに異なる2種類の不純物領域
を用い、3種類の不純物領域のうち2種類だけが用いら
れれて複数のトランジスタを含む集積回路を形成する場
合、トランジスタの種類は1種類できる。 本願では、上記のうち、(1)でトランジスタが3種類
以上できる場合と、(2)でトランジスタが3種類以上
できる場合とを発明としている。
【0027】
【発明の効果】以上説明したように、この発明によれ
ば、トランジスタのサイズを変更せずに、注入する不純
物の種類、注入量、あるいはエネルギーを変え、異なる
種類のソースまたはドレインを形成し、トランジスタの
電気的特性を変えることができる。また、この発明で
は、トランジスタの性能を拡散層の構造で調整している
ので、パターンサイズを最小に押さえることができ、微
細化されたパターンでトランジスタを形成し、また集積
回路を構成することができる。
【図面の簡単な説明】
【図1a】 この発明の実施の形態1のNMOSトラン
ジスタの製造工程示す断面構造図である。
【図1b】 この発明の実施の形態1のNMOSトラン
ジスタの製造工程示す断面構造図である。
【図1c】 この発明の実施の形態1のNMOSトラン
ジスタの製造工程示す断面構造図である。
【図1d】 この発明の実施の形態1のNMOSトラン
ジスタの製造工程示す断面構造図である。
【図2】 従来の製造方法によるNMOSトランジスタ
の製造工程を示す断面構造図である。
【符号の説明】
1 半導体基板、2 素子間分離酸化膜、3 ゲート酸
化膜、4 ゲート電極、5 低濃度N型不純物、6 サ
イドウォール酸化膜、7 高濃度N型不純物、8 浅い
N拡散領域、9 深いN型拡散層、10 レジスト膜。

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 第1の不純物のイオン注入と拡散によっ
    て形成される第1の不純物層と、第2の不純物のイオン
    注入と拡散によって形成される第2の不純物層と、前記
    第1および第2の不純物のイオン注入と拡散によって形
    成される第3の不純物層との3種類の不純物層が、それ
    ぞれいずれかのトランジスタのソース又はドレインに用
    いられて複数のトランジスタが形成されていることを特
    徴とする半導体装置。
  2. 【請求項2】 第1の不純物のイオン注入と拡散によっ
    て形成される第1の不純物層と、第2の不純物のイオン
    注入と拡散によって形成される第2の不純物層と、前記
    第1および第2の不純物のイオン注入と拡散によって形
    成される第3の不純物層との3種類の不純物層のうち少
    なくとも2種類の不純物層が、いずれかのトランジスタ
    のソース又はドレインに用いられて3種類のトランジス
    タが形成されていることを特徴とする半導体装置。
  3. 【請求項3】 前記トランジスタは、互いにそのディメ
    ンジョンが同じで前記ソースまたはドレインに用いられ
    る前記不純物層の組み合わせによって異なる特性を有す
    ることを特徴とする請求項1または2に記載の半導体装
    置。
  4. 【請求項4】 前記第1の不純物のイオン注入がゲート
    酸化膜の上に形成されたゲート電極をマスクとしておこ
    なわれ、前記第2の不純物のイオン注入がゲート電極と
    このゲート電極の側壁に形成されたサイドウォールとを
    マスクとしておこなわれたことを特徴とする請求項1な
    いし3のいずれか1項に記載の半導体装置。
  5. 【請求項5】 前記第1の不純物として原子番号の相対
    的に小さいN型不純物を用い、前記第2の不純物として
    原子番号の相対的に大きいN型不純物を用いたことを特
    徴とする請求項1ないし4のいずれか1項に記載の半導
    体装置。
  6. 【請求項6】 前記第1の不純物を薄い濃度でイオン注
    入し、前記第2の不純物を濃い濃度でイオン注入したこ
    とを特徴とする請求項1ないし5のいずれか1項に記載
    の半導体装置。
JP8197552A 1996-07-26 1996-07-26 半導体装置 Pending JPH1041405A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8197552A JPH1041405A (ja) 1996-07-26 1996-07-26 半導体装置
KR1019970005514A KR980011838A (ko) 1996-07-26 1997-02-24 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8197552A JPH1041405A (ja) 1996-07-26 1996-07-26 半導体装置

Publications (1)

Publication Number Publication Date
JPH1041405A true JPH1041405A (ja) 1998-02-13

Family

ID=16376394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8197552A Pending JPH1041405A (ja) 1996-07-26 1996-07-26 半導体装置

Country Status (2)

Country Link
JP (1) JPH1041405A (ja)
KR (1) KR980011838A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4568930B2 (ja) * 1998-10-16 2010-10-27 株式会社デンソー 炭化珪素半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4568930B2 (ja) * 1998-10-16 2010-10-27 株式会社デンソー 炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
KR980011838A (ko) 1998-04-30

Similar Documents

Publication Publication Date Title
EP0166167B1 (en) A process for manufacturing a semiconductor device comprising p-channel and n-channel misfets
US20050003597A1 (en) Method of forming a gate oxide layer in a semiconductor device and method of forming a gate electrode having the same
JPH0412565A (ja) 半導体記憶装置およびその製造方法
JP2790050B2 (ja) 半導体装置の製造方法
KR100840659B1 (ko) 디이모스 소자의 제조 방법
US5981321A (en) Forming CMOS transistor using diffusion source and wet/dry oxidation
JPH09172062A (ja) 半導体装置及びその製造方法
JPH1041405A (ja) 半導体装置
JP3279000B2 (ja) 半導体装置の製法
US7271414B2 (en) Semiconductor device and method for fabricating the same
KR100465606B1 (ko) 반도체소자의 삼중웰 제조방법
JP4573477B2 (ja) 半導体装置の製造方法
JP2003249567A (ja) 半導体装置
JPH0492416A (ja) 半導体装置の製造方法
KR100676194B1 (ko) 씨모스(cmos) 트랜지스터 제조방법
JP2010027872A (ja) 半導体装置およびその製造方法
JP2005109388A (ja) 半導体装置及びその製造方法
KR100264211B1 (ko) 반도체장치의 제조 방법
KR100282984B1 (ko) 산화질소막을이용한스플릿게이트구조의시모스트랜지스터및그제조방법
KR100198641B1 (ko) Cmos 소자의 구조 및 제조방법
JPH0479336A (ja) 半導体装置の製造方法
US20020163038A1 (en) Semiconductor device and method for fabricating the same
JPH04129274A (ja) 半導体装置
JP2000114393A (ja) 半導体装置の製造方法
JP2982393B2 (ja) 半導体装置の製造方法