JP4573477B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4573477B2 JP4573477B2 JP2001251337A JP2001251337A JP4573477B2 JP 4573477 B2 JP4573477 B2 JP 4573477B2 JP 2001251337 A JP2001251337 A JP 2001251337A JP 2001251337 A JP2001251337 A JP 2001251337A JP 4573477 B2 JP4573477 B2 JP 4573477B2
- Authority
- JP
- Japan
- Prior art keywords
- well
- deep
- forming
- conductivity type
- formation region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特にトリプルウエルを備えた半導体装置の製造方法に関するものである。
本明細書において、第１導電型とはＰ型又はＮ型であり、第２導電型とは第１導電型とは逆導電型のＮ型又はＰ型である。
【０００２】
【従来の技術】
例えばＰ型の半導体基板（以下、Ｐ基板という）にＮ型のウエル（以下、Ｎウエルという）を形成し、Ｎウエル内にＰ基板とは電気的に分離されたＰ型のウエル（以下、Ｐウエルという）を形成する従来技術がある。このようにウエル内にもう一つ別の逆導電型のウエルを作り込んだ状態を「トリプルウエル」又は「二重ウエル」と呼ぶ。「トリプルウエル」とは通常のＮウエル及び通常のＰウエルに並ぶ３番目のウエルという意味である。トリプルウエルにおいて、通常のウエルとは区別するため、外側のウエルのことを「ディープウエル（ディープＰウエル又はディープＮウエル）」と呼び、内側のウエルのことを「Ｉウエル（ＩＰウエル（アイピーウエル）又はＩＮウエル（アイエヌウエル））」と呼ぶ場合が多いので、本明細書においもこの標記で統一する。
【０００３】
図１２はトリプルウエルを備えた従来の半導体装置を示す断面図である。図１２を用いて従来のトリプルウエルについて説明する。
Ｐ基板１０１にディープＮウエル（ＤＮＷ）１０３が形成されている。ディープＮウエル１０３内にＰ基板１０１とは電気的に分離されたＩＰウエル（ＩＰＷ）１０５が形成されている。Ｐ基板１０１には通常のＮウエル（ＮＷ）１０７と通常のＰウエル（ＰＷ）１０９も形成されている。
【０００４】
図１２の構造はトリプルウエルを内蔵した半導体装置では広範囲に用いられている。つまり、Ｎウエル１０７にＰチャネル型ＭＯＳトランジスタ（Ｐチャネル型ゲート絶縁型電界効果トランジスタ、以下Ｐｃｈトランジスタという）を形成し、ＩＰウエル１０５及びＰウエル１０９にＮチャネル型ＭＯＳトランジスタ（以下Ｎｃｈトランジスタという）をそれぞれ形成することにより、従来からのＣＭＯＳ（相補型ＭＯＳ）ロジック回路を構成する。その状態に近年要望が高まっているトリプルウエルを混載した構造が図１２に示した構造である。以下、ＭＯＳトランジスタを単にトランジスタと称す。
【０００５】
トリプルウエルを使用する長所としては以下のことが挙げられる。
１．通常のＰウエルはＰ基板と電気的に接続されているため、ゼロ電位（ＧＮＤ）しか取れない。それに対してＩＰウエルはＰ基板と分離されているので電位を独立に設定することができ、回路設計の自由度が向上する。
２．ＩＰウエルをマイナス電位に設定することもできるので、負電圧の取り扱いが可能になって負電源回路の内蔵が実現できる。
３．Ｐ基板を伝播するノイズをディープＮウエルが吸収するため、アンプ等のノイズを嫌う回路をＩＰウエル内に形成することで高精度の回路を実現できる。
さらに、ノイズの問題のために従来は不可能だったＤＣ／ＤＣコンバータのオンチップ化が可能となる。
４．周辺部分で発生した電子をディープＮウエルが吸収するため、ＩＰウエル内に形成したＤＲＡＭ（ダイナミックランダムアクセスメモリー）のデータ破壊を防止できる。
【０００６】
図１３及び図１４は、図１２の構造の一般的な製造方法を示す工程断面図である。その製造方法について図１３及び図１４を用いて説明する。
（１）Ｐ基板１０１にシリコン窒化膜１１１を１００ｎｍ（ナノメートル）の膜厚で堆積する。写真製版により、ディープＮウエル形成領域を画定するためのレジストパターン１１３をシリコン窒化膜１１１上に形成する。レジストパターン１１３をマスクにしてシリコン窒化膜１１１をエッチングする。レジストパターン１１３及びシリコン窒化膜１１１をマスクにして、イオン注入技術を用いて加速エネルギーは１６０ＫｅＶ、注入量は２×１０13ｃｍ-2のイオン注入条件でリン１１５をイオン注入する（図１３（ａ）参照）。
【０００７】
（２）レジストパターン１１３を除去した後、酸化雰囲気で温度は９２０度、時間は１２０分間の条件で熱処理を行なう。これにより、シリコン窒化膜１１１が開口している領域のＰ基板１０１表面に熱酸化膜１１７が３００ｎｍの膜厚に成長し、同時に、Ｐ基板１０１に注入されたリンが熱拡散（ドライブイン）されてディープＮウエル（ＤＮＷ）１０３が形成される（図１３（ｂ）参照）。
【０００８】
（３）シリコン窒化膜１１１を除去した後、シリコン窒化膜１１９を１００ｎｍの膜厚で堆積する。写真製版により、Ｎウエル形成領域を画定するためのレジストパターン１２１をシリコン窒化膜１１９上に形成する。レジストパターン１２１をマスクにしてシリコン窒化膜１１９をエッチングする。レジストパターン１２１及びシリコン窒化膜１１９をマスクにして、イオン注入技術を用いて加速エネルギーは１６０ＫｅＶ、注入量は１×１０13ｃｍ-2のイオン注入条件でリン１２３をイオン注入する（図１３（ｃ）参照）。
【０００９】
（４）レジストパターン１２１を除去した後、酸化雰囲気で温度は９２０度、時間は１２０分間の条件で熱処理を行なう。これにより、シリコン窒化膜１１９が開口している領域のＰ基板１表面に熱酸化膜１２５が膜厚３００ｎｍに成長し、同時に、Ｐ基板１０１に注入されたリンが熱拡散され、Ｎウエル（ＮＷ）１０７が形成される（図１３（ｄ）参照）。図１３（ｄ）では既に形成されていた熱酸化膜１１７と一体化する形で熱酸化膜１２５を図示している。
【００１０】
（５）シリコン窒化膜１１９を除去した後、熱酸化膜１２５をマスクにして、イオン注入技術を用いてボロン１２７をＰ基板１０１にイオン注入する（図１４（ｅ）参照）。その際、熱酸化膜１２５が注入マスクとして機能するようなイオン注入条件を選択する。イオン注入条件としては、加速エネルギーは３０ＫｅＶ、注入量は１×１０13ｃｍ-2が適当である。ボロン１２７のＰ基板１０１への注入を熱酸化膜１２５が遮るために、結果として、熱酸化膜１２５が形成されている領域以外の領域にボロン１２７が注入され、Ｐウエル形成領域が画定される。
【００１１】
（６）熱酸化膜１２５を除去した後、ＩＰウエル形成領域を画定するための写真製版によりレジストパターン１２９を形成する。レジストパターン１２９をマスクにして、加速エネルギーは３０ＫｅＶ、注入量は２×１０13ｃｍ-2のイオン注入条件でボロン１３１をイオン注入する（図１４（ｆ）参照）。ボロン１３１が注入された領域がＩＰウエルとなるため、ＩＰウエル形成領域はディープＮウエル１０３内に設定する必要がある。
【００１２】
（７）レジストパターン１２９を除去した後、Ｐウエル形成用のボロンとＩＰウエル形成用のボロンの熱拡散させるためのアニール処理を行なう。このアニール処理の条件としては、例えば窒素雰囲気で温度は１１５０度、時間は６０分間の条件が適当である。これにより、ＩＰウエル（ＩＰＷ）１０５とＰウエル（ＰＷ）１０９がそれぞれ形成される（図１４（ｇ）及び図１２参照）。
【００１３】
上記の製造方法の説明は、トリプルウエル一般的な製造方法を簡略して説明したものであるので細部にこだわる必要はない。例えばディープＮウエル１０３を形成する工程とＮウエル１０７を形成する工程の順番を入れ替えても最終的には図１２と同じ構造が得られる。
【００１４】
ここで重要な点は、ディープＮウエル１０３、ＩＰウエル１０５、Ｎウエル１０７、Ｐウエル１０９の４種類のウエル構造を形成するために合計３回の写真製版工程が必要であるということにある。つまり、▲１▼ディープＮウエル１０３の形成領域を画定するためのレジストパターン１１３を形成する写真製版工程（図１３（ａ）参照）、▲２▼Ｎウエル１０７の形成領域を画定するためのレジストパターン１２１を形成する写真製版工程（図１３（ｃ）参照）、▲３▼ＩＰウエル１０５の形成領域を画定するためのレジストパターン１２９を形成する写真製版工程（図１４（ｆ）参照）が必要である。
【００１５】
一般に良く知られているように、写真製版工程の回数はそのまま製造コストに反映されるため、写真製版工程の回数はできるだけ少ないことが要求される。さらに製品サイクルが年々短くなっていることから、製品を短時間で作り上げることも同時に要求されており、このことも写真製版工程の回数の削減が重要視される要因となっている。
【００１６】
ディープＮウエル１０３、ＩＰウエル１０５、Ｎウエル１０７、Ｐウエル１０９の４種類のウエル構造の形成には、単純化して考えれば各ウエルを形成するためにそれぞれ１回ずつ写真製版工程を行なって、合計４回の写真製版工程が必要である。図１３及び図１４を用いて説明した従来技術では、図１４（ｅ）に示すように、Ｐウエル１０９を形成するためのイオン注入を写真製版工程なしで行なう工夫を取り入れることにより、写真製版工程を１回分少なくしている。
【００１７】
なお、図１２から図１４を用いて説明した従来技術はＰ基板を用いた場合のものであるが、Ｎ基板を用いた場合でもＮ型とＰ型を入れ替えることによりトリプルウエルを形成できる。ただし、Ｎ基板を用いた場合でもトリプルウエルを形成するには合計３回の写真製版工程が必要である、という事情は同じである。
【００１８】
また、特開平５−２８３６２９号公報に、トリプルウエルに関してＩＰウエル下部のディープＮウエル濃度を局所的に濃くする方法が開示されている。ディープＮウエル濃度を局所的に濃くすることにより、ＩＰウエルからの空乏層の延びが抑制され、ＩＰウエルについてＰ基板との電気的分離耐性が向上する。
また、ディープＮウエル濃度を局所的に濃くするためのイオン注入を高エネルギーイオン注入で行なうこと、又はＩＰウエルの形成を２回以上のイオン注入により行なうことにより、横方向の濃度勾配を急峻なものにでき、微細化が可能であると説明している。
【００１９】
しかし、特開平５−２８３６２９号公報に記載の方法では、ディープＮウエルとＩＰウエルを形成するために２回の写真製版工程が必要である。図１２に示した構造と同様の構造を形成するには、ＮウエルとＰウエルを形成するために、さらに１回（又は２回）の写真製版工程の追加となり、合計で３回（又は４回）の写真製版工程が必要となってしまう。
【００２０】
また、特開平１１−２９７８５３号公報に、ディープＮウエルの底面部分と側面部分について別々の工程で形成する方法が開示されている。ディープＮウエルの底面部分と側面部分を別々に形成する際、底面部分と側面部分が確実にオーバーラップするように、斜めイオン注入を利用して底面部分を形成することを提案している。また、１回の写真製版工程で形成したフォトレジストパターンを利用して、ディープＮウエルの底面部分を形成するためのイオン注入と、ＩＰウエルを形成するためのイオン注入を行なうことも提案している。
【００２１】
しかし、特開平１１−２９７８５３号公報に記載の方法を採用しても、図１２に示した構造と同様の構造を形成するには、写真製版工程は、Ｐウエルを画定するために１回、ＮウエルとディープＮウエルの側面部分を画定するために１回、ディープＮウエルの底面部分とＩＰウエルを画定するために１回、すなわち最低３回の写真製版工程が必要である。
【００２２】
以上のように、いずれの方法を採用しても、最低でも３回の写真製版工程が必要であるという状況は解決されていない。その結果、依然としてコスト高や製造工期の増大を招くという問題があった。
【００２３】
【発明が解決しようとする課題】
そこで本発明は、上記の問題点を鑑み、少ない写真製版工程回数でトリプルウエルを形成することができる半導体装置の製造方法を提供することを目的とするものである。
【００２４】
【課題を解決するための手段】
参考例の半導体装置は、第１導電型の半導体基板に、第２導電型のディープウエルと、上記ディープウエル内に形成された第１導電型のＩウエルを備えた半導体装置であって、上記Ｉウエルの形成領域において、上記ディープウエルの底面が部分的に浅くなっているものである。
【００２５】
本発明の半導体装置の製造方法は、以下の工程（Ａ）から（Ｄ）を含む。
（Ａ）第１導電型の半導体基板上に、第２導電型のディープウエルの形成領域に対応して開口部をもち、上記開口部内に第１導電型のＩウエルの形成領域に対応して島状パターンをもつマスクパターンを形成し、そのマスクパターンをマスクにして、上記半導体基板にディープウエル形成用の第２導電型不純物を選択的にイオン注入する工程、
（Ｂ）上記マスクパターンを残した状態で熱酸化処理を施して、露出している上記半導体基板の表面に選択的に環状の熱酸化膜を形成し、続けてアニール処理を施して第２導電型不純物を熱拡散させて上記島状パターンの下部全面に第２導電型のディープウエルを形成する工程、
（Ｃ）上記マスクパターンを除去した後、上記環状の熱酸化膜をマスクにして、上記半導体基板及び上記ディープウエルに、Ｉウエル及び通常ウエル形成用の第１導電型不純物を選択的にイオン注入する工程、
（Ｄ）アニール処理を施して、上記ディープウエルに第１導電型のＩウエルと、上記半導体基板に第１導電型の通常ウエルを同時に形成する工程。
【００２６】
本発明の製造方法では、ディープウエルの形成領域に対応して開口部をもち、その開口部内にＩウエルの形成領域に対応して島状パターンをもつマスクパターンをマスクにして、半導体基板にディープウエル形成用の第２導電型不純物をイオン注入した後（工程（Ａ））、マスクパターンを残した状態で熱酸化処理を施して半導体基板の表面に選択的に環状の熱酸化膜を形成し、さらにアニール処理を施してディープウエル形成用に注入した第２導電型不純物を熱拡散させて島状パターンの下部全面に不純物の横方向拡散によってディープウエルを形成する（工程（Ｂ））。ここで、島状パターン下の領域（Ｉウエル形成領域）は不純物の横方向拡散によって形成されるので、Ｉウエル形成領域においてディープウエルの底面が部分的に浅くなる。上記マスクパターンを除去した後、選択的に形成した上記環状の熱酸化膜をＩウエル形成用のイオン注入時のマスクとして用いる（工程（Ｃ））。
【００２７】
従来技術の製造方法では、ディープウエル形成領域とＩウエル形成領域を別々のマスクパターンにより画定しているが、本発明の製造方法では、上記マスクパターンにより、ディープウエル形成領域とＩウエル形成領域の両方を画定することができる。これにより、従来技術よりも少ない写真製版工程回数（１回の写真製版工程）でトリプルウエルを形成することができる。
【００２８】
さらに、上記工程（Ｃ）では、上記環状の熱酸化膜をマスクにして半導体基板に第１導電型不純物をイオン注入することにより、環状の熱酸化膜で囲まれたＩウエル形成領域以外の領域の半導体基板に、第１導電型の通常ウエル形成用のイオン注入を同時に行なう。その後、アニール処理を施して、第１導電型のＩウエル及び通常ウエルを同時に形成する（工程（Ｄ））。これにより、１回の写真製版工程で、トリプルウエルに加えて、第１導電型の通常ウエルも同時に形成することができる。
【００２９】
参考例の半導体装置を構成するディープウエルは、Ｉウエル形成領域において底面が部分的に浅くなっている。このようなディープウエルは不純物の横方向拡散により形成されたものである。Ｉウエル形成領域におけるディープウエルが不純物の横方向拡散により形成されていることから、Ｉウエル形成領域におけるディープウエルのウエル濃度プロファイルは完全には平坦ではない。さらに、そのようなディープウエルの領域に形成されるＩウエルもウエル濃度プロファイルは完全には平坦ではない。
【００３０】
本発明の製造方法により製造されるトリプルウエルの（Ａ）シミュレーション結果のウエル分布及び（Ｂ）ＩＰウエルのウエル濃度プロファイルを図３に示す。（Ｂ）のウエル濃度プロファイルは（Ａ）の直線Ａ位置でのものである。ここでは、第１導電型としてＰ型、第２導電型としてＮ型を用い、Ｐ基板にＮ型のディープＮウエルを形成し、ディープＮウエル内にＰ型のＩＰウエルを形成した。
Ｐ型不純物としてボロン、Ｎ型不純物としてリンを用いた。
【００３１】
（Ａ）において、濃い線３３はＩＰウエル（ＩＰＷ）５とディープＮウエル（ＤＮＷ）３の間のＰＮ接合を示し、濃い線３５はＰ基板１とディープＮウエル３の間のＰＮ接合を示す。Ｐ基板１とＩＰウエル５の間にディープＮウエル３が存在し、Ｐ基板１とＩＰウエル５が電気的に分離されているのがわかる。ディープＮウエル３はリンの横方向拡散により形成されているので、ＩＰウエル形成領域６において底面が部分的に浅くなっている。
【００３２】
（Ｂ）において、波形３７は実効的なウエル濃度を示すNet Doping、波形３８はリン濃度、波形３９はボロン濃度を示す。ＩＰウエル形成領域６には、ＩＰウエル形成領域６の周囲に注入されたリンが横方向拡散して存在している。波形３８に示されるように、ＩＰウエル形成領域６でのリンの濃度プロファイルは中心側が薄い谷形状になる。リンの濃度プロファイルが谷形状になっていることを反映して、実効的なウエル濃度は波形３７に示されるようにＩＰウエル形成領域６の中心部から周辺部に向かうにしたがって薄くなっている。
【００３３】
このように、参考例の半導体装置において、Ｉウエルのウエル濃度プロファイルは完全には平坦ではない。このようなＩウエルに同じ構成の複数のトランジスタを形成する場合、トランジスタを形成する位置に応じてトランジスタのしきい値、すなわちトランジスタの電気的特性を変えることができるので、汎用性が増す。
【００３４】
本明細書において、水平方向とは半導体基板表面の平面内の方向を示し、鉛直方向とは半導体基板表面に直交する方向を示す。
【００３５】
【発明の実施の形態】
本発明の製造方法において、上記島状パターンの水平方向での最短寸法は上記ディープウエルの深さの２倍よりも小さく設定されていることが好ましい。
本発明の製造方法では、工程（Ａ）で形成するレジストパターンに関してＩウエル形成領域に形成する島状パターンの水平方向での最短寸法が余りにも大きいと、ディープウエル形成用の第２導電型不純物がＩウエル側に横方向拡散しても島状パターンの下部全面にディープウエルが完全には形成されない場合が起こりうる。
【００３６】
不純物の横方向拡散の概念図を図４に示す。ここでは、第１導電型としてＰ型、第２導電型としてＮ型を用い、Ｐ基板にＮ型のディープＮウエルを形成するためのＮ型不純物としてリンを注入した例を説明する。
Ｐ基板１上に、ディープＮウエル形成領域に対応して開口部１１ｂをもち、ＩＰウエル形成領域６に対応して開口部１１ｂ内に島状パターン１１ａをもつマスクパターンとしてのシリコン窒化膜１１が形成されている。マスクパターン１１が存在しない領域のＰ基板１表面に熱酸化により環状の熱酸化膜１７が形成されている。図４に示す状態は、マスクパターン１１をマスクにしてＰ基板１に注入されたリンがアニール処理により熱拡散してディープＮウエル３を形成する過程を示している。図中の寸法Ｌは島状パターン１１ａの水平方向での最短寸法を示し、距離Ｄは深さ方向の拡散長を示し、距離Ｈは横方向拡散長を示す。
【００３７】
不純物の横方向拡散長（距離Ｈ）は、不純物の種類や拡散時の雰囲気、温度、時間などの影響を受けるが、一般に深さ方向の拡散長（距離Ｄ）、すなわち接合深さとほぼ等しいことが知られている。このことから、ＩＰウエル形成領域６を完全にディープＮウエル３にするためには、島状パターン１１ａの最短寸法Ｌは少なくともディープＮウエル３の接合深さの２倍より小さいことが要求される。
そこで、島状パターンの水平方向での最短寸法をディープウエルの深さの２倍よりも小さく設定することにより、Ｉウエル底部付近にディープウエルを確実に形成ことができ、半導体基板とは電気的に分離されたＩウエルを形成することができる。
【００３８】
参考例の半導体装置において、１つの上記Ｉウエル又は同じウエル濃度分布をもつ複数の上記Ｉウエル内に同じ構成の複数のトランジスタが形成されており、これらの複数のトランジスタはＩウエル表面からディープウエル底面までの鉛直方向の距離が等しい位置にそれぞれ形成されていることが好ましい。
Ｉウエルは水平方向にウエル濃度分布をもつので（図３（Ｂ）参照）、トランジスタが形成される位置に応じてトランジスタの電気的特性が異なる。しかし、１つのＩウエル又は同じウエル濃度分布をもつ複数のＩウエルにおいて、Ｉウエル表面からディープウエル底面までの鉛直方向の距離が等しい位置では、ディープウエル形成用の第２導電型不純物の濃度が同じなので、Ｉウエル表面の実効的なウエル濃度は同じである。したがって、Ｉウエル表面からディープウエル底面までの鉛直方向の距離が等しい位置に同じ構成の複数のトランジスタを備えることにより、同じ電気的特性をもつ同じ構成の複数のトランジスタを備えることができる。
【００３９】
参考例の半導体装置において、１つの上記Ｉウエル又は同じウエル濃度分布をもつ複数の上記Ｉウエル内に同じ構成の複数のトランジスタが形成されており、これらの複数のトランジスタはＩウエル表面からディープウエル底面までの鉛直方向の距離が異なる位置にそれぞれ形成されていることが好ましい。
Ｉウエルは水平方向にウエル濃度分布をもつ（図３（Ｂ）参照）。１つの上記Ｉウエル又は同じウエル濃度分布をもつ複数のＩウエル上に形成する同じ構成の複数のトランジスタに関し、意図的にＩウエル表面からディープウエル底面までの鉛直方向の距離が異なる位置に配置すれば、Ｉウエルの実効的なウエル濃度の違いが反映されて、トランジスタの電気的特性が違ったものになる。配置する位置ごとのトランジスタの電気的特性を事前に把握しておけば、チャネルドープなどの追加の工程なしで、異なる電気的特性をもつ同じ構成の複数のトランジスタを備えることができる。
【００４０】
参考例の半導体装置において、上記半導体基板の上記ディープウエルの形成領域とは異なる領域に、上記Ｉウエルと同程度のウエル濃度をもつ第１導電型の通常ウエルをさらに備えていることが好ましい。その結果、Ｉウエルと通常ウエルにそれぞれ形成する同じ構成のトランジスタについて電気的特性を同じにすることができ、回路設計が簡単になる。
【００４１】
参考例の半導体装置において、上記半導体基板の上記ディープウエルの形成領域とは異なる領域に、上記Ｉウエルとは異なるウエル濃度をもつ第１導電型の通常ウエルをさらに備えていることが好ましい。その結果、Ｉウエルと通常ウエルにそれぞれ形成する同じ構成のトランジスタについて電気的特性を異ならせることができ、回路設計の自由度を向上させ、高機能の集積回路を実現できる。
【００４２】
参考例の半導体装置において、水平方向の寸法が異なる複数の上記Ｉウエルを備えていることが好ましい。
Ｉウエルの水平方向の寸法が異なると、下層のディープウエルのウエル濃度プロファイルが異なり、延いてはＩウエルのウエル濃度プロファイルが異なる。これにより、水平方向の寸法が異なる複数のＩウエルにそれぞれ形成する同じ構成のトランジスタについて電気的特性を異ならせることができ、回路設計の自由度を向上させ、高機能の集積回路を実現できる。
【００４３】
参考例の半導体装置において、上記ディープウエル内に上記Ｉウエルとは電気的に分離された第１導電型の第２Ｉウエルをさらに備えていることが好ましい。
Ｉウエルと第２Ｉウエルが同程度の第１導電型不純物濃度をもつ場合、Ｉウエルと第２Ｉウエルでは、ディープウエル形成用の第２導電型不純物の水平方向での濃度分布に起因して実効的なウエル濃度が異なる。これにより、これらのＩウエルにそれぞれ形成する同じ構成のトランジスタについて電気的特性を異ならせることができ、回路設計の自由度を向上させ、高機能の集積回路を実現できる。
また、Ｉウエルと第２Ｉウエルが異なる第１導電型不純物濃度をもつ場合であっても、両Ｉウエルの実効的なウエル濃度を異ならせることができる。
【００４４】
上記第２Ｉウエルを備えた参考例の半導体装置において、上記第２Ｉウエルは上記Ｉウエル形成領域よりも第２導電型不純物濃度が濃い領域に形成されており、上記Ｉウエルに低電圧で動作するトランジスタを備え、上記第２Ｉウエルに高電圧で動作するトランジスタを備えていることが好ましい。
Ｉウエルと第２Ｉウエルが同程度の第１導電型不純物濃度をもつ場合、及びＩウエルが第２Ｉウエルよりも濃い第１導電型不純物濃度をもつ場合、Ｉウエル形成領域は第２Ｉウエル形成領域に比べてディープウエル形成用の第２導電型不純物濃度が薄いため、Ｉウエルの実効的なウエル濃度は第２Ｉウエルよりも濃くなる。そこで、Ｉウエルと第２Ｉウエルの実効的なウエル濃度の違いを利用して、実効的なウエル濃度が比較的濃いＩウエルには低電圧で動作するトランジスタを備え、実効的なウエル濃度が比較的薄い第２Ｉウエルには高電圧で動作するトランジスタを備えることにより、必要とされる仕様に応じて最も適したウエルを選択することができ、回路全体の性能を向上させることができ、製品の高性能化を実現できる。
【００４５】
本発明の製造方法において、同じ寸法、形状及び配置の開口パターン及び島状パターンにより形成された上記Ｉウエル内の、Ｉウエル表面からディープウエル底面までの鉛直方向の距離が等しい位置に同じ構成の複数のトランジスタを形成する工程を含むことが好ましい。
Ｉウエルは水平方向にウエル濃度分布をもつ（図３（Ｂ）参照）。同じ寸法、形状及び配置の開口パターン及び島状パターンにより形成されたＩウエル内のＩウエル表面からディープウエル底面までの鉛直方向の距離が等しい位置では、ディープウエル形成用の第２導電型不純物の濃度が同じなので、Ｉウエル表面の実効的なウエル濃度は同じである。したがって、Ｉウエル表面からディープウエル底面までの鉛直方向の距離が等しい位置に同じ構成の複数のトランジスタを形成することにより、同じ電気的特性をもつ同じ構成の複数のトランジスタを形成することができる。
【００４６】
本発明の製造方法において、同じ寸法、形状及び配置の開口パターン及び島状パターンにより形成された上記Ｉウエル内の、Ｉウエル表面からディープウエル底面までの鉛直方向の距離が異なる位置に同じ構成の複数のトランジスタを形成する工程を含むことが好ましい。
Ｉウエルは水平方向にウエル濃度分布をもつ（図３（Ｂ）参照）。同じ寸法、形状及び配置の開口パターン及び島状パターンにより形成されたＩウエル内のＩウエル表面からディープウエル底面までの鉛直方向の距離が異なる位置ではＩウエル表面の実効的なウエル濃度は異なる。Ｉウエル内に同じ構成の複数のトランジスタを形成する際、意図的にＩウエル表面からディープウエル底面までの鉛直方向の距離が異なる位置にトランジスタをそれぞれ配置すれば、実効的なウエル濃度の違いが反映されて、トランジスタの電気的特性が違ったものになる。配置する位置ごとのトランジスタの電気的特性を事前に把握しておけば、チャネルドープなどの追加の工程なしで、異なる電気的特性をもつ同じ構成の複数のトランジスタを形成することができる。
【００４７】
本発明の製造方法において、上記Ｉウエルと上記通常ウエルが同程度のウエル濃度をもつように上記工程（Ｃ）のイオン注入条件を設定することが好ましい。
本発明の製造方法においては、Ｉウエル形成用のイオン注入と通常ウエル形成用のイオン注入を１回のイオン注入工程により行なう（工程（Ｃ））。ここで、第１導電型のＩウエルは第２導電型不純物が存在するディープウエル内に形成されるため、実効的なウエル濃度は通常ウエルよりも若干ながら薄くなる。イオン注入条件によってはこの差が無視できない場合があり、Ｉウエルと通常ウエルに同じ構成のトランジスタを形成してもトランジスタの電気的特性が異なってしまい、回路設計が複雑化する。これを回避するにはＩウエルと通常ウエルを形成するためのイオン注入量を濃くすればよい。これにより、Ｉウエルと通常ウエルの不純物濃度はほぼ同じになり、Ｉウエルと通常ウエルにそれぞれ形成する同じ構成のトランジスタに関してトランジスタの電気的特性を同じにすることができ、回路設計を簡単にすることができる。
【００４８】
本発明の製造方法において、上記Ｉウエルと上記通常ウエルが異なるウエル濃度をもつように上記工程（Ｃ）のイオン注入条件を設定することが好ましい。
上記で説明したように、本発明の製造方法においては、Ｉウエル形成用のイオン注入と通常ウエル形成用のイオン注入を１回のイオン注入工程により行なうので（工程（Ｃ））、イオン注入条件によってはＩウエルの実効的なウエル濃度は通常ウエルよりも若干ながら薄くなる。そこで、Ｉウエルと通常ウエルの実効的なウエル濃度の違いを積極的に利用して、トランジスタの電気的特性を異ならせることができる。これにより、同じ構成のトランジスタであってもチャネルドープなどの工程を追加することなく、トランジスタの電気的特性を異ならせることができる。
【００４９】
本発明の製造方法において、上記マスクパターンとして、複数の上記開口部間で、上記島状パターンの水平方向での寸法が異なっているものを用いることが好ましい。
Ｉウエル形成領域において、Ｉウエル形成領域の周囲に注入された第２導電型不純物の横方向拡散の結果としてディープウエルに転ずることから、島状パターンの水平方向での寸法を変えることにより、Ｉウエル形成領域におけるディープウエル形成用の第２導電型不純物の濃度分布を変えることができる。例えば島状パターンの水平方向での最短寸法を小さくするとディープウエルの第２導電型不純物濃度が高くなり、大きくすると第２導電型不純物濃度が低くなる。ディープウエルの第２導電型不純物濃度の違いはＩウエルの実効的なウエル濃度に反映され、さらにＩウエルに作り込むトランジスタの電気的特性に反映される。これにより、水平方向での寸法が異なる複数の島状パターンに基づいて形成された複数のＩウエル間で、実効的なウエル濃度分布を異ならせることができ、同じ構成のトランジスタであっても、チャネルドープなどの工程を追加することなく、トランジスタの電気的特性を異ならせることができる。
【００５０】
本発明の製造方法において、上記ディープウエル内に上記Ｉウエルとは電気的に分離された第１導電型の第２Ｉウエルを形成する工程を含むことが好ましい。
Ｉウエルと第２Ｉウエルを同程度のイオン注入条件でそれぞれ形成した場合、Ｉウエルと第２Ｉウエルでは、ディープウエル形成用の第２導電型不純物の水平方向での濃度分布に起因して実効的なウエル濃度が異なる。これにより、これらのＩウエルにそれぞれ形成する同じ構成のトランジスタについて電気的特性を異ならせることができ、回路設計の自由度を向上させ、製品の高機能化を実現できる。また、Ｉウエルと第２Ｉウエルを異なるイオン注入条件でそれぞれ形成した場合も、両Ｉウエルの実効的なウエル濃度を異ならせることができる。
【００５１】
第２Ｉウエルを形成する工程を含む本発明の製造方法において、上記第２Ｉウエルを上記Ｉウエル形成領域よりも第２導電型不純物濃度が濃い領域に形成し、上記Ｉウエルに低電圧で動作するトランジスタを形成し、上記第２Ｉウエルに高電圧で動作するトランジスタを形成する工程を含むことが好ましい。
Ｉウエルと第２Ｉウエルを同程度のイオン注入条件でそれぞれ形成した場合、及びＩウエルを第２Ｉウエルよりも大きい注入量のイオン注入条件で形成した場合、Ｉウエル形成領域は第２Ｉウエル形成領域に比べてディープウエル形成用の第２導電型不純物の濃度が薄いため、Ｉウエルの実効的なウエル濃度は第２Ｉウエルよりも濃くなる。そこで、Ｉウエルと第２Ｉウエルの実効的なウエル濃度の違いを利用して、実効的なウエル濃度が比較的濃いＩウエルには低電圧で動作するトランジスタを形成し、実効的なウエル濃度が比較的薄い第２Ｉウエルには高電圧で動作するトランジスタを形成することにより、必要とされる仕様に応じて最も適したウエルを選択することができ、回路全体の性能を向上させることができ、製品の高性能化を実現できる。
【００５２】
【実施例】
図５は半導体装置の一参考例を示す断面図である。図５を用いてこの参考例を説明する。
Ｐ基板１にＮ型のディープウエル（ディープＮウエル（ＤＮＷ））３が形成されている。ディープＮウエル３はＩＰウエル形成領域６の周囲に注入されたリンの横方向拡散によって形成されたものであり、ＩＰウエル形成領域６において底面が部分的に浅くなっている。ＩＰウエル形成領域６では、中心側ほどディープＮウエル３形成用のリン濃度が薄くなっている。
【００５３】
ディープＮウエル３のＩＰウエル形成領域６に、Ｐ基板１とは電気的に分離されたＰ型のＩウエル（ＩＰウエル（ＩＰＷ））５が形成されている。ＩＰウエル５の実効的なウエル濃度は、図３に示したように、ＩＰウエル形成領域６の中心側ほどリン濃度が薄くなっている谷形状になっていることを反映して、ＩＰウエル形成領域６の中心部から周辺部に向かうにしたがって薄くなっている。
【００５４】
ＩＰウエル５の表面側に、Ｎ型の拡散層からなるソース５ｓとドレイン５ｄが互いに間隔をもって形成されている。ソース５ｓ、ドレイン５ｄ間のＩＰウエル５上にゲート酸化膜５oxを介してゲート電極５ｇが形成されている。ソース５ｓ、ドレイン５ｄ、ゲート酸化膜５ox及びゲート電極５ｇはＮchトランジスタを構成する。
【００５５】
Ｐ基板１にはＮ型の通常ウエル（Ｎウエル（ＮＷ））７も形成されている。Ｎウエル７の表面側に、Ｐ型の拡散層からなるソース７ｓとドレイン７ｄが互いに間隔をもって形成されている。ソース７ｓ、ドレイン７ｄ間のＮウエル７上にゲート酸化膜７oxを介してゲート電極７ｇが形成されている。ソース７ｓ、ドレイン７ｄ、ゲート酸化膜７ox及びゲート電極７ｇはＰchトランジスタを構成する。
【００５６】
Ｐ基板１にはＰ型の通常ウエル（Ｐウエル（ＰＷ））９も形成されている。Ｎウエル９の表面側に、Ｎ型の拡散層からなるソース９ｓとドレイン９ｄが互いに間隔をもって形成されている。ソース９ｓ、ドレイン９ｄ間のＮウエル９上にゲート酸化膜９oxを介してゲート電極９ｇが形成されている。ソース９ｓ、ドレイン９ｄ、ゲート酸化膜９ox及びゲート電極９ｇはＮchトランジスタを構成する。
【００５７】
図１は、製造方法の一実施例を示す工程断面図である。図２は、図１（ａ）の状態を示す平面図である。図１（ａ）は図２のＡ−Ｂ位置での断面を示す。図１、図２及び図５を用いてこの実施例を説明する。
【００５８】
（１）Ｐ基板１にシリコン窒化膜１１を例えば１００ｎｍの膜厚で堆積する。写真製版により、シリコン窒化膜１１上に、ディープＮウエル形成領域及びＩＰウェル形成領域６を画定するためのレジストパターン１３を形成する。ここで重要な点は、図２に示すように、レジストパターン１３の開口部１３ｂが環状であることにある。つまり、レジストパターン１３の開口部１３ｂ内に、ＩＰウエル形成領域６に対応して、レジストパターン１３の一部を構成する島状のレジストパターン１３ａが存在する。ここでレジストパターン１３ａのＡ−Ｂ方向の寸法をＬとする。寸法Ｌは例えば６μｍである。
【００５９】
レジストパターン１３，１３ａをマスクにして、シリコン窒化膜１１をエッチングし、パターニングする。パターニングされたシリコン窒化膜１１は本発明の製造方法で用いるマスクパターンを構成する。シリコン窒化膜１１にはレジストパターン１３の開口部１３ｂに対応して開口部１１ｂが形成され、レジストパターン１３ａに対応して島状のシリコン窒化膜（島状パターン）１１ａが形成される。
レジストパターン１３，１３ａ及びシリコン窒化膜１１，１１ａをマスクにして、イオン注入技術を用いて、例えば加速エネルギーは１６０ＫｅＶ、注入量は２×１０13ｃｍ-2のイオン注入条件で、Ｐ基板１にリン１５をイオン注入する（図１（ａ）参照）。
【００６０】
（２）レジストパターン１３，１３ａを除去した後、例えば酸化雰囲気で温度は９２０度、時間は１２０分間の条件で熱酸化処理を行なう。これにより、シリコン窒化膜１１，１１ａが開口している領域のＰ基板１表面に環状の熱酸化膜１７が３００ｎｍの膜厚に成長する。続けて、周辺雰囲気を窒素雰囲気に変えて、Ｐ基板１に注入したリンを熱拡散させるために、例えば温度は１１８０度、時間は５時間の条件でアニール処理を行なう。このアニール処理によってリンは深さ方向に拡散し、同時に横方向にも拡散する。拡散する距離は深さ方向に約６μｍ、横方向に約５μｍである。これにより、ディープＮウエル（ＤＮＷ）３が形成され、ＩＰウエル形成領域６のシリコン窒化膜１１ａの下部全面にもディープＮウエル３が形成される（図１（ｂ）参照）。
【００６１】
図１（ａ）に示すように、シリコン窒化膜１１ａ下部のＩＰウエル形成領域６にはディープＮウエル３を形成するためのリンは元々は注入されていない。にもかかわらず、図１（ｂ）に示すように、ＩＰウエル形成領域６にディープＮウエル３が形成される理由は、１つはアニール処理が高温でかつ長時間であるために横方向拡散が大きいこと、もう１つはＩＰウエル形成領域６の周囲は全てリンが注入された領域で囲まれていることにある。つまり、レイアウトが重要である。
【００６２】
（３）シリコン窒化膜１１，１１ａを除去した後、シリコン窒化膜１９を１００ｎｍの膜厚で堆積する。写真製版により、通常のＮウエル形成領域を画定するためのレジストパターン２１を形成する。レジストパターン２１をマスクにしてシリコン窒化膜１９をエッチングする。レジストパターン２１及びシリコン窒化膜１９をマスクにして、イオン注入技術を用いて加速エネルギーは１６０ＫｅＶ、注入量は１×１０13ｃｍ-2のイオン注入条件でリン２３をＰ基板１にイオン注入する（図１（ｃ）参照）。
【００６３】
（４）レジストパターン２１を除去した後、例えば酸化雰囲気で温度は９２０度、時間は１２０分間の条件で熱酸化処理を行なう。これにより、シリコン窒化膜１９が開口している領域のＰ基板１表面に熱酸化膜２５が３００ｎｍの膜厚に成長する。それと同時にＰ基板１に注入されたリンが熱拡散され、Ｎウエル（ＮＷ）７が形成される（図１（ｄ）参照）。図１（ｄ）では既に形成されていた環状の熱酸化膜１７と一体化する形で熱酸化膜２５を図示している。
【００６４】
（５）シリコン窒化膜１９を除去した後、熱酸化膜１７，２５をマスクにして、イオン注入技術を用いてボロン２７をＰ基板１にイオン注入する。その際、熱酸化膜１７，２５が注入マスクとして機能するようなイオン注入条件を選択する。
イオン注入条件としては、例えば加速エネルギーは３０ＫｅＶ、注入量は１×１０13ｃｍ-2が適当である。ボロン２７のＰ基板１への注入を熱酸化膜１７及び熱酸化膜２５が遮るため、結果として、熱酸化膜１７及び熱酸化膜２５以外の領域のＰ基板１にボロン２７が注入されることになる。ボロン２７が注入される領域は、ディープＮウエル３内のＩＰウエル形成領域６と、ＩＰウエル形成領域６及び熱酸化膜１７，２５以外のＰウエル形成領域の２種類がある。本発明の製造方法では、ＩＰウエル形成領域６とＰウエル形成領域に同時にボロン注入を行なう（図１（ｅ）参照）。
従来の製造方法では、図１４（ｅ）及び（ｆ）を参照して説明したように、Ｐウエル形成用のイオン注入とＩＰウエル形成用のイオン注入を別々の工程で行なっている。それに対して、本発明の製造方法ではＩＰウエル形成領域６とＰウエル形成領域の両方にボロン２７を同時に注入をすることができる。
【００６５】
（６）熱酸化膜１７，２５を除去した後、ＩＰウエル形成領域６及びＰウエル形成領域に注入したボロンを熱拡散させるためのアニール処理を行なう。アニール処理の条件としては、例えば窒素雰囲気で温度は１１５０度、時間は６０分間の条件が適当である。これにより、ＩＰウエル形成領域６及びＰウエル形成領域に注入されたボロンが拡散する。ディープＮウエル３内のＩＰウエル形成領域６に注入されたボロンは熱拡散してＰ型のウエルを形成する。ここで、そのウエルは周囲を全てディープＮウエル３に囲まれていることからＩＰウエルそのものである。すなわちＩＰウエル形成領域６に注入されたボロンはＩＰウエル（ＩＰＷ）５を形成する。また、Ｐウエル形成領域に注入されたボロンはこのアニール処理でＰウエル（ＰＷ）９を形成する。このようにして、ＩＰウエル５とＰウエル９を写真製版工程なしで同時に形成する（図１（ｆ）参照）。
【００６６】
ＩＰウエル５、Ｎウエル７及びＰウエル９の領域を含むＰ基板１上全面にゲート酸化膜５ox，７ox，９ox用の酸化膜を形成し、さらにその上にゲート電極用のポリシリコン膜を形成する。そのポリシリコン膜をパターニングして、ＩＰウエル５、Ｎウエル７及びＰウエル９上にゲート電極５ｇ，７ｇ，９ｇを形成する。
ゲート電極５ｇ，９ｇをマスクにして、ＩＰウエル５及びＰウエル９にリン又はヒ素をイオン注入して、ＩＰウエル５にＮ型のソース５ｓ及びドレイン５ｄを形成し、Ｐウエル９にＮ型のソース９ｓ及びドレイン９ｄを形成する。ゲート電極７ｇをマスクにして、Ｎウエル７にボロン又はＢＦ2をイオン注入して、Ｐ型のソース７ｓ及びドレイン７ｄを形成する。これにより、ＩＰウエル５及びＰウエル９にそれぞれＮchトランジスタを形成し、Ｎウエル７にＰchトランジスタを形成する（図５参照）。
【００６７】
本発明の製造方法によれば、ディープＮウエル３、ＩＰウエル５、Ｎウエル７及びＰウエル９の４種類のウエル構造を合計２回の写真製版工程で形成できる。
つまり、▲１▼ディープＮウエル３の形成領域及びＩＰウエル５の形成領域６を画定するためのレジストパターン１３を形成する写真製版工程（図１（ａ）参照）、▲２▼Ｎウエル７の形成領域を画定するためのレジストパターン２１を形成する写真製版工程（図１（ｃ）参照）である。Ｐウエル９は熱酸化膜１７，２５を用いることにより写真製版工程なしで形成する。
本発明の製造方法によれば、従来技術では解決できなかった写真製版工程回数の削減が可能になり、コスト低減と短工期化に対して大きく貢献する。
【００６８】
本発明の製造方法では、ＩＰウエル形成領域６に形成するレジストパターン１３ａ及びシリコン窒化膜１１ａの寸法Ｌが非常に重要である。すなわち寸法Ｌが余りに大きいと、ＩＰウエル形成領域６が完全にはディープＮウエル３にならない場合が起こりうる。この様子を表したものを図６に示す。
【００６９】
図６は本発明の製造方法におけるディープウエル形成後の状態を示す断面図であり、（ａ）は良品、（ｂ）は不具合を含むものを示す。
（ａ）では、ＩＰウエル形成領域６の全領域にディープＮウエル３が形成されている。しかし、（ｂ）では、ＩＰウエル形成領域６を画定するためのシリコン窒化膜１１ａの寸法Ｌ’が大きいため、ＩＰウエル形成領域６に完全にはディープＮウエル３が形成されていない。この現象は、ディープＮウエル３を形成するためのリンの横方向拡散がＩＰウエル形成領域６の中心部まで到達できないことに起因している。
【００７０】
図２（Ｂ）に示すような状態でＩＰウエルの形成を行なうと、ＩＰウエルをディープＮウエル内に完全には作り込むことができなくなる。
ＩＰウエル形成領域の一部分にディープＮウエルが形成されていない領域が存在する状態（図６（ｂ）参照）からＩＰウエルを形成した場合のシミュレーション結果のウエル分布図を図７に示す。
図７中の濃い線３１はＰＮ接合を示す。ＩＰウエル５の底面にＰＮ接合が形成されていない部分が存在し、Ｐ基板１とＩＰウエル５とが電気的につながっているのがわかる。この状態では、トリプルウエルの長所がなくなってしまう。
【００７１】
図４を参照して説明したように、不純物の横方向拡散長（距離Ｈ）は、深さ方向の拡散長（距離Ｄ）、すなわち接合深さとほぼ等しいことから、ＩＰウエル形成領域６を完全にディープＮウエル３にするためには、シリコン窒化膜１１ａの最短寸法Ｌは、少なくともディープＮウエル３の接合深さの２倍より小さいことが要求される。
【００７２】
ＩＰウエル形成領域の全領域に十分な深さのディープＮウエルが形成されている状態（図２（Ａ）参照）からＩＰウエルを形成した場合のシミュレーション結果のウエル分布図は、図３（Ａ）に示したものと同じである。Ｐ基板１とＩＰウエル５の間にディープＮウエル３が存在し、Ｐ基板１とＩＰウエル５が電気的に分離されているのがわかる。
【００７３】
図５において、上記で図３（Ｂ）を参照して説明したのと同様に、ＩＰウエル形成領域６のリンの濃度プロファイルは完全には平坦ではないので（波形３８参照）、ＩＰウエル５の実効的なウエル濃度プロファイルは完全には平坦ではない（波形３７参照）。ＩＰウエル５の実効的なウエル濃度はＩＰウエル形成領域６の中心部から周辺部に向かうにしたがって薄くなっている。
【００７４】
トランジスタの電気的特性は、トランジスタのチャネル領域が形成される領域の濃度プロファイルを反映することが知られている。図５ではＩＰウエル５に１つのＮchトランジスタのみを図示しているが、ＩＰウエル５内に同じ構成の複数のトランジスタを形成する場合、ＩＰウエル５は平面方向に実効的なウエル濃度の分布をもっているので、トランジスタを形成するＩＰウエル５の位置、すなわちＩＰウエル５の表面からディープＮウエル３の底面までの鉛直方向の距離に応じてトランジスタの電気的特性が変動することが考えられる。それを回避するためには、同一又は異なるＩＰウエル５上に形成する、特性を同じにしたい同じ構成の複数のトランジスタに関し、ＩＰウエル５の表面からディープＮウエル３の底面までの鉛直方向の距離を揃えるように配置すればよい。これにより、ＩＰウエル５の実効的なウエル濃度プロファイルが完全には平坦ではなくても、同じ電気的特性をもつ同じ構成のトランジスタを形成することができる。
【００７５】
一方、同一又は異なるＩＰウエル５上に形成する同じ構成の複数のトランジスタに関し、意図的にＩＰウエル５の表面からディープＮウエル３の底面までの鉛直方向の距離が異なる位置に配置すれば、ＩＰウエル５のウエル濃度プロファイルの違いが反映されて、トランジスタの電気的特性が違ったものになる。配置する位置ごとのトランジスタの電気的特性を事前に把握しておけば、同じ構成の複数のトランジスタに関して、チャネルドープなどの追加の工程なしで電気的特性を異ならせることができる。
【００７６】
本発明の製造方法においては、図１（ｅ）及び（ｆ）に示すように、ＩＰウエル５とＰウエル９を同時に形成する。
しかし、ＩＰウエル５はディープＮウエル３内に形成されるため、ＩＰウエル５の実効的なウエル濃度はＰウエル９よりも若干ながら薄くなる。イオン注入条件によってはこの差が無視できない場合があり、ＩＰウエル５とＰウエル９のそれぞれに同じ構成のトランジスタを形成しても電気的特性が異なってしまい、回路設計が複雑化する。
【００７７】
これを回避するにはＩＰウエル５とＰウエル９を形成するためのボロンの注入量を濃くすればよい。イオン注入条件としては、例えば加速エネルギーは３０ＫｅＶ、注入量は１×１０13ｃｍ-2が適当である。これにより、ＩＰウエル５及びＰウエル９の実効的なウエル濃度はほぼ同じになり、ＩＰウエル５とＰウエル９のそれぞれに形成された同じ構成のトランジスタに関して電気的特性を同じにすることができる。
【００７８】
また、ＩＰウエル５とＰウエル９の不純物濃度の違いを積極的に利用してトランジスタの電気的特性を異ならせることもできる。これにより、同じ構成の複数のトランジスタに関し、チャネルドープなどの工程を追加することなく、電気的特性が異なるトランジスタを形成することが可能となり、回路全体の性能が向上する。
【００７９】
ＩＰウエル形成領域６において、ＩＰウエル形成領域６の周囲に注入されたリンの横方向拡散の結果としてディープＮウエル３に転ずることから、ＩＰウエル形成領域６の大きさを変えることで、ＩＰウエル形成領域６におけるリン濃度を異ならせることができる。このことは上記で説明した図３からも明らかであり、寸法Ｌを変えることでリン濃度が変わることが理解できる。例えば寸法Ｌを小さくするとＩＰウエル形成領域６におけるリン濃度が高くなり、大きくするとリン濃度が低くなる。ＩＰウエル形成領域６におけるリン濃度の違いはＩＰウエル５に作り込むトランジスタの電気的特性にそのまま反映されるため、ＩＰウエル形成領域６の大きさを変えることによりトランジスタの電気的特性を異ならせることができる。
【００８０】
島状パターンの寸法を小さくしてトリプルウエルを製造したときの（Ａ）シミュレーション結果のウエル分布及び（Ｂ）ＩＰウエルのウエル濃度プロファイルを図８に示す。（Ｂ）のウエル濃度プロファイルは（Ａ）の直線Ａ位置でのものである。製造工程は図１を参照して説明した実施例と同様である。ここでは島状パターンの寸法Ｌを４μｍに設定した。
【００８１】
（Ａ）において、濃い線３３ａはＩＰウエル５とディープＮウエル３の間のＰＮ接合を示し、濃い線３５はＰ基板１とディープＮウエル３の間のＰＮ接合を示す。島状パターンの寸法Ｌが６μｍのときの図３（Ａ）に比べ、ＩＰウエル形成領域６においてディープＮウエル３の底面が深くなっていることがわかる。
【００８２】
（Ｂ）において、波形３７ａは実効的なウエル濃度を示すNet Doping、波形３８ａはリン濃度、波形３９ａはボロン濃度を示す。ＩＰウエル形成領域６には、ＩＰウエル５の周囲に注入されたリンが横方向拡散して存在している。波形３８ａに示されるように、ＩＰウエル形成領域６でのリンの濃度プロファイルは谷形状になる。島状パターンの寸法Ｌが６μｍのときの図３（Ｂ）でのリンの濃度プロファイル（波形３８）に比べると、島状パターンの寸法Ｌが４μｍのときはリンの濃度プロファイルの谷形状は小さくなり、ＩＰウエル形成領域６におけるリン濃度が濃くなっている。これを反映して、ＩＰウエル５の実効的なウエル濃度は、島状パターンの寸法Ｌが６μｍのときよりも４μｍのときの方が小さくなっている。
このように、島状パターンの寸法を異ならせることにより、ＩＰウエルの実効的なウエル濃度分布を異ならせることができ、同じ構成のトランジスタであっても、チャネルドープなどの工程を追加することなく、トランジスタの電気的特性を異ならせることができる。
【００８３】
上記の実施例は図５の構成を基本として説明した。本発明の製造方法を用いることで従来技術よりも少ない写真製版工程回数でトリプルウエルを形成することができるが、ＩＰウエル形成領域６はリンの横方向拡散を利用した領域であるため、ＩＰウエル５下部でディープＮウエル３の接合深さが部分的に浅くなる。接合深さが浅くなるとその部分でＰ基板１とＩＰウエル５の分離耐性が低下するため、Ｐ基板１とＩＰウエル５の絶縁性が悪くなってしまう。
【００８４】
これを回避するには、ディープＮウエル３の接合深さが均一な領域に、もう一つ別のＩＰウエル（第２ＩＰウエル）を形成すればよい。これにより、設計の自由度が向上し製品の高機能化が実現できる。その参考例を図９に示す。
図９は半導体装置の他の参考例を示す断面図である。図５と同じ機能を果たす部分には同じ符号を付し、その部分の詳細な説明は省略する。
【００８５】
Ｐ基板１にディープＮウエル３、ＩＰウエル５、Ｎウエル７及びＰウエル９が形成されている。ＩＰウエル５にはソース５ｓ、ドレイン５ｄ、ゲート酸化膜５ox及びゲート電極５ｇからなるＮchトランジスタが形成されている。Ｎウエル７にはソース７ｓ、ドレイン７ｄ、ゲート酸化膜７ox及びゲート電極７ｇからなるＰchトランジスタが形成されている。Ｐウエル９にはソース９ｓ、ドレイン９ｄ、ゲート酸化膜９ox及びゲート電極９ｇからなるＮchトランジスタが形成されている。符号６はＩＰウエル形成領域である。
ディープＮウエル３の接合深さがほぼ均一な領域に、Ｐ型の第２Ｉウエル（第２ＩＰウエル）３９が形成されている。第２ＩＰウエル３９にはソース３９ｓ、ドレイン３９ｄ、ゲート酸化膜３９ox及びゲート電極３９ｇからなるＮchトランジスタが形成されている。
【００８６】
図１０は、製造方法の他の実施例の工程の一部を示す工程断面図である。この実施例において、Ｐ基板１にディープＮウエル３、ＩＰウエル５、Ｎウエル７及びＰウエル９を形成する工程は図１を参照して説明した実施例と同じなので説明は省略する。図９及び図１０を参照してこの実施例を説明する。
【００８７】
Ｐ基板１にディープＮウエル３、ＩＰウエル５、Ｎウエル７及びＰウエル９を形成した後（図１（ｆ）参照）、写真製版により、第２ＩＰウエルの形成領域を画定するためのレジストパターン４１を形成する。レジストパターン４１をマスクにして、例えば加速エネルギーは３０ＫｅＶ、注入量は３×１０13ｃｍ-2のイオン注入条件でボロン４３をディープＮウエル３にイオン注入する（図１０（ａ）参照）。
【００８８】
レジストパターン４１を除去した後、第２ＩＰウエル形成領域に注入したボロンを熱拡散させるためのアニール処理を行なう。アニール処理の条件としては例えば窒素雰囲気で温度は１１５０度、時間は６０分間の条件が適当である。これにより、ボロンが拡散して第２ＩＰウエル３９が形成される（図１０（ｂ）参照）。
【００８９】
ＩＰウエル５、Ｎウエル７、Ｐウエル９及び第２ＩＰウエル３９の領域を含むＰ基板１上全面にゲート酸化膜５ox，７ox，９ox，３９ox用の酸化膜を形成し、さらにその上にゲート電極用のポリシリコン膜を形成する。そのポリシリコン膜をパターニングして、ＩＰウエル５、Ｎウエル７、Ｐウエル９及び第２ＩＰウエル３９上にゲート電極５ｇ，７ｇ，９ｇ，３９ｇを形成する。ゲート電極５ｇ，９ｇ，３９ｇをマスクにして、ＩＰウエル５、Ｐウエル９及び第２ＩＰウエル３９にリン又はヒ素をイオン注入して、ＩＰウエル５にＮ型のソース５ｓ及びドレイン５ｄを形成し、Ｐウエル９にＮ型のソース９ｓ及びドレイン９ｄを形成し、第２ＩＰウエル３９にＮ型のソース３９ｓ及びドレイン３９ｄを形成する。ゲート電極７ｇをマスクにして、Ｎウエル７にボロン又はＢＦ2をイオン注入して、Ｐ型のソース７ｓ及びドレイン７ｄを形成する。これにより、ＩＰウエル５及びＰウエル９にＮchトランジスタを形成し、Ｎウエル７にＰchトランジスタを形成する（図９参照）。
【００９０】
この実施例ではＩＰウエル５とＰウエル９を形成するためのアニール処理を行なった後、第２ＩＰウエル形成領域に注入したボロンを熱拡散させるためのアニール処理を行なっているが、本発明はこれに限定されるものではない。例えばＩＰウエル形成領域６及びＰウエル形成領域にボロン注入を行なった後、アニール処理を行なわずに、第２ＩＰウエル形成領域にボロン注入を行ない、その後アニール処理を行なってボロンを熱拡散させて、ＩＰウエル５、Ｐウエル９及び第２ＩＰウエル３９を同時に形成するようにしてもよい。
【００９１】
図９に示したＩＰウエル５と第２ＩＰウエル３９の相違点を考える。
ＩＰウエル５と第２ＩＰウエル３９が同程度のボロン濃度を持つ場合、ＩＰウエル形成領域６はディープＮウエル３形成用のリン濃度が第２ＩＰウエル３９の形成領域に比べて薄いため、ＩＰウエル５の実効的なウエル濃度は第２ＩＰウエル３９に比べて濃くなる。ＩＰウエル５と第２ＩＰウエル３９の実効的なウエル濃度の差はそのままトランジスタの電気的特性の違いとなる。しがたって、ＩＰウエル５と第２ＩＰウエル３９の実効的なウエル濃度の違いを利用して、同じ構成のトランジスタの電気的特性を異ならせることができる。
【００９２】
ＩＰウエル５はリン濃度が比較的薄い、すなわち実効的なウエル濃度が比較的濃いので、低い電圧帯の制御回路の構成に向いている。一方、第２ＩＰウエル３９はリン濃度が比較的濃い、すなわち実効的なウエル濃度が比較的薄いので、高い電圧帯の制御回路の構成に向いている。必要とされる仕様に応じて最も適したＩＰウエル５、Ｐウエル９又は第２ＩＰウエル３９を選択することにより、回路全体の性能が向上し製品の高性能化が実現できる。例えば、ＩＰウエル５内に低電圧で動作することを目的とするトランジスタを作り込み、第２ＩＰウエル３９内に高電圧で動作することを目的とするトランジスタを作り込む。ただし、本発明の半導体装置及び製造方法はこれに限定されるものではない。
【００９３】
以上、本発明の実施例を説明したが、本発明はこれらに限定されるものではなく、多様な形態で実現が可能である。
例えば、上記の実施例ではＰ基板を用いているが、Ｎ基板であっても導電型を入れ替えることで同様に適用できる。
【００９４】
また、膜厚や材質は明瞭性を強調するためのものであって、これらに限定されるものではない。例えばウエル領域を画定するためのマスクパターンとしてシリコン窒化膜を用いているが、本発明はこれに限定されるものではなく、下層がシリコン酸化膜、上層がシリコン窒化膜の積層膜など、他の材料からなるマスクパターンであってもよい。
また、ウエルを形成するための不純物としてはリン及びボロンを用いて説明したが、これらはヒ素やＢＦ2であってもよい。
また、注入条件としてはエネルギーと注入量のみ説明したが注入角度などは特に限定せず、例えば斜めイオン注入を適用してもよい。
【００９５】
また、上記の実施例ではマスクパターンの島状パターンは単純な長方形により形成されているが、本発明の製造方法はこれに限定されるものではなく、例えば図１１に示すような多角形の島状のレジストパターン４５をマスクとして形成した多角形の島状パターンなど、他の形状であってもよい。
また、上記の実施例ではトランジスタとしてシングルドレイン構造のものを形成しているが、本発明はこれに限定されるものではなく、トランジスタの構造はＬＤＤ（Lightly Doped Drain）構造など、他の構造であってもよい。
以上、本発明の実施例を説明したが、本発明はこれに限定されるものではなく、特許請求の範囲に記載された本発明の範囲内で種々の変更が可能である。
【０１０４】
【発明の効果】
請求項１に記載の製造方法では、ディープウエル形成領域に対応して開口部をもち、その開口部内にＩウエル形成領域に対応して島状パターンをもつマスクパターンをマスクにして、半導体基板にディープウエル形成用の第２導電型不純物をイオン注入し（工程（Ａ））、マスクパターンを残した状態で熱酸化処理を施して半導体基板の表面に選択的に環状の熱酸化膜を形成し、さらにアニール処理を施してディープウエル形成用に注入した第２導電型不純物を熱拡散させて島状パターンの下部全面にも不純物の横方向拡散によってディープウエルを形成し（工程（Ｂ））、マスクパターンを除去した後、選択的に形成した環状の熱酸化膜をＩウエル形成用のイオン注入時のマスクとして用いてＩウエル及び通常ウエル形成用の第１導電型不純物をイオン注入し（工程（Ｃ））、アニール処理を施して、ディープウエルに第１導電型のＩウエルと、半導体基板に第１導電型の通常ウエルを同時に形成するようにしたので（工程（Ｄ））、共通のマスクパターンによってディープウエル形成領域とＩウエル形成領域の両方を画定することができ、従来技術よりも少ない写真製版工程回数でトリプルウエルを形成することができる。さらに、１回の写真製版工程で、トリプルウエルに加えて、第１導電型の通常ウエルも同時に形成することができる。
【０１０５】
請求項２に記載の製造方法では、島状パターンの水平方向での最短寸法はディープウエルの深さの２倍よりも小さく設定されているようにしたので、Ｉウエル底部付近にディープウエルを確実に形成ことができ、半導体基板とは電気的に分離されたＩウエルを形成することができる。
【０１０６】
請求項３に記載の製造方法では、同じ寸法、形状及び配置の開口パターン及び島状パターンにより形成されたＩウエル内の、Ｉウエル表面からディープウエル底面までの鉛直方向の距離が等しい位置に同じ構成の複数のトランジスタを形成する工程を含むようにしたので、同じ電気的特性をもつ同じ構成の複数のトランジスタを形成することができる。
【０１０７】
請求項４に記載の製造方法では、同じ寸法、形状及び配置の開口パターン及び島状パターンにより形成されたＩウエル内の、Ｉウエル表面からディープウエル底面までの鉛直方向の距離が異なる位置に同じ構成の複数のトランジスタを形成する工程を含むようにしたので、チャネルドープなどの追加の工程なしで、異なる電気的特性をもつ同じ構成の複数のトランジスタを形成することができる。
【０１０８】
請求項５に記載の製造方法では、Ｉウエルと通常ウエルが同程度のウエル濃度をもつように工程（Ｃ）のイオン注入条件を設定するようにしたので、Ｉウエルと通常ウエルにそれぞれ形成する同じ構成のトランジスタに関して電気的特性を同じにすることができ、回路設計を簡単にすることができる。
【０１０９】
請求項６に記載の製造方法では、Ｉウエルと通常ウエルが異なるウエル濃度をもつように工程（Ｃ）のイオン注入条件を設定するようにしたので、同じ構成のトランジスタであってもチャネルドープなどの工程を追加することなく、トランジスタの電気的特性を異ならせることができる。
【０１１０】
請求項７に記載の製造方法では、マスクパターンとして、複数の開口部間で、島状パターンの水平方向での寸法が異なっているものを用いるようにしたので、Ｉウエル形成領域におけるディープウエル形成用の不純物の濃度分布を異ならせることができ、延いてはＩウエルの実効的なウエル濃度分布を異ならせることができ、同じ構成のトランジスタであっても、チャネルドープなどの工程を追加することなく、電気的特性を異ならせることができる。
【０１１１】
請求項８に記載の製造方法では、ディープウエル内にＩウエルとは電気的に分離された第１導電型の第２Ｉウエルを形成する工程を含むようにしたので、Ｉウエルと第２Ｉウエルでは実効的なウエル濃度が異なり、これらのＩウエルにそれぞれ形成する同じ構成のトランジスタについて電気的特性を異ならせることができ、回路設計の自由度を向上させ、製品の高機能化を実現できる。
【０１１２】
請求項９に記載の製造方法では、第２Ｉウエルをディープウエル内のＩウエル形成領域よりも第２導電型不純物濃度が濃い領域に形成し、Ｉウエルに低電圧で動作するトランジスタを形成し、第２Ｉウエルに高電圧で動作するトランジスタを形成する工程を含むようにしたので、Ｉウエルと第２Ｉウエルの実効的なウエル濃度の違いを利用して、実効的なウエル濃度が比較的濃いＩウエルには低電圧で動作するトランジスタを形成し、実効的なウエル濃度が比較的薄い第２Ｉウエルには高電圧で動作するトランジスタを形成することにより、必要とされる仕様に応じて最も適したウエルを選択することができ、回路全体の性能を向上させることができ、製品の高性能化を実現できる。
【図面の簡単な説明】
【図１】 製造方法の一実施例を示す工程断面図である。
【図２】 図１（ａ）の状態を示す平面図である。
【図３】 本発明の製造方法により製造されるトリプルウエルの（Ａ）シミュレーション結果のウエル分布及び（Ｂ）ＩＰウエルのウエル濃度プロファイルを示す図である。
【図４】 不純物の横方向拡散を説明するための概念図である。
【図５】 半導体装置の一参考例を示す断面図である。
【図６】 本発明の製造方法におけるディープウエル形成後の状態を示す断面図であり、（ａ）は良品、（ｂ）は不具合を含むものを示す。
【図７】 ＩＰウエル形成領域の一部分にディープＮウエルが形成されていない領域が存在する状態からＩＰウエルを形成した場合のシミュレーション結果を示すウエル分布図である。
【図８】 本発明の製造方法において、島状パターンの寸法を小さくしてトリプルウエルを製造したときの（Ａ）シミュレーション結果のウエル分布及び（Ｂ）ＩＰウエルのウエル濃度プロファイルを示す図である。
【図９】 半導体装置の他の参考例を示す断面図である。
【図１０】 製造方法の他の実施例の工程の一部を示す工程断面図である。
【図１１】 製造方法で用いるマスクパターンを構成する島状パターンの他の形状を形成するためのレジストパターンを示す平面図である。
【図１２】 トリプルウエルを備えた従来の半導体装置を示す断面図である。
【図１３】 従来の製造方法の前半を示す工程断面図である。
【図１４】 従来の製造方法の後半を示す工程断面図である。
【符号の説明】
１ Ｐ型の半導体基板（Ｐ基板）
３ ディープＮウエル
５ Ｐ型のＩウエル（ＩＰウエル）
５ｄ，７ｄ，９ｄ，３９ｄ ドレイン
５ｇ，７ｇ，９ｇ，３９ｇ ゲート電極
５ox，７ox，９ox，３９ox ゲート酸化膜
５ｓ，７ｓ，９ｓ，３９ｓ ソース
７ Ｎ型の通常ウエル（Ｎウエル）
９ Ｐ型の通常ウエル（Ｐウエル）
１１ マスクパターン（シリコン窒化膜）
１１ａ 島状パターン（シリコン窒化膜）
１１ｂ 開口部
１３，１３ａ，２１ レジストパターン
１３ｂ 開口部
１５，２３ リン
１７ 環状の熱酸化膜
１９ シリコン窒化膜
２５ 熱酸化膜
２７ ボロン
３９ Ｐ型の第２Ｉウエル（第２ＩＰウエル）
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特にトリプルウエルを備えた半導体装置の製造方法に関するものである。
本明細書において、第１導電型とはＰ型又はＮ型であり、第２導電型とは第１導電型とは逆導電型のＮ型又はＰ型である。
【０００２】
【従来の技術】
例えばＰ型の半導体基板（以下、Ｐ基板という）にＮ型のウエル（以下、Ｎウエルという）を形成し、Ｎウエル内にＰ基板とは電気的に分離されたＰ型のウエル（以下、Ｐウエルという）を形成する従来技術がある。このようにウエル内にもう一つ別の逆導電型のウエルを作り込んだ状態を「トリプルウエル」又は「二重ウエル」と呼ぶ。「トリプルウエル」とは通常のＮウエル及び通常のＰウエルに並ぶ３番目のウエルという意味である。トリプルウエルにおいて、通常のウエルとは区別するため、外側のウエルのことを「ディープウエル（ディープＰウエル又はディープＮウエル）」と呼び、内側のウエルのことを「Ｉウエル（ＩＰウエル（アイピーウエル）又はＩＮウエル（アイエヌウエル））」と呼ぶ場合が多いので、本明細書においもこの標記で統一する。
【０００３】
図１２はトリプルウエルを備えた従来の半導体装置を示す断面図である。図１２を用いて従来のトリプルウエルについて説明する。
Ｐ基板１０１にディープＮウエル（ＤＮＷ）１０３が形成されている。ディープＮウエル１０３内にＰ基板１０１とは電気的に分離されたＩＰウエル（ＩＰＷ）１０５が形成されている。Ｐ基板１０１には通常のＮウエル（ＮＷ）１０７と通常のＰウエル（ＰＷ）１０９も形成されている。
【０００４】
図１２の構造はトリプルウエルを内蔵した半導体装置では広範囲に用いられている。つまり、Ｎウエル１０７にＰチャネル型ＭＯＳトランジスタ（Ｐチャネル型ゲート絶縁型電界効果トランジスタ、以下Ｐｃｈトランジスタという）を形成し、ＩＰウエル１０５及びＰウエル１０９にＮチャネル型ＭＯＳトランジスタ（以下Ｎｃｈトランジスタという）をそれぞれ形成することにより、従来からのＣＭＯＳ（相補型ＭＯＳ）ロジック回路を構成する。その状態に近年要望が高まっているトリプルウエルを混載した構造が図１２に示した構造である。以下、ＭＯＳトランジスタを単にトランジスタと称す。
【０００５】
トリプルウエルを使用する長所としては以下のことが挙げられる。
１．通常のＰウエルはＰ基板と電気的に接続されているため、ゼロ電位（ＧＮＤ）しか取れない。それに対してＩＰウエルはＰ基板と分離されているので電位を独立に設定することができ、回路設計の自由度が向上する。
２．ＩＰウエルをマイナス電位に設定することもできるので、負電圧の取り扱いが可能になって負電源回路の内蔵が実現できる。
３．Ｐ基板を伝播するノイズをディープＮウエルが吸収するため、アンプ等のノイズを嫌う回路をＩＰウエル内に形成することで高精度の回路を実現できる。
さらに、ノイズの問題のために従来は不可能だったＤＣ／ＤＣコンバータのオンチップ化が可能となる。
４．周辺部分で発生した電子をディープＮウエルが吸収するため、ＩＰウエル内に形成したＤＲＡＭ（ダイナミックランダムアクセスメモリー）のデータ破壊を防止できる。
【０００６】
図１３及び図１４は、図１２の構造の一般的な製造方法を示す工程断面図である。その製造方法について図１３及び図１４を用いて説明する。
（１）Ｐ基板１０１にシリコン窒化膜１１１を１００ｎｍ（ナノメートル）の膜厚で堆積する。写真製版により、ディープＮウエル形成領域を画定するためのレジストパターン１１３をシリコン窒化膜１１１上に形成する。レジストパターン１１３をマスクにしてシリコン窒化膜１１１をエッチングする。レジストパターン１１３及びシリコン窒化膜１１１をマスクにして、イオン注入技術を用いて加速エネルギーは１６０ＫｅＶ、注入量は２×１０13ｃｍ-2のイオン注入条件でリン１１５をイオン注入する（図１３（ａ）参照）。
【０００７】
（２）レジストパターン１１３を除去した後、酸化雰囲気で温度は９２０度、時間は１２０分間の条件で熱処理を行なう。これにより、シリコン窒化膜１１１が開口している領域のＰ基板１０１表面に熱酸化膜１１７が３００ｎｍの膜厚に成長し、同時に、Ｐ基板１０１に注入されたリンが熱拡散（ドライブイン）されてディープＮウエル（ＤＮＷ）１０３が形成される（図１３（ｂ）参照）。
【０００８】
（３）シリコン窒化膜１１１を除去した後、シリコン窒化膜１１９を１００ｎｍの膜厚で堆積する。写真製版により、Ｎウエル形成領域を画定するためのレジストパターン１２１をシリコン窒化膜１１９上に形成する。レジストパターン１２１をマスクにしてシリコン窒化膜１１９をエッチングする。レジストパターン１２１及びシリコン窒化膜１１９をマスクにして、イオン注入技術を用いて加速エネルギーは１６０ＫｅＶ、注入量は１×１０13ｃｍ-2のイオン注入条件でリン１２３をイオン注入する（図１３（ｃ）参照）。
【０００９】
（４）レジストパターン１２１を除去した後、酸化雰囲気で温度は９２０度、時間は１２０分間の条件で熱処理を行なう。これにより、シリコン窒化膜１１９が開口している領域のＰ基板１表面に熱酸化膜１２５が膜厚３００ｎｍに成長し、同時に、Ｐ基板１０１に注入されたリンが熱拡散され、Ｎウエル（ＮＷ）１０７が形成される（図１３（ｄ）参照）。図１３（ｄ）では既に形成されていた熱酸化膜１１７と一体化する形で熱酸化膜１２５を図示している。
【００１０】
（５）シリコン窒化膜１１９を除去した後、熱酸化膜１２５をマスクにして、イオン注入技術を用いてボロン１２７をＰ基板１０１にイオン注入する（図１４（ｅ）参照）。その際、熱酸化膜１２５が注入マスクとして機能するようなイオン注入条件を選択する。イオン注入条件としては、加速エネルギーは３０ＫｅＶ、注入量は１×１０13ｃｍ-2が適当である。ボロン１２７のＰ基板１０１への注入を熱酸化膜１２５が遮るために、結果として、熱酸化膜１２５が形成されている領域以外の領域にボロン１２７が注入され、Ｐウエル形成領域が画定される。
【００１１】
（６）熱酸化膜１２５を除去した後、ＩＰウエル形成領域を画定するための写真製版によりレジストパターン１２９を形成する。レジストパターン１２９をマスクにして、加速エネルギーは３０ＫｅＶ、注入量は２×１０13ｃｍ-2のイオン注入条件でボロン１３１をイオン注入する（図１４（ｆ）参照）。ボロン１３１が注入された領域がＩＰウエルとなるため、ＩＰウエル形成領域はディープＮウエル１０３内に設定する必要がある。
【００１２】
（７）レジストパターン１２９を除去した後、Ｐウエル形成用のボロンとＩＰウエル形成用のボロンの熱拡散させるためのアニール処理を行なう。このアニール処理の条件としては、例えば窒素雰囲気で温度は１１５０度、時間は６０分間の条件が適当である。これにより、ＩＰウエル（ＩＰＷ）１０５とＰウエル（ＰＷ）１０９がそれぞれ形成される（図１４（ｇ）及び図１２参照）。
【００１３】
上記の製造方法の説明は、トリプルウエル一般的な製造方法を簡略して説明したものであるので細部にこだわる必要はない。例えばディープＮウエル１０３を形成する工程とＮウエル１０７を形成する工程の順番を入れ替えても最終的には図１２と同じ構造が得られる。
【００１４】
ここで重要な点は、ディープＮウエル１０３、ＩＰウエル１０５、Ｎウエル１０７、Ｐウエル１０９の４種類のウエル構造を形成するために合計３回の写真製版工程が必要であるということにある。つまり、▲１▼ディープＮウエル１０３の形成領域を画定するためのレジストパターン１１３を形成する写真製版工程（図１３（ａ）参照）、▲２▼Ｎウエル１０７の形成領域を画定するためのレジストパターン１２１を形成する写真製版工程（図１３（ｃ）参照）、▲３▼ＩＰウエル１０５の形成領域を画定するためのレジストパターン１２９を形成する写真製版工程（図１４（ｆ）参照）が必要である。
【００１５】
一般に良く知られているように、写真製版工程の回数はそのまま製造コストに反映されるため、写真製版工程の回数はできるだけ少ないことが要求される。さらに製品サイクルが年々短くなっていることから、製品を短時間で作り上げることも同時に要求されており、このことも写真製版工程の回数の削減が重要視される要因となっている。
【００１６】
ディープＮウエル１０３、ＩＰウエル１０５、Ｎウエル１０７、Ｐウエル１０９の４種類のウエル構造の形成には、単純化して考えれば各ウエルを形成するためにそれぞれ１回ずつ写真製版工程を行なって、合計４回の写真製版工程が必要である。図１３及び図１４を用いて説明した従来技術では、図１４（ｅ）に示すように、Ｐウエル１０９を形成するためのイオン注入を写真製版工程なしで行なう工夫を取り入れることにより、写真製版工程を１回分少なくしている。
【００１７】
なお、図１２から図１４を用いて説明した従来技術はＰ基板を用いた場合のものであるが、Ｎ基板を用いた場合でもＮ型とＰ型を入れ替えることによりトリプルウエルを形成できる。ただし、Ｎ基板を用いた場合でもトリプルウエルを形成するには合計３回の写真製版工程が必要である、という事情は同じである。
【００１８】
また、特開平５−２８３６２９号公報に、トリプルウエルに関してＩＰウエル下部のディープＮウエル濃度を局所的に濃くする方法が開示されている。ディープＮウエル濃度を局所的に濃くすることにより、ＩＰウエルからの空乏層の延びが抑制され、ＩＰウエルについてＰ基板との電気的分離耐性が向上する。
また、ディープＮウエル濃度を局所的に濃くするためのイオン注入を高エネルギーイオン注入で行なうこと、又はＩＰウエルの形成を２回以上のイオン注入により行なうことにより、横方向の濃度勾配を急峻なものにでき、微細化が可能であると説明している。
【００１９】
しかし、特開平５−２８３６２９号公報に記載の方法では、ディープＮウエルとＩＰウエルを形成するために２回の写真製版工程が必要である。図１２に示した構造と同様の構造を形成するには、ＮウエルとＰウエルを形成するために、さらに１回（又は２回）の写真製版工程の追加となり、合計で３回（又は４回）の写真製版工程が必要となってしまう。
【００２０】
また、特開平１１−２９７８５３号公報に、ディープＮウエルの底面部分と側面部分について別々の工程で形成する方法が開示されている。ディープＮウエルの底面部分と側面部分を別々に形成する際、底面部分と側面部分が確実にオーバーラップするように、斜めイオン注入を利用して底面部分を形成することを提案している。また、１回の写真製版工程で形成したフォトレジストパターンを利用して、ディープＮウエルの底面部分を形成するためのイオン注入と、ＩＰウエルを形成するためのイオン注入を行なうことも提案している。
【００２１】
しかし、特開平１１−２９７８５３号公報に記載の方法を採用しても、図１２に示した構造と同様の構造を形成するには、写真製版工程は、Ｐウエルを画定するために１回、ＮウエルとディープＮウエルの側面部分を画定するために１回、ディープＮウエルの底面部分とＩＰウエルを画定するために１回、すなわち最低３回の写真製版工程が必要である。
【００２２】
以上のように、いずれの方法を採用しても、最低でも３回の写真製版工程が必要であるという状況は解決されていない。その結果、依然としてコスト高や製造工期の増大を招くという問題があった。
【００２３】
【発明が解決しようとする課題】
そこで本発明は、上記の問題点を鑑み、少ない写真製版工程回数でトリプルウエルを形成することができる半導体装置の製造方法を提供することを目的とするものである。
【００２４】
【課題を解決するための手段】
参考例の半導体装置は、第１導電型の半導体基板に、第２導電型のディープウエルと、上記ディープウエル内に形成された第１導電型のＩウエルを備えた半導体装置であって、上記Ｉウエルの形成領域において、上記ディープウエルの底面が部分的に浅くなっているものである。
【００２５】
本発明の半導体装置の製造方法は、以下の工程（Ａ）から（Ｄ）を含む。
（Ａ）第１導電型の半導体基板上に、第２導電型のディープウエルの形成領域に対応して開口部をもち、上記開口部内に第１導電型のＩウエルの形成領域に対応して島状パターンをもつマスクパターンを形成し、そのマスクパターンをマスクにして、上記半導体基板にディープウエル形成用の第２導電型不純物を選択的にイオン注入する工程、
（Ｂ）上記マスクパターンを残した状態で熱酸化処理を施して、露出している上記半導体基板の表面に選択的に環状の熱酸化膜を形成し、続けてアニール処理を施して第２導電型不純物を熱拡散させて上記島状パターンの下部全面に第２導電型のディープウエルを形成する工程、
（Ｃ）上記マスクパターンを除去した後、上記環状の熱酸化膜をマスクにして、上記半導体基板及び上記ディープウエルに、Ｉウエル及び通常ウエル形成用の第１導電型不純物を選択的にイオン注入する工程、
（Ｄ）アニール処理を施して、上記ディープウエルに第１導電型のＩウエルと、上記半導体基板に第１導電型の通常ウエルを同時に形成する工程。
【００２６】
本発明の製造方法では、ディープウエルの形成領域に対応して開口部をもち、その開口部内にＩウエルの形成領域に対応して島状パターンをもつマスクパターンをマスクにして、半導体基板にディープウエル形成用の第２導電型不純物をイオン注入した後（工程（Ａ））、マスクパターンを残した状態で熱酸化処理を施して半導体基板の表面に選択的に環状の熱酸化膜を形成し、さらにアニール処理を施してディープウエル形成用に注入した第２導電型不純物を熱拡散させて島状パターンの下部全面に不純物の横方向拡散によってディープウエルを形成する（工程（Ｂ））。ここで、島状パターン下の領域（Ｉウエル形成領域）は不純物の横方向拡散によって形成されるので、Ｉウエル形成領域においてディープウエルの底面が部分的に浅くなる。上記マスクパターンを除去した後、選択的に形成した上記環状の熱酸化膜をＩウエル形成用のイオン注入時のマスクとして用いる（工程（Ｃ））。
【００２７】
従来技術の製造方法では、ディープウエル形成領域とＩウエル形成領域を別々のマスクパターンにより画定しているが、本発明の製造方法では、上記マスクパターンにより、ディープウエル形成領域とＩウエル形成領域の両方を画定することができる。これにより、従来技術よりも少ない写真製版工程回数（１回の写真製版工程）でトリプルウエルを形成することができる。
【００２８】
さらに、上記工程（Ｃ）では、上記環状の熱酸化膜をマスクにして半導体基板に第１導電型不純物をイオン注入することにより、環状の熱酸化膜で囲まれたＩウエル形成領域以外の領域の半導体基板に、第１導電型の通常ウエル形成用のイオン注入を同時に行なう。その後、アニール処理を施して、第１導電型のＩウエル及び通常ウエルを同時に形成する（工程（Ｄ））。これにより、１回の写真製版工程で、トリプルウエルに加えて、第１導電型の通常ウエルも同時に形成することができる。
【００２９】
参考例の半導体装置を構成するディープウエルは、Ｉウエル形成領域において底面が部分的に浅くなっている。このようなディープウエルは不純物の横方向拡散により形成されたものである。Ｉウエル形成領域におけるディープウエルが不純物の横方向拡散により形成されていることから、Ｉウエル形成領域におけるディープウエルのウエル濃度プロファイルは完全には平坦ではない。さらに、そのようなディープウエルの領域に形成されるＩウエルもウエル濃度プロファイルは完全には平坦ではない。
【００３０】
本発明の製造方法により製造されるトリプルウエルの（Ａ）シミュレーション結果のウエル分布及び（Ｂ）ＩＰウエルのウエル濃度プロファイルを図３に示す。（Ｂ）のウエル濃度プロファイルは（Ａ）の直線Ａ位置でのものである。ここでは、第１導電型としてＰ型、第２導電型としてＮ型を用い、Ｐ基板にＮ型のディープＮウエルを形成し、ディープＮウエル内にＰ型のＩＰウエルを形成した。
Ｐ型不純物としてボロン、Ｎ型不純物としてリンを用いた。
【００３１】
（Ａ）において、濃い線３３はＩＰウエル（ＩＰＷ）５とディープＮウエル（ＤＮＷ）３の間のＰＮ接合を示し、濃い線３５はＰ基板１とディープＮウエル３の間のＰＮ接合を示す。Ｐ基板１とＩＰウエル５の間にディープＮウエル３が存在し、Ｐ基板１とＩＰウエル５が電気的に分離されているのがわかる。ディープＮウエル３はリンの横方向拡散により形成されているので、ＩＰウエル形成領域６において底面が部分的に浅くなっている。
【００３２】
（Ｂ）において、波形３７は実効的なウエル濃度を示すNet Doping、波形３８はリン濃度、波形３９はボロン濃度を示す。ＩＰウエル形成領域６には、ＩＰウエル形成領域６の周囲に注入されたリンが横方向拡散して存在している。波形３８に示されるように、ＩＰウエル形成領域６でのリンの濃度プロファイルは中心側が薄い谷形状になる。リンの濃度プロファイルが谷形状になっていることを反映して、実効的なウエル濃度は波形３７に示されるようにＩＰウエル形成領域６の中心部から周辺部に向かうにしたがって薄くなっている。
【００３３】
このように、参考例の半導体装置において、Ｉウエルのウエル濃度プロファイルは完全には平坦ではない。このようなＩウエルに同じ構成の複数のトランジスタを形成する場合、トランジスタを形成する位置に応じてトランジスタのしきい値、すなわちトランジスタの電気的特性を変えることができるので、汎用性が増す。
【００３４】
本明細書において、水平方向とは半導体基板表面の平面内の方向を示し、鉛直方向とは半導体基板表面に直交する方向を示す。
【００３５】
【発明の実施の形態】
本発明の製造方法において、上記島状パターンの水平方向での最短寸法は上記ディープウエルの深さの２倍よりも小さく設定されていることが好ましい。
本発明の製造方法では、工程（Ａ）で形成するレジストパターンに関してＩウエル形成領域に形成する島状パターンの水平方向での最短寸法が余りにも大きいと、ディープウエル形成用の第２導電型不純物がＩウエル側に横方向拡散しても島状パターンの下部全面にディープウエルが完全には形成されない場合が起こりうる。
【００３６】
不純物の横方向拡散の概念図を図４に示す。ここでは、第１導電型としてＰ型、第２導電型としてＮ型を用い、Ｐ基板にＮ型のディープＮウエルを形成するためのＮ型不純物としてリンを注入した例を説明する。
Ｐ基板１上に、ディープＮウエル形成領域に対応して開口部１１ｂをもち、ＩＰウエル形成領域６に対応して開口部１１ｂ内に島状パターン１１ａをもつマスクパターンとしてのシリコン窒化膜１１が形成されている。マスクパターン１１が存在しない領域のＰ基板１表面に熱酸化により環状の熱酸化膜１７が形成されている。図４に示す状態は、マスクパターン１１をマスクにしてＰ基板１に注入されたリンがアニール処理により熱拡散してディープＮウエル３を形成する過程を示している。図中の寸法Ｌは島状パターン１１ａの水平方向での最短寸法を示し、距離Ｄは深さ方向の拡散長を示し、距離Ｈは横方向拡散長を示す。
【００３７】
不純物の横方向拡散長（距離Ｈ）は、不純物の種類や拡散時の雰囲気、温度、時間などの影響を受けるが、一般に深さ方向の拡散長（距離Ｄ）、すなわち接合深さとほぼ等しいことが知られている。このことから、ＩＰウエル形成領域６を完全にディープＮウエル３にするためには、島状パターン１１ａの最短寸法Ｌは少なくともディープＮウエル３の接合深さの２倍より小さいことが要求される。
そこで、島状パターンの水平方向での最短寸法をディープウエルの深さの２倍よりも小さく設定することにより、Ｉウエル底部付近にディープウエルを確実に形成ことができ、半導体基板とは電気的に分離されたＩウエルを形成することができる。
【００３８】
参考例の半導体装置において、１つの上記Ｉウエル又は同じウエル濃度分布をもつ複数の上記Ｉウエル内に同じ構成の複数のトランジスタが形成されており、これらの複数のトランジスタはＩウエル表面からディープウエル底面までの鉛直方向の距離が等しい位置にそれぞれ形成されていることが好ましい。
Ｉウエルは水平方向にウエル濃度分布をもつので（図３（Ｂ）参照）、トランジスタが形成される位置に応じてトランジスタの電気的特性が異なる。しかし、１つのＩウエル又は同じウエル濃度分布をもつ複数のＩウエルにおいて、Ｉウエル表面からディープウエル底面までの鉛直方向の距離が等しい位置では、ディープウエル形成用の第２導電型不純物の濃度が同じなので、Ｉウエル表面の実効的なウエル濃度は同じである。したがって、Ｉウエル表面からディープウエル底面までの鉛直方向の距離が等しい位置に同じ構成の複数のトランジスタを備えることにより、同じ電気的特性をもつ同じ構成の複数のトランジスタを備えることができる。
【００３９】
参考例の半導体装置において、１つの上記Ｉウエル又は同じウエル濃度分布をもつ複数の上記Ｉウエル内に同じ構成の複数のトランジスタが形成されており、これらの複数のトランジスタはＩウエル表面からディープウエル底面までの鉛直方向の距離が異なる位置にそれぞれ形成されていることが好ましい。
Ｉウエルは水平方向にウエル濃度分布をもつ（図３（Ｂ）参照）。１つの上記Ｉウエル又は同じウエル濃度分布をもつ複数のＩウエル上に形成する同じ構成の複数のトランジスタに関し、意図的にＩウエル表面からディープウエル底面までの鉛直方向の距離が異なる位置に配置すれば、Ｉウエルの実効的なウエル濃度の違いが反映されて、トランジスタの電気的特性が違ったものになる。配置する位置ごとのトランジスタの電気的特性を事前に把握しておけば、チャネルドープなどの追加の工程なしで、異なる電気的特性をもつ同じ構成の複数のトランジスタを備えることができる。
【００４０】
参考例の半導体装置において、上記半導体基板の上記ディープウエルの形成領域とは異なる領域に、上記Ｉウエルと同程度のウエル濃度をもつ第１導電型の通常ウエルをさらに備えていることが好ましい。その結果、Ｉウエルと通常ウエルにそれぞれ形成する同じ構成のトランジスタについて電気的特性を同じにすることができ、回路設計が簡単になる。
【００４１】
参考例の半導体装置において、上記半導体基板の上記ディープウエルの形成領域とは異なる領域に、上記Ｉウエルとは異なるウエル濃度をもつ第１導電型の通常ウエルをさらに備えていることが好ましい。その結果、Ｉウエルと通常ウエルにそれぞれ形成する同じ構成のトランジスタについて電気的特性を異ならせることができ、回路設計の自由度を向上させ、高機能の集積回路を実現できる。
【００４２】
参考例の半導体装置において、水平方向の寸法が異なる複数の上記Ｉウエルを備えていることが好ましい。
Ｉウエルの水平方向の寸法が異なると、下層のディープウエルのウエル濃度プロファイルが異なり、延いてはＩウエルのウエル濃度プロファイルが異なる。これにより、水平方向の寸法が異なる複数のＩウエルにそれぞれ形成する同じ構成のトランジスタについて電気的特性を異ならせることができ、回路設計の自由度を向上させ、高機能の集積回路を実現できる。
【００４３】
参考例の半導体装置において、上記ディープウエル内に上記Ｉウエルとは電気的に分離された第１導電型の第２Ｉウエルをさらに備えていることが好ましい。
Ｉウエルと第２Ｉウエルが同程度の第１導電型不純物濃度をもつ場合、Ｉウエルと第２Ｉウエルでは、ディープウエル形成用の第２導電型不純物の水平方向での濃度分布に起因して実効的なウエル濃度が異なる。これにより、これらのＩウエルにそれぞれ形成する同じ構成のトランジスタについて電気的特性を異ならせることができ、回路設計の自由度を向上させ、高機能の集積回路を実現できる。
また、Ｉウエルと第２Ｉウエルが異なる第１導電型不純物濃度をもつ場合であっても、両Ｉウエルの実効的なウエル濃度を異ならせることができる。
【００４４】
上記第２Ｉウエルを備えた参考例の半導体装置において、上記第２Ｉウエルは上記Ｉウエル形成領域よりも第２導電型不純物濃度が濃い領域に形成されており、上記Ｉウエルに低電圧で動作するトランジスタを備え、上記第２Ｉウエルに高電圧で動作するトランジスタを備えていることが好ましい。
Ｉウエルと第２Ｉウエルが同程度の第１導電型不純物濃度をもつ場合、及びＩウエルが第２Ｉウエルよりも濃い第１導電型不純物濃度をもつ場合、Ｉウエル形成領域は第２Ｉウエル形成領域に比べてディープウエル形成用の第２導電型不純物濃度が薄いため、Ｉウエルの実効的なウエル濃度は第２Ｉウエルよりも濃くなる。そこで、Ｉウエルと第２Ｉウエルの実効的なウエル濃度の違いを利用して、実効的なウエル濃度が比較的濃いＩウエルには低電圧で動作するトランジスタを備え、実効的なウエル濃度が比較的薄い第２Ｉウエルには高電圧で動作するトランジスタを備えることにより、必要とされる仕様に応じて最も適したウエルを選択することができ、回路全体の性能を向上させることができ、製品の高性能化を実現できる。
【００４５】
本発明の製造方法において、同じ寸法、形状及び配置の開口パターン及び島状パターンにより形成された上記Ｉウエル内の、Ｉウエル表面からディープウエル底面までの鉛直方向の距離が等しい位置に同じ構成の複数のトランジスタを形成する工程を含むことが好ましい。
Ｉウエルは水平方向にウエル濃度分布をもつ（図３（Ｂ）参照）。同じ寸法、形状及び配置の開口パターン及び島状パターンにより形成されたＩウエル内のＩウエル表面からディープウエル底面までの鉛直方向の距離が等しい位置では、ディープウエル形成用の第２導電型不純物の濃度が同じなので、Ｉウエル表面の実効的なウエル濃度は同じである。したがって、Ｉウエル表面からディープウエル底面までの鉛直方向の距離が等しい位置に同じ構成の複数のトランジスタを形成することにより、同じ電気的特性をもつ同じ構成の複数のトランジスタを形成することができる。
【００４６】
本発明の製造方法において、同じ寸法、形状及び配置の開口パターン及び島状パターンにより形成された上記Ｉウエル内の、Ｉウエル表面からディープウエル底面までの鉛直方向の距離が異なる位置に同じ構成の複数のトランジスタを形成する工程を含むことが好ましい。
Ｉウエルは水平方向にウエル濃度分布をもつ（図３（Ｂ）参照）。同じ寸法、形状及び配置の開口パターン及び島状パターンにより形成されたＩウエル内のＩウエル表面からディープウエル底面までの鉛直方向の距離が異なる位置ではＩウエル表面の実効的なウエル濃度は異なる。Ｉウエル内に同じ構成の複数のトランジスタを形成する際、意図的にＩウエル表面からディープウエル底面までの鉛直方向の距離が異なる位置にトランジスタをそれぞれ配置すれば、実効的なウエル濃度の違いが反映されて、トランジスタの電気的特性が違ったものになる。配置する位置ごとのトランジスタの電気的特性を事前に把握しておけば、チャネルドープなどの追加の工程なしで、異なる電気的特性をもつ同じ構成の複数のトランジスタを形成することができる。
【００４７】
本発明の製造方法において、上記Ｉウエルと上記通常ウエルが同程度のウエル濃度をもつように上記工程（Ｃ）のイオン注入条件を設定することが好ましい。
本発明の製造方法においては、Ｉウエル形成用のイオン注入と通常ウエル形成用のイオン注入を１回のイオン注入工程により行なう（工程（Ｃ））。ここで、第１導電型のＩウエルは第２導電型不純物が存在するディープウエル内に形成されるため、実効的なウエル濃度は通常ウエルよりも若干ながら薄くなる。イオン注入条件によってはこの差が無視できない場合があり、Ｉウエルと通常ウエルに同じ構成のトランジスタを形成してもトランジスタの電気的特性が異なってしまい、回路設計が複雑化する。これを回避するにはＩウエルと通常ウエルを形成するためのイオン注入量を濃くすればよい。これにより、Ｉウエルと通常ウエルの不純物濃度はほぼ同じになり、Ｉウエルと通常ウエルにそれぞれ形成する同じ構成のトランジスタに関してトランジスタの電気的特性を同じにすることができ、回路設計を簡単にすることができる。
【００４８】
本発明の製造方法において、上記Ｉウエルと上記通常ウエルが異なるウエル濃度をもつように上記工程（Ｃ）のイオン注入条件を設定することが好ましい。
上記で説明したように、本発明の製造方法においては、Ｉウエル形成用のイオン注入と通常ウエル形成用のイオン注入を１回のイオン注入工程により行なうので（工程（Ｃ））、イオン注入条件によってはＩウエルの実効的なウエル濃度は通常ウエルよりも若干ながら薄くなる。そこで、Ｉウエルと通常ウエルの実効的なウエル濃度の違いを積極的に利用して、トランジスタの電気的特性を異ならせることができる。これにより、同じ構成のトランジスタであってもチャネルドープなどの工程を追加することなく、トランジスタの電気的特性を異ならせることができる。
【００４９】
本発明の製造方法において、上記マスクパターンとして、複数の上記開口部間で、上記島状パターンの水平方向での寸法が異なっているものを用いることが好ましい。
Ｉウエル形成領域において、Ｉウエル形成領域の周囲に注入された第２導電型不純物の横方向拡散の結果としてディープウエルに転ずることから、島状パターンの水平方向での寸法を変えることにより、Ｉウエル形成領域におけるディープウエル形成用の第２導電型不純物の濃度分布を変えることができる。例えば島状パターンの水平方向での最短寸法を小さくするとディープウエルの第２導電型不純物濃度が高くなり、大きくすると第２導電型不純物濃度が低くなる。ディープウエルの第２導電型不純物濃度の違いはＩウエルの実効的なウエル濃度に反映され、さらにＩウエルに作り込むトランジスタの電気的特性に反映される。これにより、水平方向での寸法が異なる複数の島状パターンに基づいて形成された複数のＩウエル間で、実効的なウエル濃度分布を異ならせることができ、同じ構成のトランジスタであっても、チャネルドープなどの工程を追加することなく、トランジスタの電気的特性を異ならせることができる。
【００５０】
本発明の製造方法において、上記ディープウエル内に上記Ｉウエルとは電気的に分離された第１導電型の第２Ｉウエルを形成する工程を含むことが好ましい。
Ｉウエルと第２Ｉウエルを同程度のイオン注入条件でそれぞれ形成した場合、Ｉウエルと第２Ｉウエルでは、ディープウエル形成用の第２導電型不純物の水平方向での濃度分布に起因して実効的なウエル濃度が異なる。これにより、これらのＩウエルにそれぞれ形成する同じ構成のトランジスタについて電気的特性を異ならせることができ、回路設計の自由度を向上させ、製品の高機能化を実現できる。また、Ｉウエルと第２Ｉウエルを異なるイオン注入条件でそれぞれ形成した場合も、両Ｉウエルの実効的なウエル濃度を異ならせることができる。
【００５１】
第２Ｉウエルを形成する工程を含む本発明の製造方法において、上記第２Ｉウエルを上記Ｉウエル形成領域よりも第２導電型不純物濃度が濃い領域に形成し、上記Ｉウエルに低電圧で動作するトランジスタを形成し、上記第２Ｉウエルに高電圧で動作するトランジスタを形成する工程を含むことが好ましい。
Ｉウエルと第２Ｉウエルを同程度のイオン注入条件でそれぞれ形成した場合、及びＩウエルを第２Ｉウエルよりも大きい注入量のイオン注入条件で形成した場合、Ｉウエル形成領域は第２Ｉウエル形成領域に比べてディープウエル形成用の第２導電型不純物の濃度が薄いため、Ｉウエルの実効的なウエル濃度は第２Ｉウエルよりも濃くなる。そこで、Ｉウエルと第２Ｉウエルの実効的なウエル濃度の違いを利用して、実効的なウエル濃度が比較的濃いＩウエルには低電圧で動作するトランジスタを形成し、実効的なウエル濃度が比較的薄い第２Ｉウエルには高電圧で動作するトランジスタを形成することにより、必要とされる仕様に応じて最も適したウエルを選択することができ、回路全体の性能を向上させることができ、製品の高性能化を実現できる。
【００５２】
【実施例】
図５は半導体装置の一参考例を示す断面図である。図５を用いてこの参考例を説明する。
Ｐ基板１にＮ型のディープウエル（ディープＮウエル（ＤＮＷ））３が形成されている。ディープＮウエル３はＩＰウエル形成領域６の周囲に注入されたリンの横方向拡散によって形成されたものであり、ＩＰウエル形成領域６において底面が部分的に浅くなっている。ＩＰウエル形成領域６では、中心側ほどディープＮウエル３形成用のリン濃度が薄くなっている。
【００５３】
ディープＮウエル３のＩＰウエル形成領域６に、Ｐ基板１とは電気的に分離されたＰ型のＩウエル（ＩＰウエル（ＩＰＷ））５が形成されている。ＩＰウエル５の実効的なウエル濃度は、図３に示したように、ＩＰウエル形成領域６の中心側ほどリン濃度が薄くなっている谷形状になっていることを反映して、ＩＰウエル形成領域６の中心部から周辺部に向かうにしたがって薄くなっている。
【００５４】
ＩＰウエル５の表面側に、Ｎ型の拡散層からなるソース５ｓとドレイン５ｄが互いに間隔をもって形成されている。ソース５ｓ、ドレイン５ｄ間のＩＰウエル５上にゲート酸化膜５oxを介してゲート電極５ｇが形成されている。ソース５ｓ、ドレイン５ｄ、ゲート酸化膜５ox及びゲート電極５ｇはＮchトランジスタを構成する。
【００５５】
Ｐ基板１にはＮ型の通常ウエル（Ｎウエル（ＮＷ））７も形成されている。Ｎウエル７の表面側に、Ｐ型の拡散層からなるソース７ｓとドレイン７ｄが互いに間隔をもって形成されている。ソース７ｓ、ドレイン７ｄ間のＮウエル７上にゲート酸化膜７oxを介してゲート電極７ｇが形成されている。ソース７ｓ、ドレイン７ｄ、ゲート酸化膜７ox及びゲート電極７ｇはＰchトランジスタを構成する。
【００５６】
Ｐ基板１にはＰ型の通常ウエル（Ｐウエル（ＰＷ））９も形成されている。Ｎウエル９の表面側に、Ｎ型の拡散層からなるソース９ｓとドレイン９ｄが互いに間隔をもって形成されている。ソース９ｓ、ドレイン９ｄ間のＮウエル９上にゲート酸化膜９oxを介してゲート電極９ｇが形成されている。ソース９ｓ、ドレイン９ｄ、ゲート酸化膜９ox及びゲート電極９ｇはＮchトランジスタを構成する。
【００５７】
図１は、製造方法の一実施例を示す工程断面図である。図２は、図１（ａ）の状態を示す平面図である。図１（ａ）は図２のＡ−Ｂ位置での断面を示す。図１、図２及び図５を用いてこの実施例を説明する。
【００５８】
（１）Ｐ基板１にシリコン窒化膜１１を例えば１００ｎｍの膜厚で堆積する。写真製版により、シリコン窒化膜１１上に、ディープＮウエル形成領域及びＩＰウェル形成領域６を画定するためのレジストパターン１３を形成する。ここで重要な点は、図２に示すように、レジストパターン１３の開口部１３ｂが環状であることにある。つまり、レジストパターン１３の開口部１３ｂ内に、ＩＰウエル形成領域６に対応して、レジストパターン１３の一部を構成する島状のレジストパターン１３ａが存在する。ここでレジストパターン１３ａのＡ−Ｂ方向の寸法をＬとする。寸法Ｌは例えば６μｍである。
【００５９】
レジストパターン１３，１３ａをマスクにして、シリコン窒化膜１１をエッチングし、パターニングする。パターニングされたシリコン窒化膜１１は本発明の製造方法で用いるマスクパターンを構成する。シリコン窒化膜１１にはレジストパターン１３の開口部１３ｂに対応して開口部１１ｂが形成され、レジストパターン１３ａに対応して島状のシリコン窒化膜（島状パターン）１１ａが形成される。
レジストパターン１３，１３ａ及びシリコン窒化膜１１，１１ａをマスクにして、イオン注入技術を用いて、例えば加速エネルギーは１６０ＫｅＶ、注入量は２×１０13ｃｍ-2のイオン注入条件で、Ｐ基板１にリン１５をイオン注入する（図１（ａ）参照）。
【００６０】
（２）レジストパターン１３，１３ａを除去した後、例えば酸化雰囲気で温度は９２０度、時間は１２０分間の条件で熱酸化処理を行なう。これにより、シリコン窒化膜１１，１１ａが開口している領域のＰ基板１表面に環状の熱酸化膜１７が３００ｎｍの膜厚に成長する。続けて、周辺雰囲気を窒素雰囲気に変えて、Ｐ基板１に注入したリンを熱拡散させるために、例えば温度は１１８０度、時間は５時間の条件でアニール処理を行なう。このアニール処理によってリンは深さ方向に拡散し、同時に横方向にも拡散する。拡散する距離は深さ方向に約６μｍ、横方向に約５μｍである。これにより、ディープＮウエル（ＤＮＷ）３が形成され、ＩＰウエル形成領域６のシリコン窒化膜１１ａの下部全面にもディープＮウエル３が形成される（図１（ｂ）参照）。
【００６１】
図１（ａ）に示すように、シリコン窒化膜１１ａ下部のＩＰウエル形成領域６にはディープＮウエル３を形成するためのリンは元々は注入されていない。にもかかわらず、図１（ｂ）に示すように、ＩＰウエル形成領域６にディープＮウエル３が形成される理由は、１つはアニール処理が高温でかつ長時間であるために横方向拡散が大きいこと、もう１つはＩＰウエル形成領域６の周囲は全てリンが注入された領域で囲まれていることにある。つまり、レイアウトが重要である。
【００６２】
（３）シリコン窒化膜１１，１１ａを除去した後、シリコン窒化膜１９を１００ｎｍの膜厚で堆積する。写真製版により、通常のＮウエル形成領域を画定するためのレジストパターン２１を形成する。レジストパターン２１をマスクにしてシリコン窒化膜１９をエッチングする。レジストパターン２１及びシリコン窒化膜１９をマスクにして、イオン注入技術を用いて加速エネルギーは１６０ＫｅＶ、注入量は１×１０13ｃｍ-2のイオン注入条件でリン２３をＰ基板１にイオン注入する（図１（ｃ）参照）。
【００６３】
（４）レジストパターン２１を除去した後、例えば酸化雰囲気で温度は９２０度、時間は１２０分間の条件で熱酸化処理を行なう。これにより、シリコン窒化膜１９が開口している領域のＰ基板１表面に熱酸化膜２５が３００ｎｍの膜厚に成長する。それと同時にＰ基板１に注入されたリンが熱拡散され、Ｎウエル（ＮＷ）７が形成される（図１（ｄ）参照）。図１（ｄ）では既に形成されていた環状の熱酸化膜１７と一体化する形で熱酸化膜２５を図示している。
【００６４】
（５）シリコン窒化膜１９を除去した後、熱酸化膜１７，２５をマスクにして、イオン注入技術を用いてボロン２７をＰ基板１にイオン注入する。その際、熱酸化膜１７，２５が注入マスクとして機能するようなイオン注入条件を選択する。
イオン注入条件としては、例えば加速エネルギーは３０ＫｅＶ、注入量は１×１０13ｃｍ-2が適当である。ボロン２７のＰ基板１への注入を熱酸化膜１７及び熱酸化膜２５が遮るため、結果として、熱酸化膜１７及び熱酸化膜２５以外の領域のＰ基板１にボロン２７が注入されることになる。ボロン２７が注入される領域は、ディープＮウエル３内のＩＰウエル形成領域６と、ＩＰウエル形成領域６及び熱酸化膜１７，２５以外のＰウエル形成領域の２種類がある。本発明の製造方法では、ＩＰウエル形成領域６とＰウエル形成領域に同時にボロン注入を行なう（図１（ｅ）参照）。
従来の製造方法では、図１４（ｅ）及び（ｆ）を参照して説明したように、Ｐウエル形成用のイオン注入とＩＰウエル形成用のイオン注入を別々の工程で行なっている。それに対して、本発明の製造方法ではＩＰウエル形成領域６とＰウエル形成領域の両方にボロン２７を同時に注入をすることができる。
【００６５】
（６）熱酸化膜１７，２５を除去した後、ＩＰウエル形成領域６及びＰウエル形成領域に注入したボロンを熱拡散させるためのアニール処理を行なう。アニール処理の条件としては、例えば窒素雰囲気で温度は１１５０度、時間は６０分間の条件が適当である。これにより、ＩＰウエル形成領域６及びＰウエル形成領域に注入されたボロンが拡散する。ディープＮウエル３内のＩＰウエル形成領域６に注入されたボロンは熱拡散してＰ型のウエルを形成する。ここで、そのウエルは周囲を全てディープＮウエル３に囲まれていることからＩＰウエルそのものである。すなわちＩＰウエル形成領域６に注入されたボロンはＩＰウエル（ＩＰＷ）５を形成する。また、Ｐウエル形成領域に注入されたボロンはこのアニール処理でＰウエル（ＰＷ）９を形成する。このようにして、ＩＰウエル５とＰウエル９を写真製版工程なしで同時に形成する（図１（ｆ）参照）。
【００６６】
ＩＰウエル５、Ｎウエル７及びＰウエル９の領域を含むＰ基板１上全面にゲート酸化膜５ox，７ox，９ox用の酸化膜を形成し、さらにその上にゲート電極用のポリシリコン膜を形成する。そのポリシリコン膜をパターニングして、ＩＰウエル５、Ｎウエル７及びＰウエル９上にゲート電極５ｇ，７ｇ，９ｇを形成する。
ゲート電極５ｇ，９ｇをマスクにして、ＩＰウエル５及びＰウエル９にリン又はヒ素をイオン注入して、ＩＰウエル５にＮ型のソース５ｓ及びドレイン５ｄを形成し、Ｐウエル９にＮ型のソース９ｓ及びドレイン９ｄを形成する。ゲート電極７ｇをマスクにして、Ｎウエル７にボロン又はＢＦ2をイオン注入して、Ｐ型のソース７ｓ及びドレイン７ｄを形成する。これにより、ＩＰウエル５及びＰウエル９にそれぞれＮchトランジスタを形成し、Ｎウエル７にＰchトランジスタを形成する（図５参照）。
【００６７】
本発明の製造方法によれば、ディープＮウエル３、ＩＰウエル５、Ｎウエル７及びＰウエル９の４種類のウエル構造を合計２回の写真製版工程で形成できる。
つまり、▲１▼ディープＮウエル３の形成領域及びＩＰウエル５の形成領域６を画定するためのレジストパターン１３を形成する写真製版工程（図１（ａ）参照）、▲２▼Ｎウエル７の形成領域を画定するためのレジストパターン２１を形成する写真製版工程（図１（ｃ）参照）である。Ｐウエル９は熱酸化膜１７，２５を用いることにより写真製版工程なしで形成する。
本発明の製造方法によれば、従来技術では解決できなかった写真製版工程回数の削減が可能になり、コスト低減と短工期化に対して大きく貢献する。
【００６８】
本発明の製造方法では、ＩＰウエル形成領域６に形成するレジストパターン１３ａ及びシリコン窒化膜１１ａの寸法Ｌが非常に重要である。すなわち寸法Ｌが余りに大きいと、ＩＰウエル形成領域６が完全にはディープＮウエル３にならない場合が起こりうる。この様子を表したものを図６に示す。
【００６９】
図６は本発明の製造方法におけるディープウエル形成後の状態を示す断面図であり、（ａ）は良品、（ｂ）は不具合を含むものを示す。
（ａ）では、ＩＰウエル形成領域６の全領域にディープＮウエル３が形成されている。しかし、（ｂ）では、ＩＰウエル形成領域６を画定するためのシリコン窒化膜１１ａの寸法Ｌ’が大きいため、ＩＰウエル形成領域６に完全にはディープＮウエル３が形成されていない。この現象は、ディープＮウエル３を形成するためのリンの横方向拡散がＩＰウエル形成領域６の中心部まで到達できないことに起因している。
【００７０】
図２（Ｂ）に示すような状態でＩＰウエルの形成を行なうと、ＩＰウエルをディープＮウエル内に完全には作り込むことができなくなる。
ＩＰウエル形成領域の一部分にディープＮウエルが形成されていない領域が存在する状態（図６（ｂ）参照）からＩＰウエルを形成した場合のシミュレーション結果のウエル分布図を図７に示す。
図７中の濃い線３１はＰＮ接合を示す。ＩＰウエル５の底面にＰＮ接合が形成されていない部分が存在し、Ｐ基板１とＩＰウエル５とが電気的につながっているのがわかる。この状態では、トリプルウエルの長所がなくなってしまう。
【００７１】
図４を参照して説明したように、不純物の横方向拡散長（距離Ｈ）は、深さ方向の拡散長（距離Ｄ）、すなわち接合深さとほぼ等しいことから、ＩＰウエル形成領域６を完全にディープＮウエル３にするためには、シリコン窒化膜１１ａの最短寸法Ｌは、少なくともディープＮウエル３の接合深さの２倍より小さいことが要求される。
【００７２】
ＩＰウエル形成領域の全領域に十分な深さのディープＮウエルが形成されている状態（図２（Ａ）参照）からＩＰウエルを形成した場合のシミュレーション結果のウエル分布図は、図３（Ａ）に示したものと同じである。Ｐ基板１とＩＰウエル５の間にディープＮウエル３が存在し、Ｐ基板１とＩＰウエル５が電気的に分離されているのがわかる。
【００７３】
図５において、上記で図３（Ｂ）を参照して説明したのと同様に、ＩＰウエル形成領域６のリンの濃度プロファイルは完全には平坦ではないので（波形３８参照）、ＩＰウエル５の実効的なウエル濃度プロファイルは完全には平坦ではない（波形３７参照）。ＩＰウエル５の実効的なウエル濃度はＩＰウエル形成領域６の中心部から周辺部に向かうにしたがって薄くなっている。
【００７４】
トランジスタの電気的特性は、トランジスタのチャネル領域が形成される領域の濃度プロファイルを反映することが知られている。図５ではＩＰウエル５に１つのＮchトランジスタのみを図示しているが、ＩＰウエル５内に同じ構成の複数のトランジスタを形成する場合、ＩＰウエル５は平面方向に実効的なウエル濃度の分布をもっているので、トランジスタを形成するＩＰウエル５の位置、すなわちＩＰウエル５の表面からディープＮウエル３の底面までの鉛直方向の距離に応じてトランジスタの電気的特性が変動することが考えられる。それを回避するためには、同一又は異なるＩＰウエル５上に形成する、特性を同じにしたい同じ構成の複数のトランジスタに関し、ＩＰウエル５の表面からディープＮウエル３の底面までの鉛直方向の距離を揃えるように配置すればよい。これにより、ＩＰウエル５の実効的なウエル濃度プロファイルが完全には平坦ではなくても、同じ電気的特性をもつ同じ構成のトランジスタを形成することができる。
【００７５】
一方、同一又は異なるＩＰウエル５上に形成する同じ構成の複数のトランジスタに関し、意図的にＩＰウエル５の表面からディープＮウエル３の底面までの鉛直方向の距離が異なる位置に配置すれば、ＩＰウエル５のウエル濃度プロファイルの違いが反映されて、トランジスタの電気的特性が違ったものになる。配置する位置ごとのトランジスタの電気的特性を事前に把握しておけば、同じ構成の複数のトランジスタに関して、チャネルドープなどの追加の工程なしで電気的特性を異ならせることができる。
【００７６】
本発明の製造方法においては、図１（ｅ）及び（ｆ）に示すように、ＩＰウエル５とＰウエル９を同時に形成する。
しかし、ＩＰウエル５はディープＮウエル３内に形成されるため、ＩＰウエル５の実効的なウエル濃度はＰウエル９よりも若干ながら薄くなる。イオン注入条件によってはこの差が無視できない場合があり、ＩＰウエル５とＰウエル９のそれぞれに同じ構成のトランジスタを形成しても電気的特性が異なってしまい、回路設計が複雑化する。
【００７７】
これを回避するにはＩＰウエル５とＰウエル９を形成するためのボロンの注入量を濃くすればよい。イオン注入条件としては、例えば加速エネルギーは３０ＫｅＶ、注入量は１×１０13ｃｍ-2が適当である。これにより、ＩＰウエル５及びＰウエル９の実効的なウエル濃度はほぼ同じになり、ＩＰウエル５とＰウエル９のそれぞれに形成された同じ構成のトランジスタに関して電気的特性を同じにすることができる。
【００７８】
また、ＩＰウエル５とＰウエル９の不純物濃度の違いを積極的に利用してトランジスタの電気的特性を異ならせることもできる。これにより、同じ構成の複数のトランジスタに関し、チャネルドープなどの工程を追加することなく、電気的特性が異なるトランジスタを形成することが可能となり、回路全体の性能が向上する。
【００７９】
ＩＰウエル形成領域６において、ＩＰウエル形成領域６の周囲に注入されたリンの横方向拡散の結果としてディープＮウエル３に転ずることから、ＩＰウエル形成領域６の大きさを変えることで、ＩＰウエル形成領域６におけるリン濃度を異ならせることができる。このことは上記で説明した図３からも明らかであり、寸法Ｌを変えることでリン濃度が変わることが理解できる。例えば寸法Ｌを小さくするとＩＰウエル形成領域６におけるリン濃度が高くなり、大きくするとリン濃度が低くなる。ＩＰウエル形成領域６におけるリン濃度の違いはＩＰウエル５に作り込むトランジスタの電気的特性にそのまま反映されるため、ＩＰウエル形成領域６の大きさを変えることによりトランジスタの電気的特性を異ならせることができる。
【００８０】
島状パターンの寸法を小さくしてトリプルウエルを製造したときの（Ａ）シミュレーション結果のウエル分布及び（Ｂ）ＩＰウエルのウエル濃度プロファイルを図８に示す。（Ｂ）のウエル濃度プロファイルは（Ａ）の直線Ａ位置でのものである。製造工程は図１を参照して説明した実施例と同様である。ここでは島状パターンの寸法Ｌを４μｍに設定した。
【００８１】
（Ａ）において、濃い線３３ａはＩＰウエル５とディープＮウエル３の間のＰＮ接合を示し、濃い線３５はＰ基板１とディープＮウエル３の間のＰＮ接合を示す。島状パターンの寸法Ｌが６μｍのときの図３（Ａ）に比べ、ＩＰウエル形成領域６においてディープＮウエル３の底面が深くなっていることがわかる。
【００８２】
（Ｂ）において、波形３７ａは実効的なウエル濃度を示すNet Doping、波形３８ａはリン濃度、波形３９ａはボロン濃度を示す。ＩＰウエル形成領域６には、ＩＰウエル５の周囲に注入されたリンが横方向拡散して存在している。波形３８ａに示されるように、ＩＰウエル形成領域６でのリンの濃度プロファイルは谷形状になる。島状パターンの寸法Ｌが６μｍのときの図３（Ｂ）でのリンの濃度プロファイル（波形３８）に比べると、島状パターンの寸法Ｌが４μｍのときはリンの濃度プロファイルの谷形状は小さくなり、ＩＰウエル形成領域６におけるリン濃度が濃くなっている。これを反映して、ＩＰウエル５の実効的なウエル濃度は、島状パターンの寸法Ｌが６μｍのときよりも４μｍのときの方が小さくなっている。
このように、島状パターンの寸法を異ならせることにより、ＩＰウエルの実効的なウエル濃度分布を異ならせることができ、同じ構成のトランジスタであっても、チャネルドープなどの工程を追加することなく、トランジスタの電気的特性を異ならせることができる。
【００８３】
上記の実施例は図５の構成を基本として説明した。本発明の製造方法を用いることで従来技術よりも少ない写真製版工程回数でトリプルウエルを形成することができるが、ＩＰウエル形成領域６はリンの横方向拡散を利用した領域であるため、ＩＰウエル５下部でディープＮウエル３の接合深さが部分的に浅くなる。接合深さが浅くなるとその部分でＰ基板１とＩＰウエル５の分離耐性が低下するため、Ｐ基板１とＩＰウエル５の絶縁性が悪くなってしまう。
【００８４】
これを回避するには、ディープＮウエル３の接合深さが均一な領域に、もう一つ別のＩＰウエル（第２ＩＰウエル）を形成すればよい。これにより、設計の自由度が向上し製品の高機能化が実現できる。その参考例を図９に示す。
図９は半導体装置の他の参考例を示す断面図である。図５と同じ機能を果たす部分には同じ符号を付し、その部分の詳細な説明は省略する。
【００８５】
Ｐ基板１にディープＮウエル３、ＩＰウエル５、Ｎウエル７及びＰウエル９が形成されている。ＩＰウエル５にはソース５ｓ、ドレイン５ｄ、ゲート酸化膜５ox及びゲート電極５ｇからなるＮchトランジスタが形成されている。Ｎウエル７にはソース７ｓ、ドレイン７ｄ、ゲート酸化膜７ox及びゲート電極７ｇからなるＰchトランジスタが形成されている。Ｐウエル９にはソース９ｓ、ドレイン９ｄ、ゲート酸化膜９ox及びゲート電極９ｇからなるＮchトランジスタが形成されている。符号６はＩＰウエル形成領域である。
ディープＮウエル３の接合深さがほぼ均一な領域に、Ｐ型の第２Ｉウエル（第２ＩＰウエル）３９が形成されている。第２ＩＰウエル３９にはソース３９ｓ、ドレイン３９ｄ、ゲート酸化膜３９ox及びゲート電極３９ｇからなるＮchトランジスタが形成されている。
【００８６】
図１０は、製造方法の他の実施例の工程の一部を示す工程断面図である。この実施例において、Ｐ基板１にディープＮウエル３、ＩＰウエル５、Ｎウエル７及びＰウエル９を形成する工程は図１を参照して説明した実施例と同じなので説明は省略する。図９及び図１０を参照してこの実施例を説明する。
【００８７】
Ｐ基板１にディープＮウエル３、ＩＰウエル５、Ｎウエル７及びＰウエル９を形成した後（図１（ｆ）参照）、写真製版により、第２ＩＰウエルの形成領域を画定するためのレジストパターン４１を形成する。レジストパターン４１をマスクにして、例えば加速エネルギーは３０ＫｅＶ、注入量は３×１０13ｃｍ-2のイオン注入条件でボロン４３をディープＮウエル３にイオン注入する（図１０（ａ）参照）。
【００８８】
レジストパターン４１を除去した後、第２ＩＰウエル形成領域に注入したボロンを熱拡散させるためのアニール処理を行なう。アニール処理の条件としては例えば窒素雰囲気で温度は１１５０度、時間は６０分間の条件が適当である。これにより、ボロンが拡散して第２ＩＰウエル３９が形成される（図１０（ｂ）参照）。
【００８９】
ＩＰウエル５、Ｎウエル７、Ｐウエル９及び第２ＩＰウエル３９の領域を含むＰ基板１上全面にゲート酸化膜５ox，７ox，９ox，３９ox用の酸化膜を形成し、さらにその上にゲート電極用のポリシリコン膜を形成する。そのポリシリコン膜をパターニングして、ＩＰウエル５、Ｎウエル７、Ｐウエル９及び第２ＩＰウエル３９上にゲート電極５ｇ，７ｇ，９ｇ，３９ｇを形成する。ゲート電極５ｇ，９ｇ，３９ｇをマスクにして、ＩＰウエル５、Ｐウエル９及び第２ＩＰウエル３９にリン又はヒ素をイオン注入して、ＩＰウエル５にＮ型のソース５ｓ及びドレイン５ｄを形成し、Ｐウエル９にＮ型のソース９ｓ及びドレイン９ｄを形成し、第２ＩＰウエル３９にＮ型のソース３９ｓ及びドレイン３９ｄを形成する。ゲート電極７ｇをマスクにして、Ｎウエル７にボロン又はＢＦ2をイオン注入して、Ｐ型のソース７ｓ及びドレイン７ｄを形成する。これにより、ＩＰウエル５及びＰウエル９にＮchトランジスタを形成し、Ｎウエル７にＰchトランジスタを形成する（図９参照）。
【００９０】
この実施例ではＩＰウエル５とＰウエル９を形成するためのアニール処理を行なった後、第２ＩＰウエル形成領域に注入したボロンを熱拡散させるためのアニール処理を行なっているが、本発明はこれに限定されるものではない。例えばＩＰウエル形成領域６及びＰウエル形成領域にボロン注入を行なった後、アニール処理を行なわずに、第２ＩＰウエル形成領域にボロン注入を行ない、その後アニール処理を行なってボロンを熱拡散させて、ＩＰウエル５、Ｐウエル９及び第２ＩＰウエル３９を同時に形成するようにしてもよい。
【００９１】
図９に示したＩＰウエル５と第２ＩＰウエル３９の相違点を考える。
ＩＰウエル５と第２ＩＰウエル３９が同程度のボロン濃度を持つ場合、ＩＰウエル形成領域６はディープＮウエル３形成用のリン濃度が第２ＩＰウエル３９の形成領域に比べて薄いため、ＩＰウエル５の実効的なウエル濃度は第２ＩＰウエル３９に比べて濃くなる。ＩＰウエル５と第２ＩＰウエル３９の実効的なウエル濃度の差はそのままトランジスタの電気的特性の違いとなる。しがたって、ＩＰウエル５と第２ＩＰウエル３９の実効的なウエル濃度の違いを利用して、同じ構成のトランジスタの電気的特性を異ならせることができる。
【００９２】
ＩＰウエル５はリン濃度が比較的薄い、すなわち実効的なウエル濃度が比較的濃いので、低い電圧帯の制御回路の構成に向いている。一方、第２ＩＰウエル３９はリン濃度が比較的濃い、すなわち実効的なウエル濃度が比較的薄いので、高い電圧帯の制御回路の構成に向いている。必要とされる仕様に応じて最も適したＩＰウエル５、Ｐウエル９又は第２ＩＰウエル３９を選択することにより、回路全体の性能が向上し製品の高性能化が実現できる。例えば、ＩＰウエル５内に低電圧で動作することを目的とするトランジスタを作り込み、第２ＩＰウエル３９内に高電圧で動作することを目的とするトランジスタを作り込む。ただし、本発明の半導体装置及び製造方法はこれに限定されるものではない。
【００９３】
以上、本発明の実施例を説明したが、本発明はこれらに限定されるものではなく、多様な形態で実現が可能である。
例えば、上記の実施例ではＰ基板を用いているが、Ｎ基板であっても導電型を入れ替えることで同様に適用できる。
【００９４】
また、膜厚や材質は明瞭性を強調するためのものであって、これらに限定されるものではない。例えばウエル領域を画定するためのマスクパターンとしてシリコン窒化膜を用いているが、本発明はこれに限定されるものではなく、下層がシリコン酸化膜、上層がシリコン窒化膜の積層膜など、他の材料からなるマスクパターンであってもよい。
また、ウエルを形成するための不純物としてはリン及びボロンを用いて説明したが、これらはヒ素やＢＦ2であってもよい。
また、注入条件としてはエネルギーと注入量のみ説明したが注入角度などは特に限定せず、例えば斜めイオン注入を適用してもよい。
【００９５】
また、上記の実施例ではマスクパターンの島状パターンは単純な長方形により形成されているが、本発明の製造方法はこれに限定されるものではなく、例えば図１１に示すような多角形の島状のレジストパターン４５をマスクとして形成した多角形の島状パターンなど、他の形状であってもよい。
また、上記の実施例ではトランジスタとしてシングルドレイン構造のものを形成しているが、本発明はこれに限定されるものではなく、トランジスタの構造はＬＤＤ（Lightly Doped Drain）構造など、他の構造であってもよい。
以上、本発明の実施例を説明したが、本発明はこれに限定されるものではなく、特許請求の範囲に記載された本発明の範囲内で種々の変更が可能である。
【０１０４】
【発明の効果】
請求項１に記載の製造方法では、ディープウエル形成領域に対応して開口部をもち、その開口部内にＩウエル形成領域に対応して島状パターンをもつマスクパターンをマスクにして、半導体基板にディープウエル形成用の第２導電型不純物をイオン注入し（工程（Ａ））、マスクパターンを残した状態で熱酸化処理を施して半導体基板の表面に選択的に環状の熱酸化膜を形成し、さらにアニール処理を施してディープウエル形成用に注入した第２導電型不純物を熱拡散させて島状パターンの下部全面にも不純物の横方向拡散によってディープウエルを形成し（工程（Ｂ））、マスクパターンを除去した後、選択的に形成した環状の熱酸化膜をＩウエル形成用のイオン注入時のマスクとして用いてＩウエル及び通常ウエル形成用の第１導電型不純物をイオン注入し（工程（Ｃ））、アニール処理を施して、ディープウエルに第１導電型のＩウエルと、半導体基板に第１導電型の通常ウエルを同時に形成するようにしたので（工程（Ｄ））、共通のマスクパターンによってディープウエル形成領域とＩウエル形成領域の両方を画定することができ、従来技術よりも少ない写真製版工程回数でトリプルウエルを形成することができる。さらに、１回の写真製版工程で、トリプルウエルに加えて、第１導電型の通常ウエルも同時に形成することができる。
【０１０５】
請求項２に記載の製造方法では、島状パターンの水平方向での最短寸法はディープウエルの深さの２倍よりも小さく設定されているようにしたので、Ｉウエル底部付近にディープウエルを確実に形成ことができ、半導体基板とは電気的に分離されたＩウエルを形成することができる。
【０１０６】
請求項３に記載の製造方法では、同じ寸法、形状及び配置の開口パターン及び島状パターンにより形成されたＩウエル内の、Ｉウエル表面からディープウエル底面までの鉛直方向の距離が等しい位置に同じ構成の複数のトランジスタを形成する工程を含むようにしたので、同じ電気的特性をもつ同じ構成の複数のトランジスタを形成することができる。
【０１０７】
請求項４に記載の製造方法では、同じ寸法、形状及び配置の開口パターン及び島状パターンにより形成されたＩウエル内の、Ｉウエル表面からディープウエル底面までの鉛直方向の距離が異なる位置に同じ構成の複数のトランジスタを形成する工程を含むようにしたので、チャネルドープなどの追加の工程なしで、異なる電気的特性をもつ同じ構成の複数のトランジスタを形成することができる。
【０１０８】
請求項５に記載の製造方法では、Ｉウエルと通常ウエルが同程度のウエル濃度をもつように工程（Ｃ）のイオン注入条件を設定するようにしたので、Ｉウエルと通常ウエルにそれぞれ形成する同じ構成のトランジスタに関して電気的特性を同じにすることができ、回路設計を簡単にすることができる。
【０１０９】
請求項６に記載の製造方法では、Ｉウエルと通常ウエルが異なるウエル濃度をもつように工程（Ｃ）のイオン注入条件を設定するようにしたので、同じ構成のトランジスタであってもチャネルドープなどの工程を追加することなく、トランジスタの電気的特性を異ならせることができる。
【０１１０】
請求項７に記載の製造方法では、マスクパターンとして、複数の開口部間で、島状パターンの水平方向での寸法が異なっているものを用いるようにしたので、Ｉウエル形成領域におけるディープウエル形成用の不純物の濃度分布を異ならせることができ、延いてはＩウエルの実効的なウエル濃度分布を異ならせることができ、同じ構成のトランジスタであっても、チャネルドープなどの工程を追加することなく、電気的特性を異ならせることができる。
【０１１１】
請求項８に記載の製造方法では、ディープウエル内にＩウエルとは電気的に分離された第１導電型の第２Ｉウエルを形成する工程を含むようにしたので、Ｉウエルと第２Ｉウエルでは実効的なウエル濃度が異なり、これらのＩウエルにそれぞれ形成する同じ構成のトランジスタについて電気的特性を異ならせることができ、回路設計の自由度を向上させ、製品の高機能化を実現できる。
【０１１２】
請求項９に記載の製造方法では、第２Ｉウエルをディープウエル内のＩウエル形成領域よりも第２導電型不純物濃度が濃い領域に形成し、Ｉウエルに低電圧で動作するトランジスタを形成し、第２Ｉウエルに高電圧で動作するトランジスタを形成する工程を含むようにしたので、Ｉウエルと第２Ｉウエルの実効的なウエル濃度の違いを利用して、実効的なウエル濃度が比較的濃いＩウエルには低電圧で動作するトランジスタを形成し、実効的なウエル濃度が比較的薄い第２Ｉウエルには高電圧で動作するトランジスタを形成することにより、必要とされる仕様に応じて最も適したウエルを選択することができ、回路全体の性能を向上させることができ、製品の高性能化を実現できる。
【図面の簡単な説明】
【図１】 製造方法の一実施例を示す工程断面図である。
【図２】 図１（ａ）の状態を示す平面図である。
【図３】 本発明の製造方法により製造されるトリプルウエルの（Ａ）シミュレーション結果のウエル分布及び（Ｂ）ＩＰウエルのウエル濃度プロファイルを示す図である。
【図４】 不純物の横方向拡散を説明するための概念図である。
【図５】 半導体装置の一参考例を示す断面図である。
【図６】 本発明の製造方法におけるディープウエル形成後の状態を示す断面図であり、（ａ）は良品、（ｂ）は不具合を含むものを示す。
【図７】 ＩＰウエル形成領域の一部分にディープＮウエルが形成されていない領域が存在する状態からＩＰウエルを形成した場合のシミュレーション結果を示すウエル分布図である。
【図８】 本発明の製造方法において、島状パターンの寸法を小さくしてトリプルウエルを製造したときの（Ａ）シミュレーション結果のウエル分布及び（Ｂ）ＩＰウエルのウエル濃度プロファイルを示す図である。
【図９】 半導体装置の他の参考例を示す断面図である。
【図１０】 製造方法の他の実施例の工程の一部を示す工程断面図である。
【図１１】 製造方法で用いるマスクパターンを構成する島状パターンの他の形状を形成するためのレジストパターンを示す平面図である。
【図１２】 トリプルウエルを備えた従来の半導体装置を示す断面図である。
【図１３】 従来の製造方法の前半を示す工程断面図である。
【図１４】 従来の製造方法の後半を示す工程断面図である。
【符号の説明】
１ Ｐ型の半導体基板（Ｐ基板）
３ ディープＮウエル
５ Ｐ型のＩウエル（ＩＰウエル）
５ｄ，７ｄ，９ｄ，３９ｄ ドレイン
５ｇ，７ｇ，９ｇ，３９ｇ ゲート電極
５ox，７ox，９ox，３９ox ゲート酸化膜
５ｓ，７ｓ，９ｓ，３９ｓ ソース
７ Ｎ型の通常ウエル（Ｎウエル）
９ Ｐ型の通常ウエル（Ｐウエル）
１１ マスクパターン（シリコン窒化膜）
１１ａ 島状パターン（シリコン窒化膜）
１１ｂ 開口部
１３，１３ａ，２１ レジストパターン
１３ｂ 開口部
１５，２３ リン
１７ 環状の熱酸化膜
１９ シリコン窒化膜
２５ 熱酸化膜
２７ ボロン
３９ Ｐ型の第２Ｉウエル（第２ＩＰウエル）
Claims (9)
- 以下の工程（Ａ）から（Ｄ）を含むことを特徴とする半導体装置の製造方法。
（Ａ）第１導電型の半導体基板上に、第２導電型のディープウエルの形成領域に対応して開口部をもち、前記開口部内に第１導電型のＩウエルの形成領域に対応して島状パターンをもつマスクパターンを形成し、そのマスクパターンをマスクにして、前記半導体基板にディープウエル形成用の第２導電型不純物を選択的にイオン注入する工程、
（Ｂ）前記マスクパターンを残した状態で熱酸化処理を施して、露出している前記半導体基板の表面に選択的に環状の熱酸化膜を形成し、続けてアニール処理を施して第２導電型不純物を熱拡散させて前記島状パターンの下部全面に第２導電型のディープウエルを形成する工程、
（Ｃ）前記マスクパターンを除去した後、前記環状の熱酸化膜をマスクにして、前記半導体基板及び前記ディープウエルに、Ｉウエル及び通常ウエル形成用の第１導電型不純物を選択的にイオン注入する工程、
（Ｄ）アニール処理を施して、前記ディープウエルに第１導電型のＩウエルと、前記半導体基板に第１導電型の通常ウエルを同時に形成する工程。 - 前記島状パターンの水平方向での最短寸法は前記ディープウエルの深さの２倍よりも小さく設定されている請求項１に記載の製造方法。
- 同じ寸法、形状及び配置の開口パターン及び島状パターンにより形成された前記Ｉウエル内の、Ｉウエル表面からディープウエル底面までの鉛直方向の距離が等しい位置に同じ構成の複数のトランジスタを形成する工程を含む請求項１又は２に記載の製造方法。
- 同じ寸法、形状及び配置の開口パターン及び島状パターンにより形成された前記Ｉウエル内の、Ｉウエル表面からディープウエル底面までの鉛直方向の距離が異なる位置に同じ構成の複数のトランジスタを形成する工程を含む請求項１、２又は３のいずれかに記載の製造方法。
- 前記Ｉウエルと前記通常ウエルが同程度のウエル濃度をもつように前記工程（Ｃ）のイオン注入条件を設定する請求項１から４のいずれかに記載の製造方法。
- 前記Ｉウエルと前記第通常ウエルが異なるウエル濃度をもつように前記工程（Ｃ）のイオン注入条件を設定する請求項１から４のいずれかに記載の製造方法。
- 前記マスクパターンとして、複数の前記開口部間で、前記島状パターンの水平方向での寸法が異なっているものを用いる請求項１から６のいずれかに記載の製造方法。
- 前記ディープウエル内に前記Ｉウエルとは電気的に分離された第１導電型の第２Ｉウエルを形成する工程を含む請求項１から７のいずれかに記載の製造方法。
- 前記第２Ｉウエルを前記Ｉウエル形成領域よりも第２導電型不純物濃度が濃い領域に形成し、前記Ｉウエルに低電圧で動作するトランジスタを形成し、前記第２Ｉウエルに高電圧で動作するトランジスタを形成する工程を含む請求項８に記載の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001251337A JP4573477B2 (ja) | 2001-08-22 | 2001-08-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001251337A JP4573477B2 (ja) | 2001-08-22 | 2001-08-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003068873A JP2003068873A (ja) | 2003-03-07 |
| JP4573477B2 true JP4573477B2 (ja) | 2010-11-04 |
Family
ID=19079998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001251337A Expired - Fee Related JP4573477B2 (ja) | 2001-08-22 | 2001-08-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4573477B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4508606B2 (ja) | 2003-03-20 | 2010-07-21 | 株式会社リコー | 複数種類のウエルを備えた半導体装置の製造方法 |
| JP5168303B2 (ja) * | 2003-03-20 | 2013-03-21 | 株式会社リコー | 複数種類のウエルを備えた半導体装置 |
| JP2021182593A (ja) | 2020-05-19 | 2021-11-25 | キヤノン株式会社 | 半導体装置及び製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000188262A (ja) * | 1998-12-21 | 2000-07-04 | Sony Corp | 半導体装置のウェル形成方法 |
-
2001
- 2001-08-22 JP JP2001251337A patent/JP4573477B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000188262A (ja) * | 1998-12-21 | 2000-07-04 | Sony Corp | 半導体装置のウェル形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003068873A (ja) | 2003-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7605041B2 (en) | Semiconductor device and its manufacture method | |
| US6207484B1 (en) | Method for fabricating BiCDMOS device and BiCDMOS device fabricated by the same | |
| KR20030014158A (ko) | 반도체 기억 장치 및 그 제조 방법 | |
| JP5010151B2 (ja) | 半導体装置の製造方法 | |
| US6274914B1 (en) | CMOS integrated circuits including source/drain plug | |
| JPH04276653A (ja) | 集積回路デバイスの製造プロセス | |
| US8063439B2 (en) | Semiconductor device and fabrication method thereof | |
| JPS627701B2 (ja) | ||
| JP4477197B2 (ja) | 半導体装置の製造方法 | |
| JP4573477B2 (ja) | 半導体装置の製造方法 | |
| JP3906032B2 (ja) | 半導体装置 | |
| JPH09172062A (ja) | 半導体装置及びその製造方法 | |
| JP2007053399A (ja) | 半導体装置 | |
| JP2000164727A (ja) | 半導体装置の製造方法 | |
| JPS61194764A (ja) | 半導体装置の製造方法 | |
| JP3845238B2 (ja) | 半導体装置の製造方法 | |
| JP3175873B2 (ja) | 半導体装置の製造方法 | |
| CN116137252A (zh) | 集成mos器件的制作方法 | |
| JP2002289696A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2001274172A (ja) | 横型バイポーラトランジスタおよびその製造方法 | |
| KR20060066963A (ko) | 웰 픽업을 가지는 에스램 셀 및 그 제조방법 | |
| JPH05145023A (ja) | 半導体装置 | |
| JPH03101264A (ja) | 相補型電界効果トランジスタの製造方法 | |
| JPH0750352A (ja) | 半導体装置およびその製造方法 | |
| JP2004235288A (ja) | 半導体メモリデバイスおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060627 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090522 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100628 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100817 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100817 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |