JPH1041401A - 抵抗内蔵トランジスタ - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 単一のトランジスタに最小限の抵抗を付加し
て単一回路素子として構成し、個別部品のＴｒと同一の
端子構成をもつ抵抗内蔵トランジスタを提供する。 【解決手段】 抵抗内蔵トランジスタは単一のＴｒ２４
とポリＳｉからなる第１抵抗２６及び第２抵抗３０を備
え、単一のＴｒのみが形成できる最小の半導体基板３２
上に形成された素子体である。該基板上に第１及び第２
の抵抗を設置し、第１抵抗２６の一端をベース３４に配
線導体の電極４２で接続すると共に、第２抵抗３０をベ
ース３４とエミッタ３６間に配線導体エミッタ電極４０
で接続し、半導体基板にコレクタ端子，エミッタにはエ
ミッタ電極４０を、第１抵抗の他端にはベース電極４４
を設け、エミッタ電極には半導体基板の収納容器に形成
されたエミッタ端子がリードボンディングにより接続さ
れ、またベース電極には収納容器に形成されたベース端
子が同様な方法で接続されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、単一のトランジ
スタ上に薄膜抵抗を内蔵した個別部品をなす抵抗内蔵ト
ランジスタに関する。

【０００２】

【従来の技術】一般に、各種の電子回路からなるビデオ
テープレコーダ等の電子機器では、その構成回路を集積
回路（ＩＣ）化することが機能面で不利になる場合や、
回路定数の設定等によりＩＣ化が困難な場合がある。Ｉ
Ｃでは抵抗に拡散抵抗が用いられ、複数のトランジスタ
が形成されているが、各素子はアイソレーションにより
他の素子と電気的に分離されているため、寄生トランジ
スタ効果を無視することができない。また、ＩＣでは高
周波特性が良好なトランジスタ、スイッチング速度の早
いトランジスタ、或いは高耐圧、大電流のトランジスタ
等を形成することが困難である。このため、ＩＣ化に適
さない回路を含む電子機器では、トランジスタやチップ
抵抗器の個別部品を使用して回路を構成し、特定の回路
を成すＩＣ等とともにプリント基板にその部品を実装す
ることが行われている。

【０００３】次に、図７は、個別部品で構成されたリレ
ードライブ回路を示す。このリレードライブ回路にはス
イッチング回路を成すトランジスタ回路２が設置されて
いる。即ち、トランジスタ４のベースには抵抗６を介し
て入力端子８Ａが形成され、そのエミッタには入力端子
８Ｂが形成されるとともに、エミッタ・ベース間には抵
抗１０が接続され、また、入力端子８Ｂは基準電位（Ｇ
ＮＤ）端子８Ｃに共通にされている。そして、トランジ
スタ４のコレクタと電圧印加端子１２との間には、並列
にリレー１４の励磁コイル１４Ａとともにダイオード１
６が接続されている。このリレードライブ回路では、入
力端子８Ａ、８Ｂ間に加えられた入力電圧Ｖ_i によって
トランジスタ４がスイッチングすることにより、リレー
１４の励磁コイル１４Ａの励磁電流が制御され、リレー
接点１４Ｂが開閉する。

【０００４】また、図８は、個別部品で構成されたイン
バータ回路を示す。このインバータ回路には、図７に示
したトランジスタ回路２が設置され、リレー１４及びダ
イオード１６に代えて抵抗１８が接続されているととも
に、トランジスタ４のコレクタに出力端子２０が形成さ
れている。従って、このインバータ回路では、入力端子
８Ａ、８Ｂに加えられた入力電圧Ｖ_i がトランジスタ４
によって反転され、その反転出力Ｖ_O が出力端子２０か
ら取り出される。

【０００５】

【発明が解決しようとする課題】このようなリレードラ
イブ回路やインバータ回路では、トランジスタ回路２の
用途や機能が異なっているものの、その回路構成は同一
である。このようなトランジスタ回路２を個別部品で構
成した場合、プリント基板上にトランジスタ４とともに
抵抗６、１０を個別に実装して形成されるため、トラン
ジスタ回路２の設置数に比例してプリント基板の実装面
積が拡大する上、その配線工数が増加するとともに、電
子機器の小型化や軽量化を妨げる等の他、複数のトラン
ジスタ回路２を必要とするビデオテープレコーダ等の電
子機器では高価になる。

【０００６】ところで、個別部品で構成されるトランジ
スタ回路２において、抵抗６はトランジスタ４に対する
ベース入力電流制限抵抗であって、その抵抗値によって
トランジスタ４の導通に必要なベース電流Ｉ_B が決定さ
れる。抵抗１０はプルダウン抵抗であり、トランジスタ
４に入力が無い場合、その抵抗値によってベース電位を
エミッタ電位に落とすことにより、トランジスタ４を遮
断状態にさせるものである。また、抵抗１８は負荷抵抗
であり、その抵抗値をＲ_L 、抵抗６、１０の抵抗値をＲ
₁ 、Ｒ₂ とすると、抵抗値Ｒ₁ は負荷電流Ｉ_L （＝Ｖ_CC
／Ｒ_L ）を流すのに十分なベース電流Ｉ_B を得るための
値にすることが必要である。そして、トランジスタ４で
は、ベース電流Ｉ_B に対しコレクタ電流Ｉ_C は、トラン
ジスタ４の電流増幅率ｈ_FEとベース電流Ｉ_B との積ｈ_FE
・Ｉ_B で与えられるので、Ｉ_B ＞Ｖ_CC／ｈ_FE・Ｒ_L の条
件を満たすことが必要であり、電流増幅率ｈ_FEは最少値
に設定し、ベース電流Ｉ_B は計算値の２〜５倍の余裕を
持たせることが行われている。この場合、抵抗１０に流
れる電流Ｉ_B2は、ベース・エミッタ間電圧Ｖ_BEと抵抗値
Ｒ₂ からＶ_BE／Ｒ₂ で与えられ、電流損失となるので、
この損失分を補った値のベース電流Ｉ_B 及び抵抗値Ｒ₂
が設定される。これらの定数設定は、トランジスタ回路
２が設置される回路条件に対応して行われ、設計上、個
々の回路ごとに個別に設定されるものである。特に、ト
ランジスタ４のスイッチング時のパラメータとしては、
電流増幅率ｈ_FEで決定するため、余裕を大きく取る必要
があり、個別部品で構成した場合に適正なスイッチング
特性を得るには、コレクタ・エミッタ間電圧Ｖ_CEを低く
したときの電流増幅率ｈ_FEが必要となるが、値の変動が
大きく、一般に保証されていないので、上述のように公
表された電圧の最少値で計算されたベース電流Ｉ_B の２
〜５倍の値にベース電流Ｉ_B を設定するのである。この
ような粗い数値設定が許されるのは、トランジスタ４の
飽和領域において、ベース電流Ｉ_B の増大に対するコレ
クタ電流Ｉ_C の増加は極めて小さくなり、抵抗値Ｒ₁ の
設定誤差によるコレクタ電流Ｉ_C の変化が小さいことに
よる。

【０００７】そして、トランジスタ回路２では、入力電
圧Ｖ_i がトランジスタ４のベース・エミッタ間電圧Ｖ_BE
を越えると、ベース電流Ｉ_B が流れ、そのベース電流Ｉ
_B が流れる直前の入力電圧をしきい値電圧Ｖ_thとする
と、しきい値電圧Ｖ_thは、 Ｖ_th＝Ｒ₁ ・Ｉ_B2＋Ｒ₂ ・Ｉ_B2 ・・・（１） となり、電流Ｉ_B2は、Ｉ_B2＝Ｖ_BE／Ｒ₂ であるから、こ
れを式（１）に代入すると、

【０００８】

【数１】

【０００９】となる。従って、しきい値電圧Ｖ_thは、抵
抗値Ｒ₁ 、Ｒ₂ の比によって決定されるとともに、プル
ダウン抵抗（抵抗１０）を有しないトランジスタ回路に
おけるしきい値電圧Ｖ_thの（Ｒ₁ ／Ｒ₂ ＋１）倍になっ
ていることが判る。ここで、トランジスタ４のベース・
エミッタ間電圧Ｖ_BEは約０．６Ｖであるので、しきい値
電圧Ｖ_thは、

【００１０】

【数２】

【００１１】となり、入力電圧Ｖ_i がしきい値電圧Ｖ_th
を越えると、トランジスタ４のベース電圧Ｖ_B が０．６
Ｖを越え、トランジスタ４にはベース電流Ｉ_B が流れ出
し、トランジスタ４が導通状態に移行する。

【００１２】このようなトランジスタ回路２では、抵抗
６、１０の抵抗値比率がスイッチング動作の基準である
しきい値電圧Ｖ_thに影響を与え、抵抗値比率が変動する
と、スイッチング特性にばらつきが生じるので、抵抗
６、１０にはトランジスタ４の特性に対応し、必要な抵
抗値比率を確保するために相対的に精度の高い抵抗器が
必要となる。

【００１３】そこで、この発明は、単一のトランジスタ
に対して付随する最小限の抵抗を内蔵させ、トランジス
タや抵抗に任意の特性を製造段階で設定するとともに、
トランジスタ及び抵抗からなる単一の回路素子として構
成し、個別部品のトランジスタと同様の端子構成を持
ち、個別部品であるトランジスタや抵抗器の定数設定や
選定等の手数を要しない上、個別部品であるトランジス
タと同様に個別部品として取り扱うことができる抵抗内
蔵トランジスタを提供することを目的とする。

【００１４】

【課題を解決するための手段】即ち、この発明の抵抗内
蔵トランジスタは、単一のトランジスタ（２４）の上に
設置したポリシリコンからなる第１の抵抗（２６）及び
第２の抵抗（３０）とを以て単一の素子体を成す抵抗内
蔵トランジスタであって、前記トランジスタは単一のト
ランジスタのみが形成可能な最小限の半導体基板（３
２）を以てコレクタ、前記半導体基板に形成された第１
の導電領域をベース（３４）、このベースの内部に選択
的に形成された第２の導電領域をエミッタ（３６）と
し、前記第１及び第２の抵抗は、前記トランジスタの表
面層を覆う絶縁層（酸化膜３８）上に設置するととも
に、前記第１の抵抗の一端を前記ベースに配線導体（電
極４２）を以て接続するとともに、前記第２の抵抗を前
記トランジスタのベースとエミッタとの間に配線導体
（エミッタ電極４０）を以て接続し、前記半導体基板に
コレクタ端子（２８Ｃ）、前記エミッタにはエミッタ電
極（４０）、前記第１の抵抗の他端に前記ベースに対す
るベース電極（４４）を設け、前記エミッタ電極には前
記半導体基板を収納する容器に形成されたエミッタ端子
（２８Ｅ）がリードボンディングを以て接続され、前記
ベース電極には前記容器に形成されたベース端子（２８
Ｂ）がリードボンディングを以て接続されたことを特徴
とする。

【００１５】この発明の抵抗内蔵トランジスタによれ
ば、個別部品としての単一のトランジスタに対して付随
する最小限の抵抗としてポリシリコンからなる第１及び
第２の抵抗を内蔵させ、トランジスタや抵抗に任意の特
性を製造段階で設定するとともに、トランジスタ及び抵
抗からなる単一の回路素子として構成したことにより、
本来個別部品としてのトランジスタが持つコレクタ端
子、エミッタ端子及びベース端子が容器に形成されてい
るので、個別部品のトランジスタと同様の端子構成を成
している。したがって、この抵抗内蔵トランジスタは、
個別部品であるトランジスタや抵抗器の定数設定や選定
等の手数を要しない上、個別部品であるトランジスタと
同様に個別部品として取り扱い、スイッチング回路やイ
ンバータ回路等の各種の回路に用いられる。

【００１６】

【発明の実施の形態】以下、この発明を図面に示した実
施形態を参照して詳細に説明する。

【００１７】図１ないし図３は、この発明の抵抗内蔵ト
ランジスタの実施形態を示し、図１は抵抗内蔵トランジ
スタの等価回路、図２は保護膜を省略した抵抗内蔵トラ
ンジスタの表面部の構成、図３は図２のＡ−Ａ線断面を
示す。

【００１８】図１に示すように、この抵抗内蔵トランジ
スタ２２は、トランジスタ２４を設置するとともに、こ
のトランジスタ２４に対して必要最小限の第１及び第２
の抵抗２６、３０を設置して単一の回路素子、即ち、素
子体として構成されたものである。即ち、この抵抗内蔵
トランジスタ２２には、単一のトランジスタ２４が設置
され、このトランジスタ２４のベースには抵抗２６の一
端が接続され、抵抗２６の他端にはベース端子２８Ｂが
形成されている。また、ベース・エミッタ間にはバイア
ス回路を構成する抵抗３０が接続され、これら抵抗２
６、３０の抵抗値及び抵抗値比率は任意に設定される。
そして、エミッタにはエミッタ端子２８Ｅ、コレクタに
はコレクタ端子２８Ｃが形成されている。

【００１９】この抵抗内蔵トランジスタ２２には、図２
及び図３に示すように、単一のトランジスタを形成する
ための最小限の半導体基板３２が設置され、この半導体
基板３２はシリコン等で形成されている。そして、この
抵抗内蔵トランジスタ２２では、半導体基板３２をコレ
クタとし、半導体基板３２の表面層に選択的に第１の導
電領域の設置によってトランジスタ２４のベース３４が
形成され、このベース３４には、選択的に設置された第
２の導電領域によってエミッタ３６が形成されている。
即ち、抵抗内蔵トランジスタ２２に設置されるトランジ
スタ２４は、個別部品であるトランジスタと同様に形成
される。

【００２０】そして、半導体基板３２の表面部には、絶
縁層としてＳｉＯ₂ 等で形成された酸化膜３８が設置さ
れ、この酸化膜３８の表面には、第１及び第２の抵抗２
６、３０がＮｉ−Ｃｒ又はポリシリコン等から成る薄膜
抵抗によって形成されている。エミッタ３６の表面を覆
う酸化膜３８には、コンタクトウインドが形成され、ア
ルミニウム、金等を蒸着することにより、エミッタ３６
に対するエミッタ電極４０が形成されている。このエミ
ッタ電極４０は、エミッタ端子２８Ｅに対応しており、
抵抗３０の一端部の上面に配線導体として延長され、電
気的に接続されている。また、ベース３４の表面を覆う
酸化膜３８にはコンタクトウインドが形成され、エミッ
タ電極４０と同様に電極４２が形成されている。この電
極４２は抵抗２６、３０の一端部の上面に配線導体とし
て延長されており、抵抗２６、３０の一端部とベースと
の間が電極４２を以て電気的に接続されている。また、
抵抗２６の他端部には、ベース端子２８Ｂに接続するベ
ース電極４４が形成されている。トランジスタ２４のコ
レクタに成っている半導体基板３２、半導体基板３２に
設置されたエミッタ電極４０、ベース電極４４には、半
導体基板３２を収納する容器に設置されたピンから成る
コレクタ端子２８Ｃ、エミッタ端子２８Ｅ、ベース端子
２８Ｂのそれぞれがリードボンディングにより電気的に
接続されている。

【００２１】そして、この抵抗内蔵トランジスタ２２
は、個別部品であるトランジスタと同様に１パッケージ
に組み込んで形成される。従って、一つの抵抗内蔵トラ
ンジスタ２２はトランジスタ２４及び抵抗２６、３０か
ら成る回路素子を成し、通常のトランジスタと同様に３
端子構造を持つので、個別部品としてのトランジスタと
同様に一つの電子部品として扱うことができ、しかも、
トランジスタ２４の電気的特性及び抵抗２６、３０の抵
抗値や抵抗値比率は用途に応じて任意の特性が設定でき
るので、例えば、図４に示すように、従来のリレードラ
イブ回路（図７）におけるトランジスタ回路２に代えて
抵抗内蔵トランジスタ２２を設置し、また、図５に示す
ように、インバータ回路（図８）におけるトランジスタ
回路２に代えて抵抗内蔵トランジスタ２２を設置するこ
とができ、単一のトランジスタと同様の端子構造を持っ
ているので、その端子に対して必要な接続を行えばよ
く、その扱いは個別部品としてのトランジスタと同様で
あり、非常に簡易である。このように、この抵抗内蔵ト
ランジスタ２２は、スイッチング回路やインバータ回路
等に広く用いることができるのである。

【００２２】また、抵抗内蔵トランジスタ２２では、ト
ランジスタ２４とともに抵抗２６、３０を内蔵すること
によって、抵抗２６、３０の各抵抗値を抵抗内蔵トラン
ジスタ２２の製造段階で任意に設定でき、しきい値電圧
Ｖ_th等の所望のスイッチング特性を任意に設定し、か
つ、その特性を保証し得るので、入力電圧Ｖ_i のみでス
イッチング特性の確認ができる。特に、各抵抗２６、３
０は共に薄膜抵抗によって形成されており、トランジス
タ２４の上に同一の製造条件を以て形成され、各抵抗値
Ｒ₁ 、Ｒ₂ ないし相対的な抵抗値比率を製造段階で任意
に設定し、同一の電気的な特性を持たせることができ
る。図２に示す抵抗２６、３０は、同一幅に形成され、
各抵抗値Ｒ₁ 、Ｒ₂ は同一抵抗値に設定されている。従
って、この抵抗内蔵トランジスタ２２では、個別部品で
あるトランジスタに抵抗器を付加した従来のトランジス
タ回路２のように、トランジスタの電流増幅率ｈ_FEや抵
抗値Ｒ ₁ 、Ｒ₂ の抵抗比を設計段階で調整する必要がな
く、入力電圧Ｖ_i のみをパラメータとして必要なスイッ
チング特性を選択し、任意の回路条件に適合した信頼性
の高いスイッチング動作を実現することができる。従
来、個別部品であるトランジスタを用いた場合に必要な
スイッチング特性を得るために要求されていたパラメー
タ測定、精度の高い抵抗器の選択、抵抗値比率の設定な
どの手数が無く、また、測定精度の高い領域内に適合す
る回路とするなどの制限を受けることがなく、任意のス
イッチ回路を実現することができる。

【００２３】この抵抗内蔵トランジスタ２２の飽和領域
において、抵抗２６の抵抗値Ｒ₁ をパラメータとしたＶ
_i （入力電圧）−Ｉ_C （コレクタ電流）を図６に示す。
このＶ_i −Ｉ_C 動作曲線は、トランジスタ２４のコレク
タ・エミッタ間電圧Ｖ_CE＝３Ｖ（Ｔ＝２５℃）の場合を
示し、Ｌ₁ はＲ₁ ＝Ｒ₂ ＝２．２ｋΩ、Ｌ₂ はＲ₁ ＝Ｒ
₂ ＝１０ｋΩ、Ｌ₃ はＲ₁ ＝Ｒ₂ ＝４７ｋΩの場合を示
す。

【００２４】そして、図６から明らかなように、抵抗値
Ｒ₁ ＝Ｒ₂ が変動したとき、Ｖ_i −Ｉ_C 動作曲線Ｌ₁ 〜
Ｌ₃ は、ほぼコレクタ電流Ｉ_C 軸方向に平行移動したも
のとなる。従って、所望の電力負荷に対して抵抗値変動
の影響を受け難い動作点を設定するには、Ｖ_i −Ｉ_C 動
作曲線の平坦領域となるように抵抗内蔵トランジスタ２
２を選択すればよい。

【００２５】しかしながら、Ｖ_i −Ｉ_C 動作曲線Ｌ₁ 〜
Ｌ₃ の平坦部分が大きいもの程、抵抗値Ｒ₁ 、Ｒ₂ が小
さく、従って、電力消費が大きくなることから、Ｖ_i −
Ｉ_C動作曲線の立上り付近を動作点とすると、最も効率
が良いものとなる。そして、入力電圧Ｖ_i の変動やノイ
ズによる誤動作を防止するため、動作点を含む一定の電
圧範囲を除いてオン（ＯＮ）、オフ（ＯＦＦ）電圧領域
を設定するが、その領域はそれ程狭い範囲ではなく、Ｖ
_i −Ｉ_C 動作曲線が対数グラフで表されているように、
抵抗内蔵トランジスタ２２で広い範囲の負荷電力をカバ
ーすることができる。また、抵抗２６、３０は薄膜抵抗
で形成されるため、薄膜抵抗では比較的大きな抵抗値誤
差を生じるが、それによる動作電圧の変動は小さいの
で、その抵抗値誤差を無視することができる。従って、
限られた組合せの抵抗２６、３０から成る抵抗内蔵トラ
ンジスタ２２の供給によって、電力負荷の異なる殆どの
スイッチ回路に適用可能である。

【００２６】そして、単一のトランジスタ２４を形成す
る最小限の半導体基板３２に対し、トランジスタ２４及
び抵抗２６、３０を一体化して通常の単一のトランジス
タと同様に１チップ化されているので、従来のトランジ
スタに抵抗を外部接続する回路形態に比較し、抵抗を外
部接続する必要がなく、その配線工数の簡略化ととも
に、各種使用機器の小型化や軽量化等を図ることがで
き、実装されるプリント基板の実装コストの低減を図る
ことができる。

【００２７】また、回路構成上では、ベース入力抵抗で
ある抵抗２６をトランジスタ２４のパッケージ内に形成
していることから、外部からのサージ、静電気等に対す
る耐圧を向上させることができるとともに、ベースを外
部に引き出していないため、外部雑音による影響を受け
難く、また、ＩＣでは形成することができない高耐圧、
大電流の回路を容易に実現でき、しかも、装置を簡略化
することができる。

【００２８】さらに、最小限の能動素子である単一のト
ランジスタ２４は、隣接する他の能動素子が無いことか
ら、トランジスタ２４のみのエミッタ・ベース間、ベー
ス・コレクタ間の浮遊容量を小さく、周波数特性、スイ
ッチングスピード等を改善することができ、ＩＣでは得
ることができない優れた特性を達成することができる。
そして、この抵抗内蔵トランジスタ２２とＩＣとを比較
すると、抵抗内蔵トランジスタ２２は、基準電位（ＧＮ
Ｄ）端子が無いので、トランジスタ２４をエミッタ接地
で使用する制限を受けることがなく、ベース端子２８Ｂ
をエミッタ電位以下にバイアスすることも可能であり、
同一特性を持ったコンプリメンタリデバイスを容易に形
成できる。また、この抵抗内蔵トランジスタ２２では、
抵抗２６、３０を薄膜抵抗で形成しているため、ＩＣに
おけるアイソレーションが不要であり、寄生トランジス
タ効果を生じないので、その対策も不要である。

【００２９】

【発明の効果】以上説明したように、この発明によれ
ば、次のような効果が得られる。 （ａ）単一のトランジスタを形成可能な最小限の半導体
基板に、単一のトランジスタとともにポリシリコンから
なる第１及び第２の抵抗を設置して３端子の回路素子を
構成でき、トランジスタの特性に対応し、任意のスイッ
チング特性等の動作特性を並設される第１及び第２の抵
抗の抵抗値や抵抗値比率を製造段階で任意に設定して実
現でき、これを個別部品であるトランジスタと同様の容
器に内蔵したので、個別部品のトランジスタと同様に個
別部品として取り扱うことができるとともに、スイッチ
ング回路やインバータ回路などに広く用いることがで
き、個別部品であるトランジスタと同等の端子構成から
個別部品のトランジスタと同様な実装形態を取ることが
できる。

【００３０】（ｂ）単一のトランジスタ上に絶縁層を介
して第１及び第２の抵抗を設置しているので、個別部品
であるトランジスタに抵抗器を外部接続した従来のトラ
ンジスタ回路に比較し、プリント基板上の抵抗の設置面
積を削減できるとともに、抵抗を外部接続する必要がな
く、その配線工数の簡略化、各種使用機器の小型化、軽
量化等を図ることができ、プリント基板の実装コストの
低減を図ることができる。

【００３１】（ｃ）トランジスタとともに設置された第
１及び第２の抵抗は、同一の製造条件によって形成され
るポリシリコンからなる抵抗を用いているので、同一特
性を持ち、精度の高い抵抗値ないし抵抗比が設定できる
とともに、スイッチング回路やインバータ回路等の用途
に対応したものとすることができる。

【００３２】（ｄ）第１及び第２の抵抗の抵抗比によっ
てトランジスタをスイッチングするしきい値電圧を一定
範囲に保証でき、ベース端子とエミッタ端子との間の電
圧でトランジスタのスイッチング動作を制御できるスイ
ッチング素子として用いることができ、ベース端子に対
する入力電圧のみでスイッチング動作の範囲を確認で
き、精度の高いインバータ回路として用いることができ
る。

【００３３】（ｅ）また、個別部品であるトランジスタ
の単体では、ベース・エミッタ間電圧が例えば、０．６
Ｖと低く、ベース・エミッタ間電圧だけで実現しようと
するスイッチング回路のしきい値電圧等、スイッチング
特性について保証することができないのに対し、この抵
抗内蔵トランジスタでは、第１及び第２の抵抗の付加に
よって一義的にしきい値電圧を設定でき、しかも、その
１〜数Ｖ程度の電圧値に設定できるので、その値を測定
し易く、スイッチング精度を製造段階で確立し、かつ精
度を向上させることができ、所望のスイッチング特性を
保証することができる。即ち、第１及び第２の抵抗は、
トランジスタの特性に対応し、用途に応じた抵抗値及び
抵抗値比率の設定により、両者の相互的な関係によって
スイッチング回路等の基本的な機能回路を構成すること
ができ、トランジスタや抵抗器の選択ないし定数設定の
手数が無く、任意の動作特性が設定された抵抗内蔵トラ
ンジスタを単一の回路素子として選択することができ、
設計の簡略化とともに、各種機器の製造コストを低減さ
せることができる。

【００３４】（ｆ）また、この抵抗内蔵トランジスタ
は、単一のトランジスタのベース入力側に第１の抵抗、
ベース・エミッタ間に第２の抵抗を設置して一つの独立
した回路素子として構成しているので、トランジスタと
第１及び第２の抵抗とによって負荷電流の範囲を明確化
できるとともに、第１及び第２の抵抗の大まかな抵抗値
の設定によって負荷電流範囲を段階的に設定することが
でき、数種の負荷電流範囲を設定すれば、殆どのスイッ
チング回路に適用でき、特定範囲に設定された負荷電流
範囲の抵抗内蔵トランジスタを適用すべきスイッチ回路
等に対応して必要な負荷電流能力のものを適宜選択で
き、回路設計の自由度を拡大できるとともに、その簡略
化を図ることができる。即ち、抵抗内蔵トランジスタに
おけるトランジスタの飽和領域において、第１及び第２
の抵抗の抵抗値に応じた負荷電流が得られるが、所望の
電力負荷に対して抵抗値変動の影響を受け難い動作点を
設定するには、入力電圧に対するコレクタ電流動作曲線
の平坦領域となるように抵抗内蔵トランジスタを選択
し、また、その平坦部分は第１及び第２の抵抗の値が小
さく電力消費が大きくなることから、コレクタ電流の立
上り付近を動作点とすれば、最も効率が良いものとな
る。また、入力電圧の変動やノイズによる誤動作を防止
するには、動作点を含む一定の電圧範囲を除いてスイッ
チング電圧領域を設定すればよく、抵抗内蔵トランジス
タで広い範囲の負荷電力をカバーすることができる。そ
して、第１及び第２の抵抗はポリシリコンで形成されて
いるので、ポリシリコンからなる抵抗では比較的大きな
抵抗値誤差を生じるものの、それによる動作電圧の変動
は小さいので、その抵抗値誤差を無視することができ、
限られた組合せの第１及び第２の抵抗の抵抗値や抵抗値
比率を持つ抵抗内蔵トランジスタを供給することによっ
て、電力負荷の異なる殆どのスイッチ回路に適用でき
る。

【００３５】（ｇ）また、ベース入力側に設置された第
１の抵抗によって、外部からのサージ、静電気等に対す
る耐圧を向上させることができ、ベースを直接外部に引
き出していないため、個別部品のトランジスタに比較し
て外部雑音による影響を受け難く、また、ＩＣでは形成
することができない高耐圧、大電流の回路を容易に実現
でき、しかも、素子構成を簡略化することができる。

【００３６】（ｈ）ＩＣのような基準電位（接地）端子
が無く、しかも、トランジスタはエミッタ接地で使用す
る制限を受けることがなく、また、ベース端子をエミッ
タ電位以下にバイアスすることも可能であり、任意の回
路形態で使用できるとともに、同一特性を持ったコンプ
リメンタリデバイスを容易に実現できる。

【００３７】（ｉ）第１及び第２の抵抗はポリシリコン
で形成するため、ＩＣにおけるアイソレーションが不要
であり、寄生トランジスタ効果を生じることがないの
で、その対策も不要である。

【図面の簡単な説明】

【図１】この発明の抵抗内蔵トランジスタの実施形態を
示す回路図である。

【図２】図１に示した抵抗内蔵トランジスタの構成を示
す平面図である。

【図３】図２に示した抵抗内蔵トランジスタのＡ−Ａ線
断面図である。

【図４】図１に示したこの発明の抵抗内蔵トランジスタ
の実施形態を示す回路図である。

【図５】図１に示したこの発明の抵抗内蔵トランジスタ
の実施形態を示す回路図である。

【図６】この発明の抵抗内蔵トランジスタにおけるＶ_i
−Ｉ_C 動作曲線の一例を示す図である。

【図７】個別部品を用いた従来のリレードライブ回路で
ある。

【図８】個別部品を用いた従来のインバータ回路を示す
回路図である。

【符号の説明】

２２ 抵抗内蔵トランジスタ ２４ トランジスタ ２６ 抵抗（第１の抵抗） ２８Ｂ ベース端子 ２８Ｃ コレクタ端子 ２８Ｅ エミッタ端子 ３０ 抵抗（第２の抵抗） ３２ 半導体基板 ３４ ベース ３６ エミッタ ３８ 酸化膜（絶縁層） ４０ エミッタ電極（配線導体） ４２ 電極（配線導体） ４４ ベース電極

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/73

Claims (1)

【特許請求の範囲】
1. 【請求項１】 単一のトランジスタの上に設置したポリ
   シリコンからなる第１の抵抗及び第２の抵抗とを以て単
   一の素子体を成す抵抗内蔵トランジスタであって、前記
   トランジスタは単一のトランジスタのみが形成可能な最
   小限の半導体基板を以てコレクタ、前記半導体基板に形
   成された第１の導電領域をベース、このベースの内部に
   選択的に形成された第２の導電領域をエミッタとし、前
   記第１及び第２の抵抗は、前記トランジスタの表面層を
   覆う絶縁層上に設置するとともに、前記第１の抵抗の一
   端を前記ベースに配線導体を以て接続し、かつ、前記第
   ２の抵抗を前記トランジスタのベースとエミッタとの間
   に配線導体を以て接続し、前記半導体基板にコレクタ端
   子、前記エミッタにはエミッタ電極、前記第１の抵抗の
   他端に前記ベースに対するベース電極を設け、前記エミ
   ッタ電極には前記半導体基板を収納する容器に形成され
   たエミッタ端子がリードボンディングを以て接続され、
   前記ベース電極には前記容器に形成されたベース端子が
   リードボンディングを以て接続されたことを特徴とする
   抵抗内蔵トランジスタ。