JPH10335668A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH10335668A JPH10335668A JP14162597A JP14162597A JPH10335668A JP H10335668 A JPH10335668 A JP H10335668A JP 14162597 A JP14162597 A JP 14162597A JP 14162597 A JP14162597 A JP 14162597A JP H10335668 A JPH10335668 A JP H10335668A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate electrode
- oxide film
- bus line
- anodic oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 薄膜トランジスタの製造方法に関し、ポーラ
スな陽極酸化膜の除去工程において、ゲート電極及びゲ
ートバスラインに孔が発生することを防止する。 【解決手段】 絶縁性基板１上に設けた多結晶シリコン
膜３上にゲート絶縁膜４を介してゲート電極５及びゲー
トバスライン８を形成し、少なくともゲート電極５の側
壁に陽極酸化膜７を形成したのち、ゲート電極５の側壁
に設けた陽極酸化膜７を除去する前に、ゲートバスライ
ン８と陽極酸化用の電源供給線１０を電気的に切断す
る。
スな陽極酸化膜の除去工程において、ゲート電極及びゲ
ートバスラインに孔が発生することを防止する。 【解決手段】 絶縁性基板１上に設けた多結晶シリコン
膜３上にゲート絶縁膜４を介してゲート電極５及びゲー
トバスライン８を形成し、少なくともゲート電極５の側
壁に陽極酸化膜７を形成したのち、ゲート電極５の側壁
に設けた陽極酸化膜７を除去する前に、ゲートバスライ
ン８と陽極酸化用の電源供給線１０を電気的に切断す
る。
Description
【０００１】
【発明の属する技術分野】本発明は薄膜トランジスタの
製造方法に関するものであり、特に、液晶表示装置の画
素スイッチング素子、或いは、データドライバ及びゲー
トドライバ等として用いる多結晶シリコン薄膜トランジ
スタ（ＴＦＴ）の陽極酸化膜の除去工程に特徴のある薄
膜トランジスタの製造方法に関するものである。
製造方法に関するものであり、特に、液晶表示装置の画
素スイッチング素子、或いは、データドライバ及びゲー
トドライバ等として用いる多結晶シリコン薄膜トランジ
スタ（ＴＦＴ）の陽極酸化膜の除去工程に特徴のある薄
膜トランジスタの製造方法に関するものである。
【０００２】
【従来の技術】従来、液晶表示装置は小型・軽量・低消
費電力であるため、ＯＡ端末やプロジェクター等に使用
されたり、或いは、携帯可能性を利用して小型液晶テレ
ビ等に使用されており、特に、高品質液晶表示装置用に
は、画素毎にスイッチング用のＴＦＴを設けたアクティ
ブマトリクス型液晶表示装置が用いられている。
費電力であるため、ＯＡ端末やプロジェクター等に使用
されたり、或いは、携帯可能性を利用して小型液晶テレ
ビ等に使用されており、特に、高品質液晶表示装置用に
は、画素毎にスイッチング用のＴＦＴを設けたアクティ
ブマトリクス型液晶表示装置が用いられている。
【０００３】この様なアクティブマトリクス型液晶表示
装置において、アドレス用ＴＦＴや、各画素ＴＦＴのゲ
ート線或いはデータ線に印加する電圧を制御する画素周
辺部の駆動ドライバー用のＴＦＴは、近年の液晶表示装
置の高精細化、高品質化に伴って高移動度のものが求め
られており、この様な要請に応えるためにＴＦＴを構成
する半導体層として多結晶シリコン膜を用いた多結晶シ
リコンＴＦＴが採用され始めている。
装置において、アドレス用ＴＦＴや、各画素ＴＦＴのゲ
ート線或いはデータ線に印加する電圧を制御する画素周
辺部の駆動ドライバー用のＴＦＴは、近年の液晶表示装
置の高精細化、高品質化に伴って高移動度のものが求め
られており、この様な要請に応えるためにＴＦＴを構成
する半導体層として多結晶シリコン膜を用いた多結晶シ
リコンＴＦＴが採用され始めている。
【０００４】しかし、この様な多結晶シリコンＴＦＴに
用いる多結晶シリコン膜は、単結晶シリコン膜に比べて
結晶性が劣るため、単結晶シリコンＴＦＴと比較してオ
フ電流が高いという問題がある。
用いる多結晶シリコン膜は、単結晶シリコン膜に比べて
結晶性が劣るため、単結晶シリコンＴＦＴと比較してオ
フ電流が高いという問題がある。
【０００５】この様なオフ電流の問題を解決するため
に、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉ
ｎ）構造の採用が検討されており、高不純物濃度のソー
ス・ドレイン領域とチャネル領域との間に低不純物濃度
のＬＤＤ領域を設けることによって、ＴＦＴのオフ状態
の時のチャネル−ドレイン領域（ソース領域）間の電界
を緩和して、リーク電流を低減しようというものであ
る。
に、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉ
ｎ）構造の採用が検討されており、高不純物濃度のソー
ス・ドレイン領域とチャネル領域との間に低不純物濃度
のＬＤＤ領域を設けることによって、ＴＦＴのオフ状態
の時のチャネル−ドレイン領域（ソース領域）間の電界
を緩和して、リーク電流を低減しようというものであ
る。
【０００６】ここで、従来のＬＤＤ構造ＴＦＴの製造工
程を、図６及び図７を参照して説明するが、図７
（ｄ），（ｅ）の右側の図は、陽極酸化のための電源供
給線とゲート電極に繋がるゲートバスラインとの接続部
の構造を示す要部断面図である。
程を、図６及び図７を参照して説明するが、図７
（ｄ），（ｅ）の右側の図は、陽極酸化のための電源供
給線とゲート電極に繋がるゲートバスラインとの接続部
の構造を示す要部断面図である。
【０００７】図６（ａ）参照 まず、石英ガラス基板４１上に下地ＳｉＯ2 膜４２を介
して多結晶シリコンパターン４３を設けたのち、ゲート
絶縁膜となるＳｉＯ2 膜４４及びゲート電極となるＡｌ
層４５を堆積させ、次いで、酒石酸＋エチレングリコー
ルからなる溶液中でＡｌ層４５を陽極酸化して、その表
面に孔が少なく緻密な無孔質陽極酸化膜４６を形成す
る。
して多結晶シリコンパターン４３を設けたのち、ゲート
絶縁膜となるＳｉＯ2 膜４４及びゲート電極となるＡｌ
層４５を堆積させ、次いで、酒石酸＋エチレングリコー
ルからなる溶液中でＡｌ層４５を陽極酸化して、その表
面に孔が少なく緻密な無孔質陽極酸化膜４６を形成す
る。
【０００８】図６（ｂ）参照 次いで、レジストパターン４７をマスクとして、無孔質
陽極酸化膜４６及びＡｌ層４５をエッチングして、ゲー
ト電極４８、ゲート電極４８に繋がるゲートバスライン
（図示せず）、及び、無孔質陽極酸化保護膜４９を形成
する。
陽極酸化膜４６及びＡｌ層４５をエッチングして、ゲー
ト電極４８、ゲート電極４８に繋がるゲートバスライン
（図示せず）、及び、無孔質陽極酸化保護膜４９を形成
する。
【０００９】次いで、ＬＤＤ領域を自己整合的に形成す
るために、シュウ酸溶液中で再び陽極酸化することによ
りゲート電極４８の露出表面、即ち、側面にポーラスな
多孔質陽極酸化膜５０を形成する。
るために、シュウ酸溶液中で再び陽極酸化することによ
りゲート電極４８の露出表面、即ち、側面にポーラスな
多孔質陽極酸化膜５０を形成する。
【００１０】図６（ｃ）参照 次いで、無孔質陽極酸化保護膜４９及び多孔質陽極酸化
膜５０をマスクとして、ＳｉＯ2 膜４４をエッチングす
ることによってゲート絶縁膜５１を形成すると共に、多
結晶シリコンパターン４３を露出させる。
膜５０をマスクとして、ＳｉＯ2 膜４４をエッチングす
ることによってゲート絶縁膜５１を形成すると共に、多
結晶シリコンパターン４３を露出させる。
【００１１】図７（ｄ）参照 次いで、Ａｌ混酸（リン酸＋硝酸＋水）を用いてエッチ
ングすることによって、ゲート電極４８の側壁に形成さ
れている多孔質陽極酸化膜５０を選択的に除去して、除
去部直下のゲート絶縁膜５１をＬＤＤマスク領域とす
る。なお、右の図から明らかなように、この工程まで
は、ゲート電極４８に繋がるゲートバスライン５２は電
源供給線５３と電気的に接続されている。
ングすることによって、ゲート電極４８の側壁に形成さ
れている多孔質陽極酸化膜５０を選択的に除去して、除
去部直下のゲート絶縁膜５１をＬＤＤマスク領域とす
る。なお、右の図から明らかなように、この工程まで
は、ゲート電極４８に繋がるゲートバスライン５２は電
源供給線５３と電気的に接続されている。
【００１２】図７（ｅ）参照 次いで、ゲートバスライン５２と電源供給線５３を電気
的に切断するために、エッチングにより切断部５４を設
けたのち、Ｐイオン５５を低加速エネルギーで高濃度に
注入してソース・ドレイン領域５６を形成し、次いで、
Ｐイオンを高加速エネルギーで低濃度に注入してＬＤＤ
領域５７を形成する。
的に切断するために、エッチングにより切断部５４を設
けたのち、Ｐイオン５５を低加速エネルギーで高濃度に
注入してソース・ドレイン領域５６を形成し、次いで、
Ｐイオンを高加速エネルギーで低濃度に注入してＬＤＤ
領域５７を形成する。
【００１３】図７（ｆ）参照 次いで、全面に層間絶縁膜として、エッチングストッパ
ーとなるＳｉＯ2 膜５８、及び、ＳｉＮ膜５９を堆積さ
せ、次いで、パターニングすることによってソース・ド
レイン領域５６及びゲート電極４８に対するコンタクト
ホールを形成したのち、Ｔｉ膜を堆積させ、パターニン
グすることによってソース・ドレイン電極６０及びゲー
ト引出電極６１を形成していた。なお、画素スイッチン
グ用ＴＦＴ、即ち、アドレス用ＴＦＴの場合には、ゲー
ト引出電極は必要ない。
ーとなるＳｉＯ2 膜５８、及び、ＳｉＮ膜５９を堆積さ
せ、次いで、パターニングすることによってソース・ド
レイン領域５６及びゲート電極４８に対するコンタクト
ホールを形成したのち、Ｔｉ膜を堆積させ、パターニン
グすることによってソース・ドレイン電極６０及びゲー
ト引出電極６１を形成していた。なお、画素スイッチン
グ用ＴＦＴ、即ち、アドレス用ＴＦＴの場合には、ゲー
ト引出電極は必要ない。
【００１４】
【発明が解決しようとする課題】しかし、従来のＴＦＴ
の製造工程においては、ポーラスな多孔質陽極酸化膜５
０を除去する工程において、ゲート電極４８或いはゲー
トバスライン５２に多数の孔が発生し、ゲートバスライ
ン５２がオープンになったり、或いは、ゲート破損によ
りＴＦＴが動作しなくなるという問題がある。
の製造工程においては、ポーラスな多孔質陽極酸化膜５
０を除去する工程において、ゲート電極４８或いはゲー
トバスライン５２に多数の孔が発生し、ゲートバスライ
ン５２がオープンになったり、或いは、ゲート破損によ
りＴＦＴが動作しなくなるという問題がある。
【００１５】図８（ａ）参照 即ち、ポーラスな多孔質陽極酸化膜５０を除去する工程
において、ゲートバスライン５２と電源供給線５３が電
気的に接続されていると、エッチング液中で、多結晶シ
リコンパターン４８とゲートバスライン５２との間に、
ＳｉとＡｌのイオン化傾向に基づいて化学電池が形成さ
れ、電源供給線５３を介して閉回路が構成されて電子６
４が流れるため、ゲート電極４８或いはゲートバスライ
ン５２にピンホールが存在すると、ピンホールが化学反
応によってその一部が溶解し、多数の孔６２，６３が形
成されるものと考えられる。
において、ゲートバスライン５２と電源供給線５３が電
気的に接続されていると、エッチング液中で、多結晶シ
リコンパターン４８とゲートバスライン５２との間に、
ＳｉとＡｌのイオン化傾向に基づいて化学電池が形成さ
れ、電源供給線５３を介して閉回路が構成されて電子６
４が流れるため、ゲート電極４８或いはゲートバスライ
ン５２にピンホールが存在すると、ピンホールが化学反
応によってその一部が溶解し、多数の孔６２，６３が形
成されるものと考えられる。
【００１６】図８（ｂ）参照 これらの孔６２，６３は、エッチング時間にもよるが、
場合によっては、直径２μｍ程度の大きさになり、イオ
ン注入により、ソース・ドレイン領域５６及びＬＤＤ領
域５７を形成してもＴＦＴとして動作しなくなり、ま
た、ゲートバスライン５２に孔６３が形成された場合に
は、ゲートバスライン５２が孔６３によって切断され、
回路がオープンになってしまうことがある。
場合によっては、直径２μｍ程度の大きさになり、イオ
ン注入により、ソース・ドレイン領域５６及びＬＤＤ領
域５７を形成してもＴＦＴとして動作しなくなり、ま
た、ゲートバスライン５２に孔６３が形成された場合に
は、ゲートバスライン５２が孔６３によって切断され、
回路がオープンになってしまうことがある。
【００１７】したがって、本発明は、ポーラスな陽極酸
化膜の除去工程において、ゲート電極及びゲートバスラ
インに孔が発生することを防止することを目的とする。
化膜の除去工程において、ゲート電極及びゲートバスラ
インに孔が発生することを防止することを目的とする。
【００１８】
【課題を解決するための手段】図１は本発明の原理的構
成の説明図であり、この図１を参照して本発明における
課題を解決するための手段を説明する。なお、各図にお
ける左側の図は、ＴＦＴ素子部の要部断面図であり、ま
た、右側の図はゲート電極に繋がるゲートバスラインの
電源供給線との接続部の要部断面図である。
成の説明図であり、この図１を参照して本発明における
課題を解決するための手段を説明する。なお、各図にお
ける左側の図は、ＴＦＴ素子部の要部断面図であり、ま
た、右側の図はゲート電極に繋がるゲートバスラインの
電源供給線との接続部の要部断面図である。
【００１９】図１（ａ）乃至（ｃ）参照 （１）本発明は、絶縁性基板１上に設けた多結晶シリコ
ン膜３上にゲート絶縁膜４を介してゲート電極５を形成
すると共に、ゲートバスライン８を形成し、少なくとも
ゲート電極５の側壁に陽極酸化膜７を形成したのち、こ
のゲート電極５の側壁に設けた陽極酸化膜７を除去する
工程を備えた薄膜トランジスタの製造方法において、ゲ
ートバスライン８と陽極酸化用の電源供給線１０を電気
的に切断したのち、ゲート電極５の側壁に設けた陽極酸
化膜７を除去することを特徴とする。
ン膜３上にゲート絶縁膜４を介してゲート電極５を形成
すると共に、ゲートバスライン８を形成し、少なくとも
ゲート電極５の側壁に陽極酸化膜７を形成したのち、こ
のゲート電極５の側壁に設けた陽極酸化膜７を除去する
工程を備えた薄膜トランジスタの製造方法において、ゲ
ートバスライン８と陽極酸化用の電源供給線１０を電気
的に切断したのち、ゲート電極５の側壁に設けた陽極酸
化膜７を除去することを特徴とする。
【００２０】この様に、ゲート電極５の側壁に設けた陽
極酸化膜７を除去する前に、ゲートバスライン８と陽極
酸化用の電源供給線１０を切断部９において切断してい
るので、陽極酸化用溶液を媒介とした化学電池が閉回路
を構成しなくなり、電流が流れないので、ゲートバスラ
イン８に存在するピンホール部の化学反応による溶解が
起こらず、ＴＦＴにとって不所望な孔の発生を防止する
ことができる。
極酸化膜７を除去する前に、ゲートバスライン８と陽極
酸化用の電源供給線１０を切断部９において切断してい
るので、陽極酸化用溶液を媒介とした化学電池が閉回路
を構成しなくなり、電流が流れないので、ゲートバスラ
イン８に存在するピンホール部の化学反応による溶解が
起こらず、ＴＦＴにとって不所望な孔の発生を防止する
ことができる。
【００２１】（２）また、本発明は、上記（１）におい
て、ゲート電極５及びゲートバスライン８が、Ａｌ或い
はＡｌ合金のいずれかからなり、陽極酸化膜７が、多孔
質な陽極酸化膜であることを特徴とする。
て、ゲート電極５及びゲートバスライン８が、Ａｌ或い
はＡｌ合金のいずれかからなり、陽極酸化膜７が、多孔
質な陽極酸化膜であることを特徴とする。
【００２２】この様なゲート電極５及びゲートバスライ
ン８用の導電体としては、陽極酸化の容易性、或いは、
低抵抗性の観点から、Ａｌ、或いは、Ａｌ−Ｓｃ及びＡ
ｌ−Ｓｉ等のＡｌ合金が好適であり、特に、エレクトロ
マイグレーション耐性及びヒロックの発生防止の点でＡ
ｌ−Ｓｃが望ましい。
ン８用の導電体としては、陽極酸化の容易性、或いは、
低抵抗性の観点から、Ａｌ、或いは、Ａｌ−Ｓｃ及びＡ
ｌ−Ｓｉ等のＡｌ合金が好適であり、特に、エレクトロ
マイグレーション耐性及びヒロックの発生防止の点でＡ
ｌ−Ｓｃが望ましい。
【００２３】また、陽極酸化膜７として、多孔質な陽極
酸化膜を用いることによって、短時間で厚いサイドウォ
ールを形成することができ、また、そのエッチング除去
も容易になる。
酸化膜を用いることによって、短時間で厚いサイドウォ
ールを形成することができ、また、そのエッチング除去
も容易になる。
【００２４】（３）また、本発明は、上記（２）におい
て、陽極酸化膜７の除去部が低不純物濃度のソース・ド
レイン領域を規定することを特徴とする。
て、陽極酸化膜７の除去部が低不純物濃度のソース・ド
レイン領域を規定することを特徴とする。
【００２５】この様に、多孔質な陽極酸化膜７を用いる
ことによって、簡単な製造工程によって、十分な耐圧の
得られる低不純物濃度のソース・ドレイン領域、即ち、
ＬＤＤ領域を自己整合的に形成することができる。
ことによって、簡単な製造工程によって、十分な耐圧の
得られる低不純物濃度のソース・ドレイン領域、即ち、
ＬＤＤ領域を自己整合的に形成することができる。
【００２６】（４）また、本発明は、上記（３）におい
て、ゲート電極５の側壁に陽極酸化膜７を形成したの
ち、ゲート電極５を陽極酸化することにより、少なくと
もゲート電極５と陽極酸化膜７との境界に無孔質陽極酸
化膜を形成することを特徴とする。
て、ゲート電極５の側壁に陽極酸化膜７を形成したの
ち、ゲート電極５を陽極酸化することにより、少なくと
もゲート電極５と陽極酸化膜７との境界に無孔質陽極酸
化膜を形成することを特徴とする。
【００２７】この様に、ゲート電極５と陽極酸化膜７と
の境界に無孔質陽極酸化膜を形成することによって、ゲ
ート電極５の側壁に設けた陽極酸化膜７を除去する際
に、ゲート電極５が不所望にエッチングされることがな
い。
の境界に無孔質陽極酸化膜を形成することによって、ゲ
ート電極５の側壁に設けた陽極酸化膜７を除去する際
に、ゲート電極５が不所望にエッチングされることがな
い。
【００２８】
【発明の実施の形態】ここで、本発明の実施の形態の製
造工程を、図２乃至図５を参照して説明する。なお、図
４（ｈ）は、図４（ｇ）におけるＡ−Ａ′を結ぶ一点鎖
線に沿った要部断面図である。
造工程を、図２乃至図５を参照して説明する。なお、図
４（ｈ）は、図４（ｇ）におけるＡ−Ａ′を結ぶ一点鎖
線に沿った要部断面図である。
【００２９】図２（ａ）参照 まず、ＴＦＴ基板となる透明の石英ガラス基板１１上
に、プラズマＣＶＤ法（ＰＣＶＤ法）を用いて、厚さ１
０〜５００ｎｍ、例えば、２００ｎｍの下地ＳｉＯ2 膜
１２、及び、厚さ１０〜２００ｎｍ、例えば、５０ｎｍ
のアモルファスシリコン層を堆積させたのち、例えば、
３００ｍＪ／ｃｍ2 のパワーでレーザ照射を行って多結
晶シリコン層に変換し、次いで、所定の形状にドライ・
エッチングすることによって、ＴＦＴを構成するための
多結晶シリコンパターン１３からなる島状領域を形成す
る。
に、プラズマＣＶＤ法（ＰＣＶＤ法）を用いて、厚さ１
０〜５００ｎｍ、例えば、２００ｎｍの下地ＳｉＯ2 膜
１２、及び、厚さ１０〜２００ｎｍ、例えば、５０ｎｍ
のアモルファスシリコン層を堆積させたのち、例えば、
３００ｍＪ／ｃｍ2 のパワーでレーザ照射を行って多結
晶シリコン層に変換し、次いで、所定の形状にドライ・
エッチングすることによって、ＴＦＴを構成するための
多結晶シリコンパターン１３からなる島状領域を形成す
る。
【００３０】図２（ｂ）参照 次いで、多結晶シリコンパターン１３の表面を軽くフッ
酸処理して汚染物質を除去したのち、ＰＣＶＤ法を用い
て、厚さ５０〜２００ｎｍ、例えば、１５０ｎｍのゲー
ト絶縁膜となるＳｉＯ2 膜１４を堆積させ、次いで、ス
パッタリング法を用いて、全面にゲート電極及びゲート
バスラインとなる厚さ１００〜５００ｎｍ、例えば、３
００ｎｍのＡｌ膜を堆積させたのち、酒石酸＋エチレン
グリコール溶液中で、例えば、１５Ｖの電圧を１５分間
印加することによって厚さ１５ｎｍの緻密で無孔質なＡ
ｌ2 Ｏ3 からなる無孔質陽極酸化膜１６を形成する。な
お、この場合の無孔質陽極酸化膜１６の膜厚は印加電圧
に比例（１０〜１５Å／Ｖ）する。
酸処理して汚染物質を除去したのち、ＰＣＶＤ法を用い
て、厚さ５０〜２００ｎｍ、例えば、１５０ｎｍのゲー
ト絶縁膜となるＳｉＯ2 膜１４を堆積させ、次いで、ス
パッタリング法を用いて、全面にゲート電極及びゲート
バスラインとなる厚さ１００〜５００ｎｍ、例えば、３
００ｎｍのＡｌ膜を堆積させたのち、酒石酸＋エチレン
グリコール溶液中で、例えば、１５Ｖの電圧を１５分間
印加することによって厚さ１５ｎｍの緻密で無孔質なＡ
ｌ2 Ｏ3 からなる無孔質陽極酸化膜１６を形成する。な
お、この場合の無孔質陽極酸化膜１６の膜厚は印加電圧
に比例（１０〜１５Å／Ｖ）する。
【００３１】図２（ｃ）参照 次いで、レジストパターン１７をマスクとして、Ｃｒ混
酸（リン酸＋硝酸＋水＋ＣｒＯ3 ）を用いて無孔質陽極
酸化膜１６をエッチングして無孔質陽極酸化保護膜１９
を形成し、次いで、Ａｌ混酸を用いてＡｌ膜１５をエッ
チングすることによってゲート電極１８及び各ゲート電
極１８と一体に繋がるゲートバスライン（図示せず）を
形成する。
酸（リン酸＋硝酸＋水＋ＣｒＯ3 ）を用いて無孔質陽極
酸化膜１６をエッチングして無孔質陽極酸化保護膜１９
を形成し、次いで、Ａｌ混酸を用いてＡｌ膜１５をエッ
チングすることによってゲート電極１８及び各ゲート電
極１８と一体に繋がるゲートバスライン（図示せず）を
形成する。
【００３２】図３（ｄ）参照 次いで、レジストパターン１７を残存させたまま、全体
をシュウ酸水溶液中に浸漬すると共に、ゲートバスライ
ンに電源供給線を介して外部電源から、例えば、４Ｖの
正電圧を印加することによって陽極酸化を行い、ゲート
電極１８及びゲートバスラインの露出側面に、厚さ２０
０〜１０００ｎｍ、例えば、４Ｖの正電圧を４０分間印
加して８００ｎｍのポーラスな多孔質陽極酸化膜２０を
形成する。
をシュウ酸水溶液中に浸漬すると共に、ゲートバスライ
ンに電源供給線を介して外部電源から、例えば、４Ｖの
正電圧を印加することによって陽極酸化を行い、ゲート
電極１８及びゲートバスラインの露出側面に、厚さ２０
０〜１０００ｎｍ、例えば、４Ｖの正電圧を４０分間印
加して８００ｎｍのポーラスな多孔質陽極酸化膜２０を
形成する。
【００３３】図３（ｅ）参照 次いで、レジストパターン１７を除去したのち、酒石酸
＋エチレングリコール溶液中に浸漬すると共に、ゲート
バスラインに電源供給線を介して外部電源から、例え
ば、１００Ｖの正電圧を印加することによって陽極酸化
を行い、ゲート電極１８及びゲートバスラインと、多孔
質陽極酸化膜２０及び無孔質陽極酸化保護膜１６との界
面に、厚さ１００ｎｍの無孔質陽極酸化膜２１を形成す
る。
＋エチレングリコール溶液中に浸漬すると共に、ゲート
バスラインに電源供給線を介して外部電源から、例え
ば、１００Ｖの正電圧を印加することによって陽極酸化
を行い、ゲート電極１８及びゲートバスラインと、多孔
質陽極酸化膜２０及び無孔質陽極酸化保護膜１６との界
面に、厚さ１００ｎｍの無孔質陽極酸化膜２１を形成す
る。
【００３４】図３（ｆ）参照 次いで、多孔質陽極酸化膜２０及び無孔質陽極酸化保護
膜１６をマスクとして、ＣＨＦ3 ＋Ｏ2 をエッチングガ
スとしたドライ・エッチングを施すことによって、Ｓｉ
Ｏ2 膜１４をエッチングして、ゲート絶縁膜２２を形成
する。
膜１６をマスクとして、ＣＨＦ3 ＋Ｏ2 をエッチングガ
スとしたドライ・エッチングを施すことによって、Ｓｉ
Ｏ2 膜１４をエッチングして、ゲート絶縁膜２２を形成
する。
【００３５】図４（ｇ）及び（ｈ）参照 次いで、フォトレジスト２５を塗布して、ゲートバスラ
イン２３の電源供給線２４側の近傍に開口部２６を設
け、Ｃｒ混酸を用いて露出する無孔質陽極酸化保護膜１
９を除去したのち、Ａｌ混酸を用いてゲートバスライン
２３の露出部をエッチングして切断部２７を形成する。
イン２３の電源供給線２４側の近傍に開口部２６を設
け、Ｃｒ混酸を用いて露出する無孔質陽極酸化保護膜１
９を除去したのち、Ａｌ混酸を用いてゲートバスライン
２３の露出部をエッチングして切断部２７を形成する。
【００３６】図５（ｉ）参照 次いで、フォトレジスト２５を除去したのち、Ａｌ混酸
を用いてポーラスな多孔質陽極酸化膜２０を除去し、次
いで、加速エネルギー５〜３０ｋｅＶ、例えば、１０ｋ
ｅＶで、５．０×１０14〜１．０×１０16ｃｍ-2、例え
ば、５．０×１０15ｃｍ-2のドーズ量でＰイオン２８を
イオン注入してゲート絶縁膜２２に自己整合するｎ+ 型
のソース・ドレイン領域２９を形成する。
を用いてポーラスな多孔質陽極酸化膜２０を除去し、次
いで、加速エネルギー５〜３０ｋｅＶ、例えば、１０ｋ
ｅＶで、５．０×１０14〜１．０×１０16ｃｍ-2、例え
ば、５．０×１０15ｃｍ-2のドーズ量でＰイオン２８を
イオン注入してゲート絶縁膜２２に自己整合するｎ+ 型
のソース・ドレイン領域２９を形成する。
【００３７】図５（ｊ）参照 次いで、加速エネルギー３０〜１００ｋｅＶ、例えば、
９０ｋｅＶで、１．０×１０13〜１．０×１０15ｃ
ｍ-2、例えば、１．０×１０14ｃｍ-2のドーズ量でＰイ
オン３０をイオン注入して無孔質陽極酸化保護膜２１に
自己整合するｎ- 型のＬＤＤ領域３１を形成したのち、
３００ｍＪ／ｃｍ2 のパワーでレーザ照射を行い、注入
したＰイオンを活性化する。
９０ｋｅＶで、１．０×１０13〜１．０×１０15ｃ
ｍ-2、例えば、１．０×１０14ｃｍ-2のドーズ量でＰイ
オン３０をイオン注入して無孔質陽極酸化保護膜２１に
自己整合するｎ- 型のＬＤＤ領域３１を形成したのち、
３００ｍＪ／ｃｍ2 のパワーでレーザ照射を行い、注入
したＰイオンを活性化する。
【００３８】図５（ｋ）参照 次いで、ＰＣＶＤ法を用いて、層間絶縁膜として、厚さ
１０〜１００ｎｍ、例えば、３０ｎｍのエッチングスト
ッパーとなるＳｉＯ2 膜３２、及び、厚さ２００〜５０
０ｎｍ、例えば、３７０ｎｍのＳｉＮ膜３３を堆積させ
たのち、エッチングすることによってソース・ドレイン
領域２９及びゲート電極１８に対するコンタクトホール
を形成し、次いで、厚さ１００〜５００ｎｍ、例えば、
４００ｎｍのＴｉ膜を堆積させたのち、ドライ・エッチ
ングを施すことによってソース・ドレイン電極３４及び
ゲート引出電極３５を形成する。
１０〜１００ｎｍ、例えば、３０ｎｍのエッチングスト
ッパーとなるＳｉＯ2 膜３２、及び、厚さ２００〜５０
０ｎｍ、例えば、３７０ｎｍのＳｉＮ膜３３を堆積させ
たのち、エッチングすることによってソース・ドレイン
領域２９及びゲート電極１８に対するコンタクトホール
を形成し、次いで、厚さ１００〜５００ｎｍ、例えば、
４００ｎｍのＴｉ膜を堆積させたのち、ドライ・エッチ
ングを施すことによってソース・ドレイン電極３４及び
ゲート引出電極３５を形成する。
【００３９】次いで、図示しないものの、画素部におい
ては、第２層間絶縁膜を介してドレイン電極と接続する
ドレインバスラインを形成したのち、第３層間絶縁膜を
介してソース電極と接続する画素電極を形成することに
よってＴＦＴ基板が完成する。
ては、第２層間絶縁膜を介してドレイン電極と接続する
ドレインバスラインを形成したのち、第３層間絶縁膜を
介してソース電極と接続する画素電極を形成することに
よってＴＦＴ基板が完成する。
【００４０】以上、説明したように、本発明の実施の形
態においては、ＬＤＤ領域を形成するためのポーラスな
多孔質陽極酸化膜２０の除去工程の前に、ゲートバスラ
イン２３と電源供給線２４を切断しているので、エッチ
ング液、即ち、Ａｌ混酸を媒介とした化学電池の閉回路
が構成されないので、ピンホール部における化学反応に
基づく溶解による孔が発生することがなく、素子欠陥の
ないＴＦＴ基板を形成することができる。
態においては、ＬＤＤ領域を形成するためのポーラスな
多孔質陽極酸化膜２０の除去工程の前に、ゲートバスラ
イン２３と電源供給線２４を切断しているので、エッチ
ング液、即ち、Ａｌ混酸を媒介とした化学電池の閉回路
が構成されないので、ピンホール部における化学反応に
基づく溶解による孔が発生することがなく、素子欠陥の
ないＴＦＴ基板を形成することができる。
【００４１】また、本発明の実施の形態においては、多
孔質陽極酸化膜２０とゲート電極１８及びゲートバスラ
イン２３との界面に無孔質陽極酸化保護膜２１を設けて
いるので、多孔質陽極酸化膜２０のエッチング除去工程
において、ゲート電極１８及びゲートバスライン２３が
エッチングされることがなく、安定した特性のＴＦＴを
形成することができる。
孔質陽極酸化膜２０とゲート電極１８及びゲートバスラ
イン２３との界面に無孔質陽極酸化保護膜２１を設けて
いるので、多孔質陽極酸化膜２０のエッチング除去工程
において、ゲート電極１８及びゲートバスライン２３が
エッチングされることがなく、安定した特性のＴＦＴを
形成することができる。
【００４２】この無孔質陽極酸化保護膜２１は必ずしも
必須のものではないが、無孔質陽極酸化保護膜２１は緻
密であり、３００℃程度の低温熱処理でも発生するヒロ
ック（ｈｉｌｌｏｃｋ）を低減する効果があるため、最
近の液晶表示装置パネルにおける標準的なプロセスにな
りつつある。
必須のものではないが、無孔質陽極酸化保護膜２１は緻
密であり、３００℃程度の低温熱処理でも発生するヒロ
ック（ｈｉｌｌｏｃｋ）を低減する効果があるため、最
近の液晶表示装置パネルにおける標準的なプロセスにな
りつつある。
【００４３】また、上記の実施の形態においては、アモ
ルファスシリコン層をレーザアニールすることによって
多結晶シリコン層に変換しているが、アモルファスシリ
コン膜を６００℃程度の高温でアニールして多結晶化し
ても良く、或いは、減圧化学気相成長法（ＬＰＣＶＤ
法）を用いて多結晶シリコン層を直接堆積させても良い
ものであり、さらに、アモルファスシリコンを多結晶化
する際に、Ｎｉ等の核形成物質を添加してから多結晶化
しても良いものである。
ルファスシリコン層をレーザアニールすることによって
多結晶シリコン層に変換しているが、アモルファスシリ
コン膜を６００℃程度の高温でアニールして多結晶化し
ても良く、或いは、減圧化学気相成長法（ＬＰＣＶＤ
法）を用いて多結晶シリコン層を直接堆積させても良い
ものであり、さらに、アモルファスシリコンを多結晶化
する際に、Ｎｉ等の核形成物質を添加してから多結晶化
しても良いものである。
【００４４】また、上記の各実施の形態においては、ゲ
ート電極材料としてＡｌを用いているが、Ａｌに限られ
るものではなく、Ａｌ−Ｓｃ或いはＡｌ−Ｓｉ等のＡｌ
を主成分とした金属であれば良く、この様な金属を用い
ることによって配線抵抗が低減し、且つ、パターニング
工程が簡単になり、特に、Ｓｃを含んだＡｌ−Ｓｃを用
いた場合にはヒロックの発生を抑制することができる。
ート電極材料としてＡｌを用いているが、Ａｌに限られ
るものではなく、Ａｌ−Ｓｃ或いはＡｌ−Ｓｉ等のＡｌ
を主成分とした金属であれば良く、この様な金属を用い
ることによって配線抵抗が低減し、且つ、パターニング
工程が簡単になり、特に、Ｓｃを含んだＡｌ−Ｓｃを用
いた場合にはヒロックの発生を抑制することができる。
【００４５】また、上記の実施の形態においては、高不
純物濃度のソース・ドレイン領域２９を形成したのち、
ＬＤＤ領域３１を形成しているが、この順序は逆にして
も良いものである。
純物濃度のソース・ドレイン領域２９を形成したのち、
ＬＤＤ領域３１を形成しているが、この順序は逆にして
も良いものである。
【００４６】また、上記の実施の形態においては、アク
ティブマトリクス型液晶表示装置に用いるＴＦＴの製造
方法として説明しているが、本発明は、アクティブマト
リクス型液晶表示装置に限られるものではなく、ライン
センサ用の薄膜半導体装置等の他の用途の薄膜半導体装
置も対象とするものである。
ティブマトリクス型液晶表示装置に用いるＴＦＴの製造
方法として説明しているが、本発明は、アクティブマト
リクス型液晶表示装置に限られるものではなく、ライン
センサ用の薄膜半導体装置等の他の用途の薄膜半導体装
置も対象とするものである。
【００４７】また、上記の実施の形態においては、絶縁
性基板として、透明な石英ガラス基板を用いているが、
石英ガラス基板に限られるものでなく、製造工程に伴う
熱処理温度に耐え得る特性を有するガラス基板等の絶縁
性基板であれば何でも良く、特に、液晶表示装置以外の
用途の場合には、必ずしも透明である必要はない。
性基板として、透明な石英ガラス基板を用いているが、
石英ガラス基板に限られるものでなく、製造工程に伴う
熱処理温度に耐え得る特性を有するガラス基板等の絶縁
性基板であれば何でも良く、特に、液晶表示装置以外の
用途の場合には、必ずしも透明である必要はない。
【００４８】
【発明の効果】本発明によれば、ＬＤＤ領域を形成する
ための多孔質陽極酸化膜の除去工程の前に、ゲートバス
ラインと電源供給線を切断しているので、ゲート電極及
びゲートバスラインに孔による欠陥が発生することがな
く、ゲート電極及びゲートバスラインに多くのピンホー
ルが存在していても、素子欠陥のない薄膜トランジスタ
を製造することができ、アクティブマトリクス型液晶表
示装置の高信頼性化、低価格化に寄与するところが大き
い。
ための多孔質陽極酸化膜の除去工程の前に、ゲートバス
ラインと電源供給線を切断しているので、ゲート電極及
びゲートバスラインに孔による欠陥が発生することがな
く、ゲート電極及びゲートバスラインに多くのピンホー
ルが存在していても、素子欠陥のない薄膜トランジスタ
を製造することができ、アクティブマトリクス型液晶表
示装置の高信頼性化、低価格化に寄与するところが大き
い。
【図１】本発明の原理的構成の説明図である。
【図２】本発明の実施の形態の途中までの製造工程の説
明図である。
明図である。
【図３】本発明の実施の形態の図２以降の途中までの製
造工程の説明図である。
造工程の説明図である。
【図４】本発明の実施の形態の図３以降の途中までの製
造工程の説明図である。
造工程の説明図である。
【図５】本発明の実施の形態の図４以降の製造工程の説
明図である。
明図である。
【図６】従来のＴＦＴの途中までの製造工程の説明図で
ある。
ある。
【図７】従来のＴＦＴの図６以降の製造工程の説明図で
ある。
ある。
【図８】従来のＴＦＴの製造工程の問題点の説明図であ
る。
る。
１ 絶縁性基板 ２ 下地絶縁膜 ３ 多結晶シリコンパターン ４ ゲート絶縁膜 ５ ゲート電極 ６ 保護膜 ７ 陽極酸化膜 ８ ゲートバスライン ９ 切断部 １０ 電源供給線 １１ 石英ガラス基板 １２ 下地ＳｉＯ2 膜 １３ 多結晶シリコンパターン １４ ＳｉＯ2 膜 １５ Ａｌ層 １６ 無孔質陽極酸化膜 １７ レジストパターン １８ ゲート電極 １９ 無孔質陽極酸化保護膜 ２０ 多孔質陽極酸化膜 ２１ 無孔質陽極酸化膜 ２２ ゲート絶縁膜 ２３ ゲートバスライン ２４ 電源供給線 ２５ フォトレジスト ２６ 開口部 ２７ 切断部 ２８ Ｐイオン ２９ ソース・ドレイン領域 ３０ Ｐイオン ３１ ＬＤＤ領域 ３２ ＳｉＯ2 膜 ３３ ＳｉＮ膜 ３４ ソース・ドレイン電極 ３５ ゲート引出電極 ４１ 石英ガラス基板 ４２ 下地ＳｉＯ2 膜 ４３ 多結晶シリコンパターン ４４ ＳｉＯ2 膜 ４５ Ａｌ層 ４６ 無孔質陽極酸化膜 ４７ レジストパターン ４８ ゲート電極 ４９ 無孔質陽極酸化保護膜 ５０ 多孔質陽極酸化膜 ５１ ゲート絶縁膜 ５２ ゲートバスライン ５３ 電源供給線 ５４ 切断部 ５５ Ｐイオン ５６ ソース・ドレイン領域 ５７ ＬＤＤ領域 ５８ ＳｉＯ2 膜 ５９ ＳｉＮ膜 ６０ ソース・ドレイン電極 ６１ ゲート引出電極 ６２ 孔 ６３ 孔 ６４ 電子
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 29/78 ６１９Ａ
Claims (4)
- 【請求項１】 絶縁性基板上に設けた多結晶シリコンパ
ターン上にゲート絶縁膜を介してゲート電極を形成する
と共に、ゲートバスラインを形成し、少なくとも前記ゲ
ート電極の側壁に陽極酸化膜を形成したのち、前記ゲー
ト電極の側壁に設けた陽極酸化膜を除去する工程を備え
た薄膜トランジスタの製造方法において、前記ゲートバ
スラインと陽極酸化用の電源供給線を電気的に切断した
のち、前記ゲート電極の側壁に設けた陽極酸化膜を除去
することを特徴とする薄膜トランジスタの製造方法。 - 【請求項２】 上記ゲート電極及びゲートバスライン
が、Ａｌ或いはＡｌ合金のいずれかからなり、上記陽極
酸化膜が、多孔質な陽極酸化膜であることを特徴とする
請求項１記載の薄膜トランジスタの製造方法。 - 【請求項３】 上記陽極酸化膜の除去部が、低不純物濃
度のソース・ドレイン領域を規定することを特徴とする
請求項２記載の薄膜トランジスタの製造方法。 - 【請求項４】 上記ゲート電極の側壁に陽極酸化膜を形
成したのち、前記ゲート電極を陽極酸化することによ
り、少なくとも前記ゲート電極と前記陽極酸化膜との境
界に無孔質陽極酸化膜を形成することを特徴とする請求
項３記載の薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14162597A JP4036917B2 (ja) | 1997-05-30 | 1997-05-30 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14162597A JP4036917B2 (ja) | 1997-05-30 | 1997-05-30 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10335668A true JPH10335668A (ja) | 1998-12-18 |
| JP4036917B2 JP4036917B2 (ja) | 2008-01-23 |
Family
ID=15296398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14162597A Expired - Fee Related JP4036917B2 (ja) | 1997-05-30 | 1997-05-30 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4036917B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005217368A (ja) * | 2004-02-02 | 2005-08-11 | Toshiba Matsushita Display Technology Co Ltd | 薄膜トランジスタおよびその製造方法 |
| CN110190031A (zh) * | 2019-05-17 | 2019-08-30 | 深圳市华星光电半导体显示技术有限公司 | 一种薄膜晶体管基板的制备方法 |
-
1997
- 1997-05-30 JP JP14162597A patent/JP4036917B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005217368A (ja) * | 2004-02-02 | 2005-08-11 | Toshiba Matsushita Display Technology Co Ltd | 薄膜トランジスタおよびその製造方法 |
| CN110190031A (zh) * | 2019-05-17 | 2019-08-30 | 深圳市华星光电半导体显示技术有限公司 | 一种薄膜晶体管基板的制备方法 |
| US11862711B2 (en) | 2019-05-17 | 2024-01-02 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Method for fabricating thin film transistor substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4036917B2 (ja) | 2008-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3277895B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3212060B2 (ja) | 半導体装置およびその作製方法 | |
| KR100305415B1 (ko) | 에칭재료와에칭방법및전자장치제조방법 | |
| JPH08250743A (ja) | 半導体装置の作製方法 | |
| KR100430187B1 (ko) | 박막전자장치와그장치제조방법 | |
| JP2001125510A (ja) | アクティブマトリクス型ｅｌ表示装置 | |
| JP4036917B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2840812B2 (ja) | 半導体装置およびその作製方法 | |
| JP4143144B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3360199B2 (ja) | 薄膜トランジスタ・マトリクス基板及びその製造方法 | |
| JP4197270B2 (ja) | 半導体集積回路の作製方法 | |
| JPH07153971A (ja) | 半導体装置およびその作製方法 | |
| JPH08122818A (ja) | 金属配線基板および半導体装置およびそれらの製造方法 | |
| JPH1065181A (ja) | 半導体装置およびその作製方法 | |
| JP2587570B2 (ja) | 多結晶シリコン薄膜トランジスタおよびその製造方法 | |
| JPH1117187A (ja) | 薄膜トランジスタの製造方法 | |
| JP2000150907A (ja) | 半導体装置の作製方法 | |
| JP4249512B2 (ja) | 絶縁ゲイト型半導体装置 | |
| JPH11220134A (ja) | 半導体装置の製造方法 | |
| JP3963663B2 (ja) | 半導体装置 | |
| JP3537198B2 (ja) | 半導体装置の作製方法 | |
| JPH0621465A (ja) | 半導体装置とその作製方法 | |
| JPH0855994A (ja) | 半導体装置およびその作製方法 | |
| JP4485302B2 (ja) | 透過型表示装置の作製方法 | |
| JPH10163499A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20040324 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A711 | Notification of change in applicant |
Effective date: 20050713 Free format text: JAPANESE INTERMEDIATE CODE: A711 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050809 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060512 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20060523 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20071030 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20071031 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20101109 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20111109 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131109 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |