JPH10335540A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH10335540A
JPH10335540A JP9139690A JP13969097A JPH10335540A JP H10335540 A JPH10335540 A JP H10335540A JP 9139690 A JP9139690 A JP 9139690A JP 13969097 A JP13969097 A JP 13969097A JP H10335540 A JPH10335540 A JP H10335540A
Authority
JP
Japan
Prior art keywords
chip
package
semiconductor device
chip base
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9139690A
Other languages
English (en)
Inventor
Hideyuki Takahashi
秀幸 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP9139690A priority Critical patent/JPH10335540A/ja
Publication of JPH10335540A publication Critical patent/JPH10335540A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】チップ台部により支持された半導体チップを収
容した樹脂材料で成るパッケージ部を備えたもとで、パ
ッケージ部が実装にあたって半田リフロー時の熱等によ
り熱せられても、パッケージ部にクラックが生じないも
のとなす。 【解決手段】チップ台部14と、チップ台部14におけ
るチップ支持面部14Aにより支持された半導体チップ
12と、チップ台部14より小なる厚み有して形成さ
れ、一端部が半導体チップ12に電気的に連結された複
数のリード部16と、樹脂材料11によって形成され、
チップ台部14,半導体チップ12及び複数のリード部
16の夫々における一端部側の部分を内蔵し、複数のリ
ード部16の夫々における他端部側の部分を外部に突出
する状態とするとともに、チップ台部14におけるチッ
プ支持面部14Aに対向する面部14Bを外部に露出す
る状態とするパッケージ部10とを備える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、集積回路構成が形
成された半導体チップが、チップ台部により支持されて
配されるとともに、複数のリード部の夫々の一端部に電
気的に連結された状態とされて、樹脂材料により形成さ
れるパッケージ部に封入され、複数のリード部の夫々に
おける他端部側の部分が、パッケージ部の内部から外部
に突出して成る半導体装置及びその製造方法に関する。
【0002】
【従来の技術】電子機器の分野においては、集積回路構
成が造り込まれた半導体チップが、エポキシ樹脂等とさ
れる樹脂材料により形成されたパッケージ部内に封入さ
れ、半導体チップに連結された複数のリード部がパッケ
ージ部の内部から外部へと突出するものとされて成る半
導体装置が多々使用されている。このような半導体装置
は、その全体が“ICチップ”等と通称され、多様な機
能を果たさせることが可能であるものが多く、極めて便
利な電子部品である。
【0003】図10は、“ICチップ”等と通称される
半導体装置として従来提案されているものの構成を概略
的に示す。この図10に示される従来の半導体装置にあ
っては、集積回路構成が造り込まれた半導体チップ1及
びそれを支持するチップ台部2の全体が、パッケージ部
4を形成する樹脂材料5内に埋め込まれた状態とされ
て、パッケージ部4による半導体チップ1についての気
密封止がなされている。
【0004】パッケージ部4の側面部からは、夫々の一
端部6Aが半導体チップ1に導電ワイヤ7を介して連結
された、導電材料によって成る複数のリード部6の他端
部側の部分が外部に突出している。これらのパッケージ
部4の外部に突出する複数のリード部6の夫々は、所定
の形状を成すべく屈曲せしめられている。それにより、
図10に示される半導体装置は、図示が省略されている
プリント配線基板に、それに設けられたパターン電極部
に複数のリード部6の夫々における他端部6Bが半田付
けされる状態をもって取り付けられるが、その際、プリ
ント配線基板とパッケージ部4の下面部4Aとの間に放
熱用空間が形成されることになる。
【0005】斯かるパッケージ部4を有した半導体装置
にあっては、一般に、チップ台部2及び複数のリード部
6が、厚みが比較的小とされた銅合金板材等の板状導電
材料に打抜加工もしくはエッチッグ処理が施されること
によって形成され、それゆえ、チップ台部2と複数のリ
ード部6の夫々の厚みは、実質的に板状導電材料の厚み
と同じとされて、比較的小なるものとされる。また、樹
脂材料5により形成されたパッケージ部4は、チップ台
部2がそのチップ支持面部2Aによって半導体チップ1
を支持する状態をもって、成形型内に形成された型空間
内に配されるとともに、複数のリード部6の夫々が、そ
の一端部6Aが導電ワイヤ7によって半導体チップ1に
連結されるとともに、その他端部側の部分が型空間から
外部に突出する状態におかれたもとで、樹脂材料5が流
動性を呈するものとして成形型内に形成された型空間に
充填された後、硬化せしめられて形成される。
【0006】このような樹脂材料5により形成されたパ
ッケージ部4に内蔵されたチップ台部2は、半導体チッ
プ1をパッケージ部4内における略中央部に位置させる
ものとされる。従って、厚みが比較的小とされたチップ
台部2は、半導体チップ1と共にその全体がパッケージ
部4内に収容され、パッケージ部4を形成する樹脂材料
5の中に埋め込まれるものとされる。
【0007】
【発明が解決しようとする課題】上述の如くの、半導体
チップとそれを支持するチップ台部との各々の全体がパ
ッケージ部を形成する樹脂材料の中に埋め込まれて成る
半導体装置にあっては、パッケージ部から外部に突出す
る複数のリード部の夫々における他端部が、プリント配
線基板に設けられたパターン電極部に、例えば、半田リ
フロー方法によって半田付けされる際に、パッケージ部
が比較的高い温度にまで熱せられ、それにより、パッケ
ージ部にクラックが生じてしまい、半導体チップに対す
る気密封止状態が維持されなくなるという不都合が発生
する虞がある。即ち、プリント配線基板に半導体装置が
実装される際において、例えば、半田リフロー時の熱に
より、半導体装置のパッケージ部が比較的高い温度にま
で熱せられると、パッケージ部を形成する樹脂材料が、
例えば、チップ台部における半導体チップを支持する面
部とは反対側の面部から剥離する事態が生じ、それによ
り、チップ台部における半導体チップを支持する面部と
は反対側の面部とパッケージ部を形成する樹脂材料との
間にできる空隙に水蒸気が溜まり、その水蒸気が膨張し
てパッケージ部外への逃げ道とすべく、パッケージ部に
図10に示される如くのクラック8を生じさせるのであ
る。
【0008】斯かる点に鑑み、本願の特許請求の範囲に
おける請求項1から請求項4までのいずれかに記載され
た発明は、集積回路構成が形成された半導体チップが、
チップ台部により支持されて配されるとともに、複数の
リード部の夫々の一端部に電気的に連結された状態とさ
れて、樹脂材料により形成されるパッケージ部に封入さ
れ、複数のリード部の夫々における他端部側の部分が、
パッケージ部の内部から外部に突出して成るもとで、パ
ッケージ部が比較的高い温度にまで熱せられる状況に置
かれても、パッケージ部に不所望なクラックが生じて半
導体チップに対する気密封止状態が維持されなくなる事
態を、確実に回避することができる半導体装置を提供す
る。
【0009】また、本願の特許請求の範囲における請求
項5から請求項7までのいずれかに記載された発明は、
集積回路構成が形成された半導体チップが、チップ台部
により支持されて配されるとともに、複数のリード部の
夫々の一端部に電気的に連結された状態とされて、樹脂
材料により形成されるパッケージ部に封入され、複数の
リード部の夫々における他端部側の部分が、パッケージ
部の内部から外部に突出して成るもとで、パッケージ部
が比較的高い温度にまで熱せられる状況におかれても、
パッケージ部に不所望なクラックが生じて半導体チップ
に対する気密封止状態が維持されなくなる事態を、確実
に回避することが可能とされる半導体装置を得ることが
できる、半導体装置の製造方法を提供する。
【0010】
【課題を解決するための手段】本願の特許請求の範囲に
おける請求項1から請求項4までのいずれかに記載され
た発明に係る半導体装置は、導電材料によって形成され
たチップ台部と、集積回路構成が形成されたものとさ
れ、チップ台部における第1の面部により支持されて配
された半導体チップと、各々が導電材料によってチップ
台部より小なる厚み有するものとして形成され、夫々の
一端部が半導体チップに電気的に連結された複数のリー
ド部と、チップ台部,半導体チップ及びリード部に対す
るパッケージ部とを備え、パッケージ部が、樹脂材料に
よって形成され、チップ台部,チップ台部の第1の面部
により支持された半導体チップ及び複数のリード部の夫
々における一端部側の部分を内蔵し、複数のリード部の
夫々における他端部側の部分を外部に突出する状態とな
すとともに、チップ台部の第2の面部を外部に露出する
状態となすものとされて、構成される。
【0011】特に、特許請求の範囲における請求項3も
しくは請求項4に記載された発明に係る半導体装置は、
チップ台部及び複数のリード部が、厚みを異にする第1
の部分及び第2の部分が設けられた板状導電材料におけ
る、第1の部分及び第2の部分のうちの厚みが大である
方に対する切断処理、及び、第1の部分及び第2の部分
のうちの厚みが小である方に対する切断処理がなされて
夫々得られるものとされる。
【0012】また、本願の特許請求の範囲における請求
項5から請求項7までのいずれかに記載された発明に係
る半導体装置の製造方法は、板状導電材料に部分的な圧
延加工もしくは圧延の程度が部分的に異なる圧延加工を
施すことにより、厚みを異にする第1の部分及び第2の
部分が設けられた被圧延板状導電材料を形成し、その被
圧延板状導電材料に切断処理を施して、第1の部分及び
第2の部分のうちの厚みが小である方から、各々が独立
した一端部及び枠部により相互連結された他端部を有す
る複数のリード部を得るとともに、第1の部分及び第2
の部分のうちの厚みが大である方からチップ台部を得、
チップ台部及び複数のリード部の夫々における一端部側
の部分を型空間内に配し、集積回路構成が形成された半
導体チップを、チップ台部の第1の面部によって支持さ
れるものとして配して、複数のリード部の夫々の一端部
を半導体チップに電気的に連結されたものとなした後、
型空間に樹脂材料を充填して硬化させ、チップ台部,半
導体チップ及び複数のリード部の夫々における一端部側
の部分を内蔵し、複数のリード部の夫々における他端部
側の部分を外部に突出する状態とするとともに、チップ
台部の第2の面部を外部に露出する状態としたパッケー
ジ部を得、その後、複数のリード部の夫々における他端
部を枠部から切り離して、パッケージ部を備えた半導体
装置を得るものとされる。
【0013】特に、請求項7に記載された発明に係る半
導体装置の製造方法は、複数のリード部の夫々における
他端部を枠部から切り離した後、複数のリード部の夫々
における他端部側の部分を所定の形状に屈曲させるもの
とされる。
【0014】上述の如くに構成される本願の特許請求の
範囲における請求項1から請求項4までのいずれかに記
載された発明に係る半導体装置にあっては、パッケージ
部内に収容されたチップ台部が、リード部の厚みより大
である比較的大なる厚みを有するものとされ、それによ
り、チップ台部は、その第1の面部よって支持する半導
体チップにパッケージ部内における略中央部とされる適
正位置をとらせたもとで、その第2の面部をパッケージ
部の外部に露出させることができることになる。
【0015】それゆえ、例えば、パッケージ部から外部
に突出する複数のリード部の夫々における他端部が、プ
リント配線基板に設けられたパターン電極部に半田付け
されるにあたり、パッケージ部が比較的高い温度にまで
熱せられる状態におかれる場合にあっても、チップ台部
がその第2の面部をパッケージ部の外部に露出させてい
るので、チップ台部の第2の面部とパッケージ部を形成
する樹脂材料との間に空隙ができてしまう状態が生じる
ことはなく、従って、チップ台部の第2の面部とパッケ
ージ部を形成する樹脂材料との間にできる空隙に溜まっ
た水蒸気が膨張してパッケージ部にクラックを生じさ
せ、その結果、半導体チップに対する気密封止状態が維
持されなくなるという事態が、確実に回避されることに
なる。また、チップ台部における第2の面部の周囲の面
部とパッケージ部を形成する樹脂材料との間に一時的に
空隙ができるとしても、斯かる空隙はチップ台部におけ
る第2の面部の周囲においてパッケージ部の外部に通じ
ていることになるので、例えば、そこにおける水蒸気は
パッケージ部の外部に逃げることになって、実質的に問
題とはならない。
【0016】しかも、特許請求の範囲における請求項3
もしくは請求項4に記載された発明に係る半導体装置に
あっては、チップ台部及び複数のリード部が、厚みを異
にする第1の部分及び第2の部分が設けられた板状導電
材料における、第1の部分及び第2の部分のうちの厚み
が大である方に対する切断処理、及び、第1の部分及び
第2の部分のうちの厚みが小である方に対する切断処理
がなされて夫々得られるものとされるので、目的に適っ
た適正な寸法及び形状を有したチップ台部及び複数のリ
ード部が極めて容易に得られるものとされ、それがコス
トダウン等に貢献することになる。
【0017】また、上述の如くとされる本願の特許請求
の範囲における請求項5から請求項7までのいずれかに
記載された発明に係る半導体装置の製造方法にあって
は、先ず、チップ台部と複数のリード部とを形成して、
その後、チップ台部,半導体チップ及び複数のリード部
の夫々における一端部側の部分を内蔵し、複数のリード
部の夫々における他端部側の部分を外部に突出する状態
とするパッケージ部を形成し、さらに、複数のリード部
の夫々における他端部を枠部から切り離して半導体装置
を得る。
【0018】その際、チップ台部と複数のリード部とを
形成するにあたっては、板状導電材料に部分的な圧延加
工もしくは圧延の程度が部分的に異なる圧延加工を施す
ことにより、厚みを異にする第1の部分及び第2の部分
が設けられた被圧延板状導電材料を形成し、その被圧延
板状導電材料に切断処理を施して、第1の部分及び第2
の部分のうちの厚みが小である方から、各々が独立した
一端部及び枠部により相互連結された他端部を有する複
数のリード部を得るとともに、第1の部分及び第2の部
分のうちの厚みが大である方からチップ台部を得る。
【0019】続いて、パッケージ部を形成するにあたっ
ては、チップ台部及び複数のリード部の夫々における一
端部側の部分を型空間内に配し、半導体チップをチップ
台部の第1の面部によって支持されるものとして配し
て、複数のリード部の夫々の一端部を半導体チップに電
気的に連結されたものとなした後、型空間に樹脂材料を
充填して、その樹脂材料を、チップ台部,半導体チップ
及び複数のリード部の夫々における一端部側の部分を内
蔵し、複数のリード部の夫々における他端部側の部分を
外部に突出させるとともに、チップ台部の第2の面部を
外部に露出させる状態をもって硬化させて、パッケージ
部を得る。
【0020】従って、特許請求の範囲における請求項5
から請求項7までのいずれかに記載された発明に係る半
導体装置の製造方法によれば、特許請求の範囲における
請求項1から請求項4までのいずれかに記載された発明
に係る上述の如くの作用効果が得られる半導体装置が、
比較的簡単な圧延加工,切断処理及び型を用いた樹脂成
形によって容易に得られることになる。
【0021】
【発明の実施の形態】図1は、本願の特許請求の範囲に
おける請求項1から請求項4までのいずれかに記載され
た発明に係る半導体装置の一例を示す。
【0022】図1に示される例においては、パッケージ
部10がエポキシ樹脂等とされる樹脂材料11により形
成されたものとして備えられている。樹脂材料11によ
るパッケージ部10の形成は、成形型が用いられての樹
脂成形によってなされる。
【0023】パッケージ部10の内部には、集積回路構
成が形成された半導体チップ12,チップ台部14,複
数のリード部16の夫々における一端部側の部分、及
び、複数の導電ワイヤ17が、樹脂材料11中に埋め込
まれるようにして収容されている。チップ台部14は、
全体が比較的大なる厚みを有した略直方体を成すものと
されており、そのチップ支持面部14Aによって半導体
チップ12を支持していて、半導体チップ12をパッケ
ージ部10の内部における略中央部に位置させている。
【0024】複数のリード部16の夫々は、チップ台部
14の厚みより小である比較的小なる厚みを有してお
り、その一端部16Aが導電ワイヤ17によって半導体
チップ12に電気的に連結されている。また、複数のリ
ード部16の夫々における他端部側の部分は、パッケー
ジ部10の内部から外部へと突出しており、所定の形状
を成すべく屈曲せしめられている。そして、複数のリー
ド部16の夫々における他端部16Bは、図示が省略さ
れているプリント配線基板に設けられたパターン電極部
に、例えば、半田リフロー方法によって半田付けされ、
それによって、図1に示される例の全体がプリント配線
基板に取り付けられる。
【0025】このようなチップ台部14及び複数のリー
ド部16の夫々は、例えば、銅合金板材とされる板状導
電材料によって形成されたものとされ、電気抵抗が極め
て低いものとされる。
【0026】さらに、チップ台部14は、複数のリード
部16の夫々の厚みより大である比較的大なる厚みαを
有していることにより、そのチップ支持面部14Aによ
り支持されて配された半導体チップ12にパッケージ部
10内における略中央部とされる適正位置をとらせたも
とで、チップ支持面部14Aに対向する(チップ支持面
部14Aとは反対側の)面部14Bを、パッケージ部1
0における下方平面部10Aにおいて外部に露出させる
ことができるものとされている。従って、樹脂材料11
によって形成されたパッケージ部10は、半導体チップ
12,半導体チップ12をチップ支持面部14Aにより
支持するチップ台部14、及び、複数のリード部16の
夫々における導電ワイヤ17によって半導体チップ12
に連結された一端部16Aを含む一端部側の部分を内蔵
し、複数のリード部16の夫々における他端部側の部分
を外部に突出する状態とするとともに、チップ台部12
におけるチップ支持面部14Aに対向する面部14Bを
外部に露出する状態としており、それによって、半導体
チップ12についての気密封止を行っていることにな
る。
【0027】このような図1に示される本願の特許請求
の範囲における請求項1から請求項4までのいずれかに
記載された発明に係る半導体装置の一例は、本願の特許
請求の範囲における請求項5から請求項7までのいずれ
かに記載された発明に係る半導体装置の製造方法によっ
て得ることができる。斯かる半導体装置の製造方法の一
例を実施する際には、先ず、図2に示される如くの、比
較的大なる一様な厚みαを有した板状導電材料20を用
意する。板状導電材料20は、例えば、銅を主成分と
し、微量の錫,ニッケル,鉄,燐等の材質改良添加物を
含んで成る銅合金を、板状に圧延成形して得られたもの
とされる。
【0028】そして、比較的大なる一様な厚みαを有し
た板状導電材料20上に、複数のチップ台部用領域21
と各チップ台部用領域21を包囲するリード部形成用領
域22とを設定する。次に、板状導電材料20上に設定
されたリード部形成用領域22に対してのみ圧延用ロー
ラ24による圧延加工を施し、図3に示される如くに、
リード部形成用領域22の厚みを板状導電材料20の元
の厚みαに比して著しく小となす。一方、板状導電材料
20上に設定された複数のチップ台部用領域21につい
ては、板状導電材料20の元の厚みαがそのまま残され
るようにする。
【0029】即ち、比較的大なる厚みαを有した板状導
電材料20に対して圧延用ローラ24による部分的な圧
延加工を施し、それによって、板状導電材料20を、各
々が比較的大なる厚みαを有したものとされる複数のチ
ップ台部用領域21と、厚みαに比して著しく小なる厚
みを有して各チップ台部用領域21を包囲するリード部
形成用領域22とが形成されたものとなすのである。
【0030】なお、このような、板状導電材料20に対
して圧延用ローラ24による部分的な圧延加工を施す手
法に代えて、例えば、厚みαより大なる一様な厚みを有
した板状導電材料を用い、その上に複数のチップ台部用
領域と各チップ台部用領域を包囲するリード部形成用領
域とを設定した後、チップ台部用領域及びリード部形成
用領域の両者に圧延加工を施すようになし、その際、各
チップ台部用領域に対する圧延の程度とリード部形成用
領域に対する圧延の程度とを互いに異ならせ、それによ
り、板状導電材料を、各々が比較的大なる厚みαを有し
たものとされる複数のチップ台部用領域と、厚みαに比
して著しく小なる厚みを有して各チップ台部用領域を包
囲するリード部形成用領域とが形成されたものとなす手
法をとることもできる。
【0031】続いて、各々が比較的大なる厚みαを有し
たものとされる複数のチップ台部用領域21と、厚みα
に比して著しく小なる厚みを有して各チップ台部用領域
21を包囲するリード部形成用領域22とが形成された
板状導電材料20におけるリード部形成用領域22に対
して、例えば、打抜加工あるいはエッチング処理とされ
る切断処理を施し、図4に示される如くの、チップ台部
用領域付きリードフレーム部材20’を形成する。この
チップ台部用領域付きリードフレーム部材20’にあっ
ては、複数のリードフレーム区分27が縦続配置されて
形成されている。各リードフレーム区分27にあって
は、その周縁部分がフレーム部26とされており、中央
部分にチップ台部用領域21が配されるとともに、各々
がチップ台部用領域21とフレーム部26とを連結する
ものとされた複数のリード部用部分25が設けられてい
る。即ち、複数のリード部用部分25の夫々は、その一
端部がチップ台部用領域21に接続されるとともに、そ
の他端部がフレーム部26に接続されているのであり、
複数のリード部用部分25の夫々の他端部は、フレーム
部26によって連結されているのである。
【0032】このようにして形成されたチップ台部用領
域付きリードフレーム部材20’に、それに形成された
複数のリードフレーム区分27の夫々を単位として、さ
らに、例えば、打抜加工あるいはエッチング処理とされ
る切断処理を施し、複数のリードフレーム区分27を個
々に分離するとともに、各リードフレーム区分27につ
いて、チップ台部用領域21と複数のリード部用部分2
5の夫々における一端部とを切り離す処理を行う。それ
により、一つのリードフレーム区分27について、チッ
プ台部用領域21からチップ台部14を得るとともに、
複数のリード部用部分25から複数のリード部16を得
る。このようにして得られるチップ台部14及び複数の
リード部16は、図5に示される如く、チップ台部用領
域21から得られたチップ台部14が比較的大なる厚み
αを有したものとされ、また、複数のリード部用部分2
5から得られた複数のリード部16の夫々が、厚みαに
比して著しく小なる厚みを有し、一端部16Aが自由端
とされるとともに、他端部16Bがフレーム部26によ
り連結されたものとされる。そして、複数のリード部1
6は、フレーム部26に沿って二列を成し、各列に属す
る複数のリード部16は、対応するもの同志が各々の一
端部を相互対向させた状態におかれる。
【0033】そして、得られたチップ台部14及び複数
のリード部16を、図6に示される如くの、樹脂成形用
の成形型30に配置する。成形型30は、下型31と上
型32とから成り、両者の内部に成形用の樹脂材料が充
填せしめられる型空間が形成される。
【0034】チップ台部12及び複数のリード部16の
成形型30に対する配置に際してはは、例えば、先ず、
下型31の内部に形成される型空間内に、チップ台部1
4を配置する。その際、チップ台部14におけるチップ
支持面部14Aに対向する面部14Bを、下型31の内
部における型空間形成面部31上に直接に接触する状態
となす。
【0035】続いて、下型31の型空間内に配されたチ
ップ台部14のチップ支持面部14A上に半導体チップ
12を配置して、半導体チップ12がチップ台部14に
おけるチップ支持面部14Aによって支持される状態と
なす。また、それとともに、複数のリード部16を、そ
れらの夫々における一端部16Aをチップ台部14にお
けるチップ支持面部14Aによって支持された半導体チ
ップ12に近接させて、その一端部側の部分が下型31
の型空間内に配されるようにするとともに、それらの夫
々における他端部側の部分を、下型31の型空間外に突
出させるようにして配置する。
【0036】次に、チップ台部14のチップ支持面部1
4Aによって支持された半導体チップ12と複数のリー
ド部16の夫々における一端部16Aとを、導電ワイヤ
17によって電気的に連結する。その後、下型31に対
して上型32を位置合せして当接させ、下型31及び上
型32の内部に成型用型空間が形成され、その成型用型
空間内に、チップ台部14,チップ台部14におけるチ
ップ支持面部14Aによって支持されて配された半導体
チップ12、及び、各々の一端部16Aが導電ワイヤ1
7によって半導体チップ12に電気的に連結された複数
のリード部16の一端部側の部分が収容された状態とな
す。斯かる際、チップ台部14におけるチップ支持面部
14Aに対向する面部14Bを下型31の内部における
型空間形成面部31A上に直接に接触する状態とされた
チップ台部14は、比較的大なる厚みαを有しているこ
とにより、チップ支持面部14Aによって支持した半導
体チップ12を、下型31及び上型32の内部に形成さ
れた成型用型空間における略中央部に位置させるものと
なす。
【0037】このようなもとで、図7に示される如く
に、下型31及び上型32の内部に形成された成型用型
空間にエポキシ樹脂等とされた樹脂材料11を充填し、
下型31及び上型32を加熱して、下型31及び上型3
2の内部に形成された成型用型空間に充填された樹脂材
料11を硬化させ、パッケージ部10を形成する。そし
て、下型31及び上型32の内部に形成された成型用型
空間の樹脂材料11が硬化した後に、上型32を下型3
1から離隔させ、下型31から樹脂材料11が硬化して
形成された、図8に示される如くの、パッケージ部10
を取り出す。
【0038】斯かるパッケージ部10は、成形型30を
構成する下型31及び上型32の内部に形成される成型
用型空間の形状に対応した外形を有し、半導体チップ1
2,半導体チップ12をチップ支持面部14Aにより支
持するチップ台部14、及び、複数のリード部16の夫
々における導電ワイヤ17によって半導体チップ12に
連結された一端部16Aを含む一端部側の部分を内蔵す
るとともに、複数のリード部16の夫々における他端部
側の部分を外部に突出させるものとなる。また、それに
加えて、下型31及び上型32の内部に形成された成型
用型空間に樹脂材料11が充填せしめられるとき及びそ
の後硬化せしめられるとき、チップ台部14におけるチ
ップ支持面部14Aに対向する面部14Bが下型31の
内部における型空間形成面部31A上に直接に接触する
状態とされていることにより、図8に示される如く、パ
ッケージ部10における下方平面部10Aにおいて、チ
ップ台部14におけるチップ支持面部14Aに対向する
面部14Bが外部に露出するものとされる。
【0039】従って、パッケージ部10は、半導体チッ
プ12,半導体チップ12をチップ支持面部14Aによ
り支持するチップ台部14、及び、複数のリード部16
の夫々における導電ワイヤ17によって半導体チップ1
2に連結された一端部16Aを含む一端部側の部分を内
蔵し、複数のリード部16の夫々における他端部側の部
分を外部に突出させるとともに、下方平面部10Aにお
いてチップ台部14におけるチップ支持面部14Aに対
向する面部14Bを外部に露出させる状態をもって、半
導体チップ12についての気密封止を行っていることに
なる。
【0040】その後、図1に示される如く、パッケージ
部10の内部から外部に突出する複数のリード部16の
夫々における他端部側の部分を、所定の形状を成すもの
とすべく屈曲させ、それとともに、パッケージ部10の
内部から外部に突出する複数のリード部16の夫々にお
ける他端部側の部分に含まれる他端部16Bをフレーム
部26から切り離し、自由端を形成するものとなす。そ
れにより、本願の特許請求の範囲における請求項1から
請求項4までのいずれかに記載された発明に係る半導体
装置の一例を得る。
【0041】このようにして、パッケージ部10を備え
て得られる、本願の特許請求の範囲における請求項1か
ら請求項4までのいずれかに記載された発明に係る半導
体装置の一例が、プリント配線基板に取り付けられるに
あたっては、屈曲された複数のリード部16の夫々にお
ける他端部16Bが、プリント配線基板に設けられたパ
ターン電極部に、例えば、半田リフロー方法によって半
田付けされる。その際、パッケージ部10が比較的高い
温度にまで熱せられる状態におかれても、チップ台部1
4がそのチップ支持面部14Aに対向する面部14Bを
外部に露出させる状態とされているので、パッケージ部
10における放熱が効果的に行われるとともに、チップ
台部14における面部14Bとパッケージ部10を形成
する樹脂材料11との間に空隙ができてしまう状態が生
じることがなく、従って、チップ台部14における面部
14Bとパッケージ部10を形成する樹脂材料11との
間にできる空隙に溜まった水蒸気が膨張してパッケージ
部10にクラックを生じさせ、その結果、半導体チップ
12に対する気密封止状態が維持されなくなるという事
態が、確実に回避されることになる。さらに、チップ台
部14における面部14Bの周囲の面部とパッケージ部
10を形成する樹脂材料11との間に一時的に空隙がで
きるとしても、斯かる空隙はチップ台部14における面
部14Bの周囲においてパッケージ部10の外部に通じ
ていることになるので、例えば、そこにおける水蒸気は
パッケージ部10の外部に逃げることになって、実質的
に問題とはならない。
【0042】しかも、チップ台部14及び複数のリード
部16が、比較的大なる厚みαを有したチップ台部用領
域21及び厚みαに比して著しく小なる厚みを有したリ
ード部形成用領域22が設けられた板状導電材料20に
おける、チップ台部用領域21に対する切断処理及びリ
ード部形成用領域22に対する切断処理がなされて夫々
得られるものとされるので、目的に適った適正な寸法及
び形状を有したチップ台部14及び複数のリード部16
が極めて容易に得られるものとされ、それがコストダウ
ン等に貢献することになる。
【0043】また、その一例が上述の如くに説明され
る、本願の特許請求の範囲における請求項5から請求項
7までのいずれかに記載された発明に係る半導体装置の
製造方法によれば、特許請求の範囲における請求項1か
ら請求項4までのいずれかに記載された発明に係る半導
体装置が、比較的簡単な圧延加工,切断処理及び型を用
いた樹脂成形によって容易に得られることになる。
【0044】図9は、本願の特許請求の範囲における請
求項1から請求項4までのいずれかに記載された発明に
係る半導体装置の他の例を示す。
【0045】図9に示される例は、図1に示される例と
同様に構成された部分を多々有しており、図9におい
て、図1に示される各部に対応する部分が、図1と共通
の符号が付されて示されており、それらについての重複
説明は省略される。
【0046】図9に示される例にあっては、図1に示さ
れる例に用いられているチップ台部14に代えて、チッ
プ台部33が用いられている。図1に示される例に用い
られているチップ台部14が、その全体形状が略直方体
をなすものとされているのに対して、チップ台部33
は、その全体形状が、直方体状部分33Sと平板状部分
33Pとが一体化されて成るものとされている。
【0047】そして、チップ台部33にあっては、平板
状部分33Pに半導体チップ12を支持するチップ支持
面部33Aが形成され、また、直方体状部分33Sに、
チップ支持面33Aに対向する面部であって、パッケー
ジ部10に設けられた下方平面部10Aにおいて外部に
露出する面部33Bが形成されている。斯かる形状を有
するチップ台部33も、例えば、プレス加工によって容
易に得られ、チップ台部33における面部33Bは、チ
ップ台部14における面部14Bに比して、縮小された
面積を有するものとされている。
【0048】このようなチップ台部33を有した図9に
示される例にあっても、図1に示される例の場合と略同
様な作用効果が得られる。
【0049】
【発明の効果】以上の説明から明らかな如く、本願の特
許請求の範囲における請求項1から請求項4までのいず
れかに記載された発明に係る半導体装置にあっては、パ
ッケージ部内に収容されたチップ台部が、リード部の厚
みより大である比較的大なる厚みを有するものとされ、
それにより、チップ台部は、その第1の面部よって支持
する半導体チップにパッケージ部内における略中央部と
される適正位置をとらせたもとで、その第2の面部をパ
ッケージ部の外部に露出させることができることにな
り、それゆえ、例えば、パッケージ部から外部に突出す
る複数のリード部の夫々における他端部が、プリント配
線基板に設けられたパターン電極部に、例えば、半田リ
フロー方法によって半田付けされるにあたり、パッケー
ジ部が比較的高い温度にまで熱せられる状態におかれる
場合にあっても、チップ台部がその第2の面部をパッケ
ージ部の外部に露出させているので、チップ台部の第2
の面部とパッケージ部を形成する樹脂材料との間に空隙
ができてしまう状態が生じることはない。従って、チッ
プ台部の第2の面部とパッケージ部を形成する樹脂材料
との間にできる空隙に溜まった水蒸気が膨張してパッケ
ージ部にクラックを生じさせ、その結果、半導体チップ
に対する気密封止状態が維持されなくなるという事態
が、確実に回避される。また、チップ台部における第2
の面部の周囲の面部とパッケージ部を形成する樹脂材料
との間に一時的に空隙ができるとしても、斯かる空隙は
チップ台部における第2の面部の周囲においてパッケー
ジ部の外部に通じていることになるので、例えば、そこ
における水蒸気はパッケージ部の外部に逃げることにな
って、実質的に問題とはならない。
【0050】しかも、特許請求の範囲における請求項3
もしくは請求項4に記載された発明に係る半導体装置に
あっては、チップ台部及び複数のリード部が、厚みを異
にする第1の部分及び第2の部分が設けられた板状導電
材料における、第1の部分及び第2の部分のうちの厚み
が大である方に対する切断処理、及び、第1の部分及び
第2の部分のうちの厚みが小である方に対する切断処理
がなされて夫々得られるものとされるので、目的に適っ
た適正な寸法及び形状を有したチップ台部及び複数のリ
ード部が極めて容易に得られるものとされ、それがコス
トダウン等に貢献することになる。
【0051】さらに、特許請求の範囲における請求項5
から請求項7までのいずれかに記載された発明に係る半
導体装置の製造方法によれば、特許請求の範囲における
請求項1から請求項4までのいずれかに記載された発明
に係る上述の如くの作用効果が得られる半導体装置を、
比較的簡単な圧延加工,切断処理及び型を用いた樹脂成
形によって容易に得ることができる。
【図面の簡単な説明】
【図1】本願の特許請求の範囲における請求項1からか
ら請求項4までのいずれかに記載された発明に係る半導
体装置の一例を示す概略断面図である。
【図2】本願の特許請求の範囲における請求項5からか
ら請求項7までのいずれかに記載された発明に係る半導
体装置の製造方法の一例の説明に供される概略斜視図で
ある。
【図3】本願の特許請求の範囲における請求項5からか
ら請求項7までのいずれかに記載された発明に係る半導
体装置の製造方法の一例の説明に供される概略側面図で
ある。
【図4】本願の特許請求の範囲における請求項5からか
ら請求項7までのいずれかに記載された発明に係る半導
体装置の製造方法の一例の説明に供される概略平面図で
ある。
【図5】本願の特許請求の範囲における請求項5からか
ら請求項7までのいずれかに記載された発明に係る半導
体装置の製造方法の一例の説明に供される概略側面図で
ある。
【図6】本願の特許請求の範囲における請求項5からか
ら請求項7までのいずれかに記載された発明に係る半導
体装置の製造方法の一例の説明に供される概略断面図で
ある。
【図7】本願の特許請求の範囲における請求項5からか
ら請求項7までのいずれかに記載された発明に係る半導
体装置の製造方法の一例の説明に供される概略断面図で
ある。
【図8】本願の特許請求の範囲における請求項5からか
ら請求項7までのいずれかに記載された発明に係る半導
体装置の製造方法の一例の説明に供される概略断面図で
ある。
【図9】本願の特許請求の範囲における請求項1からか
ら請求項4までのいずれかに記載された発明に係る半導
体装置の他の例を示す概略断面図である。
【図10】従来提案されている半導体装置の例を示す概
略断面図である。
【符号の説明】
10 パッケージ部 10B 下方平面部 1
1 樹脂材料 12 半導体チップ 14,3
3 チップ台部 14A,33A チップ支持面部
14B,33B チップ支持面部に対向する面部
16 リード部 17 導電ワイヤ 2
0 板状導電材料 20’ リードフレーム部材
21 チップ台部用領域 22 リード部形成
用領域 25 リード部用部分 26 フレーム部 3
0 成形型 31 下型 32 上型

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】導電材料によって形成されたチップ台部
    と、 集積回路構成が形成されたものとされ、上記チップ台部
    における第1の面部により支持されて配された半導体チ
    ップと、 各々が導電材料によって上記チップ台部より小なる厚み
    有するものとして形成され、夫々の一端部が上記半導体
    チップに電気的に連結された複数のリード部と、 樹脂材料によって形成され、上記チップ台部,半導体チ
    ップ及び複数のリード部の夫々における上記一端部側の
    部分を内蔵し、上記複数のリード部の夫々における他端
    部側の部分を外部に突出する状態とするとともに、上記
    チップ台部の第2の面部を外部に露出する状態とするパ
    ッケージ部と、を備えて構成される半導体装置。
  2. 【請求項2】チップ台部の第2の面部が、パッケージ部
    に設けられた平面部において、該パッケージ部の内部か
    ら外部に臨むことを特徴とする請求項1記載の半導体装
    置。
  3. 【請求項3】チップ台部及び複数のリード部が、厚みを
    異にする第1の部分及び第2の部分が設けられた板状導
    電材料における、上記第1の部分及び第2の部分のうち
    の厚みが大である方に対する切断処理、及び、上記第1
    の部分及び第2の部分のうちの厚みが小である方に対す
    る切断処理がなされて夫々得られることを特徴とする請
    求項1記載の半導体装置。
  4. 【請求項4】第1の部分及び第2の部分の夫々に対して
    なされる切断処理が、打抜加工あるいはエッチング処理
    とされることを特徴とする請求項3記載の半導体装置。
  5. 【請求項5】板状導電材料に部分的な圧延加工もしくは
    圧延の程度が部分的に異なる圧延加工を施すことによ
    り、厚みを異にする第1の部分及び第2の部分が設けら
    れた被圧延板状導電材料を形成し、 該被圧延板状導電材料に切断処理を施して、上記第1の
    部分及び第2の部分のうちの厚みが小である方から、各
    々が独立した一端部及び枠部により相互連結された他端
    部を有する複数のリード部を得るとともに、上記第1の
    部分及び第2の部分のうちの厚みが大である方からチッ
    プ台部を得、 上記チップ台部及び複数のリード部の夫々における一端
    部側の部分を型空間内に配し、 集積回路構成が形成された半導体チップを、上記チップ
    台部の第1の面部によって支持されるものとして配し
    て、上記複数のリード部の夫々の一端部を上記半導体チ
    ップに電気的に連結されたものとなし、 上記型空間に樹脂材料を充填して硬化させ、上記チップ
    台部,半導体チップ及び複数のリード部の夫々における
    上記一端部側の部分を内蔵し、上記複数のリード部の夫
    々における他端部側の部分を外部に突出する状態とする
    とともに、上記チップ台部の第2の面部を外部に露出す
    る状態とするパッケージ部を得た後、 上記複数のリード部の夫々における他端部を上記枠部か
    ら切り離して、上記パッケージ部を備えた半導体装置を
    得る半導体装置の製造方法。
  6. 【請求項6】被圧延板状導電材料に施す切断処理を、打
    抜加工あるいはエッチング処理によって行うことを特徴
    とする請求項5記載の半導体装置の製造方法。
  7. 【請求項7】複数のリード部の夫々における他端部を枠
    部から切り離した後、上記複数のリード部の夫々におけ
    る他端部側の部分を所定の形状に屈曲させることを特徴
    とする請求項5記載の半導体装置の製造方法。
JP9139690A 1997-05-29 1997-05-29 半導体装置及びその製造方法 Pending JPH10335540A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9139690A JPH10335540A (ja) 1997-05-29 1997-05-29 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9139690A JPH10335540A (ja) 1997-05-29 1997-05-29 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH10335540A true JPH10335540A (ja) 1998-12-18

Family

ID=15251160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9139690A Pending JPH10335540A (ja) 1997-05-29 1997-05-29 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH10335540A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008093586A1 (ja) * 2007-01-30 2008-08-07 Rohm Co., Ltd. 樹脂封止型半導体装置およびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008093586A1 (ja) * 2007-01-30 2008-08-07 Rohm Co., Ltd. 樹脂封止型半導体装置およびその製造方法
JP2008187009A (ja) * 2007-01-30 2008-08-14 Rohm Co Ltd 樹脂封止型半導体装置およびその製造方法
US8039934B2 (en) 2007-01-30 2011-10-18 Rohm Co., Ltd. Resin-encapsulated semiconductor device and its manufacturing method
US8829660B2 (en) 2007-01-30 2014-09-09 Rohm Co., Ltd. Resin-encapsulated semiconductor device
US9287202B2 (en) 2007-01-30 2016-03-15 Rohm Co., Ltd. Resin-encapsulated semiconductor device and its manufacturing method
US9502339B2 (en) 2007-01-30 2016-11-22 Rohm Co., Ltd. Resin-encapsulated semiconductor device and its manufacturing method
US9991213B2 (en) 2007-01-30 2018-06-05 Rohm Co., Ltd. Resin-encapsulated semiconductor device and its manufacturing method

Similar Documents

Publication Publication Date Title
US6213786B1 (en) Electronic device and multi-pin connector therefor
JP5442368B2 (ja) 直付リード線を備えるicチップパッケージ
JP2936062B2 (ja) 半導体装置の製造方法
KR100294719B1 (ko) 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임
US6888231B2 (en) Surface mounting semiconductor device
KR20080073735A (ko) 상단 및 하단 노출 패키지 반도체 조립 장치 및 방법
JP2008199022A (ja) パワー半導体モジュールおよびその製造方法
JPH10200024A (ja) 表面実装用パッケージとその製造方法
EP0548496B1 (en) A mold and a method for manufacturing semiconductor devices of plastics incorporating an exposed heat sink of metal for inspecting the soldered joint
JPH09186270A (ja) 樹脂パッケージ型半導体装置およびこれを実装した電子回路基板
US11270982B2 (en) Method of manufacturing power semiconductor device and power semiconductor device
JPH10335540A (ja) 半導体装置及びその製造方法
JP2005191147A (ja) 混成集積回路装置の製造方法
JP5240160B2 (ja) マスクを用いた成膜品の製造方法
KR20200033746A (ko) 모듈 및 프린트 기판
JP4458502B2 (ja) 面実装型半導体装置
JP4461476B2 (ja) 混成集積回路の製造方法
JPH10154768A (ja) 半導体装置及びその製造方法
JPH09121018A (ja) 半導体装置
JP7215344B2 (ja) 半導体装置
JPH07297236A (ja) 半導体素子実装用フィルムと半導体素子実装構造
JP3509532B2 (ja) 半導体装置用基板、半導体装置及びその製造方法並びに電子機器
JPH10189792A (ja) 半導体パッケージ
JPH09283690A (ja) 半導体集積回路用リードフレーム
JP3428083B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees