JPH10335303A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH10335303A JPH10335303A JP13817097A JP13817097A JPH10335303A JP H10335303 A JPH10335303 A JP H10335303A JP 13817097 A JP13817097 A JP 13817097A JP 13817097 A JP13817097 A JP 13817097A JP H10335303 A JPH10335303 A JP H10335303A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- etching
- semiconductor device
- manufacturing
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Weting (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 ゲート電極形成後のひさし発生による絶縁膜
カバレッジ不良を解決し、安定したゲート電極形状を得
ることができる。 【解決手段】 基板１０上に材質の異なる下層金属２と
上層金属３からなる金属膜を積層し、金属膜上にレジス
トを塗布し、レジストをマスクとして第１のエッチング
液で金属膜をエッチングしてゲート電極４を形成し、下
層金属２と上層金属３の境界部分に発生したひさしを、
下層金属２より上層金属３に対するエッチングレートの
高い第２のエッチング液にてエッチング除去する。な
お、下層金属２がアルミニウムからなり、上層金属３は
アルミニウムに高融点金属を含む合金からなる。また、
第１のエッチング液は燐酸を主体とした水溶液からな
り、第２のエッチング液は有機アルカリ水溶液からな
る。
カバレッジ不良を解決し、安定したゲート電極形状を得
ることができる。 【解決手段】 基板１０上に材質の異なる下層金属２と
上層金属３からなる金属膜を積層し、金属膜上にレジス
トを塗布し、レジストをマスクとして第１のエッチング
液で金属膜をエッチングしてゲート電極４を形成し、下
層金属２と上層金属３の境界部分に発生したひさしを、
下層金属２より上層金属３に対するエッチングレートの
高い第２のエッチング液にてエッチング除去する。な
お、下層金属２がアルミニウムからなり、上層金属３は
アルミニウムに高融点金属を含む合金からなる。また、
第１のエッチング液は燐酸を主体とした水溶液からな
り、第２のエッチング液は有機アルカリ水溶液からな
る。
Description
【０００１】
【発明の属する技術分野】この発明は、軽量，薄膜で、
視認性に優れ、オーディオビジュアル，オフィスオート
メーション機器等の端末ディスプレイとして最適である
液晶表示素子に用いられる薄膜トランジスタ等の半導体
装置の製造方法に関するものである。
視認性に優れ、オーディオビジュアル，オフィスオート
メーション機器等の端末ディスプレイとして最適である
液晶表示素子に用いられる薄膜トランジスタ等の半導体
装置の製造方法に関するものである。
【０００２】
【従来の技術】近年、非晶質シリコントランジスタ（ア
モルファスシリコン薄膜トランジスタ、以下ａ−ＳｉＴ
ＦＴと称す）をスイッチング素子として用いたアクティ
ブマトリックス基板と、それを用いた液晶ディスプレイ
（ＬＣＤ：Liquid Crystal Display）は、ａ−ＳｉＴＦ
Ｔが高いスイッチング比を持つこと、ガラス基板を利用
でき、低温工程で製造できる等の特徴があり、大面積，
高精細化に対して最も有利な方法と考えられており、各
社で研究，開発が活発に行われ製品化されている。
モルファスシリコン薄膜トランジスタ、以下ａ−ＳｉＴ
ＦＴと称す）をスイッチング素子として用いたアクティ
ブマトリックス基板と、それを用いた液晶ディスプレイ
（ＬＣＤ：Liquid Crystal Display）は、ａ−ＳｉＴＦ
Ｔが高いスイッチング比を持つこと、ガラス基板を利用
でき、低温工程で製造できる等の特徴があり、大面積，
高精細化に対して最も有利な方法と考えられており、各
社で研究，開発が活発に行われ製品化されている。
【０００３】従来からある一般的な薄膜トランジスタの
断面構造を図１に示す。図１において、１はガラスや石
英など表面が絶縁膜からなる透光性基板、４はアルミニ
ウム（Ａｌ）を主成分とした金属膜からなるゲート電
極、５はゲート電極４上に陽極酸化により得た第１のゲ
ート絶縁膜（陽極酸化膜）、６は第２のゲート絶縁膜と
しての窒化シリコン（ＳｉＮx ）、７はチャネル層（ａ
−Ｓｉ）、８はオーミックコンタクトを取るためのｎ+
ａ−Ｓｉ層（半導体層）、９はソース電極、１０はドレ
イン電極、１１は画素電極である。
断面構造を図１に示す。図１において、１はガラスや石
英など表面が絶縁膜からなる透光性基板、４はアルミニ
ウム（Ａｌ）を主成分とした金属膜からなるゲート電
極、５はゲート電極４上に陽極酸化により得た第１のゲ
ート絶縁膜（陽極酸化膜）、６は第２のゲート絶縁膜と
しての窒化シリコン（ＳｉＮx ）、７はチャネル層（ａ
−Ｓｉ）、８はオーミックコンタクトを取るためのｎ+
ａ−Ｓｉ層（半導体層）、９はソース電極、１０はドレ
イン電極、１１は画素電極である。
【０００４】つぎに、薄膜トランジスタの製造工程につ
いて説明する。まず、スパッタリングによりガラス基板
等からなる透光性絶縁基板１上にＩＴＯ（Indium-Tin-O
xide）を堆積し、フォトプロセス，エッチングにより画
素電極１１を形成する。つぎに、図３（ａ）に示すよう
に、スパッタリングによりＡｌ薄膜２を体積させ、さら
にＡｌに高融点金属（例えば、Ｔａを１．５％）を添加
したＡｌ合金薄膜３を堆積させる。そして、ゲートパタ
ーンを得るためのレジストを塗布し、露光してレジスト
パターン１２を形成する。さらに、例えば燐酸（Ｈ3 Ｐ
Ｏ4 ）を主成分とし、硝酸（ＨＮＯ3 ），酢酸（ＣＨ3
ＣＯＯＨ）を加えた水溶液（燐酸：硝酸：酢酸：水＝１
６：４：４：１／４０℃）にて、通常のウェットエッチ
ングを行い、低抵抗，耐ヒロック性を兼ねたゲート電極
４を形成する（図３（ｂ））。
いて説明する。まず、スパッタリングによりガラス基板
等からなる透光性絶縁基板１上にＩＴＯ（Indium-Tin-O
xide）を堆積し、フォトプロセス，エッチングにより画
素電極１１を形成する。つぎに、図３（ａ）に示すよう
に、スパッタリングによりＡｌ薄膜２を体積させ、さら
にＡｌに高融点金属（例えば、Ｔａを１．５％）を添加
したＡｌ合金薄膜３を堆積させる。そして、ゲートパタ
ーンを得るためのレジストを塗布し、露光してレジスト
パターン１２を形成する。さらに、例えば燐酸（Ｈ3 Ｐ
Ｏ4 ）を主成分とし、硝酸（ＨＮＯ3 ），酢酸（ＣＨ3
ＣＯＯＨ）を加えた水溶液（燐酸：硝酸：酢酸：水＝１
６：４：４：１／４０℃）にて、通常のウェットエッチ
ングを行い、低抵抗，耐ヒロック性を兼ねたゲート電極
４を形成する（図３（ｂ））。
【０００５】つぎに、中性の電解液中で陽極酸化法によ
り得られるＡｌ2 Ｏ3 （アルミナ）を第１のゲート絶縁
膜５として形成する。さらに、Ｐ−ＣＶＤ（プラズマＣ
ＶＤ）により、第２のゲート絶縁膜（ＳｉＮx ）６、チ
ャネル層（ａ−Ｓｉ）７、ゲート・ソース電極をエッチ
ングするときのストッパとなるＳｉＮx 膜６を堆積し、
フォトプロセス，エッチングによりストッパ層を加工す
る（図１）。
り得られるＡｌ2 Ｏ3 （アルミナ）を第１のゲート絶縁
膜５として形成する。さらに、Ｐ−ＣＶＤ（プラズマＣ
ＶＤ）により、第２のゲート絶縁膜（ＳｉＮx ）６、チ
ャネル層（ａ−Ｓｉ）７、ゲート・ソース電極をエッチ
ングするときのストッパとなるＳｉＮx 膜６を堆積し、
フォトプロセス，エッチングによりストッパ層を加工す
る（図１）。
【０００６】つぎに、Ｐ−ＣＶＤにより、ｎ+ ａ−Ｓｉ
層を形成し、フォトプロセス，エッチングを行い、ソー
ス・ドレイン電極とオーミックコンタクトを取るための
ｎ+ａ−Ｓｉ層８を形成する。ついで、画素電極とコン
タクトを取るためのコンタクトホールを形成するため
に、レジストパターンによりＩＴＯ上にコンタクトホー
ルのパターンを形成し、ドライエッチングによりコンタ
クトホールを形成する。
層を形成し、フォトプロセス，エッチングを行い、ソー
ス・ドレイン電極とオーミックコンタクトを取るための
ｎ+ａ−Ｓｉ層８を形成する。ついで、画素電極とコン
タクトを取るためのコンタクトホールを形成するため
に、レジストパターンによりＩＴＯ上にコンタクトホー
ルのパターンを形成し、ドライエッチングによりコンタ
クトホールを形成する。
【０００７】さらに、ソース・ドレイン金属として、ス
パッタリングにより下層Ｔｉ，上層Ａｌと堆積させ、フ
ォトプロセス，エッチングを行い、ソース電極９ならび
にドレイン電極１０を形成し、薄膜トランジスタを完成
する。
パッタリングにより下層Ｔｉ，上層Ａｌと堆積させ、フ
ォトプロセス，エッチングを行い、ソース電極９ならび
にドレイン電極１０を形成し、薄膜トランジスタを完成
する。
【０００８】
【発明が解決しようとする課題】従来の薄膜トランジス
タにおいて、所定のパターンを得るために弗化水素酸
（ＨＦ）ならびにバッファード弗化水素酸（ＢＨＦ）を
用いてエッチングを行うが、第２のゲート絶縁膜（Ｓｉ
Ｎx ）６にクラック，ピンホール，異物等の欠陥が存在
した場合、上記の酸により第１のゲート絶縁膜（アルミ
ナ）５およびガラス基板１が腐食される恐れがあり、ゲ
ート・ソース間ショート（以下、ＧＳショートと称す）
の原因となる。ＧＳショートのうち、クラックが原因で
あるＧＳショートの割合は約半数となっている。クラッ
ク，ピンホール，異物のうち、クラックの発生原因とし
て、ゲート電極パターンニング後の断面形状に依存して
いることが判った。
タにおいて、所定のパターンを得るために弗化水素酸
（ＨＦ）ならびにバッファード弗化水素酸（ＢＨＦ）を
用いてエッチングを行うが、第２のゲート絶縁膜（Ｓｉ
Ｎx ）６にクラック，ピンホール，異物等の欠陥が存在
した場合、上記の酸により第１のゲート絶縁膜（アルミ
ナ）５およびガラス基板１が腐食される恐れがあり、ゲ
ート・ソース間ショート（以下、ＧＳショートと称す）
の原因となる。ＧＳショートのうち、クラックが原因で
あるＧＳショートの割合は約半数となっている。クラッ
ク，ピンホール，異物のうち、クラックの発生原因とし
て、ゲート電極パターンニング後の断面形状に依存して
いることが判った。
【０００９】すなわち、ゲート電極４のパターンニング
において、通常、エッチング状態が正常であれば、緩や
かなテーパー形状となる。しかし、エッチング状態の異
常（例えば、エッチング液の経時変化による組成変
化、オーバーエッチング時間異常）により、上層金属
（Ａｌ合金薄膜）３と下層金属（Ａｌ薄膜）２とのエッ
チングレートの差異によるオーバーハング（ひさし）が
生じた場合（図３（ｂ））、陽極酸化による第１のゲー
ト絶縁膜５は原理的にゲート断面形状を反映するためひ
さしは残ったままとなり、この状態において第２のゲー
ト絶縁膜（ＳｉＮ x ）６を成膜すると、特にひさし部分
で第２のゲート絶縁膜（ＳｉＮx ）６のまわり込み（ス
テップカバレッジ）不良が発生し、かつ応力集中が起こ
るため第２のゲート絶縁膜（ＳｉＮx ）６にクラックが
発生する（図３（ｃ））。
において、通常、エッチング状態が正常であれば、緩や
かなテーパー形状となる。しかし、エッチング状態の異
常（例えば、エッチング液の経時変化による組成変
化、オーバーエッチング時間異常）により、上層金属
（Ａｌ合金薄膜）３と下層金属（Ａｌ薄膜）２とのエッ
チングレートの差異によるオーバーハング（ひさし）が
生じた場合（図３（ｂ））、陽極酸化による第１のゲー
ト絶縁膜５は原理的にゲート断面形状を反映するためひ
さしは残ったままとなり、この状態において第２のゲー
ト絶縁膜（ＳｉＮ x ）６を成膜すると、特にひさし部分
で第２のゲート絶縁膜（ＳｉＮx ）６のまわり込み（ス
テップカバレッジ）不良が発生し、かつ応力集中が起こ
るため第２のゲート絶縁膜（ＳｉＮx ）６にクラックが
発生する（図３（ｃ））。
【００１０】このため、ゲート電極４の断面形状を制御
する方法として、上記の問題に関して、ａ：エッチン
グ液の速やかな交換、ｂ：組成が変化しない装置構造、
ｃ：組成の変化に対してフィ−ドバックによる組成コン
トロール等の方法がある。また、の問題に関しては、
ｄ：スパッタ膜質安定化、ｅ：センシングによる時間管
理等がある。の問題に関するｄ，ｅの方法は実現され
ているが、の問題に関するａ，ｂ，ｃの方法について
は、それぞれａ：ランニングコストが非常にかかる（不
経済）、ｂ：エッチング液中の硝酸，酢酸等の蒸発を抑
制するため完全密閉型装置等を用いると処理装置の大型
化，スループットが取れない等の問題、ｃ：完全な組成
制御は不可能等の問題がある。
する方法として、上記の問題に関して、ａ：エッチン
グ液の速やかな交換、ｂ：組成が変化しない装置構造、
ｃ：組成の変化に対してフィ−ドバックによる組成コン
トロール等の方法がある。また、の問題に関しては、
ｄ：スパッタ膜質安定化、ｅ：センシングによる時間管
理等がある。の問題に関するｄ，ｅの方法は実現され
ているが、の問題に関するａ，ｂ，ｃの方法について
は、それぞれａ：ランニングコストが非常にかかる（不
経済）、ｂ：エッチング液中の硝酸，酢酸等の蒸発を抑
制するため完全密閉型装置等を用いると処理装置の大型
化，スループットが取れない等の問題、ｃ：完全な組成
制御は不可能等の問題がある。
【００１１】この発明は、上記問題点に鑑み、ゲート電
極形成後のひさし発生による絶縁膜カバレッジ不良を解
決し、安定したゲート電極形状を得ることができる半導
体装置の製造方法を提供することを目的とする。
極形成後のひさし発生による絶縁膜カバレッジ不良を解
決し、安定したゲート電極形状を得ることができる半導
体装置の製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】請求項１記載の半導体装
置の製造方法は、基板上に材質の異なる下層金属と上層
金属からなる金属膜を積層し、金属膜上にレジストを塗
布し、レジストをマスクとして第１のエッチング液で金
属膜をエッチングして電極を形成し、下層金属と上層金
属の境界部分に発生したひさしを、下層金属より上層金
属に対するエッチングレートの高い第２のエッチング液
にてエッチング除去することを特徴とするものである。
置の製造方法は、基板上に材質の異なる下層金属と上層
金属からなる金属膜を積層し、金属膜上にレジストを塗
布し、レジストをマスクとして第１のエッチング液で金
属膜をエッチングして電極を形成し、下層金属と上層金
属の境界部分に発生したひさしを、下層金属より上層金
属に対するエッチングレートの高い第２のエッチング液
にてエッチング除去することを特徴とするものである。
【００１３】請求項２記載の半導体装置の製造方法は、
請求項１において、第１のエッチング液が燐酸を主体と
した水溶液からなり、第２のエッチング液が有機アルカ
リ水溶液からなることを特徴とするものである。請求項
１または請求項２記載の半導体装置の製造方法による
と、下層金属より上層金属に対するエッチングレートの
高い第２のエッチング液でエッチングすることで、上層
金属が優先的にエッチングされてひさしが除去され、電
極が緩やかなテーパー形状となり、電極形状不良による
カバレッジ不良を防ぎ、安定した電極を歩留りよく形成
できる。
請求項１において、第１のエッチング液が燐酸を主体と
した水溶液からなり、第２のエッチング液が有機アルカ
リ水溶液からなることを特徴とするものである。請求項
１または請求項２記載の半導体装置の製造方法による
と、下層金属より上層金属に対するエッチングレートの
高い第２のエッチング液でエッチングすることで、上層
金属が優先的にエッチングされてひさしが除去され、電
極が緩やかなテーパー形状となり、電極形状不良による
カバレッジ不良を防ぎ、安定した電極を歩留りよく形成
できる。
【００１４】請求項３記載の半導体装置の製造方法は、
請求項１または請求項２において、下層金属がアルミニ
ウムからなり、上層金属がアルミニウムに高融点金属を
含む合金からなることを特徴とするものである。請求項
３記載の半導体装置の製造方法によると、請求項１また
は請求項２の作用に加え、下層金属のアルミニウムによ
る低抵抗性、上層金属のアルミニウムに高融点金属を含
む合金による耐ヒロック性により、耐プロセス性の向上
が図れる。
請求項１または請求項２において、下層金属がアルミニ
ウムからなり、上層金属がアルミニウムに高融点金属を
含む合金からなることを特徴とするものである。請求項
３記載の半導体装置の製造方法によると、請求項１また
は請求項２の作用に加え、下層金属のアルミニウムによ
る低抵抗性、上層金属のアルミニウムに高融点金属を含
む合金による耐ヒロック性により、耐プロセス性の向上
が図れる。
【００１５】
【発明の実施の形態】この発明の一実施の形態につい
て、図１および図２を参照しながら説明する。なお、図
３（ｂ）に示すゲート電極４の形成までは、従来例と同
じ工程にて製造する。その後、洗浄，乾燥し、第２のエ
ッチング液である有機アルカリ水溶液（例えば、テトラ
メチルアンモニウムハライドロオキサイド（ＴＭＡＨ）
水溶液）に浸漬する。ここで、浸漬時間とゲート電極形
状との関係について検討した結果、５０秒以上で、図３
（ｂ）に示したひさしがエッチングされ、図２のような
緩やかな形状となっていることが確認された。また、Ａ
ｌ薄膜２とＡｌ合金薄膜３のＴＭＡＨに対するエッチン
グレートを測定した結果、Ａｌ薄膜２は２００Å／ｍｉ
ｎ、Ａｌ合金薄膜３は４００Å／ｍｉｎとなり、それぞ
れ時間に対する直線性は良好だった。また、ＴＭＡＨの
温度であるが、温度３５℃以上ではレジストに対するダ
メージが現れるため、２５℃とした。また、濃度である
が、２％〜４％でレジストダメージが無く、良好なゲー
ト断面形状が得られた。これらの結果から、ＴＭＡＨ濃
度，温度，浸漬時間は、例えば、ＴＭＡＨ濃度２．５
％、液温２５℃、浸漬時間６０秒とした。
て、図１および図２を参照しながら説明する。なお、図
３（ｂ）に示すゲート電極４の形成までは、従来例と同
じ工程にて製造する。その後、洗浄，乾燥し、第２のエ
ッチング液である有機アルカリ水溶液（例えば、テトラ
メチルアンモニウムハライドロオキサイド（ＴＭＡＨ）
水溶液）に浸漬する。ここで、浸漬時間とゲート電極形
状との関係について検討した結果、５０秒以上で、図３
（ｂ）に示したひさしがエッチングされ、図２のような
緩やかな形状となっていることが確認された。また、Ａ
ｌ薄膜２とＡｌ合金薄膜３のＴＭＡＨに対するエッチン
グレートを測定した結果、Ａｌ薄膜２は２００Å／ｍｉ
ｎ、Ａｌ合金薄膜３は４００Å／ｍｉｎとなり、それぞ
れ時間に対する直線性は良好だった。また、ＴＭＡＨの
温度であるが、温度３５℃以上ではレジストに対するダ
メージが現れるため、２５℃とした。また、濃度である
が、２％〜４％でレジストダメージが無く、良好なゲー
ト断面形状が得られた。これらの結果から、ＴＭＡＨ濃
度，温度，浸漬時間は、例えば、ＴＭＡＨ濃度２．５
％、液温２５℃、浸漬時間６０秒とした。
【００１６】なお、第２のエッチング液によるウェット
エッチングにより、ゲート全体の膜厚が減少するため、
成膜時に減少分（上層金属４００Å）を厚くしておく。
その後、従来と同様の工程にて、第１のゲート絶縁膜
（アルミナ）５、第２のゲート絶縁膜（ＳｉＮx ）６、
チャネル層（ａ−Ｓｉ）７、ｎ+ ａ−Ｓｉ層８、ソース
電極９ならびにドレイン電極１０を形成し、薄膜トラン
ジスタを完成する。
エッチングにより、ゲート全体の膜厚が減少するため、
成膜時に減少分（上層金属４００Å）を厚くしておく。
その後、従来と同様の工程にて、第１のゲート絶縁膜
（アルミナ）５、第２のゲート絶縁膜（ＳｉＮx ）６、
チャネル層（ａ−Ｓｉ）７、ｎ+ ａ−Ｓｉ層８、ソース
電極９ならびにドレイン電極１０を形成し、薄膜トラン
ジスタを完成する。
【００１７】このように構成された半導体装置の製造方
法によると、有機アルカリ水溶液（第２のエッチング
液）にてウェットエッチングすることで、ゲート電極４
の上層金属３が優先的にエッチングされ、ゲート電極４
が緩やかなテーパー形状となり、下層金属２と上層金属
３の境界におけるひさしが除去され、良好な電極パター
ンが得られる。よって、電極形状不良によるカバレッジ
不良を防ぎ、安定した電極を歩留りよく形成できる。す
なわち、従来例の試料では、ＧＳショート発生率が２０
数％であったのに対し、本発明では０％であった。
法によると、有機アルカリ水溶液（第２のエッチング
液）にてウェットエッチングすることで、ゲート電極４
の上層金属３が優先的にエッチングされ、ゲート電極４
が緩やかなテーパー形状となり、下層金属２と上層金属
３の境界におけるひさしが除去され、良好な電極パター
ンが得られる。よって、電極形状不良によるカバレッジ
不良を防ぎ、安定した電極を歩留りよく形成できる。す
なわち、従来例の試料では、ＧＳショート発生率が２０
数％であったのに対し、本発明では０％であった。
【００１８】また、下層金属２がＡｌからなる低抵抗
で、上層金属３がＡｌに高融点金属を含む合金からなる
耐ヒロック性により、耐プロセス性の向上が図れる。な
お、前記実施の形態では、上層金属３として、ＡｌにＴ
ａを添加した金属を用いたが、その他の高融点金属、例
えばＡｌ−Ｚｒ（０．５〜３．０％）、Ａｌ−Ｗ（１．
０〜２．０％）、Ａｌ−Ｔｉ（０．５〜１．５％）、Ａ
ｌ−Ｍｏ（０．５〜１．５％）等を用いることも可能で
ある。これらの金属は、Ａｌと同様に、陽極酸化が可能
であり、同時に熱によるヒロックを抑える効果がある。
で、上層金属３がＡｌに高融点金属を含む合金からなる
耐ヒロック性により、耐プロセス性の向上が図れる。な
お、前記実施の形態では、上層金属３として、ＡｌにＴ
ａを添加した金属を用いたが、その他の高融点金属、例
えばＡｌ−Ｚｒ（０．５〜３．０％）、Ａｌ−Ｗ（１．
０〜２．０％）、Ａｌ−Ｔｉ（０．５〜１．５％）、Ａ
ｌ−Ｍｏ（０．５〜１．５％）等を用いることも可能で
ある。これらの金属は、Ａｌと同様に、陽極酸化が可能
であり、同時に熱によるヒロックを抑える効果がある。
【００１９】また、前記実施の形態では、薄膜トランジ
スタのゲート電極のパターンニングに関するものであっ
たが、ゲート電極に限るものではない。
スタのゲート電極のパターンニングに関するものであっ
たが、ゲート電極に限るものではない。
【００２０】
【発明の効果】請求項１または請求項２記載の半導体装
置の製造方法によると、下層金属より上層金属に対する
エッチングレートの高い第２のエッチング液でエッチン
グすることで、上層金属が優先的にエッチングされてひ
さしが除去され、電極が緩やかなテーパー形状となり、
電極形状不良によるカバレッジ不良を防ぎ、安定した電
極を歩留りよく形成できるという効果が得られる。
置の製造方法によると、下層金属より上層金属に対する
エッチングレートの高い第２のエッチング液でエッチン
グすることで、上層金属が優先的にエッチングされてひ
さしが除去され、電極が緩やかなテーパー形状となり、
電極形状不良によるカバレッジ不良を防ぎ、安定した電
極を歩留りよく形成できるという効果が得られる。
【００２１】請求項３記載の半導体装置の製造方法によ
ると、請求項１または請求項２の効果に加え、下層金属
のアルミニウムによる低抵抗性、上層金属のアルミニウ
ムに高融点金属を含む合金による耐ヒロック性により、
耐プロセス性の向上が図れるという効果が得られる。
ると、請求項１または請求項２の効果に加え、下層金属
のアルミニウムによる低抵抗性、上層金属のアルミニウ
ムに高融点金属を含む合金による耐ヒロック性により、
耐プロセス性の向上が図れるという効果が得られる。
【図１】薄膜トランジスタの断面構造図である。
【図２】この発明の実施の形態における薄膜トランジス
タのゲートパターン形状の断面構造図である。
タのゲートパターン形状の断面構造図である。
【図３】従来例におけるゲートパターン形成からゲート
絶縁膜形成までの製造工程の断面構造図である。
絶縁膜形成までの製造工程の断面構造図である。
１ ガラス基板 ２ 下層金属（Ａｌ薄膜） ３ 上層金属（Ａｌ合金薄膜） ４ ゲート電極 ５ 第１のゲート絶縁膜（アルミナ） ６ 第２のゲート絶縁膜（ＳｉＮx ） ７ チャネル層（ａ−Ｓｉ） ８ ｎ+ ａ−Ｓｉ層 ９ ソース電極 １０ ゲート電極 １１ 画素電極
Claims (3)
- 【請求項１】 基板上に材質の異なる下層金属と上層金
属からなる金属膜を積層する工程と、前記金属膜上にレ
ジストを塗布する工程と、レジストをマスクとして第１
のエッチング液で前記金属膜をエッチングして電極を形
成する工程とを含む半導体装置の製造方法であって、前
記下層金属と前記上層金属の境界部分に発生したひさし
を、前記下層金属より前記上層金属に対するエッチング
レートの高い第２のエッチング液にてエッチング除去す
ることを特徴とする半導体装置の製造方法。 - 【請求項２】 第１のエッチング液が燐酸を主体とした
水溶液からなり、第２のエッチング液が有機アルカリ水
溶液からなることを特徴とする請求項１記載の半導体装
置の製造方法。 - 【請求項３】 下層金属がアルミニウムからなり、上層
金属がアルミニウムに高融点金属を含む合金からなるこ
とを特徴とする請求項１または請求項２記載の半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13817097A JPH10335303A (ja) | 1997-05-28 | 1997-05-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13817097A JPH10335303A (ja) | 1997-05-28 | 1997-05-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10335303A true JPH10335303A (ja) | 1998-12-18 |
Family
ID=15215677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13817097A Pending JPH10335303A (ja) | 1997-05-28 | 1997-05-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10335303A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003036707A1 (fr) * | 2001-10-22 | 2003-05-01 | Mitsubishi Gas Chemical Company, Inc. | Procede de gravure pour film lamine en aluminium-molybdene |
| US7098985B2 (en) | 2002-09-12 | 2006-08-29 | Seiko Epson Corporation | Multilayer external connection structure having third layer covering sidewalls of the first and second, made of reflective conductive material |
| WO2011013600A1 (ja) * | 2009-07-31 | 2011-02-03 | 国立大学法人東北大学 | 半導体装置、半導体装置の製造方法、及び表示装置 |
-
1997
- 1997-05-28 JP JP13817097A patent/JPH10335303A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003036707A1 (fr) * | 2001-10-22 | 2003-05-01 | Mitsubishi Gas Chemical Company, Inc. | Procede de gravure pour film lamine en aluminium-molybdene |
| US7098985B2 (en) | 2002-09-12 | 2006-08-29 | Seiko Epson Corporation | Multilayer external connection structure having third layer covering sidewalls of the first and second, made of reflective conductive material |
| WO2011013600A1 (ja) * | 2009-07-31 | 2011-02-03 | 国立大学法人東北大学 | 半導体装置、半導体装置の製造方法、及び表示装置 |
| CN102473644A (zh) * | 2009-07-31 | 2012-05-23 | 国立大学法人东北大学 | 半导体装置、半导体装置的制造方法、以及显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20010001482A1 (en) | Process for fabricating thin-film device and thin-film device | |
| JPS60103676A (ja) | 薄膜トランジスタアレイの製造方法 | |
| JPH0730125A (ja) | 半導体装置およびその作製方法 | |
| JP2001166336A (ja) | 液晶表示装置の製造方法、及び液晶表示装置の配線形成方法 | |
| JP3318652B2 (ja) | 液晶表示装置およびこれに用いられるｔｆｔアレイ基板の製造方法 | |
| JP3199404B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH10335303A (ja) | 半導体装置の製造方法 | |
| JP3094610B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2692914B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH10189987A (ja) | 液晶表示装置とこれに用いられる薄膜トランジスタの製造方法 | |
| JP3195837B2 (ja) | 液晶表示装置およびその製造方法 | |
| KR20010011390A (ko) | 박막트랜지스터의 게이트전극 및 그 제조방법 | |
| JPH07176525A (ja) | 低抵抗配線の形成方法 | |
| JP3107055B2 (ja) | アクティブマトリクス基板 | |
| JPH05323380A (ja) | 薄膜トランジスタパネルの製造方法 | |
| JP3291069B2 (ja) | 半導体装置とその作製方法 | |
| JP2000022164A (ja) | 液晶表示装置の製造方法 | |
| JP3339133B2 (ja) | 陽極酸化方法とそれを用いた薄膜トランジスタ | |
| JPH05150268A (ja) | 薄膜トランジスタパネルの製造方法 | |
| JPS61145870A (ja) | 薄膜電界効果トランジスタおよびその製造方法 | |
| KR100305734B1 (ko) | 액정표시소자의제조방법 | |
| JP3149034B2 (ja) | 薄膜トランジスタ | |
| JPH07245403A (ja) | 金属配線、薄膜トランジスタおよびｔｆｔ液晶表示装置 | |
| JPS61164267A (ja) | 薄膜トランジスタの製造方法 | |
| JP3257001B2 (ja) | 多層配線板及び多層配線板の製造方法 |