JPH1032805A - セットトップコンバータ - Google Patents
セットトップコンバータInfo
- Publication number
- JPH1032805A JPH1032805A JP8185736A JP18573696A JPH1032805A JP H1032805 A JPH1032805 A JP H1032805A JP 8185736 A JP8185736 A JP 8185736A JP 18573696 A JP18573696 A JP 18573696A JP H1032805 A JPH1032805 A JP H1032805A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- analog
- digital
- intermediate frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Television Systems (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Abstract
(57)【要約】
【課題】ＣＡＴＶのアナログ放送とデジタル放送を簡単
な回路構成で受信するセットトップコンバータを提供す
る。 【解決手段】ＣＡＴＶのアナログ及びデジタルの入力信
号を選局し、アナログ及びデジタル信号に応じた第１の
中間周波信号に変換するＰＬＬ回路５６を含む第１の局
部発振回路５５と第１の混合器５４で構成した第１の周
波数変換回路と、この第１の周波数変換回路の出力を上
記アナログ及びデジタル信号に応じた第２の中間周波信
号に変換するＰＬＬ回路６２を含む第２の局部発振回路
６１と第２の混合器６０で構成した第２の周波数変換回
路を設け、第２の周波数変換回路の出力をアナログ信号
とデジタル信号に分けて復調するアナログ復調回路６６
及びデジタル復調回路６６を設ける。
な回路構成で受信するセットトップコンバータを提供す
る。 【解決手段】ＣＡＴＶのアナログ及びデジタルの入力信
号を選局し、アナログ及びデジタル信号に応じた第１の
中間周波信号に変換するＰＬＬ回路５６を含む第１の局
部発振回路５５と第１の混合器５４で構成した第１の周
波数変換回路と、この第１の周波数変換回路の出力を上
記アナログ及びデジタル信号に応じた第２の中間周波信
号に変換するＰＬＬ回路６２を含む第２の局部発振回路
６１と第２の混合器６０で構成した第２の周波数変換回
路を設け、第２の周波数変換回路の出力をアナログ信号
とデジタル信号に分けて復調するアナログ復調回路６６
及びデジタル復調回路６６を設ける。
Description
【０００１】
【発明の属する技術分野】本発明は、ＣＡＴＶの端末と
なるセットトップコンバータに係り、特にデジタル放送
とアナログ放送の受信を可能にしたセットトップコンバ
ータに関するものである。
なるセットトップコンバータに係り、特にデジタル放送
とアナログ放送の受信を可能にしたセットトップコンバ
ータに関するものである。
【０００２】
【従来の技術】ＣＡＴＶはマルチメディアの中核とし
て、近年注目されるようになってきた。特に米国をはじ
め世界各国でＣＡＴＶを通しての通信、放送の融合化サ
ービスの実験が盛んに行われている。この様な状況下で
ＣＡＴＶの端末であるセットトップコンバータに対する
機能のレベルアップ、特にデジタル放送の受信が可能な
方式へと進化して行こうとしている。
て、近年注目されるようになってきた。特に米国をはじ
め世界各国でＣＡＴＶを通しての通信、放送の融合化サ
ービスの実験が盛んに行われている。この様な状況下で
ＣＡＴＶの端末であるセットトップコンバータに対する
機能のレベルアップ、特にデジタル放送の受信が可能な
方式へと進化して行こうとしている。
【０００３】図３は、アナログ放送に加えデジタル放送
の受信も可能にしたセットトップコンバータの全体の構
成を示すブロック図である。本発明に係るデジタル及び
アナログ放送の復調を行うセットトップコンバータは、
図３において、点線で示す部分に相当する。以下に図３
におけるデジタルセットトップコンバータ全体の機能の
概要を説明する。
の受信も可能にしたセットトップコンバータの全体の構
成を示すブロック図である。本発明に係るデジタル及び
アナログ放送の復調を行うセットトップコンバータは、
図３において、点線で示す部分に相当する。以下に図３
におけるデジタルセットトップコンバータ全体の機能の
概要を説明する。
【０００４】広帯域ネットワークからの入力信号はまず
分配器１で２分割され、メインチューナ２、３とＱＰＳ
Ｋデータ受信機４に送られる。ＱＰＳＫ受信機４はヘッ
ドエンドコントローラが制御する加入者宛メッセージ、
ダウンロード可能なメモリ、その他の管理用や加入者関
連機能にかかわる各種の制御信号・情報データ信号を受
け取る。チューナ２、３はアナログ・デジタル全ての信
号のチューニング機能を持っており、国毎にまた客先ご
とに異なる使用に応じ得る範囲の受信を行える機能を持
っている。
分配器１で２分割され、メインチューナ２、３とＱＰＳ
Ｋデータ受信機４に送られる。ＱＰＳＫ受信機４はヘッ
ドエンドコントローラが制御する加入者宛メッセージ、
ダウンロード可能なメモリ、その他の管理用や加入者関
連機能にかかわる各種の制御信号・情報データ信号を受
け取る。チューナ２、３はアナログ・デジタル全ての信
号のチューニング機能を持っており、国毎にまた客先ご
とに異なる使用に応じ得る範囲の受信を行える機能を持
っている。
【０００５】主なデジタルビデオ回路はチューナ２から
ＱＡＭ受信機５までであり、そこでデジタルキャリアが
検知され、普通５つ以上のＭＰＥＧ２の圧縮ビデオ信号
やその関連音声データが乗った２７Ｍｂ／ｓの多重デー
タストリームに変換される。ＭＰＥＧのビットストリー
ムはＭＰＥＧ２トランスポートボード６で多重化を解除
する。
ＱＡＭ受信機５までであり、そこでデジタルキャリアが
検知され、普通５つ以上のＭＰＥＧ２の圧縮ビデオ信号
やその関連音声データが乗った２７Ｍｂ／ｓの多重デー
タストリームに変換される。ＭＰＥＧのビットストリー
ムはＭＰＥＧ２トランスポートボード６で多重化を解除
する。
【０００６】オーディオとビデオのデコンプレッション
回路を構成する音声・映像デコンプレッサ７はリアルタ
イムでＭＰＥＧ２のデコーディングを行い、ＮＴＳＣの
ビデオ及びオーディオのベースバンド信号を作る。映像
音声マルチプレクサ８は、完全なビットマップの図形や
その他ビデオ・オーディオの特殊効果を扱う。このグラ
フィックスはＣＰＵとメインメモリ９に直接つながる内
部バスにより制御される。最後に選択された信号やグラ
フィックは、エンコード、コピープロテクト、ＲＦ出力
変調器等の回路９でコピープロテクトを通り出力変調器
に入る。加入者のＴＶまたはＶＴＲはベースバンド出
力、又はＲＦ出力に接続される。
回路を構成する音声・映像デコンプレッサ７はリアルタ
イムでＭＰＥＧ２のデコーディングを行い、ＮＴＳＣの
ビデオ及びオーディオのベースバンド信号を作る。映像
音声マルチプレクサ８は、完全なビットマップの図形や
その他ビデオ・オーディオの特殊効果を扱う。このグラ
フィックスはＣＰＵとメインメモリ９に直接つながる内
部バスにより制御される。最後に選択された信号やグラ
フィックは、エンコード、コピープロテクト、ＲＦ出力
変調器等の回路９でコピープロテクトを通り出力変調器
に入る。加入者のＴＶまたはＶＴＲはベースバンド出
力、又はＲＦ出力に接続される。
【０００７】一方、アナログの番組は、チューナ３から
アナログ復調器／デコーダ回路１０に送られ、ＮＴＳＣ
のベースバンドのビデオ・オーディオ信号になったもの
が上記映像音声マルチプレクサ８に送られる。ＣＰＵ及
びメモリ９はすべて非ＭＰＥＧソフトウエア機能を取扱
い、チューナコントロール、ステータスモニタ、双方向
通信などの種々のアプリケーションやセットトップの物
理的機能を取り扱う。バスインターフェース回路１１は
外部通信ジャックに接続されるプリンタやその他の機器
の入出力機能を制御するものである。
アナログ復調器／デコーダ回路１０に送られ、ＮＴＳＣ
のベースバンドのビデオ・オーディオ信号になったもの
が上記映像音声マルチプレクサ８に送られる。ＣＰＵ及
びメモリ９はすべて非ＭＰＥＧソフトウエア機能を取扱
い、チューナコントロール、ステータスモニタ、双方向
通信などの種々のアプリケーションやセットトップの物
理的機能を取り扱う。バスインターフェース回路１１は
外部通信ジャックに接続されるプリンタやその他の機器
の入出力機能を制御するものである。
【０００８】図４は、上記図３中、点線で示すセットト
ップコンバータの従来例を示すブロック図である。図４
において、上段の回路はデジタルチャンネル受信用復調
デコーダであり、下段の回路はアナログチャンネル受信
用復調デコーダである。デジタルチャンネルは、図２に
そのスペクトラム状況を示すように、現行アナログＣＡ
ＴＶチャンネルの５０〜４５０ＭＨｚより上の４５０〜
７５０ＭＨｚ帯に配置されているのが一般的である。
ップコンバータの従来例を示すブロック図である。図４
において、上段の回路はデジタルチャンネル受信用復調
デコーダであり、下段の回路はアナログチャンネル受信
用復調デコーダである。デジタルチャンネルは、図２に
そのスペクトラム状況を示すように、現行アナログＣＡ
ＴＶチャンネルの５０〜４５０ＭＨｚより上の４５０〜
７５０ＭＨｚ帯に配置されているのが一般的である。
【０００９】ＣＡＴＶの入力信号は、先ず分配器１でデ
ジタル復調系及びアナログ復調系に分けられる。デジタ
ルチャンネルは、バンドパスフィルタ（以下ＢＰＦとい
う）２０、ＡＧＣ回路２１及びＲＦアンプ２２を介し
て、ＰＬＬ回路を用いた局部発振器と混合器より成る選
局回路２３で選局され、第１中間周波数（９５５．７５
ＭＨｚ）の信号に変換された後、ＢＰＦ２４を介し、Ｉ
Ｆアンプ２５で増幅され、更にＰＬＬ回路を用いた局部
発振器と混合器より成る周波数変換回路２６により第２
中間周波数（４５．７５ＭＨｚ）に変換される。
ジタル復調系及びアナログ復調系に分けられる。デジタ
ルチャンネルは、バンドパスフィルタ（以下ＢＰＦとい
う）２０、ＡＧＣ回路２１及びＲＦアンプ２２を介し
て、ＰＬＬ回路を用いた局部発振器と混合器より成る選
局回路２３で選局され、第１中間周波数（９５５．７５
ＭＨｚ）の信号に変換された後、ＢＰＦ２４を介し、Ｉ
Ｆアンプ２５で増幅され、更にＰＬＬ回路を用いた局部
発振器と混合器より成る周波数変換回路２６により第２
中間周波数（４５．７５ＭＨｚ）に変換される。
【００１０】第２中間周波数に変換された受信信号は、
ＩＦアンプ２７で増幅した後、ＳＡＷフィルタより成る
ＢＰＦ２８により側帯波が除去され、固定の局部発振信
号ｆOSC3及び混合器２９により第３中間周波数のベース
バンド領域の信号に変換され、ＩＦアンプ３０、ＢＰＦ
３１を介して、Ａ／Ｄ変換器３２でデジタル信号に変換
された後、ＱＡＭ復調器３３でＱＡＭ復調される。
ＩＦアンプ２７で増幅した後、ＳＡＷフィルタより成る
ＢＰＦ２８により側帯波が除去され、固定の局部発振信
号ｆOSC3及び混合器２９により第３中間周波数のベース
バンド領域の信号に変換され、ＩＦアンプ３０、ＢＰＦ
３１を介して、Ａ／Ｄ変換器３２でデジタル信号に変換
された後、ＱＡＭ復調器３３でＱＡＭ復調される。
【００１１】一方、アナログ信号は、ＢＰＦ３４、ＡＧ
Ｃ回路３５及びＲＦアンプ３６を介して、ＰＬＬ回路を
用いた局部発振器と混合器より成る選局回路３７で選局
され、第１中間周波数（９５５．７５ＭＨｚ）の信号に
変換された後、ＢＰＦ３８、ＩＦアンプ３９を介し、固
定の局部発振信号ｆOSC6及び混合器４０により、第２中
間周波数（４５．７５ＭＨｚ）の信号に変換される。
Ｃ回路３５及びＲＦアンプ３６を介して、ＰＬＬ回路を
用いた局部発振器と混合器より成る選局回路３７で選局
され、第１中間周波数（９５５．７５ＭＨｚ）の信号に
変換された後、ＢＰＦ３８、ＩＦアンプ３９を介し、固
定の局部発振信号ｆOSC6及び混合器４０により、第２中
間周波数（４５．７５ＭＨｚ）の信号に変換される。
【００１２】第２中間周波数の信号に変換された受信信
号は、ＩＦアンプ４１、ＢＰＦ４２より成るＳＡＷフィ
ルタ４２により側帯波が除去された後、ＮＴＳＣ復調回
路４３でＮＴＳＣ信号に復調される。
号は、ＩＦアンプ４１、ＢＰＦ４２より成るＳＡＷフィ
ルタ４２により側帯波が除去された後、ＮＴＳＣ復調回
路４３でＮＴＳＣ信号に復調される。
【００１３】
【発明が解決しようとする課題】上記従来のセットトッ
プコンバータは、アナログセットトップボックスの回路
にデジタルチャンネル受信用復調回路を付加したもので
あり、アナログ信号とデジタル信号の２系統の復調回路
が必要となり、回路規模が大型化すると共に複雑にな
り、コスト高になっていた。また、ＣＡＴＶ信号を入力
系でアナログ信号系とデジタル信号系に２分配する必要
があり、入力系における分配による損失（−４ｄＢ）が
大きくなるという問題があった。本発明は上記の問題に
鑑み、１系統の信号処理回路でアナログ信号とデジタル
信号の受信を行わせることを目的とする。
プコンバータは、アナログセットトップボックスの回路
にデジタルチャンネル受信用復調回路を付加したもので
あり、アナログ信号とデジタル信号の２系統の復調回路
が必要となり、回路規模が大型化すると共に複雑にな
り、コスト高になっていた。また、ＣＡＴＶ信号を入力
系でアナログ信号系とデジタル信号系に２分配する必要
があり、入力系における分配による損失（−４ｄＢ）が
大きくなるという問題があった。本発明は上記の問題に
鑑み、１系統の信号処理回路でアナログ信号とデジタル
信号の受信を行わせることを目的とする。
【００１４】
【課題を解決するための手段】本発明のセットトップコ
ンバータは、上記の目的を達成するため、入力信号を第
１の中間周波信号に変換するＰＬＬ回路を具えた第１の
局部発振器と、第１の混合器より成る第１の周波数変換
回路と、上記第１の中間周波信号を増幅する第１の中間
周波増幅回路に設けたデジタルチャンネル復調用の狭帯
域バンドパスフィルタと、該狭帯域バンドパスフィルタ
の出力を第２の中間周波信号に変換するＰＬＬ回路を具
えた第２の局部発振器と第２の混合器より成る第２の周
波数変換回路と、上記第２の局部発振器の局部発振周波
数をアナログチャンネル及びデジタルチャンネルに応じ
て、上記ＰＬＬ回路により切り換える切換回路と、上記
第２の周波数変換回路の出力をアナログチャンネルの信
号とデジタルチャンネルの信号に分割する分配器と、該
分配器より出力されるアナログチャンネル信号を復調す
るアナログ信号復調回路と、上記分配器より出力される
デジタルチャンネル信号をＡ／Ｄ変換した後、復調する
ＱＡＭ復調回路を備え、ダブルコンバージョン方式で復
調を行うようにしたことを特徴とする。
ンバータは、上記の目的を達成するため、入力信号を第
１の中間周波信号に変換するＰＬＬ回路を具えた第１の
局部発振器と、第１の混合器より成る第１の周波数変換
回路と、上記第１の中間周波信号を増幅する第１の中間
周波増幅回路に設けたデジタルチャンネル復調用の狭帯
域バンドパスフィルタと、該狭帯域バンドパスフィルタ
の出力を第２の中間周波信号に変換するＰＬＬ回路を具
えた第２の局部発振器と第２の混合器より成る第２の周
波数変換回路と、上記第２の局部発振器の局部発振周波
数をアナログチャンネル及びデジタルチャンネルに応じ
て、上記ＰＬＬ回路により切り換える切換回路と、上記
第２の周波数変換回路の出力をアナログチャンネルの信
号とデジタルチャンネルの信号に分割する分配器と、該
分配器より出力されるアナログチャンネル信号を復調す
るアナログ信号復調回路と、上記分配器より出力される
デジタルチャンネル信号をＡ／Ｄ変換した後、復調する
ＱＡＭ復調回路を備え、ダブルコンバージョン方式で復
調を行うようにしたことを特徴とする。
【００１５】従って、入力端子より供給されるＣＡＴＶ
のアナログチャンネル信号及びデジタルチャンネル信号
は、ＢＰＦ５１で必要な帯域を通過させた後、ＡＧＣ５
２で自動利得制御が行われ、第１の周波数変換回路で選
局と共にアナログチャンネル信号は９５５．７ＭＨｚの
第１の中間周波信号に、またデジタルチャンネル信号は
９５４ＭＨｚの第１の中間周波信号に変換される。
のアナログチャンネル信号及びデジタルチャンネル信号
は、ＢＰＦ５１で必要な帯域を通過させた後、ＡＧＣ５
２で自動利得制御が行われ、第１の周波数変換回路で選
局と共にアナログチャンネル信号は９５５．７ＭＨｚの
第１の中間周波信号に、またデジタルチャンネル信号は
９５４ＭＨｚの第１の中間周波信号に変換される。
【００１６】第１の中間周波信号に変換されたアナログ
チャンネル信号及びデジタルチャンネル信号は、ＢＰＦ
を介し、第２周波数変換回路でアナログチャンネル信号
は４５．７５ＭＨｚの第２の中間周波信号に、またデジ
タルチャンネル信号は５ＭＨｚの第２の中間周波信号に
変換される。
チャンネル信号及びデジタルチャンネル信号は、ＢＰＦ
を介し、第２周波数変換回路でアナログチャンネル信号
は４５．７５ＭＨｚの第２の中間周波信号に、またデジ
タルチャンネル信号は５ＭＨｚの第２の中間周波信号に
変換される。
【００１７】上記のアナログチャンネル及びデジタルチ
ャンネルの第２の中間周波信号は、分配器で分割され、
アナログチャンネルの第２の中間周波信号は、ＢＰＦを
介して、必要な帯域の信号が取り出され、復調器でＮＴ
ＳＣの映像及び音声信号に復調される。またデジタルチ
ャンネルの第２の中間周波数信号はＬＰＦで必要な帯域
の信号が取り出され、Ａ／Ｄ変換した後、復調器でＱＡ
Ｍ復調される。
ャンネルの第２の中間周波信号は、分配器で分割され、
アナログチャンネルの第２の中間周波信号は、ＢＰＦを
介して、必要な帯域の信号が取り出され、復調器でＮＴ
ＳＣの映像及び音声信号に復調される。またデジタルチ
ャンネルの第２の中間周波数信号はＬＰＦで必要な帯域
の信号が取り出され、Ａ／Ｄ変換した後、復調器でＱＡ
Ｍ復調される。
【００１８】
【発明の実施の形態】以下、図面と共に本発明の実施の
形態を説明する。本発明はデジタルチャンネルとアナロ
グチャンネルの両受信信号を一系統の受信回路で選局す
ることを目的としたセットトップコンバータに関するも
のであり、図３にその構成を示す。広帯域ネットワーク
から供給される受信信号はチューナに入る前に分配器５
０に導かれ、該分配器５０でData I/O(QPSK RX.TX)の信
号と映像データとが分割される。
形態を説明する。本発明はデジタルチャンネルとアナロ
グチャンネルの両受信信号を一系統の受信回路で選局す
ることを目的としたセットトップコンバータに関するも
のであり、図３にその構成を示す。広帯域ネットワーク
から供給される受信信号はチューナに入る前に分配器５
０に導かれ、該分配器５０でData I/O(QPSK RX.TX)の信
号と映像データとが分割される。
【００１９】受信される各信号の帯域は図２に示すよう
に割り当てられようとしており、上り回線はＣＡＴＶ電
話として、又センターとの通話回線として、５〜３０Ｍ
Ｈｚの帯域に、また、ＣＡＴＶの既存のアナログチャン
ネルは５０〜４５０ＭＨｚの帯域に、更に、デジタルチ
ャンネルは４５０ＭＨｚ以上の帯域に配置される。
に割り当てられようとしており、上り回線はＣＡＴＶ電
話として、又センターとの通話回線として、５〜３０Ｍ
Ｈｚの帯域に、また、ＣＡＴＶの既存のアナログチャン
ネルは５０〜４５０ＭＨｚの帯域に、更に、デジタルチ
ャンネルは４５０ＭＨｚ以上の帯域に配置される。
【００２０】分配器５０で分割された他方の信号は、５
０〜７５０ＭＨｚを通過域とするＢＰＦ５１を介し、更
に５０〜７５０ＭＨｚの広帯域自動利得制御回路（ＡＧ
Ｃ）５２を介して、広帯域高周波増幅回路（ＲＦ−ＡＭ
Ｐ）５３に供給される。
０〜７５０ＭＨｚを通過域とするＢＰＦ５１を介し、更
に５０〜７５０ＭＨｚの広帯域自動利得制御回路（ＡＧ
Ｃ）５２を介して、広帯域高周波増幅回路（ＲＦ−ＡＭ
Ｐ）５３に供給される。
【００２１】広帯域高周波増幅回路５３で増幅された受
信信号は、広帯域ミキサー（ＭＸ）５４、第１局部発振
器（ｆOSC）５５及びＰＬＬ回路５６により、所望のチ
ャンネルを選局し、第１中間周波数に変換される。この
場合、アナログチャンネル（ＮＴＳＣ方式）は具体例と
して９５５．７５ＭＨｚに、また、デジタルチャンネル
（ＱＡＭ方式）は９５４ＭＨｚに変換する。ＢＰＦ５
７、ＢＰＦ５８はデジタルチャンネルを通過域（９５４
ＭＨｚ±３ＭＨｚ）とするバンドパスフィルタであり、
特にＢＰＦ５８はＳＡＷフィルタ又は誘電体フィルタで
構成する。
信信号は、広帯域ミキサー（ＭＸ）５４、第１局部発振
器（ｆOSC）５５及びＰＬＬ回路５６により、所望のチ
ャンネルを選局し、第１中間周波数に変換される。この
場合、アナログチャンネル（ＮＴＳＣ方式）は具体例と
して９５５．７５ＭＨｚに、また、デジタルチャンネル
（ＱＡＭ方式）は９５４ＭＨｚに変換する。ＢＰＦ５
７、ＢＰＦ５８はデジタルチャンネルを通過域（９５４
ＭＨｚ±３ＭＨｚ）とするバンドパスフィルタであり、
特にＢＰＦ５８はＳＡＷフィルタ又は誘電体フィルタで
構成する。
【００２２】ＢＰＦ５８を通過した受信信号は、中間周
波増幅器５９で増幅された後、第２混合器６０、第２局
部発振器（ｆOSC）６１及びＰＬＬ回路６２で第２中間
周波数に変換する。具体例としてアナログチャンネルは
第２局部発振器６１の発振周波数（ｆOSC）を９１０Ｍ
Ｈｚとすることにより、第２中間周波数となる４５．７
５ＭＨｚに変換される。又、デジタルチャンネルは第２
局部発振器６１の発振周波数（ｆOSC）を９４９ＭＨｚ
とすることにより、５ＭＨｚの第２中間周波数に変換さ
れる。
波増幅器５９で増幅された後、第２混合器６０、第２局
部発振器（ｆOSC）６１及びＰＬＬ回路６２で第２中間
周波数に変換する。具体例としてアナログチャンネルは
第２局部発振器６１の発振周波数（ｆOSC）を９１０Ｍ
Ｈｚとすることにより、第２中間周波数となる４５．７
５ＭＨｚに変換される。又、デジタルチャンネルは第２
局部発振器６１の発振周波数（ｆOSC）を９４９ＭＨｚ
とすることにより、５ＭＨｚの第２中間周波数に変換さ
れる。
【００２３】上記第２中間周波数に変換された受信信号
は、中間周波増幅器６３で増幅された後、分配器６４で
２分配され、一方のアナログ信号はＢＰＦ６５で構成す
るＮＴＳＣの４５ＭＨｚのＳＡＷフィルタを介し、ＮＴ
ＳＣ復調回路６６でベースバンド信号として導出され
る。また、他方のデジタル信号は１０ＭＨｚ以下を通過
域とするＬＰＦ（ローパスフィルタ）６７を通過させた
後、ＡＤコンバータ６８でデジタル信号に変換し、６４
ＱＡＭ復調器でデジタル信号の復調出力を導出する。こ
の復調出力は、次段のＭＰＥＧ回路に導出される。
は、中間周波増幅器６３で増幅された後、分配器６４で
２分配され、一方のアナログ信号はＢＰＦ６５で構成す
るＮＴＳＣの４５ＭＨｚのＳＡＷフィルタを介し、ＮＴ
ＳＣ復調回路６６でベースバンド信号として導出され
る。また、他方のデジタル信号は１０ＭＨｚ以下を通過
域とするＬＰＦ（ローパスフィルタ）６７を通過させた
後、ＡＤコンバータ６８でデジタル信号に変換し、６４
ＱＡＭ復調器でデジタル信号の復調出力を導出する。こ
の復調出力は、次段のＭＰＥＧ回路に導出される。
【００２４】以上のように本発明の回路によれば、ＣＡ
ＴＶ信号として受信したアナログ及びデジタルの両受信
信号は、第２中間周波数の信号に変換するまで１系統の
受信回路で信号処理を行わせることができる。
ＴＶ信号として受信したアナログ及びデジタルの両受信
信号は、第２中間周波数の信号に変換するまで１系統の
受信回路で信号処理を行わせることができる。
【００２５】即ち、従来技術においては、アナログ回路
はダブルコンバージョン方式により２段の周波数変換を
行っていたのに対し、デジタル回路はトリプルコンバー
ジョン方式により、３段の周波数変換を行っていたの
で、２系統の受信回路を必要としたが、本発明ではアナ
ログ回路、デジタル回路いずれもダブルコンバージョン
方式となっているので上記両回路を１系統の回路にする
ことができる。これは、第１局部発振回路及び第２局部
発振回路の発振周波数がいずれもチャンネル毎にＰＬＬ
回路により設定することができるためである。
はダブルコンバージョン方式により２段の周波数変換を
行っていたのに対し、デジタル回路はトリプルコンバー
ジョン方式により、３段の周波数変換を行っていたの
で、２系統の受信回路を必要としたが、本発明ではアナ
ログ回路、デジタル回路いずれもダブルコンバージョン
方式となっているので上記両回路を１系統の回路にする
ことができる。これは、第１局部発振回路及び第２局部
発振回路の発振周波数がいずれもチャンネル毎にＰＬＬ
回路により設定することができるためである。
【００２６】また、ＣＡＴＶ業者は一般的に、アナログ
セットトップボックス（ＳＴＢ）からデジタルセットト
ップボックス（ＳＴＢ）に切り換える事により、３〜４
倍のコスト高を認めている。これは従来例のようにアナ
ログ復調回路にデジタル復調回路がそのまま追加される
形態になっている為であるが、本発明では従来のアナロ
グ回路を変更、修正することにより容易にデジタル、ア
ナログの両立性を持たせることができ、アナログ、デジ
タル両信号の受信装置を低コストで提供することができ
る。
セットトップボックス（ＳＴＢ）からデジタルセットト
ップボックス（ＳＴＢ）に切り換える事により、３〜４
倍のコスト高を認めている。これは従来例のようにアナ
ログ復調回路にデジタル復調回路がそのまま追加される
形態になっている為であるが、本発明では従来のアナロ
グ回路を変更、修正することにより容易にデジタル、ア
ナログの両立性を持たせることができ、アナログ、デジ
タル両信号の受信装置を低コストで提供することができ
る。
【００２７】また、従来例では、アナログ及びデジタル
両復調回路に夫々入力信号を供給するため、信号の入力
端に２分配回路が必要となり、アナログチャンネルで
は、映像Ｓ／Ｎの性能の劣化となるが、本発明では１系
統の回路で信号処理を行うので入力端における信号の分
配によるゲインの低下を抑制することができる。
両復調回路に夫々入力信号を供給するため、信号の入力
端に２分配回路が必要となり、アナログチャンネルで
は、映像Ｓ／Ｎの性能の劣化となるが、本発明では１系
統の回路で信号処理を行うので入力端における信号の分
配によるゲインの低下を抑制することができる。
【００２８】
【発明の効果】以上の構成により、本発明は、復調回路
までの受信回路をアナログ信号及びデジタル信号に共通
の１系統にするので、アナログ、デジタル両用のセット
トップコンバータとして小型化且つ小電力化することが
でき経済的である。また、従来のようにｕｐ／ｄｏｗｎ
チューナをアナログ用とデジタル用に２台必要とせず、
１台のチューナで構成することができ、回路構成が簡単
になる。更にまた、ＣＡＴＶの入力端において、ＮＴＳ
Ｃ方式のアナログＴＶ信号とデジタルＴＶ信号を分割す
る分配器が不要になるので高周波入力部の分配器による
ゲインの低下を抑制することができる。
までの受信回路をアナログ信号及びデジタル信号に共通
の１系統にするので、アナログ、デジタル両用のセット
トップコンバータとして小型化且つ小電力化することが
でき経済的である。また、従来のようにｕｐ／ｄｏｗｎ
チューナをアナログ用とデジタル用に２台必要とせず、
１台のチューナで構成することができ、回路構成が簡単
になる。更にまた、ＣＡＴＶの入力端において、ＮＴＳ
Ｃ方式のアナログＴＶ信号とデジタルＴＶ信号を分割す
る分配器が不要になるので高周波入力部の分配器による
ゲインの低下を抑制することができる。
【図１】 本発明の一実施形態のブロック図である。
【図２】 ＣＡＴＶ放送のスペクトラムを示す図であ
る。
る。
【図３】 従来のＣＡＴＶ受信回路の全体構成の概要を
示すブロック図である。
示すブロック図である。
【図４】 従来のセットトップコンバータのブロック図
である。
である。
５４ 混合器 ５５ 発振器 ５６ ＰＬＬ回路 ５７ ＢＰＦ ５８ ＢＰＦ ６０ 混合器 ６１ 発振器 ６２ ＰＬＬ回路 ６４ 分配器 ６５ ＢＰＦ ６６ ＮＴＳＣ復調器 ６７ ＬＰＳ ６８ ＡＤコンバータ ６９ ６４ＱＡＭ復調器
Claims (1)
- 【請求項１】 入力信号を第１の中間周波信号に変換す
るＰＬＬ回路を具えた第１の局部発振器と、第１の混合
器より成る第１の周波数変換回路と、上記第１の中間周
波信号を増幅する第１の中間周波増幅回路に設けたデジ
タルチャンネル復調用の狭帯域バンドパスフィルタと、
該狭帯域バンドパスフィルタの出力を第２の中間周波信
号に変換するＰＬＬ回路を具えた第２の局部発振器と第
２の混合器より成る第２の周波数変換回路と、上記第２
の局部発振器の局部発振周波数をアナログチャンネル及
びデジタルチャンネルに応じて、上記ＰＬＬ回路により
切り換える切換回路と、上記第２の周波数変換回路の出
力をアナログチャンネルの信号とデジタルチャンネルの
信号に分割する分配器と、該分配器より出力されるアナ
ログチャンネル信号を復調するアナログ信号復調回路
と、上記分配器より出力されるデジタルチャンネル信号
をＡ／Ｄ変換した後、復調するＱＡＭ復調回路を備え、
ダブルコンバージョン方式で復調を行うようにしたこと
を特徴とするセットトップコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18573696A JP3296721B2 (ja) | 1996-07-16 | 1996-07-16 | セットトップコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18573696A JP3296721B2 (ja) | 1996-07-16 | 1996-07-16 | セットトップコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1032805A true JPH1032805A (ja) | 1998-02-03 |
| JP3296721B2 JP3296721B2 (ja) | 2002-07-02 |
Family
ID=16175968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18573696A Expired - Fee Related JP3296721B2 (ja) | 1996-07-16 | 1996-07-16 | セットトップコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3296721B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990073699A (ko) * | 1998-03-02 | 1999-10-05 | 윤종용 | 디지털 케이블 텔레비젼 수신 시스템의 자동 이득 제어 장치 |
| KR20030091494A (ko) * | 2002-05-28 | 2003-12-03 | 주식회사 알티캐스트 | 아날로그 방송신호 수신기능을 가진 디지털 방송용셋탑박스 및 제어 방법 |
| US7363648B2 (en) | 2000-02-14 | 2008-04-22 | Sharp Kabushiki Kaisha | Cable modem tuner |
| JP2011254521A (ja) * | 2000-10-06 | 2011-12-15 | Intel Corp | チューナ |
-
1996
- 1996-07-16 JP JP18573696A patent/JP3296721B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990073699A (ko) * | 1998-03-02 | 1999-10-05 | 윤종용 | 디지털 케이블 텔레비젼 수신 시스템의 자동 이득 제어 장치 |
| US7363648B2 (en) | 2000-02-14 | 2008-04-22 | Sharp Kabushiki Kaisha | Cable modem tuner |
| JP2011254521A (ja) * | 2000-10-06 | 2011-12-15 | Intel Corp | チューナ |
| KR20030091494A (ko) * | 2002-05-28 | 2003-12-03 | 주식회사 알티캐스트 | 아날로그 방송신호 수신기능을 가진 디지털 방송용셋탑박스 및 제어 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3296721B2 (ja) | 2002-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11341453A (ja) | ネットワークインタフェイスモジュール | |
| JP4467383B2 (ja) | デジタル放送用チューナ | |
| US8634026B2 (en) | Digital broadcast receiving apparatus | |
| US7068322B2 (en) | Broadcasting receiver | |
| JP3296721B2 (ja) | セットトップコンバータ | |
| US20060270340A1 (en) | Apparatus and method for distributing signals by down-converting to vacant channels | |
| US6891575B2 (en) | Reduced noise digital tuner | |
| JPS6277769A (ja) | テレビ信号受信機 | |
| US20090180035A1 (en) | Filter arrangement for a tuner in a broadband receiver | |
| JP3702239B2 (ja) | 放送受信装置 | |
| KR20010108449A (ko) | Ｉｆ 신호 처리 장치 | |
| JP3986773B2 (ja) | 地上波デジタル放送受信チューナ | |
| JP2004032231A (ja) | テレビジョン信号受信装置 | |
| JP3598773B2 (ja) | ディジタルｃａｔｖシステムとその受信装置 | |
| JP3668024B2 (ja) | ネットワークインターフェイスモジュール | |
| JP4029894B2 (ja) | 送信方法 | |
| TWI740471B (zh) | 半導體晶片及收訊裝置 | |
| JP2000059746A (ja) | Ｃａｔｖシステム及びその端末装置 | |
| JP3097275B2 (ja) | Ｃａｔｖ用ｐｃｍ音楽放送受信機に使用する１バンド電子チューナ | |
| JP3783704B2 (ja) | 受信装置 | |
| US20030172379A1 (en) | Digital CATV tuner | |
| JPH06133317A (ja) | チューナ装置 | |
| JP3495661B2 (ja) | 受信装置 | |
| JP3097278B2 (ja) | Ｃａｔｖ用ｐｃｍ音楽放送受信機に使用する２バンド電子チューナ | |
| JP2006520549A (ja) | デジタルチューナー |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080412 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090412 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |