JPH10320272A - 多重プロセッサを有するコンピュータ・システム及びそのためのメモリ・ページ位置制御方法 - Google Patents
多重プロセッサを有するコンピュータ・システム及びそのためのメモリ・ページ位置制御方法Info
- Publication number
- JPH10320272A JPH10320272A JP9341162A JP34116297A JPH10320272A JP H10320272 A JPH10320272 A JP H10320272A JP 9341162 A JP9341162 A JP 9341162A JP 34116297 A JP34116297 A JP 34116297A JP H10320272 A JPH10320272 A JP H10320272A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- accesses
- processor
- page
- memory page
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
- G06F9/5016—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals the resource being the memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/12—Replacement control
- G06F12/121—Replacement control using replacement algorithms
- G06F12/122—Replacement control using replacement algorithms of the least frequently used [LFU] type, e.g. with individual count value
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
- G06F9/485—Task life-cycle, e.g. stopping, restarting, resuming execution
- G06F9/4856—Task life-cycle, e.g. stopping, restarting, resuming execution resumption being on a different machine, e.g. task migration, virtual machine migration
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Memory System (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【課題】 多重プロセッサ、多重主メモリ・コンピュー
タ・システムの、メモリ・ページの位置を、効率的に制
御するための方法および装置を提供する。 【解決手段】 多重プロセッサ（１０、２０）および多
重主メモリ（５０、６０）を有するシステムで、ページ
の位置を制御するための装置および方法。主メモリへの
ローカル・アクセスおよび遠隔アクセスはモニタされ、
予め定めた時間内に、遠隔アクセスの回数が、ローカル
・アクセスの回数を超えた場合、遠隔アクセスの量を軽
減する複数のステップが行われる。上記複数のステップ
の結果、メモリ・ページの再配置、（読み出し専用ペー
ジに対する）メモリ・ページのコピー、およびプロセス
の再配置が行われる。
タ・システムの、メモリ・ページの位置を、効率的に制
御するための方法および装置を提供する。 【解決手段】 多重プロセッサ（１０、２０）および多
重主メモリ（５０、６０）を有するシステムで、ページ
の位置を制御するための装置および方法。主メモリへの
ローカル・アクセスおよび遠隔アクセスはモニタされ、
予め定めた時間内に、遠隔アクセスの回数が、ローカル
・アクセスの回数を超えた場合、遠隔アクセスの量を軽
減する複数のステップが行われる。上記複数のステップ
の結果、メモリ・ページの再配置、（読み出し専用ペー
ジに対する）メモリ・ページのコピー、およびプロセス
の再配置が行われる。
Description
【０００１】
【発明の属する技術分野】本発明は、多重主メモリを有
するシステムのメモリ・ページ位置に関する。より詳細
には、上記メモリ・ページの効率的な割当に関する。
するシステムのメモリ・ページ位置に関する。より詳細
には、上記メモリ・ページの効率的な割当に関する。
【０００２】
【従来の技術、及び、発明が解決しようとする課題】そ
れぞれが関連主メモリを有する、多重プロセッサを含む
コンピュータ・システムは、当業者にとっては周知であ
り、非均等メモリ・アクセス（ＮＵＭＡ）機械と呼ばれ
る種類のコンピュータを含む。
れぞれが関連主メモリを有する、多重プロセッサを含む
コンピュータ・システムは、当業者にとっては周知であ
り、非均等メモリ・アクセス（ＮＵＭＡ）機械と呼ばれ
る種類のコンピュータを含む。
【０００３】このようなシステムの一つ内のプロセッサ
が、例えば、磁気または光学的ディスクのような外部メ
モリからデータを必要とした場合には、そのメモリに呼
出を行い、必要なデータが、それを要求したプロセッサ
の主メモリにロードされる。第二のプロセッサが同じデ
ータを必要とした場合には、第一のプロセッサの主メモ
リからそのデータを読み出すために、第二のプロセッサ
は、システム・バスを通して遠隔アクセスを行う。第一
のプロセッサより第二のプロセッサの方が、問題のデー
タをより頻繁に必要とする場合には、第二のプロセッサ
は、継続して遠隔アクセスを行わなければならず、第二
のプロセッサの主メモリにそのデータを移動しないの
で、システムの性能は低下する。要求されたデータが読
み出し専用であることを認識できず、そのため第二のプ
ロセッサの主メモリへコピーすることができることを認
識できなかった場合にも、性能は低下する。
が、例えば、磁気または光学的ディスクのような外部メ
モリからデータを必要とした場合には、そのメモリに呼
出を行い、必要なデータが、それを要求したプロセッサ
の主メモリにロードされる。第二のプロセッサが同じデ
ータを必要とした場合には、第一のプロセッサの主メモ
リからそのデータを読み出すために、第二のプロセッサ
は、システム・バスを通して遠隔アクセスを行う。第一
のプロセッサより第二のプロセッサの方が、問題のデー
タをより頻繁に必要とする場合には、第二のプロセッサ
は、継続して遠隔アクセスを行わなければならず、第二
のプロセッサの主メモリにそのデータを移動しないの
で、システムの性能は低下する。要求されたデータが読
み出し専用であることを認識できず、そのため第二のプ
ロセッサの主メモリへコピーすることができることを認
識できなかった場合にも、性能は低下する。
【０００４】本発明の一つの目的は、多重プロセッサ、
多重主メモリ・コンピュータ・システムの、メモリ・ペ
ージの位置を、効率的に制御するための方法および装置
を提供することである。
多重主メモリ・コンピュータ・システムの、メモリ・ペ
ージの位置を、効率的に制御するための方法および装置
を提供することである。
【０００５】
【課題を解決するための手段】ある観点から見た場合、
本発明は、（ａ）そのそれぞれのプロセッサからの、第
一の主メモリのあるメモリ・ページへのアクセスの回数
が、その他のプロセッサからの上記メモリ・ページ位置
へより多くのアクセスを行う、他のプロセスからのアク
セスの回数より少ない時を決定するステップと；上記の
多い方の回数が決定されたとき、（ｂ）メモリ・ページ
を、上記メモリ・ページ位置から移動させるか、または
移動が行われた後、上記メモリ・ページが、プロセスが
現在行われているプロセッサとペアになっている主メモ
リに移動するように、より多くのアクセスを行うプロセ
スを移動するステップとを特徴とする、システム・バ
ス、および上記各メモリがシステム・バスおよび各プロ
セッサに接続している、複数の主メモリを備えたコンピ
ュータ・システムのメモリ・ページの位置を制御するた
めの方法である。
本発明は、（ａ）そのそれぞれのプロセッサからの、第
一の主メモリのあるメモリ・ページへのアクセスの回数
が、その他のプロセッサからの上記メモリ・ページ位置
へより多くのアクセスを行う、他のプロセスからのアク
セスの回数より少ない時を決定するステップと；上記の
多い方の回数が決定されたとき、（ｂ）メモリ・ページ
を、上記メモリ・ページ位置から移動させるか、または
移動が行われた後、上記メモリ・ページが、プロセスが
現在行われているプロセッサとペアになっている主メモ
リに移動するように、より多くのアクセスを行うプロセ
スを移動するステップとを特徴とする、システム・バ
ス、および上記各メモリがシステム・バスおよび各プロ
セッサに接続している、複数の主メモリを備えたコンピ
ュータ・システムのメモリ・ページの位置を制御するた
めの方法である。
【０００６】別の観点からみた場合、本発明は、各メモ
リ制御手段が、上記各プロセッサ、上記各主メモリおよ
びシステム・バスに接続している複数のメモリ制御手段
と；決定手段の任意の一つが、各プロセッサから、各主
メモリのあるメモリ・ページへのアクセスの回数が、そ
の他のプロセッサから、上記メモリ・ページ位置へより
多くの回数アクセスする、あるプロセスからのアクセス
の回数より少ない時を決定した時を決定するための、上
記各メモリ制御手段内の手段と；上記のより多くの回数
が決定された時、上記メモリ・ページ位置から、あるメ
モリ・ページを移動させるか、移動が行われた後で、上
記メモリ・ページを、プロセスが現在行われているプロ
セッサとぺアになっている、主メモリに位置するよう
に、より多くのアクセスを行うプロセスを移動するため
に、上記決定手段と通信するための手段とを特徴とす
る、システム・バス、および上記各主メモリがシステム
・バスおよび各プロセッサに接続している、複数の主メ
モリを備えたコンピュータ・システムである。上記移動
手段は、メモリ・ページの再配置、読みだし専用である
場合のメモリ・ページのコピー、またはプロセスの再配
置を含むことができる。
リ制御手段が、上記各プロセッサ、上記各主メモリおよ
びシステム・バスに接続している複数のメモリ制御手段
と；決定手段の任意の一つが、各プロセッサから、各主
メモリのあるメモリ・ページへのアクセスの回数が、そ
の他のプロセッサから、上記メモリ・ページ位置へより
多くの回数アクセスする、あるプロセスからのアクセス
の回数より少ない時を決定した時を決定するための、上
記各メモリ制御手段内の手段と；上記のより多くの回数
が決定された時、上記メモリ・ページ位置から、あるメ
モリ・ページを移動させるか、移動が行われた後で、上
記メモリ・ページを、プロセスが現在行われているプロ
セッサとぺアになっている、主メモリに位置するよう
に、より多くのアクセスを行うプロセスを移動するため
に、上記決定手段と通信するための手段とを特徴とす
る、システム・バス、および上記各主メモリがシステム
・バスおよび各プロセッサに接続している、複数の主メ
モリを備えたコンピュータ・システムである。上記移動
手段は、メモリ・ページの再配置、読みだし専用である
場合のメモリ・ページのコピー、またはプロセスの再配
置を含むことができる。
【０００７】第二のプロセッサから、一方の軸に沿って
アクセスされ、他方の軸に沿って多数の上記アクセスに
よりアクセスされる第一の主メモリにメモリ位置を有す
るヒストグラムを作成するためのロジックが提供され
る。上記ヒストグラムは、ヒストグラムのメモリ位置へ
のアクセスの回数が、域値を超えたかどうかを決定する
ために分析される。上記域値を超えた場合には、上記移
動手段が呼び出される。
アクセスされ、他方の軸に沿って多数の上記アクセスに
よりアクセスされる第一の主メモリにメモリ位置を有す
るヒストグラムを作成するためのロジックが提供され
る。上記ヒストグラムは、ヒストグラムのメモリ位置へ
のアクセスの回数が、域値を超えたかどうかを決定する
ために分析される。上記域値を超えた場合には、上記移
動手段が呼び出される。
【０００８】アクセス分析のホット・ページ・モードの
場合、第一の主メモリよりも容量が小さい高速アクセス
走査メモリが提供され、このメモリは、第二のプロセッ
サからのアクセス用の第一の主メモリのサブセットを走
査する際に使用される。
場合、第一の主メモリよりも容量が小さい高速アクセス
走査メモリが提供され、このメモリは、第二のプロセッ
サからのアクセス用の第一の主メモリのサブセットを走
査する際に使用される。
【０００９】添付の図面を参照しながら本発明を説明す
るが、これは単に例示としてのものに過ぎない。
るが、これは単に例示としてのものに過ぎない。
【００１０】
【発明の実施の形態】図１について説明すると、この図
は、本発明のページ位置制御手段を内蔵する、多重プロ
セッサ−多重メモリ・システムのブロック図である。上
記システムは、第一のプロセッサまたはプロセッサ・ク
ラスタ１０、および第二のプロセッサまたはプロセッサ
・クラスタ２０を含む。これらのプロセッサ１０、２０
は、それぞれ、第一および第二の高速アクセス主メモリ
５０、６０に接続している、第一および第二の高度メモ
リ・コントローラ（ＡＭＣ）３０、４０に、それぞれ接
続している。プロセッサ１０、２０は、ローカル・バス
７０、８０を通して、各ＡＭＣに接続していて、ＡＭＣ
３０、４０は、システム・バス９０により相互に接続し
ている。上記システム・バス９０により、遠隔メモリ、
ローカル・エリア・ネットワーク（ＬＡＮ）などにアク
セスすることができる。主メモリ５０、６０は、一つの
隣接メモリとして形成され、アドレス・ブロックは、シ
ーケンシャルに、またはインターリーブ状に配列するこ
とができる。
は、本発明のページ位置制御手段を内蔵する、多重プロ
セッサ−多重メモリ・システムのブロック図である。上
記システムは、第一のプロセッサまたはプロセッサ・ク
ラスタ１０、および第二のプロセッサまたはプロセッサ
・クラスタ２０を含む。これらのプロセッサ１０、２０
は、それぞれ、第一および第二の高速アクセス主メモリ
５０、６０に接続している、第一および第二の高度メモ
リ・コントローラ（ＡＭＣ）３０、４０に、それぞれ接
続している。プロセッサ１０、２０は、ローカル・バス
７０、８０を通して、各ＡＭＣに接続していて、ＡＭＣ
３０、４０は、システム・バス９０により相互に接続し
ている。上記システム・バス９０により、遠隔メモリ、
ローカル・エリア・ネットワーク（ＬＡＮ）などにアク
セスすることができる。主メモリ５０、６０は、一つの
隣接メモリとして形成され、アドレス・ブロックは、シ
ーケンシャルに、またはインターリーブ状に配列するこ
とができる。
【００１１】プロセッサ１０、２０は、それぞれ、ＡＭ
Ｃ３０、４０の他のメモリ管理制御ロジック３２、４２
と通信する、メモリ管理ロジック１２、２２を含む。ロ
ジック１２、２２、３２、４２は、上記動作を行うため
のハードウェアおよびソフトウェアからなる。ロジック
１２、２２は、それぞれ、プロセッサ１０、２０のオペ
レーティング・システムおよびこれらプロセッサの中央
処理装置を含む。ロジック３２、４２については、図２
−図４を参照しながら、以下にさらに詳細に説明する。
Ｃ３０、４０の他のメモリ管理制御ロジック３２、４２
と通信する、メモリ管理ロジック１２、２２を含む。ロ
ジック１２、２２、３２、４２は、上記動作を行うため
のハードウェアおよびソフトウェアからなる。ロジック
１２、２２は、それぞれ、プロセッサ１０、２０のオペ
レーティング・システムおよびこれらプロセッサの中央
処理装置を含む。ロジック３２、４２については、図２
−図４を参照しながら、以下にさらに詳細に説明する。
【００１２】図２ついて説明すると、この図は、本発明
のＡＭＣ３０、４０の制御ロジックのブロック図であ
る。このブロック図は、メモリ制御ロジック３２、４２
のハードウェア構成部分を示すが、ＡＭＣ３０、４０は
機能的に同じものであるので、ＡＭＣ３０についてだけ
説明する。
のＡＭＣ３０、４０の制御ロジックのブロック図であ
る。このブロック図は、メモリ制御ロジック３２、４２
のハードウェア構成部分を示すが、ＡＭＣ３０、４０は
機能的に同じものであるので、ＡＭＣ３０についてだけ
説明する。
【００１３】ＡＭＣ３０は、好適には、カリフォルニア
州、サンホゼのＶＬＳＩの特殊用途向ＩＣ（ＡＳＩＣ）
であり、複数のレジスタとカウンタからなることが好ま
しい。上記レジスタは、第一および第二のローカル・バ
ス制御レジスタ１０５、１０７、第一および第二のシス
テム・バス制御レジスタ１４５、１４７、共通制御レジ
スタ１２９およびローカル・バスおよびシステム・バス
・アドレス・レジスタ１２６、１６６を含む。カウンタ
は、第一および第二のローカル・バス・カウンタ１１
１、１１３、および第一および第二のシステム・バス・
カウンタ１５１、１５３を含む。プロセッサ１０への割
込みを発生するための割込み制御ロジックも、設置され
ている。これらの構成部分は、以下に説明するヒストグ
ラム・モードと呼ばれるメモリ評価モードを含む、いく
つかの動作で使用される。また、遠隔およびローカル・
バス・カウンタが多重になっているので、多重比較／評
価動作を行うことができる。
州、サンホゼのＶＬＳＩの特殊用途向ＩＣ（ＡＳＩＣ）
であり、複数のレジスタとカウンタからなることが好ま
しい。上記レジスタは、第一および第二のローカル・バ
ス制御レジスタ１０５、１０７、第一および第二のシス
テム・バス制御レジスタ１４５、１４７、共通制御レジ
スタ１２９およびローカル・バスおよびシステム・バス
・アドレス・レジスタ１２６、１６６を含む。カウンタ
は、第一および第二のローカル・バス・カウンタ１１
１、１１３、および第一および第二のシステム・バス・
カウンタ１５１、１５３を含む。プロセッサ１０への割
込みを発生するための割込み制御ロジックも、設置され
ている。これらの構成部分は、以下に説明するヒストグ
ラム・モードと呼ばれるメモリ評価モードを含む、いく
つかの動作で使用される。また、遠隔およびローカル・
バス・カウンタが多重になっているので、多重比較／評
価動作を行うことができる。
【００１４】また、ＡＭＣ３０には、高速アクセスする
ことができる、ランダム・アクセス・メモリ（ＲＡＭ）
１３４を含む。好適な実施形態の場合には、上記ＲＡＭ
は、スタティックＲＡＭ（ＳＲＡＭ）であり、５１２Ｋ
Ｂの容量を持つ。ＲＡＭ１３４は、以下にさらに詳細に
説明するホット・ページ・モードと呼ばれる、メモリ評
価モードで使用される。複数の構成部分は、ＲＡＭ１３
６と一緒に動作し、これらの構成部分は、範囲レジスタ
１３６、アドレス・レジスタ１３７、ホット・ページ制
御レジスタ１３８、最大カウント・レジスタ１３２、お
よびインターバル・カウンタ１３３を含む。
ことができる、ランダム・アクセス・メモリ（ＲＡＭ）
１３４を含む。好適な実施形態の場合には、上記ＲＡＭ
は、スタティックＲＡＭ（ＳＲＡＭ）であり、５１２Ｋ
Ｂの容量を持つ。ＲＡＭ１３４は、以下にさらに詳細に
説明するホット・ページ・モードと呼ばれる、メモリ評
価モードで使用される。複数の構成部分は、ＲＡＭ１３
６と一緒に動作し、これらの構成部分は、範囲レジスタ
１３６、アドレス・レジスタ１３７、ホット・ページ制
御レジスタ１３８、最大カウント・レジスタ１３２、お
よびインターバル・カウンタ１３３を含む。
【００１５】本発明の、メモリ・ページ管理を行うため
の、上記構成部分の動作を以下に説明する。
の、上記構成部分の動作を以下に説明する。
【００１６】プロセッサ１０、２０は、すでに説明した
ように、好適には隣接メモリを形成するように構成され
ていることが好ましい、メモリ５０、６０のデータにア
クセスする。プロセッサ１０が必要とするデータが、メ
モリ６０に存在するとき、（または、プロセッサ２０が
必要とするデータが、メモリ５０に存在するとき）、シ
ステム・バス・サイクルを必要とする遠隔（システム・
バス）メモリ・アクセスが必要になる。このサイクル
は、ディスク・ドライブ等への遠隔アクセスより高速で
あるが、プロセッサからの、そのペアになってるメモリ
への直接アクセスよりは遅い。ペアになっていないメモ
リのデータが、頻繁に要求される場合には、システムの
性能は、遠隔アクセスにより有意に低下する。説明の都
合上、システム・バス・メモリ・アクセス（すなわち、
ペアになっていないメモリ・アクセス）を遠隔アクセス
と呼び、ペアになっているメモリへのアクセスをローカ
ル・アクセスと呼ぶことにする。
ように、好適には隣接メモリを形成するように構成され
ていることが好ましい、メモリ５０、６０のデータにア
クセスする。プロセッサ１０が必要とするデータが、メ
モリ６０に存在するとき、（または、プロセッサ２０が
必要とするデータが、メモリ５０に存在するとき）、シ
ステム・バス・サイクルを必要とする遠隔（システム・
バス）メモリ・アクセスが必要になる。このサイクル
は、ディスク・ドライブ等への遠隔アクセスより高速で
あるが、プロセッサからの、そのペアになってるメモリ
への直接アクセスよりは遅い。ペアになっていないメモ
リのデータが、頻繁に要求される場合には、システムの
性能は、遠隔アクセスにより有意に低下する。説明の都
合上、システム・バス・メモリ・アクセス（すなわち、
ペアになっていないメモリ・アクセス）を遠隔アクセス
と呼び、ペアになっているメモリへのアクセスをローカ
ル・アクセスと呼ぶことにする。
【００１７】本発明は、ローカルおよび遠隔アクセスの
評価を行い、メモリの特定のページに対する遠隔アクセ
スが、ローカル・アクセスを超えた場合には、複数の選
択肢を供給する。これら選択肢は、要求を行っているプ
ロセッサのメモリへのページの再配置、ページが読み出
し専用である場合の、要求を行っているプロセッサのメ
モリへのコピー、および適当と思われる場合の、データ
を要求しているプロセスの、データを含んでいるメモリ
に関連するプロセッサへの切り替えを含む。すでに説明
したように、本発明は、少なくとも二つのモードで動作
することができる。第一のモードは、予め定義した時間
での、特定のメモリ位置に対する遠隔アクセスの数か
ら、ヒストグラムが作られるヒストグラム・モードであ
る。第二のモードは、あるブロック内でのページへの遠
隔アクセスの数が、設定時間の域値を超えたかどうかを
決定するために、予め定めた大きさのブロック内で、メ
モリを継続して走査するホット・ページ・モードであ
る。ホット・ページ・モードは、このモードの場合、発
生する割込みの数が少ないという点で有利ではあるけれ
ども、ヒストグラム・モードの場合には、より多くのメ
モリの走査が行われることになる。
評価を行い、メモリの特定のページに対する遠隔アクセ
スが、ローカル・アクセスを超えた場合には、複数の選
択肢を供給する。これら選択肢は、要求を行っているプ
ロセッサのメモリへのページの再配置、ページが読み出
し専用である場合の、要求を行っているプロセッサのメ
モリへのコピー、および適当と思われる場合の、データ
を要求しているプロセスの、データを含んでいるメモリ
に関連するプロセッサへの切り替えを含む。すでに説明
したように、本発明は、少なくとも二つのモードで動作
することができる。第一のモードは、予め定義した時間
での、特定のメモリ位置に対する遠隔アクセスの数か
ら、ヒストグラムが作られるヒストグラム・モードであ
る。第二のモードは、あるブロック内でのページへの遠
隔アクセスの数が、設定時間の域値を超えたかどうかを
決定するために、予め定めた大きさのブロック内で、メ
モリを継続して走査するホット・ページ・モードであ
る。ホット・ページ・モードは、このモードの場合、発
生する割込みの数が少ないという点で有利ではあるけれ
ども、ヒストグラム・モードの場合には、より多くのメ
モリの走査が行われることになる。
【００１８】図３について説明すると、この図は、本発
明のヒストグラム・モードにおける、メモリ制御ロジッ
ク１２、２２、３２、４２の動作のフローチャートであ
る。図３のフローチャートを実行するためのソフトウェ
アは、プロセッサ１０（および２０）のオペレーティン
グ・システムの一部であり、ＡＭＣの制御レジスタおよ
びカウンタと一緒に動作する。
明のヒストグラム・モードにおける、メモリ制御ロジッ
ク１２、２２、３２、４２の動作のフローチャートであ
る。図３のフローチャートを実行するためのソフトウェ
アは、プロセッサ１０（および２０）のオペレーティン
グ・システムの一部であり、ＡＭＣの制御レジスタおよ
びカウンタと一緒に動作する。
【００１９】ステップ２０２において、プロセッサ・メ
モリでの、ｙ軸上の遠隔アクセス、およびｘ軸上のアド
レス位置の数を持つヒストグラムの生成と同時に、ヒス
トグラム・モードがスタートする。割込みをするだけの
価値がある、遠隔アクセスの数を数えるための域値カウ
ンタが、カウンタ１５１にロードされる。例えば、域値
の数値が５０である場合には、遠隔アクセスの５０回毎
に、割込みが発生し、５０番目の遠隔アクセスのアドレ
スが記憶されることを意味する。
モリでの、ｙ軸上の遠隔アクセス、およびｘ軸上のアド
レス位置の数を持つヒストグラムの生成と同時に、ヒス
トグラム・モードがスタートする。割込みをするだけの
価値がある、遠隔アクセスの数を数えるための域値カウ
ンタが、カウンタ１５１にロードされる。例えば、域値
の数値が５０である場合には、遠隔アクセスの５０回毎
に、割込みが発生し、５０番目の遠隔アクセスのアドレ
スが記憶されることを意味する。
【００２０】ステップ２０４は、メモリへのアクセス、
およびそのアクセスが、ローカル・アクセスであるか、
遠隔アクセスであるかの決定方法を示す。遠隔アクセス
である場合には、カウンタ１５１の数値は減少する（ス
テップ２０６）。ステップ２０８において、カウンタ１
５１の数値がゼロである場合には、（システム・アドレ
ス・レジスタ１６６にラッチされている）割込みを発生
したアドレスが、ヒストグラムに追加される。前から存
在していなかった場合には、そのアドレスで発生した割
込みの回数が増大する（ステップ２１０）。カウンタの
数値がゼロでない場合には、流れは元に戻る。
およびそのアクセスが、ローカル・アクセスであるか、
遠隔アクセスであるかの決定方法を示す。遠隔アクセス
である場合には、カウンタ１５１の数値は減少する（ス
テップ２０６）。ステップ２０８において、カウンタ１
５１の数値がゼロである場合には、（システム・アドレ
ス・レジスタ１６６にラッチされている）割込みを発生
したアドレスが、ヒストグラムに追加される。前から存
在していなかった場合には、そのアドレスで発生した割
込みの回数が増大する（ステップ２１０）。カウンタの
数値がゼロでない場合には、流れは元に戻る。
【００２１】ステップ２１２において、あるアドレスに
対する遠隔アクセスの数が、予め定めた時間内に域値を
超えた場合には、そのアドレス位置に対する要求の分析
がさらに試みられる。アクセスの域値および予め定めた
時間の域値は、システムの構成、必要とする性能および
プロセッサの速度によって、周知の方法で変化すること
を理解されたい。ステップ２１４において、要求したペ
ージが読み出し専用であるかどうかの判断が行われる。
読み出し専用である場合には、要求されたページが要求
しているメモリにコピーされ（ステップ２１６）、シス
テムのＭＭＵテーブルが、その時点で、新しい、コピー
されたページに更新される（ステップ２１８）。
対する遠隔アクセスの数が、予め定めた時間内に域値を
超えた場合には、そのアドレス位置に対する要求の分析
がさらに試みられる。アクセスの域値および予め定めた
時間の域値は、システムの構成、必要とする性能および
プロセッサの速度によって、周知の方法で変化すること
を理解されたい。ステップ２１４において、要求したペ
ージが読み出し専用であるかどうかの判断が行われる。
読み出し専用である場合には、要求されたページが要求
しているメモリにコピーされ（ステップ２１６）、シス
テムのＭＭＵテーブルが、その時点で、新しい、コピー
されたページに更新される（ステップ２１８）。
【００２２】要求されたメモリ位置のデータが、読み出
し専用でない場合には、ローカル・アクセスの回数が、
遠隔アクセスの回数を超えたかどうかの判断が行われ
る。この判断は、ブロック１２９のアドレス・レジスタ
に、問題のアドレスをロードし、そのアドレスに対する
予め定めた時間内のローカル・アクセスおよび遠隔アク
セスの数を、それぞれカウントするために、カウンタ１
１３および１５３をセットすることによって行われる
（ステップ２２０）。
し専用でない場合には、ローカル・アクセスの回数が、
遠隔アクセスの回数を超えたかどうかの判断が行われ
る。この判断は、ブロック１２９のアドレス・レジスタ
に、問題のアドレスをロードし、そのアドレスに対する
予め定めた時間内のローカル・アクセスおよび遠隔アク
セスの数を、それぞれカウントするために、カウンタ１
１３および１５３をセットすることによって行われる
（ステップ２２０）。
【００２３】システムに二つ以上のＡＭＣが存在する場
合には、他のプロセッサによる問題の位置へのアクセス
の回数は、それらのプロセッサに関連するＡＭＣに、問
い合わせすることによって入手することができる。例え
ば、プロセッサ−メモリのペアが四組存在し、そのた
め、例えば、Ａ、Ｂ、Ｃ、Ｄという四つのＡＭＣが存在
する場合には、ＡＭＣ Ａは、あるローカル・メモリ位
置に４０回のアクセスをすることができ、一方、ＡＭＣ
Ｂ−Ｄは、それぞれ、同じ位置に２０回のアクセスを
することができる。全部の遠隔アクセスの回数（３ｘ２
０＝６０）は、ローカル・アクセスの数（４０）より多
くなる。しかし、ＡＭＣ Ｂ−Ｄを調査してみると、要
求されたデータの中、最も効率的な位置に位置している
のは、ＡＭＣ Ａのメモリのデータである。
合には、他のプロセッサによる問題の位置へのアクセス
の回数は、それらのプロセッサに関連するＡＭＣに、問
い合わせすることによって入手することができる。例え
ば、プロセッサ−メモリのペアが四組存在し、そのた
め、例えば、Ａ、Ｂ、Ｃ、Ｄという四つのＡＭＣが存在
する場合には、ＡＭＣ Ａは、あるローカル・メモリ位
置に４０回のアクセスをすることができ、一方、ＡＭＣ
Ｂ−Ｄは、それぞれ、同じ位置に２０回のアクセスを
することができる。全部の遠隔アクセスの回数（３ｘ２
０＝６０）は、ローカル・アクセスの数（４０）より多
くなる。しかし、ＡＭＣ Ｂ−Ｄを調査してみると、要
求されたデータの中、最も効率的な位置に位置している
のは、ＡＭＣ Ａのメモリのデータである。
【００２４】ステップ２２２について説明すると、ロー
カル・アクセスの回数が、遠隔アクセスの回数を超える
と、ページは始動しない（ステップ２２４）。しかし、
遠隔アクセスの回数が、ローカル・アクセスの回数を超
えると、そのページが含まれているメモリに最も近いプ
ロセッサに、そのページを再配置するのが最も効率的な
のか、要求を行っているプロセスを上記プロセッサに再
配置したほうが最も効率的なのかについての判断が行わ
れる（ステップ２２６）。プロセスを移動した方が好適
であるのは、そのプロセスが要求しているメモリを移動
した結果、そのページを始動した後で、（三台またはそ
れ以上のＡＭＣを持つシステムの）他のＡＭＣによる、
遠隔アクセスの数が増大する場合である。そのプロセス
の再配置が保証されない場合には、そのページの移動が
行われ、システムのＭＭＵの更新が行われる（ステップ
２２８）。ステップ２３０は、プロセスの移動を示す。
カル・アクセスの回数が、遠隔アクセスの回数を超える
と、ページは始動しない（ステップ２２４）。しかし、
遠隔アクセスの回数が、ローカル・アクセスの回数を超
えると、そのページが含まれているメモリに最も近いプ
ロセッサに、そのページを再配置するのが最も効率的な
のか、要求を行っているプロセスを上記プロセッサに再
配置したほうが最も効率的なのかについての判断が行わ
れる（ステップ２２６）。プロセスを移動した方が好適
であるのは、そのプロセスが要求しているメモリを移動
した結果、そのページを始動した後で、（三台またはそ
れ以上のＡＭＣを持つシステムの）他のＡＭＣによる、
遠隔アクセスの数が増大する場合である。そのプロセス
の再配置が保証されない場合には、そのページの移動が
行われ、システムのＭＭＵの更新が行われる（ステップ
２２８）。ステップ２３０は、プロセスの移動を示す。
【００２５】図４について説明すると、この図は、本発
明のホット・ページ・モードでの、メモリ制御ロジック
の動作のフローチャートである。ステップ２５２におい
て、ホット・ページ・モードがスタートする。ホット・
ページ制御レジスタ１３８のホット・ページ使用可能ビ
ットがセットされると、範囲レジスタ１３６により指定
された範囲内のすべてのアクセスをモニタするのに、Ｓ
ＲＡＭ１３４が使用され、アドレス・レジスタ１３７に
指定されたアドレスからスタートとする。このブロック
に対するヒストグラムも、またシステム・メモリに生成
される。レジスタ１３８の自動索引ビットがセットされ
ると、メモリ制御ロジックが、自動的に、インターバル
・タイマ１３３により指定された時間の間、ＲＡＭ１３
４全体にわたって、シーケンスがスタートする。
明のホット・ページ・モードでの、メモリ制御ロジック
の動作のフローチャートである。ステップ２５２におい
て、ホット・ページ・モードがスタートする。ホット・
ページ制御レジスタ１３８のホット・ページ使用可能ビ
ットがセットされると、範囲レジスタ１３６により指定
された範囲内のすべてのアクセスをモニタするのに、Ｓ
ＲＡＭ１３４が使用され、アドレス・レジスタ１３７に
指定されたアドレスからスタートとする。このブロック
に対するヒストグラムも、またシステム・メモリに生成
される。レジスタ１３８の自動索引ビットがセットされ
ると、メモリ制御ロジックが、自動的に、インターバル
・タイマ１３３により指定された時間の間、ＲＡＭ１３
４全体にわたって、シーケンスがスタートする。
【００２６】ステップ２５６において、指定のメモリ範
囲内で、遠隔メモリ・アクセスが行われたかどうかにつ
いての判断が行われる。上記アクセスが行われた場合に
は、遠隔アクセスを起こさせたアドレスに対するヒスト
グラムへの入力が増大する（ステップ２５８）。ステッ
プ２６０において、タイマ１３３が時間切れになったか
どうかについての判断が行われる。時間切れになってい
る場合には、割込みが発生し（ステップ２６２）、指定
の範囲内の任意のメモリ位置に対する遠隔アクセスの回
数が、最大カウント・レジスタ１３２に記憶されている
域値の回数を超えたかどうかについての判断が行われる
（ステップ２６４）。任意のアドレスにおいて、域値を
超えている場合には、流れは図３のステップ２１４へ進
む。ステップ２１４において、遠隔アクセス回数の域値
を超えた場合、ホット・ページ・ヒストグラムの各アド
レス位置の評価が行われ、すでに説明したように、ヒス
トグラム・モードでの域値の数値を超えている位置に対
して、コピーまたは再配置が行われる。
囲内で、遠隔メモリ・アクセスが行われたかどうかにつ
いての判断が行われる。上記アクセスが行われた場合に
は、遠隔アクセスを起こさせたアドレスに対するヒスト
グラムへの入力が増大する（ステップ２５８）。ステッ
プ２６０において、タイマ１３３が時間切れになったか
どうかについての判断が行われる。時間切れになってい
る場合には、割込みが発生し（ステップ２６２）、指定
の範囲内の任意のメモリ位置に対する遠隔アクセスの回
数が、最大カウント・レジスタ１３２に記憶されている
域値の回数を超えたかどうかについての判断が行われる
（ステップ２６４）。任意のアドレスにおいて、域値を
超えている場合には、流れは図３のステップ２１４へ進
む。ステップ２１４において、遠隔アクセス回数の域値
を超えた場合、ホット・ページ・ヒストグラムの各アド
レス位置の評価が行われ、すでに説明したように、ヒス
トグラム・モードでの域値の数値を超えている位置に対
して、コピーまたは再配置が行われる。
【００２７】ステップ２６４において、プロセスの流れ
は、ステップ２６８へ進み、そこで調査対象の次のスタ
ート・アドレスおよび範囲が、適当なレジスタにロード
され、この新しいブロックの評価が、ステップ２５４か
らスタートする。
は、ステップ２６８へ進み、そこで調査対象の次のスタ
ート・アドレスおよび範囲が、適当なレジスタにロード
され、この新しいブロックの評価が、ステップ２５４か
らスタートする。
【図１】本発明のページ位置制御手段を内蔵する、多重
プロセッサ−多重メモリ・システムのブロック図であ
る。
プロセッサ−多重メモリ・システムのブロック図であ
る。
【図２】本発明のメモリ管理コントローラのブロック図
である。
である。
【図３】本発明のヒストグラム・モードの、メモリ制御
ロジックの動作のフローチャートである。
ロジックの動作のフローチャートである。
【図４】本発明のホット・ページ・モードでの、メモリ
制御ロジックのフローチャートである。
制御ロジックのフローチャートである。
Claims (2)
- 【請求項１】 システム・バス（９０）、および上記各
メモリがシステム・バスおよび各プロセッサ（１０、２
０）に接続している、複数の主メモリ（５０、６０）を
備えたコンピュータ・システムのメモリ・ページの位置
を制御するための方法であって、 （ａ）そのそれぞれのプロセッサ（１０）からの、第一
の主メモリ（５０）の、あるメモリ・ページ位置へのア
クセスの回数が、その他のプロセッサ（２０）から、上
記メモリ・ページ位置へより多くのアクセスを行う、他
のプロセスからのアクセスの回数より少ない時を決定す
るステップと、上記の多い方の回数が決定されたとき、 （ｂ）メモリ・ページを、上記メモリ・ページ位置から
移動させるか、または移動が行われた後、上記メモリ・
ページが、プロセスが現在行われているプロセッサ（１
０、２０）とペアになっている主メモリに位置するよう
に、より多くのアクセスを行うプロセスを移動するステ
ップとを特徴とするメモリ・ページ位置制御方法。 - 【請求項２】 システム・バス（９０）、および上記各
主メモリが、上記システム・バスおよび各プロセッサに
接続している、複数の主メモリ（５０、６０）を備えた
コンピュータ・システムであって、 各メモリ制御手段が、上記各プロセッサ、上記各主メモ
リおよびシステム・バスに接続している複数のメモリ制
御手段（３０、４０）と、 決定手段（３２）の任意の一つが、各プロセッサ（１
０）から、各主メモリ（５０）の、あるメモリ・ページ
へのアクセスの回数が、その他のプロセッサ（２０）か
ら、上記メモリ・ページ位置へより多くの回数アクセス
する、あるプロセスからのアクセスの回数より少ない時
を決定した時を決定するための、上記メモリ制御手段内
の手段（３２、４２）と、 上記のより多くの回数が決定されたとき、上記メモリ・
ページ位置から、あるメモリ・ページを移動させるか、
移動が行われた後で、上記メモリ・ページが、プロセス
が現在行われているプロセッサ（１０、２０）とペアに
なっている、主メモリに位置するように、より多くのア
クセスを行うプロセスを移動するために、上記決定手段
（３２）と通信するための手段とを特徴とする多重プロ
セッサを有するコンピュータ・システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/764,400 | 1996-12-11 | ||
| US08/764,400 US5860116A (en) | 1996-12-11 | 1996-12-11 | Memory page location control for multiple memory-multiple processor system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10320272A true JPH10320272A (ja) | 1998-12-04 |
| JP4230551B2 JP4230551B2 (ja) | 2009-02-25 |
Family
ID=25070629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34116297A Expired - Fee Related JP4230551B2 (ja) | 1996-12-11 | 1997-12-11 | 多重プロセッサを有するコンピュータ・システム |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5860116A (ja) |
| EP (1) | EP0848330A3 (ja) |
| JP (1) | JP4230551B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006003972A (ja) * | 2004-06-15 | 2006-01-05 | Nec Corp | プロセス配置装置、プロセス配置方法及びプロセス配置プログラム |
| JP2006235761A (ja) * | 2005-02-22 | 2006-09-07 | Nec Corp | 分散共有メモリ装置およびメモリアクセス方法 |
| KR100750096B1 (ko) * | 2001-04-19 | 2007-08-21 | 삼성전자주식회사 | 효율적인 영상 처리를 위한 전/후처리 방법 및 그를적용한 전/후 처리 시스템 |
| JP2013105217A (ja) * | 2011-11-10 | 2013-05-30 | Fujitsu Ltd | マルチコアプロセッサシステム、レジスタ利用方法、およびレジスタ利用プログラム |
| JP2013254524A (ja) * | 2009-09-18 | 2013-12-19 | Intel Corp | ローカル物理メモリとリモート物理メモリとの間で共有されるバーチャルメモリのためのハードウェアサポートの提供 |
| CN103814357A (zh) * | 2011-09-23 | 2014-05-21 | 高通股份有限公司 | 经由虚拟机迁移的存储器相干性加速 |
| JP2016502213A (ja) * | 2012-12-25 | 2016-01-21 | ▲ホア▼▲ウェイ▼技術有限公司 | 共有仮想メモリ・ページの管理モードを決定するための方法および関連装置 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2764097B1 (fr) * | 1997-06-02 | 1999-07-02 | Bull Sa | Detection de points chauds dans une machine avec memoire a acces non uniforme |
| US6473840B2 (en) * | 1998-06-19 | 2002-10-29 | International Business Machines Corporation | Data processing system having a network and method for managing memory by storing discardable pages in a local paging device |
| US20030020960A1 (en) * | 2001-07-25 | 2003-01-30 | Murata Kikai Kabushiki Kaisha | Internet facsimile machine |
| CA2419900A1 (en) * | 2003-02-26 | 2004-08-26 | Ibm Canada Limited - Ibm Canada Limitee | Relocating pages that are pinned in a buffer pool in a database system |
| US20050086427A1 (en) * | 2003-10-20 | 2005-04-21 | Robert Fozard | Systems and methods for storage filing |
| US9690811B1 (en) * | 2003-11-05 | 2017-06-27 | Hewlett Packard Enterprise Development Lp | Single repository manifestation of a multi-repository system |
| US7577688B2 (en) * | 2004-03-16 | 2009-08-18 | Onstor, Inc. | Systems and methods for transparent movement of file services in a clustered environment |
| JP4872402B2 (ja) * | 2006-03-20 | 2012-02-08 | 日本電気株式会社 | マルチプロセッサシステムのメモリアクセス負荷分散装置および方法 |
| US8473723B2 (en) * | 2009-12-10 | 2013-06-25 | International Business Machines Corporation | Computer program product for managing processing resources |
| US8656397B2 (en) * | 2010-03-30 | 2014-02-18 | Red Hat Israel, Ltd. | Migrating groups of threads across NUMA nodes based on remote page access frequency |
| US9684600B2 (en) * | 2011-11-30 | 2017-06-20 | International Business Machines Corporation | Dynamic process/object scoped memory affinity adjuster |
| JP5223018B1 (ja) | 2012-05-30 | 2013-06-26 | 楽天株式会社 | 情報処理装置、情報処理方法、情報処理プログラム及び記録媒体 |
| EP2867769A4 (en) * | 2012-06-29 | 2016-12-21 | Intel Corp | METHOD AND SYSTEMS FOR IDENTIFYING AND MIGRATING THREADS BETWEEN SYSTEM NODES BASED ON SYSTEM PERFORMANCE METHOD |
| US8775686B2 (en) * | 2012-08-29 | 2014-07-08 | Netronome Systems, Incorporated | Transactional memory that performs an atomic metering command |
| US10114662B2 (en) | 2013-02-26 | 2018-10-30 | Red Hat Israel, Ltd. | Updating processor topology information for virtual machines |
| CN110419030B (zh) * | 2016-09-28 | 2024-04-19 | 英特尔公司 | 测量非均匀存储器访问（numa）系统内按节点的带宽 |
| US20210157647A1 (en) * | 2019-11-25 | 2021-05-27 | Alibaba Group Holding Limited | Numa system and method of migrating pages in the system |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4228496A (en) * | 1976-09-07 | 1980-10-14 | Tandem Computers Incorporated | Multiprocessor system |
| US4495567A (en) * | 1981-10-15 | 1985-01-22 | Codex Corporation | Multiprocessor/multimemory control system |
| US4764865A (en) * | 1982-06-21 | 1988-08-16 | International Business Machines Corp. | Circuit for allocating memory cycles to two processors that share memory |
| JPH06100981B2 (ja) * | 1983-12-28 | 1994-12-12 | 株式会社日立製作所 | 記憶階層制御方式 |
| US4761737A (en) * | 1986-01-16 | 1988-08-02 | International Business Machines Corporation | Method to automatically increase the segment size of unix files in a page segmented virtual memory data processing system |
| US4951193A (en) * | 1986-09-05 | 1990-08-21 | Hitachi, Ltd. | Parallel computer with distributed shared memories and distributed task activating circuits |
| US5055999A (en) * | 1987-12-22 | 1991-10-08 | Kendall Square Research Corporation | Multiprocessor digital data processing system |
| JP2628079B2 (ja) * | 1988-11-25 | 1997-07-09 | 三菱電機株式会社 | マルチプロセサシステムにおけるダイレクト・メモリ・アクセス制御装置 |
| US5287485A (en) * | 1988-12-22 | 1994-02-15 | Digital Equipment Corporation | Digital processing system including plural memory devices and data transfer circuitry |
| IT1228728B (it) * | 1989-03-15 | 1991-07-03 | Bull Hn Information Syst | Sistema multiprocessore con replicazione di dati globali e due livelli di unita' di traduzione indirizzi. |
| US5237673A (en) * | 1991-03-20 | 1993-08-17 | Digital Equipment Corporation | Memory management method for coupled memory multiprocessor systems |
| US5493663A (en) * | 1992-04-22 | 1996-02-20 | International Business Machines Corporation | Method and apparatus for predetermining pages for swapping from physical memory in accordance with the number of accesses |
| JPH07129518A (ja) * | 1993-11-05 | 1995-05-19 | Canon Inc | 計算機システム |
| JP3889044B2 (ja) * | 1995-05-05 | 2007-03-07 | シリコン、グラフィクス、インコーポレイテッド | 不均一メモリ・アクセス（ｎｕｍａ）システムにおけるページ移動 |
-
1996
- 1996-12-11 US US08/764,400 patent/US5860116A/en not_active Expired - Lifetime
-
1997
- 1997-12-08 EP EP97309862A patent/EP0848330A3/en not_active Withdrawn
- 1997-12-11 JP JP34116297A patent/JP4230551B2/ja not_active Expired - Fee Related
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100750096B1 (ko) * | 2001-04-19 | 2007-08-21 | 삼성전자주식회사 | 효율적인 영상 처리를 위한 전/후처리 방법 및 그를적용한 전/후 처리 시스템 |
| JP2006003972A (ja) * | 2004-06-15 | 2006-01-05 | Nec Corp | プロセス配置装置、プロセス配置方法及びプロセス配置プログラム |
| JP4535784B2 (ja) * | 2004-06-15 | 2010-09-01 | 日本電気株式会社 | プロセス配置装置、プロセス配置方法及びプロセス配置プログラム |
| JP2006235761A (ja) * | 2005-02-22 | 2006-09-07 | Nec Corp | 分散共有メモリ装置およびメモリアクセス方法 |
| JP4725130B2 (ja) * | 2005-02-22 | 2011-07-13 | 日本電気株式会社 | 分散共有メモリ装置およびメモリアクセス方法 |
| JP2013254524A (ja) * | 2009-09-18 | 2013-12-19 | Intel Corp | ローカル物理メモリとリモート物理メモリとの間で共有されるバーチャルメモリのためのハードウェアサポートの提供 |
| US9003164B2 (en) | 2009-09-18 | 2015-04-07 | Intel Corporation | Providing hardware support for shared virtual memory between local and remote physical memory |
| CN103814357A (zh) * | 2011-09-23 | 2014-05-21 | 高通股份有限公司 | 经由虚拟机迁移的存储器相干性加速 |
| JP2014530430A (ja) * | 2011-09-23 | 2014-11-17 | クアルコム，インコーポレイテッド | 仮想マシンの移行を介したメモリコヒーレンシのアクセラレーション |
| JP2013105217A (ja) * | 2011-11-10 | 2013-05-30 | Fujitsu Ltd | マルチコアプロセッサシステム、レジスタ利用方法、およびレジスタ利用プログラム |
| JP2016502213A (ja) * | 2012-12-25 | 2016-01-21 | ▲ホア▼▲ウェイ▼技術有限公司 | 共有仮想メモリ・ページの管理モードを決定するための方法および関連装置 |
| CN107402891A (zh) * | 2012-12-25 | 2017-11-28 | 华为技术有限公司 | 确定共享虚拟内存页面管理模式的方法和相关设备 |
| US10019178B2 (en) | 2012-12-25 | 2018-07-10 | Huawei Technologies Co., Ltd. | Method and related device for determining management mode of shared virtual memory page |
| CN107402891B (zh) * | 2012-12-25 | 2020-12-22 | 华为技术有限公司 | 确定共享虚拟内存页面管理模式的方法和相关设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0848330A2 (en) | 1998-06-17 |
| US5860116A (en) | 1999-01-12 |
| EP0848330A3 (en) | 1999-11-17 |
| JP4230551B2 (ja) | 2009-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4230551B2 (ja) | 多重プロセッサを有するコンピュータ・システム | |
| US5317705A (en) | Apparatus and method for TLB purge reduction in a multi-level machine system | |
| US5659798A (en) | Method and system for initiating and loading DMA controller registers by using user-level programs | |
| US5506975A (en) | Virtual machine I/O interrupt control method compares number of pending I/O interrupt conditions for non-running virtual machines with predetermined number | |
| US8271989B2 (en) | Method and apparatus for virtual processor dispatching to a partition based on shared memory pages | |
| CN1278235C (zh) | 用于向一处理器让与资源的系统 | |
| US6871264B2 (en) | System and method for dynamic processor core and cache partitioning on large-scale multithreaded, multiprocessor integrated circuits | |
| CN101452423B (zh) | 控制硬件加速器内数据值的清除 | |
| US9684600B2 (en) | Dynamic process/object scoped memory affinity adjuster | |
| KR20040097886A (ko) | 어드레스에 기반한 프로세싱 제한 블로킹 방법 및 시스템 | |
| JPH0250753A (ja) | コンピュータにおける割込処理装置およびその方法 | |
| JPH0430053B2 (ja) | ||
| KR0175983B1 (ko) | 데이타 처리 시스템 | |
| EP0217350B1 (en) | Data transfer control unit and system | |
| US5727179A (en) | Memory access method using intermediate addresses | |
| JP2002202960A (ja) | データ処理方法および装置 | |
| JPH11316695A (ja) | ス―パ―スカラ―マイクロプロセッサ―の停止点インタ―ラプト発生装置 | |
| JPH0551933B2 (ja) | ||
| US10051087B2 (en) | Dynamic cache-efficient event suppression for network function virtualization | |
| US7478025B1 (en) | System and method to support dynamic partitioning of units to a shared resource | |
| JPH05324455A (ja) | マルチプロセッサとメモリとのバス結合方式 | |
| JPS61165172A (ja) | メモリアクセス制御方式 | |
| JPH02307123A (ja) | 計算機 | |
| JPH08123725A (ja) | ライトバック式キャッシュシステム | |
| JPH03282670A (ja) | 入出力処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041202 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070830 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071204 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071210 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080104 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080128 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080201 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080303 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080303 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080428 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080728 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080728 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080801 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080828 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080903 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080926 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081001 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081028 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081113 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081204 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131212 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |