JP2006003972A - プロセス配置装置、プロセス配置方法及びプロセス配置プログラム - Google Patents
プロセス配置装置、プロセス配置方法及びプロセス配置プログラム Download PDFInfo
- Publication number
- JP2006003972A JP2006003972A JP2004176989A JP2004176989A JP2006003972A JP 2006003972 A JP2006003972 A JP 2006003972A JP 2004176989 A JP2004176989 A JP 2004176989A JP 2004176989 A JP2004176989 A JP 2004176989A JP 2006003972 A JP2006003972 A JP 2006003972A
- Authority
- JP
- Japan
- Prior art keywords
- node
- cpu
- memory
- belonging
- match
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】 プログラムに含まれる1以上のプロセスのうちの各プロセスが、ccNUMAアーキテクチャの何れかのノードに属するCPUと何れかのノードに属するメモリを用いて実行される方式に適用されるプロセス配置装置において、各プロセス毎に、該プロセスを実行するCPUが属するノードである第1ノード及び所定時間内に該CPUがアクセスする回数が最も高いメモリが属するノードである第2ノードを検出するノード検出手段と、各プロセス毎に、前記第1ノードと前記第2ノードが一致するか否かを判断するノード一致判断手段と、各プロセス毎に、前記第1ノードと前記第2ノードとが一致しない場合に、該プロセスを実行するCPUを、前記第2ノードに属するCPUに変更するCPU割当変更手段を備える。
【選択図】 図1
Description
−各プロセスに割り当てられたCPU
−各プロセスに割り当てられたCPUが属するノード
−各プロセスにおける、所定時間内の各ノード毎のメモリアクセス回数(CPUが属するノード以外の各メモリへのアクセス回数及びCPUが属するノード内のメモリへのアクセス回数)
−ノード毎のノード間アクセス率
=当該ノード外メモリへのアクセス回数×100/全メモリアクセス回数
=当該ノード外メモリへのアクセス回数×100/(全ノード外メモリへのアクセス回数+ノード内メモリへのアクセス回数)
スケジューリング装置5は、ノード間メモリアクセス履歴貯蔵装置4−2から得られるノード間メモリアクセス情報を解析するノード間メモリアクセス情報解析装置5−1と、その解析結果を元にCPU群管理装置2にプロセス4−1へのCPU2−1の割り当てを指示するスケジューリング指示装置5−2を含む。
ノード間メモリアクセス情報解析装置5−1は、各プロセスについて、所定時間内にアクセスされる回数が最も多いメモリが属するノードを選定する(ステップA2)
スケジューリング指示装置5−2は、ノード間メモリアクセス情報解析装置5−1から各プロセスについての最多メモリアクセスノード情報を取得し、そのノードとプロセスが現在割り当てられているCPUの属するノードが同一ノードでない場合(ステップA3でNO)、CPU群管理装置2にプロセスへのCPU割り当て変更を指示する(ステップA2)。CPU群管理装置2は、当該プロセスに割り当てるCPUを、ステップA2で検出された、アクセスされる頻度が最も多いメモリが属するメモリに属するCPUに変更する。
−割り当てられたCPU
−割り当てられたCPUが属するノード
−ノードごとのメモリアクセス回数
得られた情報からノード間アクセス率を計算し(ステップA6)、ノード間メモリアクセス履歴変更装置6−2を介して上記情報とともにノード間メモリアクセス履歴貯蔵装置4−2に記録する(ステップA7)。
2 CPU群管理装置
2−1 CPU
3 メモリ群管理装置
3−1 メモリ
4 ユーザプログラム
4−1 プロセス
4−2 ノード間メモリアクセス履歴貯蔵装置
4−3 プロセス移動しきい値
5 スケジューリング装置
5−1 ノード間メモリアクセス情報解析装置
5−2 スケジューリング指示装置
6 ノード間メモリアクセス履歴制御装置
6−1 ノード間メモリアクセス履歴収集装置
6−2 ノード間メモリアクセス履歴変更装置
Claims (6)
- プログラムに含まれる1以上のプロセスのうちの各プロセスが、ccNUMAアーキテクチャの何れかのノードに属するCPUと何れかのノードに属するメモリを用いて実行される方式に適用されるプロセス配置装置において、
各プロセス毎に、該プロセスを実行するCPUが属するノードである第1のノード及び所定時間内に該CPUがアクセスする回数が最も高いメモリが属するノードである第2のノードを検出するノード検出手段と、
各プロセス毎に、前記第1のノードと前記第2のノードが一致するか否かを判断するノード一致判断手段と、
各プロセス毎に、前記第1のノードと前記第2のノードとが一致しない場合に、該プロセスを実行するCPUを、前記第2のノードに属するCPUに変更するCPU割当変更手段と、
を備えることを特徴とするプロセス配置装置。 - プログラムに含まれる1以上のプロセスのうちの各プロセスが、ccNUMAアーキテクチャの何れかのノードに属するCPUと何れかのノードに属するメモリを用いて実行される方式に適用されるプロセス配置装置において、
各プロセス毎に、該プロセスを実行するCPUが属するノードである第1のノード及び所定時間内に該CPUがアクセスする回数が最も高いメモリが属する第2のノードを検出するノード検出手段と、
各プロセス毎に、前記第1のノードと前記第2のノードが一致するか否かを判断するノード一致判断手段と、
前記第1のノードと前記第2のノードが一致しない各プロセス毎に、該プロセスを実行するCPUから前記第1のノードに属するメモリへの前記所定時間内のアクセス回数である第1のアクセス回数と、該プロセスを実行するCPUから前記第2のノードに属するメモリへの前記所定時間内のアクセス回数である第2のアクセス回数とを検出するアクセス回数検出手段と、
前記第1のノードと前記第2のノードが一致しない各プロセス毎に、前記第2のアクセス回数から前記第1のアクセス回数を減じて得られる差分が所定のしきい値よりも大きいか否かを判断するアクセス回数差分判断手段と、
前記第1のノードと前記第2のノードが一致しない各プロセス毎に、前記差分が所定のしきい値よりも大きい場合に、該プロセスを実行するCPUを、前記第2のノードに属するCPUに変更するCPU割当変更手段と、
を備えることを特徴とするプロセス配置装置。 - プログラムに含まれる1以上のプロセスのうちの各プロセスが、ccNUMAアーキテクチャの何れかのノードに属するCPUと何れかのノードに属するメモリを用いて実行される方式に適用されるプロセス配置方法において、
各プロセス毎に、該プロセスを実行するCPUが属するノードである第1のノード及び所定時間内に該CPUがアクセスする回数が最も高いメモリが属するノードである第2のノードを検出するノード検出ステップと、
各プロセス毎に、前記第1のノードと前記第2のノードが一致するか否かを判断するノード一致判断ステップと、
各プロセス毎に、前記第1のノードと前記第2のノードとが一致しない場合に、該プロセスを実行するCPUを、前記第2のノードに属するCPUに変更するCPU割当変更ステップと、
を備えることを特徴とするプロセス配置方法。 - プログラムに含まれる1以上のプロセスのうちの各プロセスが、ccNUMAアーキテクチャの何れかのノードに属するCPUと何れかのノードに属するメモリを用いて実行される方式に適用されるプロセス配置方法において、
各プロセス毎に、該プロセスを実行するCPUが属するノードである第1のノード及び所定時間内に該CPUがアクセスする回数が最も高いメモリが属する第2のノードを検出するノード検出ステップと、
各プロセス毎に、前記第1のノードと前記第2のノードが一致するか否かを判断するノード一致判断ステップと、
前記第1のノードと前記第2のノードが一致しない各プロセス毎に、該プロセスを実行するCPUから前記第1のノードに属するメモリへの前記所定時間内のアクセス回数である第1のアクセス回数と、該プロセスを実行するCPUから前記第2のノードに属するメモリへの前記所定時間内のアクセス回数である第2のアクセス回数とを検出するアクセス回数検出ステップと、
前記第1のノードと前記第2のノードが一致しない各プロセス毎に、前記第2のアクセス回数から前記第1のアクセス回数を減じて得られる差分が所定のしきい値よりも大きいか否かを判断するアクセス回数差分判断ステップと、
前記第1のノードと前記第2のノードが一致しない各プロセス毎に、前記差分が所定のしきい値よりも大きい場合に、該プロセスを実行するCPUを、前記第2のノードに属するCPUに変更するCPU割当変更ステップと、
を備えることを特徴とするプロセス配置方法。 - コンピュータを請求項1又は2に記載のプロセス配置装置として機能させるためのプロセス配置プログラム。
- コンピュータに請求項3又は4に記載のプロセス配置方法を実行させるためのプロセス配置プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004176989A JP4535784B2 (ja) | 2004-06-15 | 2004-06-15 | プロセス配置装置、プロセス配置方法及びプロセス配置プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004176989A JP4535784B2 (ja) | 2004-06-15 | 2004-06-15 | プロセス配置装置、プロセス配置方法及びプロセス配置プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006003972A true JP2006003972A (ja) | 2006-01-05 |
JP4535784B2 JP4535784B2 (ja) | 2010-09-01 |
Family
ID=35772348
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004176989A Expired - Fee Related JP4535784B2 (ja) | 2004-06-15 | 2004-06-15 | プロセス配置装置、プロセス配置方法及びプロセス配置プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4535784B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007257028A (ja) * | 2006-03-20 | 2007-10-04 | Nec Corp | マルチプロセッサシステムのメモリアクセス負荷分散装置および方法 |
WO2010016104A1 (ja) * | 2008-08-04 | 2010-02-11 | 富士通株式会社 | マルチプロセッサシステム,マルチプロセッサシステム用管理装置およびマルチプロセッサシステム用管理プログラムを記録したコンピュータ読取可能な記録媒体 |
JP2022033688A (ja) * | 2020-08-24 | 2022-03-02 | ベイジン バイドゥ ネットコム サイエンス テクノロジー カンパニー リミテッド | メモリアクセスリクエストスケジューリング方法、装置、電子デバイス、コンピュータ可読記憶媒体及びコンピュータプログラム |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06214959A (ja) * | 1993-01-20 | 1994-08-05 | Yokogawa Electric Corp | マルチプロセッサシステム |
JPH07129518A (ja) * | 1993-11-05 | 1995-05-19 | Canon Inc | 計算機システム |
JPH1063525A (ja) * | 1996-08-23 | 1998-03-06 | Canon Inc | 情報処理装置、情報処理システム及びその制御方法 |
JPH10503310A (ja) * | 1995-05-05 | 1998-03-24 | シリコン グラフィックス インコーポレイテッド | 不均一メモリ・アクセス(numa)システムにおけるページ移動 |
JPH10320272A (ja) * | 1996-12-11 | 1998-12-04 | Ncr Internatl Inc | 多重プロセッサを有するコンピュータ・システム及びそのためのメモリ・ページ位置制御方法 |
JPH11203261A (ja) * | 1998-01-09 | 1999-07-30 | Nec Corp | リモートメモリアクセス監視装置及びリモートメモリアクセス制御方法 |
JP2002140229A (ja) * | 2000-08-17 | 2002-05-17 | Internatl Business Mach Corp <Ibm> | アプリケーションレベルのメモリ類似性制御 |
-
2004
- 2004-06-15 JP JP2004176989A patent/JP4535784B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06214959A (ja) * | 1993-01-20 | 1994-08-05 | Yokogawa Electric Corp | マルチプロセッサシステム |
JPH07129518A (ja) * | 1993-11-05 | 1995-05-19 | Canon Inc | 計算機システム |
JPH10503310A (ja) * | 1995-05-05 | 1998-03-24 | シリコン グラフィックス インコーポレイテッド | 不均一メモリ・アクセス(numa)システムにおけるページ移動 |
JPH1063525A (ja) * | 1996-08-23 | 1998-03-06 | Canon Inc | 情報処理装置、情報処理システム及びその制御方法 |
JPH10320272A (ja) * | 1996-12-11 | 1998-12-04 | Ncr Internatl Inc | 多重プロセッサを有するコンピュータ・システム及びそのためのメモリ・ページ位置制御方法 |
JPH11203261A (ja) * | 1998-01-09 | 1999-07-30 | Nec Corp | リモートメモリアクセス監視装置及びリモートメモリアクセス制御方法 |
JP2002140229A (ja) * | 2000-08-17 | 2002-05-17 | Internatl Business Mach Corp <Ibm> | アプリケーションレベルのメモリ類似性制御 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007257028A (ja) * | 2006-03-20 | 2007-10-04 | Nec Corp | マルチプロセッサシステムのメモリアクセス負荷分散装置および方法 |
WO2010016104A1 (ja) * | 2008-08-04 | 2010-02-11 | 富士通株式会社 | マルチプロセッサシステム,マルチプロセッサシステム用管理装置およびマルチプロセッサシステム用管理プログラムを記録したコンピュータ読取可能な記録媒体 |
US8490106B2 (en) | 2008-08-04 | 2013-07-16 | Fujitsu Limited | Apparatus for distributing resources to partitions in multi-processor system |
JP5327224B2 (ja) * | 2008-08-04 | 2013-10-30 | 富士通株式会社 | マルチプロセッサシステム,マルチプロセッサシステム用管理装置およびマルチプロセッサシステム用管理プログラムを記録したコンピュータ読取可能な記録媒体 |
CN102112967B (zh) * | 2008-08-04 | 2014-04-30 | 富士通株式会社 | 多处理器系统、多处理器系统用管理装置以及方法 |
JP2022033688A (ja) * | 2020-08-24 | 2022-03-02 | ベイジン バイドゥ ネットコム サイエンス テクノロジー カンパニー リミテッド | メモリアクセスリクエストスケジューリング方法、装置、電子デバイス、コンピュータ可読記憶媒体及びコンピュータプログラム |
JP7282823B2 (ja) | 2020-08-24 | 2023-05-29 | ベイジン バイドゥ ネットコム サイエンス テクノロジー カンパニー リミテッド | メモリアクセスリクエストスケジューリング方法、装置、電子デバイス、コンピュータ可読記憶媒体及びコンピュータプログラム |
Also Published As
Publication number | Publication date |
---|---|
JP4535784B2 (ja) | 2010-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10467136B2 (en) | Adaptable data caching mechanism for in-memory cluster computing | |
US20160328266A1 (en) | Process grouping for improved cache and memory affinity | |
US7240223B2 (en) | Method and apparatus for dynamic power management in a processor system | |
JP5040773B2 (ja) | メモリバッファ割当装置およびプログラム | |
EP3037971B1 (en) | Methods and apparatus to manage workload memory allocation | |
US20100191854A1 (en) | Process demand prediction for distributed power and resource management | |
Xu et al. | Adaptive task scheduling strategy based on dynamic workload adjustment for heterogeneous Hadoop clusters | |
KR20140064900A (ko) | 멀티-코어 시스템 에너지 소비 최적화 | |
CN114048006A (zh) | 虚拟机动态迁移方法、装置以及存储介质 | |
JP2010039802A (ja) | マルチプロセッサシステム、スケジューリング方法およびそのプログラム | |
JP5810918B2 (ja) | スケジューリング装置、スケジューリング方法及びプログラム | |
JP6135392B2 (ja) | キャッシュメモリ制御プログラム,キャッシュメモリを内蔵するプロセッサ及びキャッシュメモリ制御方法 | |
JP4535784B2 (ja) | プロセス配置装置、プロセス配置方法及びプロセス配置プログラム | |
Liu et al. | Intelligent Resource Scheduling for Co-located Latency-critical Services: A {Multi-Model} Collaborative Learning Approach | |
Li | Orchestrating thread scheduling and cache management to improve memory system throughput in throughput processors | |
US10528387B2 (en) | Computer processing system with resource optimization and associated methods | |
Subedi et al. | Rise: Reducing i/o contention in staging-based extreme-scale in-situ workflows | |
KR102319718B1 (ko) | 동적 매니코어 파티셔닝 장치 및 방법 | |
Yazdanpanah et al. | A comprehensive view of MapReduce aware scheduling algorithms in cloud environments | |
JP7131005B2 (ja) | 情報処理装置、情報処理方法、及び情報処理プログラム | |
CN103942084A (zh) | 虚拟化环境中应用共存分析方法及装置 | |
Kasture | A hardware and software architecture for efficient datacenters | |
Yang et al. | An Optimization of the Delay Scheduling Algorithm for Real-Time Video Stream Processing | |
JP2017068328A (ja) | キャッシュ制御装置、キャッシュ制御方法およびキャッシュ制御プログラム | |
Moore | Predicting application performance for chip multiprocessors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070501 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070814 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071101 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071128 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071128 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20071128 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080110 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080215 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080604 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20090508 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100428 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100615 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4535784 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |