JPH10319437A - アクティブマトリクス型液晶表示装置およびその製造方法 - Google Patents
アクティブマトリクス型液晶表示装置およびその製造方法Info
- Publication number
- JPH10319437A JPH10319437A JP13264997A JP13264997A JPH10319437A JP H10319437 A JPH10319437 A JP H10319437A JP 13264997 A JP13264997 A JP 13264997A JP 13264997 A JP13264997 A JP 13264997A JP H10319437 A JPH10319437 A JP H10319437A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- gate
- liquid crystal
- display device
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 レーザー結晶化法により作製したトランジス
タを用いた液晶表示装置において、レーザーショット間
バラツキによる表示むらを抑えて、均一な表示特性を有
するアクティブマトリクス型液晶表示装置を提供する。 【解決手段】 レーザー結晶化法により作製したトラン
ジスタを用いたアクティブマトリクス型液晶表示装置に
おいて、レーザーショット間バラツキ或はレーザービー
ムの境界での結晶性の違う半導体膜によりトランジスタ
特性のバラツキが及ぼす表示むらを抑えるため、画素用
トランジスタ３０７と同じレーザーショット内に補償用
トランジスタ３０５を設け、その補償用トランジスタ３
０５の特性に応じて画素用トランジスタ３０７に印加す
る電圧を制御して、液晶表示装置の表示むらを抑える。
タを用いた液晶表示装置において、レーザーショット間
バラツキによる表示むらを抑えて、均一な表示特性を有
するアクティブマトリクス型液晶表示装置を提供する。 【解決手段】 レーザー結晶化法により作製したトラン
ジスタを用いたアクティブマトリクス型液晶表示装置に
おいて、レーザーショット間バラツキ或はレーザービー
ムの境界での結晶性の違う半導体膜によりトランジスタ
特性のバラツキが及ぼす表示むらを抑えるため、画素用
トランジスタ３０７と同じレーザーショット内に補償用
トランジスタ３０５を設け、その補償用トランジスタ３
０５の特性に応じて画素用トランジスタ３０７に印加す
る電圧を制御して、液晶表示装置の表示むらを抑える。
Description
【０００１】
【発明の属する技術分野】本発明は、コンピュータやワ
ードプロセッサなどの表示装置として用いられるアクテ
ィブマトリクス型液晶表示装置およびその製造方法に関
する。
ードプロセッサなどの表示装置として用いられるアクテ
ィブマトリクス型液晶表示装置およびその製造方法に関
する。
【０００２】
【従来の技術】従来より液晶を用いて文字や画像を表示
する方法として、単純マトリクス方式とアクティブマト
リクス方式が知られている。前者の単純マトリクス方式
は、液晶を挟んで走査信号配線と画素信号配線とが、垂
直に交わるように形成され、両配線が交差する部分にお
ける印加電圧を制御して画素を表示する方式である。後
者のアクティブマトリクス方式は、表示画素の単位毎に
スイッチング素子を備えた方式であり、単純マトリクス
方式に比べ応答が早く動画の表示に向いている。
する方法として、単純マトリクス方式とアクティブマト
リクス方式が知られている。前者の単純マトリクス方式
は、液晶を挟んで走査信号配線と画素信号配線とが、垂
直に交わるように形成され、両配線が交差する部分にお
ける印加電圧を制御して画素を表示する方式である。後
者のアクティブマトリクス方式は、表示画素の単位毎に
スイッチング素子を備えた方式であり、単純マトリクス
方式に比べ応答が早く動画の表示に向いている。
【０００３】また、アクティブマトリクス方式の液晶表
示装置においては、スイッチング素子として非晶質半導
体材料を用いたトランジスタが主流となっていた。最近
になって、非晶質半導体に比べ電界効果移動度が高い多
結晶半導体材料を用いて、駆動回路を液晶表示装置と同
一基板上に作製する技術が開発されている。その多結晶
半導体に関する技術として、特に低温での結晶化を実現
することにより、安価なガラス基板を用いることを可能
とする、いわゆる低温プロセス多結晶化技術が注目され
ている。
示装置においては、スイッチング素子として非晶質半導
体材料を用いたトランジスタが主流となっていた。最近
になって、非晶質半導体に比べ電界効果移動度が高い多
結晶半導体材料を用いて、駆動回路を液晶表示装置と同
一基板上に作製する技術が開発されている。その多結晶
半導体に関する技術として、特に低温での結晶化を実現
することにより、安価なガラス基板を用いることを可能
とする、いわゆる低温プロセス多結晶化技術が注目され
ている。
【０００４】
【発明が解決しようとする課題】上記低温プロセス多結
晶化技術における半導体膜の結晶化方法には、熱結晶化
方法とレーザー結晶化方法とがある。この２つの結晶化
方法には、それぞれ利点と欠点を有している。
晶化技術における半導体膜の結晶化方法には、熱結晶化
方法とレーザー結晶化方法とがある。この２つの結晶化
方法には、それぞれ利点と欠点を有している。
【０００５】熱結晶化方法は、加熱炉の中で結晶化を行
うため、均一な特性のトランジスタが得られる半面、結
晶化に長時間の熱処理が必要となり、ガラス基板の熱収
縮などが間題となる。一方、レーザー結晶化方法は、エ
キシマレーザー光を用いており、短時間で結晶化が可能
で結晶性も良いが、大面積の基板を処理するには基板１
枚に何度もレーザービームを照射する必要があるため、
レーザーショット間のバラツキによりスイッチング素子
特性のバラツキが発生し、そのスイッチング素子を備え
る液晶表示装置に表示むらが生じる欠点を有している。
うため、均一な特性のトランジスタが得られる半面、結
晶化に長時間の熱処理が必要となり、ガラス基板の熱収
縮などが間題となる。一方、レーザー結晶化方法は、エ
キシマレーザー光を用いており、短時間で結晶化が可能
で結晶性も良いが、大面積の基板を処理するには基板１
枚に何度もレーザービームを照射する必要があるため、
レーザーショット間のバラツキによりスイッチング素子
特性のバラツキが発生し、そのスイッチング素子を備え
る液晶表示装置に表示むらが生じる欠点を有している。
【０００６】上記レーザー結晶化方法による場合の問題
を以下に詳述する。
を以下に詳述する。
【０００７】レーザー結晶化方法においてレーザー照射
に１５０〜３００ｍｍ長の線状ビームを用いる場合は、
大面積化に対応しており、線状ビームの長さ方向ではト
ランジスタ特性のバラツキは抑えられる。しかし、レー
ザーの幅が０．１ｍｍ程度であるため、基板１枚に何度
もレーザービームを照射する必要があり、レーザーショ
ット間でのバラツキを生じていた。また、重ね合わせ等
の方法を用いてもレーザービームの境界は残るため、結
晶性の均一性に欠け、図６に示すようにトランジスタ特
性のバラツキとなり、異なる画素用トランジスタに同じ
信号を加えても出力が違うため、最終的には液晶表示装
置の表示むらとなって表れていた。
に１５０〜３００ｍｍ長の線状ビームを用いる場合は、
大面積化に対応しており、線状ビームの長さ方向ではト
ランジスタ特性のバラツキは抑えられる。しかし、レー
ザーの幅が０．１ｍｍ程度であるため、基板１枚に何度
もレーザービームを照射する必要があり、レーザーショ
ット間でのバラツキを生じていた。また、重ね合わせ等
の方法を用いてもレーザービームの境界は残るため、結
晶性の均一性に欠け、図６に示すようにトランジスタ特
性のバラツキとなり、異なる画素用トランジスタに同じ
信号を加えても出力が違うため、最終的には液晶表示装
置の表示むらとなって表れていた。
【０００８】本発明は、このような従来技術の課題を解
決すべくなされたものであり、表示むらのないアクティ
ブマトリクス型液晶表示装置およびその製造方法を提供
することを目的とする。
決すべくなされたものであり、表示むらのないアクティ
ブマトリクス型液晶表示装置およびその製造方法を提供
することを目的とする。
【０００９】
【課題を解決するための手段】本発明のアクティブマト
リクス型液晶表示装置は、絶縁性基板上に複数のゲート
バスラインおよび複数のソースバスラインが交差状に配
置され、両バスラインの交差部付近に画素電極を駆動す
るための画素用トランジスタが配置されているアクティ
ブマトリクス型液晶表示装置において、該ゲートバスラ
イン毎に対応し、かつ、該ゲートバスラインに接続され
た画素用トランジスタと直線状配置にして設けられた補
償用トランジスタと、該補償用トランジスタに対応して
設けられ、該ゲートバスラインに印加するゲート電圧
を、該補償用トランジスタからの出力信号によって制御
する補償回路とを具備し、そのことにより上記目的が達
成される。
リクス型液晶表示装置は、絶縁性基板上に複数のゲート
バスラインおよび複数のソースバスラインが交差状に配
置され、両バスラインの交差部付近に画素電極を駆動す
るための画素用トランジスタが配置されているアクティ
ブマトリクス型液晶表示装置において、該ゲートバスラ
イン毎に対応し、かつ、該ゲートバスラインに接続され
た画素用トランジスタと直線状配置にして設けられた補
償用トランジスタと、該補償用トランジスタに対応して
設けられ、該ゲートバスラインに印加するゲート電圧
を、該補償用トランジスタからの出力信号によって制御
する補償回路とを具備し、そのことにより上記目的が達
成される。
【００１０】本発明のアクティブマトリクス型液晶表示
装置において、前記補償回路は、前記補償用トランジス
タのソース電極に定電圧を供給する定電圧電源と、前記
補償用トランジスタの出力を電圧に変換する固定抵抗
と、ゲートドライバーからのゲート信号および前記補償
用トランジスタの出力信号が入力され、適正に調整され
たゲート電圧を出力し、前記ゲートバスラインに供給す
る差動増幅器とから構成されているようにしてもよい。
装置において、前記補償回路は、前記補償用トランジス
タのソース電極に定電圧を供給する定電圧電源と、前記
補償用トランジスタの出力を電圧に変換する固定抵抗
と、ゲートドライバーからのゲート信号および前記補償
用トランジスタの出力信号が入力され、適正に調整され
たゲート電圧を出力し、前記ゲートバスラインに供給す
る差動増幅器とから構成されているようにしてもよい。
【００１１】本発明のアクティブマトリクス型液晶表示
装置において、前記補償回路は、前記補償用トランジス
タのゲート電極とソース電極とに定電圧を供給する定電
圧電源と、前記補償用トランジスタからの出力を電圧に
変換する固定抵抗と、前記補償用トランジスタからの出
力と基準電圧を比較する比較器と、ゲートドライバーか
らのゲート信号と前記比較器からの出力信号が入力さ
れ、適正に調整されたゲート電圧を出力し、前記ゲート
バスラインに供給するレベルシフターとから構成されて
いるようにしてもよい。
装置において、前記補償回路は、前記補償用トランジス
タのゲート電極とソース電極とに定電圧を供給する定電
圧電源と、前記補償用トランジスタからの出力を電圧に
変換する固定抵抗と、前記補償用トランジスタからの出
力と基準電圧を比較する比較器と、ゲートドライバーか
らのゲート信号と前記比較器からの出力信号が入力さ
れ、適正に調整されたゲート電圧を出力し、前記ゲート
バスラインに供給するレベルシフターとから構成されて
いるようにしてもよい。
【００１２】本発明のアクティブマトリクス型液晶表示
装置において、任意の前記ゲートバスラインに接続され
る前記画素用トランジスタの素子領域として用いられる
半導体膜の結晶性と、その前記ゲートバスラインに対応
する前記補償用トランジスタの素子領域として用いられ
る半導体膜の結晶性とが、概略同一である構成としても
よい。
装置において、任意の前記ゲートバスラインに接続され
る前記画素用トランジスタの素子領域として用いられる
半導体膜の結晶性と、その前記ゲートバスラインに対応
する前記補償用トランジスタの素子領域として用いられ
る半導体膜の結晶性とが、概略同一である構成としても
よい。
【００１３】本発明のアクティブマトリクス型液晶表示
装置において、前記補償用トランジスタと前記画素用ト
ランジスタとが同一の工程で形成され、かつ前記画素用
トランジスタおよび前記補償用トランジスタの各々にお
けるゲート長およびゲート幅が概略同一寸法である構成
としてもよい。
装置において、前記補償用トランジスタと前記画素用ト
ランジスタとが同一の工程で形成され、かつ前記画素用
トランジスタおよび前記補償用トランジスタの各々にお
けるゲート長およびゲート幅が概略同一寸法である構成
としてもよい。
【００１４】本発明のアクティブマトリクス型液晶表示
装置の製造方法は、少なくとも画素用トランジスタおよ
び補償用トランジスタの各々の素子領域として用いられ
る島状の半導体膜を、各ゲートバスラインに沿った直線
状配置として形成する工程と、該画素用トランジスタの
半導体膜と、前記画素用トランジスタが接続されるゲー
トバスラインに対応する前記補償用トランジスタの半導
体膜とに対し、同時に線状ビームであるレーザー光を照
射する工程とを含み、そのことにより上記目的が達成さ
れる。
装置の製造方法は、少なくとも画素用トランジスタおよ
び補償用トランジスタの各々の素子領域として用いられ
る島状の半導体膜を、各ゲートバスラインに沿った直線
状配置として形成する工程と、該画素用トランジスタの
半導体膜と、前記画素用トランジスタが接続されるゲー
トバスラインに対応する前記補償用トランジスタの半導
体膜とに対し、同時に線状ビームであるレーザー光を照
射する工程とを含み、そのことにより上記目的が達成さ
れる。
【００１５】以下、本発明の作用について説明する。
【００１６】本発明では、線状レーザービームの長さ方
向の均一性を利用できるように、ゲートバスライン方向
に直線状に並んだ補償用トランジスタと画素用トランジ
スタとの各々の半導体膜を同時照射可能に配置してい
る。このため、ゲートバスライン方向に並んだその直線
配置状態の補償用トランジスタと画素用トランジスタと
の半導体膜に対し、線状レーザービームを照射すると、
その画素用トランジスタと補償用トランジスタは同等の
特性を有することとなる。したがって、画素用トランジ
スタの特性バラツキを、補償用トランジスタにて検出す
ることが可能となる。
向の均一性を利用できるように、ゲートバスライン方向
に直線状に並んだ補償用トランジスタと画素用トランジ
スタとの各々の半導体膜を同時照射可能に配置してい
る。このため、ゲートバスライン方向に並んだその直線
配置状態の補償用トランジスタと画素用トランジスタと
の半導体膜に対し、線状レーザービームを照射すると、
その画素用トランジスタと補償用トランジスタは同等の
特性を有することとなる。したがって、画素用トランジ
スタの特性バラツキを、補償用トランジスタにて検出す
ることが可能となる。
【００１７】そして、補償用トランジスタの信号を検出
し、補償回路により、ゲートバスライン方向に並ぶ画素
用トランジスタのゲート電圧を調整する構成にすること
により、画素用トランジスタの出カバラツキを抑えるこ
とができ、液晶表示装置の均一な表示特性が得られるこ
ととなる。
し、補償回路により、ゲートバスライン方向に並ぶ画素
用トランジスタのゲート電圧を調整する構成にすること
により、画素用トランジスタの出カバラツキを抑えるこ
とができ、液晶表示装置の均一な表示特性が得られるこ
ととなる。
【００１８】
【発明の実施の形態】以下、図面を参照して本発明のア
クティブマトリクス型液晶表示装置の実施形態を詳細に
説明する。
クティブマトリクス型液晶表示装置の実施形態を詳細に
説明する。
【００１９】（実施形態１）図１は、本実施形態１に係
るアクティブマトリクス型液晶表示装置の全体構成を概
略的に示す平面図である。
るアクティブマトリクス型液晶表示装置の全体構成を概
略的に示す平面図である。
【００２０】このアクティブマトリクス型液晶表示装置
は、絶縁性基板上に、ソースバスライン３０２とゲート
バスライン３０６とが交差して設けられ、各ソースバス
ライン３０２にはソースドライバー３０１からの画像信
号が与えられ、各ゲートバスライン３０６にはゲートド
ライバー３０３からのゲート信号が与えられるようにな
っている。また、ゲートドライバー３０３と各ゲートラ
イン３０６との間には、補償用トランジスタ３０５を含
んだ後述する構成の補償回路３０４が設けられている。
は、絶縁性基板上に、ソースバスライン３０２とゲート
バスライン３０６とが交差して設けられ、各ソースバス
ライン３０２にはソースドライバー３０１からの画像信
号が与えられ、各ゲートバスライン３０６にはゲートド
ライバー３０３からのゲート信号が与えられるようにな
っている。また、ゲートドライバー３０３と各ゲートラ
イン３０６との間には、補償用トランジスタ３０５を含
んだ後述する構成の補償回路３０４が設けられている。
【００２１】前記ソースドライバー３０１はシフトレジ
スター回路により構成されており、各ソースバスライン
３０２に順に画像信号を送り、画素用トランジスタ３０
７のソース電極に接続した画素電極（図示せず）を通し
て液晶に電界を加えている。ゲートドライバー３０３は
シフトレジスター回路により構成されており、補償回路
３０４を通して各ゲートバスライン３０６に接続され、
画素用トランジスタ３０７のゲート信号を順にＯＮ、Ｏ
ＦＦさせている。また、各ゲートバスライン３０６毎に
設けられた、補償用トランジスタ３０５とライン配置の
画素用トランジスタ３０７とは、直線状に配設されてい
る。
スター回路により構成されており、各ソースバスライン
３０２に順に画像信号を送り、画素用トランジスタ３０
７のソース電極に接続した画素電極（図示せず）を通し
て液晶に電界を加えている。ゲートドライバー３０３は
シフトレジスター回路により構成されており、補償回路
３０４を通して各ゲートバスライン３０６に接続され、
画素用トランジスタ３０７のゲート信号を順にＯＮ、Ｏ
ＦＦさせている。また、各ゲートバスライン３０６毎に
設けられた、補償用トランジスタ３０５とライン配置の
画素用トランジスタ３０７とは、直線状に配設されてい
る。
【００２２】かかる構成からなる液晶駆動基板と、対向
電極を有する対向基板とに対して配向膜を形成し、両基
板を貼り合わせ、両基板間に液晶材料が注入されてい
る。
電極を有する対向基板とに対して配向膜を形成し、両基
板を貼り合わせ、両基板間に液晶材料が注入されてい
る。
【００２３】図２は、本実施形態１のアクティブマトリ
クス型液晶表示装置における補償用トランジスタ３０５
およびそれに近接する画素用トランジスタ３０７の近傍
部分を示す断面図である。
クス型液晶表示装置における補償用トランジスタ３０５
およびそれに近接する画素用トランジスタ３０７の近傍
部分を示す断面図である。
【００２４】以下、液晶駆動基板の構成を、製造工程順
に説明する。
に説明する。
【００２５】補償用トランジスタ３０５および画素用ト
ランジスタ３０７は、絶縁性基板２０１の上に、島状に
加工した半導体膜２０２を有する。この半導体膜２０２
の膜厚は３０〜１５０ｎｍとする。この島状に加工した
半導体膜２０２の製造方法としては、シリコン半導体の
場合、プラズマＣＶＤ法によりＳｉＨ4ガスとＨ2ガスを
用いて、基板温度２００℃〜３００℃で非晶質シリコン
膜を成膜する。ここで、非晶質シリコン膜の成膜に用い
た原料ガスはＳｉＨ4以外にＳｉ2Ｈ6も用いることがで
きる。また、半導体膜の材料としては、シリコン（Ｓ
ｉ）以外にシリコンゲルマニウム（ＳｉＧｅ）等を用い
ることができる。このようにして作製したシリコン半導
体膜をエッチングによりパターニングして島状の半導体
膜２０２を形成する。
ランジスタ３０７は、絶縁性基板２０１の上に、島状に
加工した半導体膜２０２を有する。この半導体膜２０２
の膜厚は３０〜１５０ｎｍとする。この島状に加工した
半導体膜２０２の製造方法としては、シリコン半導体の
場合、プラズマＣＶＤ法によりＳｉＨ4ガスとＨ2ガスを
用いて、基板温度２００℃〜３００℃で非晶質シリコン
膜を成膜する。ここで、非晶質シリコン膜の成膜に用い
た原料ガスはＳｉＨ4以外にＳｉ2Ｈ6も用いることがで
きる。また、半導体膜の材料としては、シリコン（Ｓ
ｉ）以外にシリコンゲルマニウム（ＳｉＧｅ）等を用い
ることができる。このようにして作製したシリコン半導
体膜をエッチングによりパターニングして島状の半導体
膜２０２を形成する。
【００２６】次に、加工した非晶質シリコンからなる半
導体膜２０２に、レーザー光２０３を照射して多結晶シ
リコン化する。ここで、照射するレーザー光２０３は、
ＸｅＣｌのエキシマレーザーで、形状は３００ｍｍ×
０．１ｍｍの線状ビームを用いてレーザービームを０．
０２ｍｍのステップで順に照射を行う。このとき、ゲー
トバスライン３０６方向に並んだ直線配置状態の画素用
トランジスタ３０７と補償用トランジスタ３０５とが同
時に照射されるように、線状のレーザー光とゲートバス
ライン３０６を平行に位置合せをすることにより、同じ
レーザーショット内で照射される。ここではレーザー光
は、ＸｅＣｌ（３０８ｎｍ）のエキシマレーザーを用い
たが、ＫｒＦ（２４８ｎｍ）、ＡｒＦ（１９３ｎｍ）、
ＫｒＣｌ（２２２ｎｍ）等のエキシマレーザーを用いて
もよい。
導体膜２０２に、レーザー光２０３を照射して多結晶シ
リコン化する。ここで、照射するレーザー光２０３は、
ＸｅＣｌのエキシマレーザーで、形状は３００ｍｍ×
０．１ｍｍの線状ビームを用いてレーザービームを０．
０２ｍｍのステップで順に照射を行う。このとき、ゲー
トバスライン３０６方向に並んだ直線配置状態の画素用
トランジスタ３０７と補償用トランジスタ３０５とが同
時に照射されるように、線状のレーザー光とゲートバス
ライン３０６を平行に位置合せをすることにより、同じ
レーザーショット内で照射される。ここではレーザー光
は、ＸｅＣｌ（３０８ｎｍ）のエキシマレーザーを用い
たが、ＫｒＦ（２４８ｎｍ）、ＡｒＦ（１９３ｎｍ）、
ＫｒＣｌ（２２２ｎｍ）等のエキシマレーザーを用いて
もよい。
【００２７】次に、絶縁膜２０４を膜厚が５０〜１５０
ｎｍとなるよう形成する。この絶縁膜は、常圧ＣＶＤ法
により４３０℃でＳｉＨ4ガスとＯ2ガスを用いて成膜し
たＳｉＯ2膜を用いた。ここでは常圧ＣＶＤ法を用いた
が、スパッタ法、減圧ＣＶＤ法、プラズマＣＶＤ法、リ
モートプラズマＣＶＤ法のいずれかによる膜厚５０ｎｍ
〜１５０ｎｍのＳｉＯ2膜を用いても良いことは言うま
でもない。段差の被覆性良好なＴＥＯＳ（Ｔｅｔｒａ−
Ｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ、Ｓｉ（Ｏ
Ｃ2Ｈ5）4）ガスを用いた常圧ＣＶＤ法、プラズマＣＶ
Ｄ法によるＳｉＯ2膜を用いてもよい。また、ここでは
ＳｉＯ2を用いたが、ＳｉＮｘ、Ａｌ2Ｏ3、Ｔａ2Ｏ5ま
たはこれらの組み合わせたものを用いても良い。
ｎｍとなるよう形成する。この絶縁膜は、常圧ＣＶＤ法
により４３０℃でＳｉＨ4ガスとＯ2ガスを用いて成膜し
たＳｉＯ2膜を用いた。ここでは常圧ＣＶＤ法を用いた
が、スパッタ法、減圧ＣＶＤ法、プラズマＣＶＤ法、リ
モートプラズマＣＶＤ法のいずれかによる膜厚５０ｎｍ
〜１５０ｎｍのＳｉＯ2膜を用いても良いことは言うま
でもない。段差の被覆性良好なＴＥＯＳ（Ｔｅｔｒａ−
Ｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ、Ｓｉ（Ｏ
Ｃ2Ｈ5）4）ガスを用いた常圧ＣＶＤ法、プラズマＣＶ
Ｄ法によるＳｉＯ2膜を用いてもよい。また、ここでは
ＳｉＯ2を用いたが、ＳｉＮｘ、Ａｌ2Ｏ3、Ｔａ2Ｏ5ま
たはこれらの組み合わせたものを用いても良い。
【００２８】次に、ゲートバスライン３０６、及びゲー
ト電極２０５をスパッタ法により形成する。膜厚は２０
０〜４００ｎｍとしている。画素用トランジスタ３０７
と補償用トランジスタ３０５とはほぼ同様の性能を有し
ていることが好ましく、従って半導体膜２０２や絶縁膜
２０４の膜厚、ゲート長及びゲート幅等は同じ膜厚、同
じ寸法であることが望ましい。また、材料はＡｌ、Ａｌ
Ｓｉ、Ｔａ、Ｎｂ、Ｔｉ等を主成分とする金属でよい。
アルミニウムを主成分とする金属は低抵抗電極配線を形
成できるので好ましい。
ト電極２０５をスパッタ法により形成する。膜厚は２０
０〜４００ｎｍとしている。画素用トランジスタ３０７
と補償用トランジスタ３０５とはほぼ同様の性能を有し
ていることが好ましく、従って半導体膜２０２や絶縁膜
２０４の膜厚、ゲート長及びゲート幅等は同じ膜厚、同
じ寸法であることが望ましい。また、材料はＡｌ、Ａｌ
Ｓｉ、Ｔａ、Ｎｂ、Ｔｉ等を主成分とする金属でよい。
アルミニウムを主成分とする金属は低抵抗電極配線を形
成できるので好ましい。
【００２９】次に、イオンドーピング装置を用いて不純
物イオンを半導体膜２０２のソース、ドレイン部に注入
する。Ｎチャネルトランジスタのソース、ドレイン部に
はリン元素を含むイオンを、Ｐチャネルトランジスタの
ソース、ドレイン部にはボロン元素を含むイオンを、そ
れぞれレジストマスクを用いて注入する。ここではイオ
ンドーピング装置を用いたが、イオン注入装置を用いて
もよい。また不純物イオンとしては、リンやボロン以外
に、Ｎ、Ｐチャネルが形成されるイオンを用いてもよい
ことは言うまでもない。
物イオンを半導体膜２０２のソース、ドレイン部に注入
する。Ｎチャネルトランジスタのソース、ドレイン部に
はリン元素を含むイオンを、Ｐチャネルトランジスタの
ソース、ドレイン部にはボロン元素を含むイオンを、そ
れぞれレジストマスクを用いて注入する。ここではイオ
ンドーピング装置を用いたが、イオン注入装置を用いて
もよい。また不純物イオンとしては、リンやボロン以外
に、Ｎ、Ｐチャネルが形成されるイオンを用いてもよい
ことは言うまでもない。
【００３０】次に、レーザー照射により不純物イオンを
活性化させる。ここではレーザー照射を行ったが熱アニ
ールによる不純物イオンの活性化を行なってもよい。
活性化させる。ここではレーザー照射を行ったが熱アニ
ールによる不純物イオンの活性化を行なってもよい。
【００３１】次に、第１層間絶縁膜２０６を段差の被覆
性良好なＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｔｈ
ｏ−Ｓｉｌｉｃａｔｅ、Ｓｉ（ＯＣ2Ｈ5）4）ガスを用
いた常圧ＣＶＤ法、またはプラズマＣＶＤ法によるＳｉ
Ｏ2膜を形成した。この第１層間絶縁膜にはＳｉＯ2膜以
外にＳｉＮｘ膜をプラズマＣＶＤ法により形成してもよ
く、またＳｉＯ2膜とＳｉＮｘ膜の２層構造としてもよ
い。
性良好なＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｔｈ
ｏ−Ｓｉｌｉｃａｔｅ、Ｓｉ（ＯＣ2Ｈ5）4）ガスを用
いた常圧ＣＶＤ法、またはプラズマＣＶＤ法によるＳｉ
Ｏ2膜を形成した。この第１層間絶縁膜にはＳｉＯ2膜以
外にＳｉＮｘ膜をプラズマＣＶＤ法により形成してもよ
く、またＳｉＯ2膜とＳｉＮｘ膜の２層構造としてもよ
い。
【００３２】次に、コンタクトホールを形成し、スパッ
タ法により金属膜を成膜したのちパターニングを行って
ソースバスライン３０２、ソース電極及びドレイン電極
等の引き出し電極２０７を形成する。この金属膜もゲー
ト電極と同様に、材料はＡｌ、ＡｌＳｉ、Ｔａ、Ｎｂ、
Ｔｉ等を主成分とする金属でよい。アルミニウムを主成
分とする金属は低抵抗電極配線を形成できるので好まし
い。
タ法により金属膜を成膜したのちパターニングを行って
ソースバスライン３０２、ソース電極及びドレイン電極
等の引き出し電極２０７を形成する。この金属膜もゲー
ト電極と同様に、材料はＡｌ、ＡｌＳｉ、Ｔａ、Ｎｂ、
Ｔｉ等を主成分とする金属でよい。アルミニウムを主成
分とする金属は低抵抗電極配線を形成できるので好まし
い。
【００３３】次に、第２層間絶縁膜２０８として、プラ
ズマＣＶＤ法によりＳｉＮｘ膜を形成した。この第２層
間絶縁膜にはＳｉＮｘ膜以外に、ＴＥＯＳガスを用いた
常圧ＣＶＤ法、またはプラズマＣＶＤ法によるＳｉＯ2
膜を形成してもよく、またＳｉＯ2膜とＳｉＮｘ膜の２
層構造としてもよい。以上のようにして、薄膜トランジ
スタからなる画素用トランジスタ３０７および補償用ト
ランジスタ３０５を作製した。
ズマＣＶＤ法によりＳｉＮｘ膜を形成した。この第２層
間絶縁膜にはＳｉＮｘ膜以外に、ＴＥＯＳガスを用いた
常圧ＣＶＤ法、またはプラズマＣＶＤ法によるＳｉＯ2
膜を形成してもよく、またＳｉＯ2膜とＳｉＮｘ膜の２
層構造としてもよい。以上のようにして、薄膜トランジ
スタからなる画素用トランジスタ３０７および補償用ト
ランジスタ３０５を作製した。
【００３４】その後、コンタクトホールを形成し、スパ
ッタ法により透明電極を成膜し、パターニングを行って
画素電極２０９を形成する。
ッタ法により透明電極を成膜し、パターニングを行って
画素電極２０９を形成する。
【００３５】なお、ソースドライバー３０１やゲートド
ライバー３０３等の駆動回路および図３に示す構成の補
償回路３０４を、以上の工程の途中に行う別の工程また
は同じ工程を用いて作製する。
ライバー３０３等の駆動回路および図３に示す構成の補
償回路３０４を、以上の工程の途中に行う別の工程また
は同じ工程を用いて作製する。
【００３６】以上のようにして駆動回路及び補償回路と
補償用トランジスタ、画素用トランジスタを有する液晶
駆動基板が作製される。
補償用トランジスタ、画素用トランジスタを有する液晶
駆動基板が作製される。
【００３７】その後、配向膜形成、対向電極との貼り合
わせ、液晶材料の注入を行うことで、図１に示す液晶表
示装置が作製される。
わせ、液晶材料の注入を行うことで、図１に示す液晶表
示装置が作製される。
【００３８】図３は、各ゲートバスライン３０６毎に設
けられた、補償用トランジスタ３０５を含んだ補償回路
３０４の一例を示す。
けられた、補償用トランジスタ３０５を含んだ補償回路
３０４の一例を示す。
【００３９】補償用トランジスタ３０５のソース電極に
定電圧４０２を印加し、ドレイン電極からの出力電流を
固定抵抗４０４に流して電圧変換し差動増幅器４０１に
入力されている。差動増幅器４０１のもう一方の入力に
はゲートドライバーからの信号が入力されており、電圧
変換した補償用トランジスタ３０５の出力が同じ電圧に
なるように補償用トランジスタ３０５のゲート電圧を調
整することにより、同一ゲートバスライン３０６上に並
んだ画素用トランジスタ３０７のゲート電圧が調整さ
れ、基板内にマトリクス状に配置された画素用トランジ
スタ３０７の出力電流を各ゲートバスライン３０６毎に
揃えることができ、レーザーのショット間バラツキによ
る表示むらをなくし、均一な表示特性が得られる。
定電圧４０２を印加し、ドレイン電極からの出力電流を
固定抵抗４０４に流して電圧変換し差動増幅器４０１に
入力されている。差動増幅器４０１のもう一方の入力に
はゲートドライバーからの信号が入力されており、電圧
変換した補償用トランジスタ３０５の出力が同じ電圧に
なるように補償用トランジスタ３０５のゲート電圧を調
整することにより、同一ゲートバスライン３０６上に並
んだ画素用トランジスタ３０７のゲート電圧が調整さ
れ、基板内にマトリクス状に配置された画素用トランジ
スタ３０７の出力電流を各ゲートバスライン３０６毎に
揃えることができ、レーザーのショット間バラツキによ
る表示むらをなくし、均一な表示特性が得られる。
【００４０】（実施形態２）図４は、本実施形態２に係
るアクティブマトリクス型液晶表示装置の全体構成を概
略的に示す平面図である。
るアクティブマトリクス型液晶表示装置の全体構成を概
略的に示す平面図である。
【００４１】このアクティブマトリクス型液晶表示装置
は、絶縁性基板上に、ソースバスライン３０２とゲート
バスライン３０６とが交差して設けられ、各ソースバス
ライン３０２にはソースドライバー３０１からの画像信
号が与えられ、各ゲートバスライン３０６にはゲートド
ライバー３０３からのゲート信号が与えられるようにな
っている。また、ゲートドライバー３０３と各ゲートラ
イン３０６との間には、補償用トランジスタ３０５を含
んだ後述する構成の補償回路５１０が設けられている。
は、絶縁性基板上に、ソースバスライン３０２とゲート
バスライン３０６とが交差して設けられ、各ソースバス
ライン３０２にはソースドライバー３０１からの画像信
号が与えられ、各ゲートバスライン３０６にはゲートド
ライバー３０３からのゲート信号が与えられるようにな
っている。また、ゲートドライバー３０３と各ゲートラ
イン３０６との間には、補償用トランジスタ３０５を含
んだ後述する構成の補償回路５１０が設けられている。
【００４２】前記ソースドライバー３０１はシフトレジ
スター回路により構成されており、各ソースバスライン
３０２に順に画像信号を送り、画素用トランジスタ３０
７のソース電極に接続した画素電極（図示せず）を通し
て液晶に電界を加えている。ゲートドライバー３０３は
シフトレジスター回路により構成されており、補償回路
５１０を通して各ゲートバスライン３０６に接続され、
画素用トランジスタ３０７のゲート信号を順にＯＮ、Ｏ
ＦＦさせている。また、各ゲートバスライン３０６毎に
設けられた、補償用トランジスタ３０５とライン配置の
画素用トランジスタ３０７とは、直線状に配設されてお
り、また、そのためにゲートバスライン３０６は補償用
トランジスタ３０５の箇所で迂回させている。
スター回路により構成されており、各ソースバスライン
３０２に順に画像信号を送り、画素用トランジスタ３０
７のソース電極に接続した画素電極（図示せず）を通し
て液晶に電界を加えている。ゲートドライバー３０３は
シフトレジスター回路により構成されており、補償回路
５１０を通して各ゲートバスライン３０６に接続され、
画素用トランジスタ３０７のゲート信号を順にＯＮ、Ｏ
ＦＦさせている。また、各ゲートバスライン３０６毎に
設けられた、補償用トランジスタ３０５とライン配置の
画素用トランジスタ３０７とは、直線状に配設されてお
り、また、そのためにゲートバスライン３０６は補償用
トランジスタ３０５の箇所で迂回させている。
【００４３】かかる構成からなる液晶駆動基板と、対向
電極を有する対向基板とに対して配向膜を形成し、両基
板を貼り合わせ、両基板間に液晶材料が注入されてい
る。
電極を有する対向基板とに対して配向膜を形成し、両基
板を貼り合わせ、両基板間に液晶材料が注入されてい
る。
【００４４】本実施形態のアクティブマトリクス型液晶
表示装置における補償用トランジスタ３０５、画素用ト
ランジスタ３０７およびその近傍部分は、実施形態１と
同様に構成されており、図２を用いて液晶駆動基板の構
成を、以下に製造工程順に説明する。
表示装置における補償用トランジスタ３０５、画素用ト
ランジスタ３０７およびその近傍部分は、実施形態１と
同様に構成されており、図２を用いて液晶駆動基板の構
成を、以下に製造工程順に説明する。
【００４５】補償用トランジスタ３０５および画素用ト
ランジスタ３０７は、絶縁性基板２０１の上に、島状に
加工した半導体膜２０２を有する。この半導体膜２０２
の膜厚は３０〜１５０ｎｍとする。この島状に加工した
半導体膜２０２の製造方法としては、シリコン半導体の
場合、プラズマＣＶＤ法によりＳｉＨ4ガスとＨ2ガスを
用いて、基板温度２００℃〜３００℃で非晶質シリコン
膜を成膜する。ここで、非晶質シリコン膜の成膜に用い
た原料ガスはＳｉＨ4以外にＳｉ2Ｈ6も用いることがで
きる。また、半導体膜の材料としては、シリコン（Ｓ
ｉ）以外にシリコンゲルマニウム（ＳｉＧｅ）等を用い
ることができる。このようにして作製したシリコン半導
体膜をエッチングによりパターニングして島状の半導体
膜２０２を形成する。
ランジスタ３０７は、絶縁性基板２０１の上に、島状に
加工した半導体膜２０２を有する。この半導体膜２０２
の膜厚は３０〜１５０ｎｍとする。この島状に加工した
半導体膜２０２の製造方法としては、シリコン半導体の
場合、プラズマＣＶＤ法によりＳｉＨ4ガスとＨ2ガスを
用いて、基板温度２００℃〜３００℃で非晶質シリコン
膜を成膜する。ここで、非晶質シリコン膜の成膜に用い
た原料ガスはＳｉＨ4以外にＳｉ2Ｈ6も用いることがで
きる。また、半導体膜の材料としては、シリコン（Ｓ
ｉ）以外にシリコンゲルマニウム（ＳｉＧｅ）等を用い
ることができる。このようにして作製したシリコン半導
体膜をエッチングによりパターニングして島状の半導体
膜２０２を形成する。
【００４６】次に、加工した非晶質シリコンからなる半
導体膜２０２に、レーザー光２０３を照射して多結晶シ
リコン化する。ここで、照射するレーザー光２０３は、
ＸｅＣｌのエキシマレーザーで、形状は３００ｍｍ×
０．１ｍｍの線状ビームを用いてレーザービームを０．
０２ｍｍのステップで順に照射を行う。このとき、ゲー
トバスライン３０６方向に並んだ直線配置状態の画素用
トランジスタ３０７と補償用トランジスタ３０５とが同
時に照射されるように、線状のレーザー光とゲートバス
ライン３０６を平行に位置合せをすることにより、同じ
レーザーショット内で照射される。ここではレーザー光
は、ＸｅＣｌ（３０８ｎｍ）のエキシマレーザーを用い
たが、ＫｒＦ（２４８ｎｍ）、ＡｒＦ（１９３ｎｍ）、
ＫｒＣｌ（２２２ｎｍ）等のエキシマレーザーを用いて
もよい。
導体膜２０２に、レーザー光２０３を照射して多結晶シ
リコン化する。ここで、照射するレーザー光２０３は、
ＸｅＣｌのエキシマレーザーで、形状は３００ｍｍ×
０．１ｍｍの線状ビームを用いてレーザービームを０．
０２ｍｍのステップで順に照射を行う。このとき、ゲー
トバスライン３０６方向に並んだ直線配置状態の画素用
トランジスタ３０７と補償用トランジスタ３０５とが同
時に照射されるように、線状のレーザー光とゲートバス
ライン３０６を平行に位置合せをすることにより、同じ
レーザーショット内で照射される。ここではレーザー光
は、ＸｅＣｌ（３０８ｎｍ）のエキシマレーザーを用い
たが、ＫｒＦ（２４８ｎｍ）、ＡｒＦ（１９３ｎｍ）、
ＫｒＣｌ（２２２ｎｍ）等のエキシマレーザーを用いて
もよい。
【００４７】次に、絶縁膜２０４を膜厚が５０〜１５０
ｎｍとなるよう形成する。この絶縁膜は、常圧ＣＶＤ法
により４３０℃でＳｉＨ4ガスとＯ2ガスを用いて成膜し
たＳｉＯ2膜を用いた。ここでは常圧ＣＶＤ法を用いた
が、スパッタ法、減圧ＣＶＤ法、プラズマＣＶＤ法、リ
モートプラズマＣＶＤ法のいずれかによる膜厚５０ｎｍ
〜１５０ｎｍのＳｉＯ2膜を用いても良いことは言うま
でもない。段差の被覆性良好なＴＥＯＳ（Ｔｅｔｒａ−
Ｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ、Ｓｉ（Ｏ
Ｃ2Ｈ5）4）ガスを用いた常圧ＣＶＤ法、プラズマＣＶ
Ｄ法によるＳｉＯ2膜を用いてもよい。また、ここでは
ＳｉＯ2を用いたが、ＳｉＮｘ、Ａｌ2Ｏ3、Ｔａ2Ｏ5ま
たはこれらの組み合わせたものを用いても良い。
ｎｍとなるよう形成する。この絶縁膜は、常圧ＣＶＤ法
により４３０℃でＳｉＨ4ガスとＯ2ガスを用いて成膜し
たＳｉＯ2膜を用いた。ここでは常圧ＣＶＤ法を用いた
が、スパッタ法、減圧ＣＶＤ法、プラズマＣＶＤ法、リ
モートプラズマＣＶＤ法のいずれかによる膜厚５０ｎｍ
〜１５０ｎｍのＳｉＯ2膜を用いても良いことは言うま
でもない。段差の被覆性良好なＴＥＯＳ（Ｔｅｔｒａ−
Ｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ、Ｓｉ（Ｏ
Ｃ2Ｈ5）4）ガスを用いた常圧ＣＶＤ法、プラズマＣＶ
Ｄ法によるＳｉＯ2膜を用いてもよい。また、ここでは
ＳｉＯ2を用いたが、ＳｉＮｘ、Ａｌ2Ｏ3、Ｔａ2Ｏ5ま
たはこれらの組み合わせたものを用いても良い。
【００４８】次に、ゲートバスライン３０６、及びゲー
ト電極２０５をスパッタ法により形成する。膜厚は２０
０〜４００ｎｍとしている。画素用トランジスタ３０７
と補償用トランジスタ３０５とはほぼ同様の性能を有し
ていることが好ましく、従って半導体膜２０２や絶縁膜
２０４の膜厚、ゲート長及びゲート幅等は同じ膜厚、同
じ寸法であることが望ましい。また、材料はＡｌ、Ａｌ
Ｓｉ、Ｔａ、Ｎｂ、Ｔｉ等を主成分とする金属でよい。
アルミニウムを主成分とする金属は低抵抗電極配線を形
成できるので好ましい。
ト電極２０５をスパッタ法により形成する。膜厚は２０
０〜４００ｎｍとしている。画素用トランジスタ３０７
と補償用トランジスタ３０５とはほぼ同様の性能を有し
ていることが好ましく、従って半導体膜２０２や絶縁膜
２０４の膜厚、ゲート長及びゲート幅等は同じ膜厚、同
じ寸法であることが望ましい。また、材料はＡｌ、Ａｌ
Ｓｉ、Ｔａ、Ｎｂ、Ｔｉ等を主成分とする金属でよい。
アルミニウムを主成分とする金属は低抵抗電極配線を形
成できるので好ましい。
【００４９】次に、イオンドーピング装置を用いて不純
物イオンを半導体膜２０２のソース、ドレイン部に注入
する。Ｎチャネルトランジスタのソース、ドレイン部に
はリン元素を含むイオンを、Ｐチャネルトランジスタの
ソース、ドレイン部にはボロン元素を含むイオンを、そ
れぞれレジストマスクを用いて注入する。ここではイオ
ンドーピング装置を用いたが、イオン注入装置を用いて
もよい。また不純物イオンとしては、リンやボロン以外
に、Ｎ、Ｐチャネルが形成されるイオンを用いてもよい
ことは言うまでもない。
物イオンを半導体膜２０２のソース、ドレイン部に注入
する。Ｎチャネルトランジスタのソース、ドレイン部に
はリン元素を含むイオンを、Ｐチャネルトランジスタの
ソース、ドレイン部にはボロン元素を含むイオンを、そ
れぞれレジストマスクを用いて注入する。ここではイオ
ンドーピング装置を用いたが、イオン注入装置を用いて
もよい。また不純物イオンとしては、リンやボロン以外
に、Ｎ、Ｐチャネルが形成されるイオンを用いてもよい
ことは言うまでもない。
【００５０】次に、レーザー照射により不純物イオンを
活性化させる。ここではレーザー照射を行ったが熱アニ
ールによる不純物イオンの活性化を行なってもよい。
活性化させる。ここではレーザー照射を行ったが熱アニ
ールによる不純物イオンの活性化を行なってもよい。
【００５１】次に、第１層間絶縁膜２０６を段差の被覆
性良好なＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｔｈ
ｏ−Ｓｉｌｉｃａｔｅ、Ｓｉ（ＯＣ2Ｈ5）4）ガスを用
いた常圧ＣＶＤ法、またはプラズマＣＶＤ法によるＳｉ
Ｏ2膜を形成した。この第１層間絶縁膜にはＳｉＯ2膜以
外にＳｉＮｘ膜をプラズマＣＶＤ法により形成してもよ
く、またＳｉＯ2膜とＳｉＮｘ膜の２層構造としてもよ
い。
性良好なＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｔｈ
ｏ−Ｓｉｌｉｃａｔｅ、Ｓｉ（ＯＣ2Ｈ5）4）ガスを用
いた常圧ＣＶＤ法、またはプラズマＣＶＤ法によるＳｉ
Ｏ2膜を形成した。この第１層間絶縁膜にはＳｉＯ2膜以
外にＳｉＮｘ膜をプラズマＣＶＤ法により形成してもよ
く、またＳｉＯ2膜とＳｉＮｘ膜の２層構造としてもよ
い。
【００５２】次に、コンタクトホールを形成し、スパッ
タ法により金属膜を成膜したのちパターニングを行って
ソースバスライン３０２、ソース電極及びドレイン電極
等の引き出し電極２０７を形成する。この金属膜もゲー
ト電極と同様に、材料はＡｌ、ＡｌＳｉ、Ｔａ、Ｎｂ、
Ｔｉ等を主成分とする金属でよい。アルミニウムを主成
分とする金属は低抵抗電極配線を形成できるので好まし
い。
タ法により金属膜を成膜したのちパターニングを行って
ソースバスライン３０２、ソース電極及びドレイン電極
等の引き出し電極２０７を形成する。この金属膜もゲー
ト電極と同様に、材料はＡｌ、ＡｌＳｉ、Ｔａ、Ｎｂ、
Ｔｉ等を主成分とする金属でよい。アルミニウムを主成
分とする金属は低抵抗電極配線を形成できるので好まし
い。
【００５３】次に、第２層間絶縁膜２０８として、プラ
ズマＣＶＤ法によりＳｉＮｘ膜を形成した。この第２層
間絶縁膜にはＳｉＮｘ膜以外に、ＴＥＯＳガスを用いた
常圧ＣＶＤ法、またはプラズマＣＶＤ法によるＳｉＯ2
膜を形成してもよく、またＳｉＯ2膜とＳｉＮｘ膜の２
層構造としてもよい。以上のようにして、薄膜トランジ
スタからなる画素用トランジスタ３０７および補償用ト
ランジスタ３０５を作製した。
ズマＣＶＤ法によりＳｉＮｘ膜を形成した。この第２層
間絶縁膜にはＳｉＮｘ膜以外に、ＴＥＯＳガスを用いた
常圧ＣＶＤ法、またはプラズマＣＶＤ法によるＳｉＯ2
膜を形成してもよく、またＳｉＯ2膜とＳｉＮｘ膜の２
層構造としてもよい。以上のようにして、薄膜トランジ
スタからなる画素用トランジスタ３０７および補償用ト
ランジスタ３０５を作製した。
【００５４】その後、コンタクトホールを形成し、スパ
ッタ法により透明電極を成膜し、パターニングを行って
画素電極２０９を形成する。
ッタ法により透明電極を成膜し、パターニングを行って
画素電極２０９を形成する。
【００５５】なお、ソースドライバー３０１やゲートド
ライバー３０３等の駆動回路および図５に示す構成の補
償回路５１０を、以上の工程の途中に行う別の工程また
は同じ工程を用いて作製する。
ライバー３０３等の駆動回路および図５に示す構成の補
償回路５１０を、以上の工程の途中に行う別の工程また
は同じ工程を用いて作製する。
【００５６】以上のようにして駆動回路及び補償回路と
補償用トランジスタ、画素用トランジスタを有する液晶
駆動基板が作製される。
補償用トランジスタ、画素用トランジスタを有する液晶
駆動基板が作製される。
【００５７】その後、配向膜形成、対向電極との貼り合
わせ、液晶材料の注入を行うことで、図４に示す液晶表
示装置が作製される。
わせ、液晶材料の注入を行うことで、図４に示す液晶表
示装置が作製される。
【００５８】図５は、各ゲートバスライン３０６毎に設
けられた、補償用トランジスタ３０５を含んだ補償回路
５１０の一例を示す。
けられた、補償用トランジスタ３０５を含んだ補償回路
５１０の一例を示す。
【００５９】補償用トランジスタ３０５のゲート、ソー
ス電極に定電圧５０２を印加し、ドレイン電極からの出
力電流を固定抵抗５０４に流して電圧変換し、比較器５
０１ａ、５０１ｂ、５０１ｃに入力される。比較器５０
１ａ、５０１ｂ、５０１ｃでは定電圧５０２を抵抗５０
３ａ、５０３ｂ、５０３ｃによって分割された基準電圧
がもう一方に入力されており、電圧変換された補償用ト
ランジスタ３０５からの入力と比較し、比較器５０１
ａ、５０１ｂ、５０１ｃの出力電圧を段階的に変化させ
ている。比較器５０１ａ、５０１ｂ、５０１ｃからの出
力は、ダイオード５０７を経てレベルシフター５０８に
接続され、ゲートドライバーからの信号により、ゲート
バスライン３０６上に並んだ画素用トランジスタ３０７
には補償回路により調整されたゲート電圧が印加され
る。ここでは比較器を３個接続することで３段階に調整
を行なっているが、比較器の数を増すことで細かく調整
することが出来る。このようにして基板内に配置された
画素用トランジスタ３０７の出力電流を各ゲートバスラ
イン３０６毎に揃えるようにすることにより、レーザー
のショット間バラツキによる表示むらをなくすことがで
き、均一な表示特性が得られる。
ス電極に定電圧５０２を印加し、ドレイン電極からの出
力電流を固定抵抗５０４に流して電圧変換し、比較器５
０１ａ、５０１ｂ、５０１ｃに入力される。比較器５０
１ａ、５０１ｂ、５０１ｃでは定電圧５０２を抵抗５０
３ａ、５０３ｂ、５０３ｃによって分割された基準電圧
がもう一方に入力されており、電圧変換された補償用ト
ランジスタ３０５からの入力と比較し、比較器５０１
ａ、５０１ｂ、５０１ｃの出力電圧を段階的に変化させ
ている。比較器５０１ａ、５０１ｂ、５０１ｃからの出
力は、ダイオード５０７を経てレベルシフター５０８に
接続され、ゲートドライバーからの信号により、ゲート
バスライン３０６上に並んだ画素用トランジスタ３０７
には補償回路により調整されたゲート電圧が印加され
る。ここでは比較器を３個接続することで３段階に調整
を行なっているが、比較器の数を増すことで細かく調整
することが出来る。このようにして基板内に配置された
画素用トランジスタ３０７の出力電流を各ゲートバスラ
イン３０６毎に揃えるようにすることにより、レーザー
のショット間バラツキによる表示むらをなくすことがで
き、均一な表示特性が得られる。
【００６０】
【発明の効果】以上詳述したように、本発明による場合
には、線状レーザービームの長さ方向の均一性を利用で
きるように、ゲートバスライン方向に直線状に並んだ補
償用トランジスタと画素用トランジスタとの各々の半導
体膜を同時照射可能に配置しているため、ゲートバスラ
イン方向に並んだその直線配置状態の補償用トランジス
タと画素用トランジスタとの半導体膜に対し、線状レー
ザービームを照射すると、その画素用トランジスタと補
償用トランジスタは同等の特性を有することとなる。し
たがって、画素用トランジスタの特性バラツキを、補償
用トランジスタにて検出することが可能となる。
には、線状レーザービームの長さ方向の均一性を利用で
きるように、ゲートバスライン方向に直線状に並んだ補
償用トランジスタと画素用トランジスタとの各々の半導
体膜を同時照射可能に配置しているため、ゲートバスラ
イン方向に並んだその直線配置状態の補償用トランジス
タと画素用トランジスタとの半導体膜に対し、線状レー
ザービームを照射すると、その画素用トランジスタと補
償用トランジスタは同等の特性を有することとなる。し
たがって、画素用トランジスタの特性バラツキを、補償
用トランジスタにて検出することが可能となる。
【００６１】そして、補償用トランジスタの信号を検出
し、補償回路により、ゲートバスライン方向に並ぶ画素
用トランジスタのゲート電圧を調整する構成にすること
により、画素用トランジスタの出カバラツキを抑えるこ
とができ、液晶表示装置の均一な表示特性が得られるこ
ととなる。
し、補償回路により、ゲートバスライン方向に並ぶ画素
用トランジスタのゲート電圧を調整する構成にすること
により、画素用トランジスタの出カバラツキを抑えるこ
とができ、液晶表示装置の均一な表示特性が得られるこ
ととなる。
【図１】実施形態１に係るアクティブマトリクス型液晶
表示装置の全体構成を概略的に示す平面図である。
表示装置の全体構成を概略的に示す平面図である。
【図２】実施形態１のアクティブマトリクス型液晶表示
装置における補償用トランジスタおよびそれに近接する
画素用トランジスタの近傍部分を示す断面図である。
装置における補償用トランジスタおよびそれに近接する
画素用トランジスタの近傍部分を示す断面図である。
【図３】実施形態１に係るアクティブマトリクス型液晶
表示装置に備わった補償回路、補償用トランジスタ及び
画素用トランジスタの部分を示す回路図である。
表示装置に備わった補償回路、補償用トランジスタ及び
画素用トランジスタの部分を示す回路図である。
【図４】実施形態２に係るアクティブマトリクス型液晶
表示装置の全体構成を概略的に示す平面図である。
表示装置の全体構成を概略的に示す平面図である。
【図５】実施形態２に係るアクティブマトリクス型液晶
表示装置に備わった補償回路、補償用トランジスタ及び
画素用トランジスタの部分を示す回路図である。
表示装置に備わった補償回路、補償用トランジスタ及び
画素用トランジスタの部分を示す回路図である。
【図６】従来のアクティブマトリクス型液晶表示装置に
おいて、レーザーショット間バラツキによる画素用トラ
ンジスタの電圧−電流特性例を示す図である。
おいて、レーザーショット間バラツキによる画素用トラ
ンジスタの電圧−電流特性例を示す図である。
２０１ 絶縁性基板 ２０２ 半導体膜 ２０３ レーザー光 ２０４ 絶縁膜 ２０５ ゲート電極 ２０６ 第１層間絶縁膜 ２０７ 引き出し電極 ２０８ 第２層間絶縁膜 ２０９ 画素電極 ３０１ ソースドライバー ３０２ ソースバスライン ３０３ ゲートドライバー ３０４ 補償回路 ３０５ 補償用トランジスタ ３０６ ゲートバスライン ３０７ 画素用トランジスタ ４０１ 差動増幅器 ４０２ 定電圧 ４０４ 固定抵抗 ５０１ａ、５０１ｂ、５０１ｃ 比較器 ５０２ 定電圧 ５０３ａ、５０３ｂ、５０３ｃ 抵抗 ５０４ 固定抵抗 ５０７ ダイオード ５０８ レベルシフター ５１０ 補償回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６１２Ｚ 21/336 ６２７Ｇ
Claims (6)
- 【請求項１】 絶縁性基板上に複数のゲートバスライン
および複数のソースバスラインが交差状に配置され、両
バスラインの交差部付近に画素電極を駆動するための画
素用トランジスタが配置されているアクティブマトリク
ス型液晶表示装置において、 該ゲートバスライン毎に対応し、かつ、該ゲートバスラ
インに接続された画素用トランジスタと直線状配置にし
て設けられた補償用トランジスタと、 該補償用トランジスタに対応して設けられ、該ゲートバ
スラインに印加するゲート電圧を、該補償用トランジス
タからの出力信号によって制御する補償回路とを具備す
るアクティブマトリクス型液晶表示装置。 - 【請求項２】 前記補償回路は、前記補償用トランジス
タのソース電極に定電圧を供給する定電圧電源と、前記
補償用トランジスタの出力を電圧に変換する固定抵抗
と、ゲートドライバーからのゲート信号および前記補償
用トランジスタの出力信号が入力され、適正に調整され
たゲート電圧を出力し、前記ゲートバスラインに供給す
る差動増幅器とから構成されている請求項１に記載のア
クティブマトリクス型液晶表示装置。 - 【請求項３】 前記補償回路は、前記補償用トランジス
タのゲート電極とソース電極とに定電圧を供給する定電
圧電源と、前記補償用トランジスタからの出力を電圧に
変換する固定抵抗と、前記補償用トランジスタからの出
力と基準電圧を比較する比較器と、ゲートドライバーか
らのゲート信号と前記比較器からの出力信号が入力さ
れ、適正に調整されたゲート電圧を出力し、前記ゲート
バスラインに供給するレベルシフターとから構成されて
いる請求項１に記載のアクティブマトリクス型液晶表示
装置。 - 【請求項４】 任意の前記ゲートバスラインに接続され
る前記画素用トランジスタの素子領域として用いられる
半導体膜の結晶性と、その前記ゲートバスラインに対応
する前記補償用トランジスタの素子領域として用いられ
る半導体膜の結晶性とが、概略同一である請求項１乃至
３のいずれか一つに記載のアクティブマトリクス型液晶
表示装置。 - 【請求項５】 前記補償用トランジスタと前記画素用ト
ランジスタとが同一の工程で形成され、かつ前記画素用
トランジスタおよび前記補償用トランジスタの各々にお
けるゲート長およびゲート幅が概略同一寸法である請求
項１乃至３のいずれか一つに記載のアクティブマトリク
ス型液晶表示装置。 - 【請求項６】 少なくとも画素用トランジスタおよび補
償用トランジスタの各々の素子領域として用いられる島
状の半導体膜を、各ゲートバスラインに沿った直線状配
置として形成する工程と、 該画素用トランジスタの半導体膜と、前記画素用トラン
ジスタが接続されるゲートバスラインに対応する前記補
償用トランジスタの半導体膜とに対し、同時に線状ビー
ムであるレーザー光を照射する工程とを含むアクティブ
マトリクス型液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13264997A JP3441337B2 (ja) | 1997-05-22 | 1997-05-22 | アクティブマトリクス型液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13264997A JP3441337B2 (ja) | 1997-05-22 | 1997-05-22 | アクティブマトリクス型液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10319437A true JPH10319437A (ja) | 1998-12-04 |
| JP3441337B2 JP3441337B2 (ja) | 2003-09-02 |
Family
ID=15086267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13264997A Expired - Fee Related JP3441337B2 (ja) | 1997-05-22 | 1997-05-22 | アクティブマトリクス型液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3441337B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005164741A (ja) * | 2003-11-28 | 2005-06-23 | Toshiba Matsushita Display Technology Co Ltd | アクティブマトリクス型表示装置及びその製造方法 |
| JP2007521517A (ja) * | 2003-12-24 | 2007-08-02 | トムソン ライセンシング | 画像表示スクリーン及びその制御方法 |
-
1997
- 1997-05-22 JP JP13264997A patent/JP3441337B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005164741A (ja) * | 2003-11-28 | 2005-06-23 | Toshiba Matsushita Display Technology Co Ltd | アクティブマトリクス型表示装置及びその製造方法 |
| JP2007521517A (ja) * | 2003-12-24 | 2007-08-02 | トムソン ライセンシング | 画像表示スクリーン及びその制御方法 |
| US8102335B2 (en) | 2003-12-24 | 2012-01-24 | Thomson Licensing | Image display screen and method for controlling said screen |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3441337B2 (ja) | 2003-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100736400B1 (ko) | 반도체장치 및 그의 제조방법 | |
| JP3173854B2 (ja) | 薄膜状絶縁ゲイト型半導体装置の作製方法及び作成された半導体装置 | |
| US5977559A (en) | Thin-film transistor having a catalyst element in its active regions | |
| JP3067949B2 (ja) | 電子装置および液晶表示装置 | |
| JP3254072B2 (ja) | 半導体装置の作製方法 | |
| US6569720B2 (en) | Method for fabricating thin-film transistor | |
| JPH0758339A (ja) | 半導体装置およびその作製方法 | |
| KR20010067363A (ko) | 반도체 박막기판, 반도체장치, 반도체장치의 제조방법 및전자장치 | |
| JPH05175235A (ja) | 多結晶半導体薄膜の製造方法 | |
| JPH06289431A (ja) | 薄膜トランジスタの形成方法とアクティブマトリクス表示素子 | |
| US7291862B2 (en) | Thin film transistor substrate and production method thereof | |
| JPH06268212A (ja) | 半導体回路およびその作製方法 | |
| JP3224215B2 (ja) | 薄膜状絶縁ゲイト型半導体装置の作製方法 | |
| JPH0659278A (ja) | 液晶表示装置及びその製造方法 | |
| JP3031789B2 (ja) | 薄膜状半導体装置およびその作製方法 | |
| JP3441337B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH0677252A (ja) | 薄膜状半導体装置およびその作製方法 | |
| JPH04133029A (ja) | 半導体装置の作製方法 | |
| JP3457072B2 (ja) | 半導体装置の作製方法 | |
| JP3845566B2 (ja) | 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス | |
| JP3845569B2 (ja) | 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス | |
| JP3242867B2 (ja) | 半導体素子の製造方法、および液晶表示装置の製造方法 | |
| JPH0645607A (ja) | 液晶表示装置及びその製造方法 | |
| JP3386713B2 (ja) | アクテイブマトリクス型表示装置の作製方法 | |
| JPH07193247A (ja) | 薄膜トランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030605 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |