JPH10315520A - サーマルヘッド及びサーマルヘッドの製造方法 - Google Patents
サーマルヘッド及びサーマルヘッドの製造方法Info
- Publication number
- JPH10315520A JPH10315520A JP10136247A JP13624798A JPH10315520A JP H10315520 A JPH10315520 A JP H10315520A JP 10136247 A JP10136247 A JP 10136247A JP 13624798 A JP13624798 A JP 13624798A JP H10315520 A JPH10315520 A JP H10315520A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring pattern
- photoresist
- heating element
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Electronic Switches (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体素子への保護カバーを不要にしたサー
マルヘッドを提供する。 【解決手段】 絶縁基板１上に発熱素子９を駆動するは
んだバンプ１２付きの半導体素子１１と、ニッケル層６
及びＳｎ−Ｐｂ層７の電解メッキ層から成り、半導体素
子のはんだバンプに接続される電極端子と、電極端子下
の絶縁基板上に形成したメタル・オーガニック金層から
なるはんだ付けパッド４と、はんだ付けパッドと一部重
なるように積層した配線パターン３ａ、３ｂと、はんだ
付けパッド及び配線パターンを保護するとともに、電解
メッキ層をビルドアップするスルーホールが形成された
フォトレジスト保護層５とから成り、ビルドアップされ
た電解メッキ層面がフォトレジスト保護層５よりも低い
位置にある半導体装置と、配線パターン３ｂを延長して
発熱素子９に接続された個別電極と、発熱素子９に共通
接続された配線パターンの共通電極と、ハードレジンコ
ート１３を具備する。
マルヘッドを提供する。 【解決手段】 絶縁基板１上に発熱素子９を駆動するは
んだバンプ１２付きの半導体素子１１と、ニッケル層６
及びＳｎ−Ｐｂ層７の電解メッキ層から成り、半導体素
子のはんだバンプに接続される電極端子と、電極端子下
の絶縁基板上に形成したメタル・オーガニック金層から
なるはんだ付けパッド４と、はんだ付けパッドと一部重
なるように積層した配線パターン３ａ、３ｂと、はんだ
付けパッド及び配線パターンを保護するとともに、電解
メッキ層をビルドアップするスルーホールが形成された
フォトレジスト保護層５とから成り、ビルドアップされ
た電解メッキ層面がフォトレジスト保護層５よりも低い
位置にある半導体装置と、配線パターン３ｂを延長して
発熱素子９に接続された個別電極と、発熱素子９に共通
接続された配線パターンの共通電極と、ハードレジンコ
ート１３を具備する。
Description
【０００１】
【発明の属する技術分野】本発明は、サーマルヘッド及
びサーマルヘッドの製造方法に関する。
びサーマルヘッドの製造方法に関する。
【０００２】
【従来の技術】サーマルヘッドの駆動に適した半導体装
置を構成するには、半導体素子を基板上に搭載し、半導
体素子の入出力端子配線パターンを接続することが必要
である。その方法としては、金やアルミニウムなどのワ
イヤを用いたワイヤボンディング方法があるが、その配
線密度は増加の傾向を示す。ワイヤボンディング方法
は、半導体素子のすべての入出力端子とそれに対応する
配線パターンのボンディングパッドとを一対一に加工す
ることが必要となり、生産性および設備面でかなり負担
を強いられる。
置を構成するには、半導体素子を基板上に搭載し、半導
体素子の入出力端子配線パターンを接続することが必要
である。その方法としては、金やアルミニウムなどのワ
イヤを用いたワイヤボンディング方法があるが、その配
線密度は増加の傾向を示す。ワイヤボンディング方法
は、半導体素子のすべての入出力端子とそれに対応する
配線パターンのボンディングパッドとを一対一に加工す
ることが必要となり、生産性および設備面でかなり負担
を強いられる。
【０００３】これらの問題点を解決する方法として、半
導体素子の入出力端子にはんだバンプを形成しその表面
を配線パターン側に裏返し、はんだ付けにより接続する
フェイスダウンボンディング方式がある。
導体素子の入出力端子にはんだバンプを形成しその表面
を配線パターン側に裏返し、はんだ付けにより接続する
フェイスダウンボンディング方式がある。
【０００４】
【発明が解決しようとする課題】半導体装置自身が熱を
発生することで、その目的を達成するものまたは局部的
にでも１５０℃以上の高温にさらされるなど、熱による
負荷を強いられる半導体装置の場合、配線パターンが形
成される基材として、アルミナ基板が選択されることと
なり、フェイスダウンボンディング方式が配線の高密度
化に対応出来る良策となる。サーマルヘッドの基板を構
成するアルミナ基板上への配線パターンの形成方法とし
ては、例えば、スッパタリングや蒸着によりアルミニウ
ムを用いた薄膜技術があるが、製造設備が高価であるな
ど量産性の観点から見ると厚膜技術の方が優れている。
発生することで、その目的を達成するものまたは局部的
にでも１５０℃以上の高温にさらされるなど、熱による
負荷を強いられる半導体装置の場合、配線パターンが形
成される基材として、アルミナ基板が選択されることと
なり、フェイスダウンボンディング方式が配線の高密度
化に対応出来る良策となる。サーマルヘッドの基板を構
成するアルミナ基板上への配線パターンの形成方法とし
ては、例えば、スッパタリングや蒸着によりアルミニウ
ムを用いた薄膜技術があるが、製造設備が高価であるな
ど量産性の観点から見ると厚膜技術の方が優れている。
【０００５】配線の高密度化として配線パターンの接続
部であるパッド間ピッチが１００μｍ相当またはそれ以
下となった場合、厚膜技術として選択出来る配線材料は
金などの金属を主成分とした厚膜ペーストとなる。しか
し、厚膜ペーストはフェイスダウンボンディングのプロ
セスにおいて、リフローはんだ付け時に電極端子がはん
だ食いを起こし配線パターンが短絡するなどの不具合と
なり、信頼性の高いはんだによる接続は困難になる。本
発明は、上記従来の問題点を解決するためになされたも
ので、厚膜技術における半導体素子の高密度化に対応す
べく、はんだバンプを持つ半導体素子の入出力端子へ信
頼性の高いはんだにより接合し得る半導体装置を駆動素
子として用いたサーマルヘッド及びサーマルヘッドの製
造方法を提供しようとするものである。
部であるパッド間ピッチが１００μｍ相当またはそれ以
下となった場合、厚膜技術として選択出来る配線材料は
金などの金属を主成分とした厚膜ペーストとなる。しか
し、厚膜ペーストはフェイスダウンボンディングのプロ
セスにおいて、リフローはんだ付け時に電極端子がはん
だ食いを起こし配線パターンが短絡するなどの不具合と
なり、信頼性の高いはんだによる接続は困難になる。本
発明は、上記従来の問題点を解決するためになされたも
ので、厚膜技術における半導体素子の高密度化に対応す
べく、はんだバンプを持つ半導体素子の入出力端子へ信
頼性の高いはんだにより接合し得る半導体装置を駆動素
子として用いたサーマルヘッド及びサーマルヘッドの製
造方法を提供しようとするものである。
【０００６】
【課題を解決するための手段】本発明のサーマルヘッド
は、絶縁基板と、発熱素子を駆動するはんだバンプ付き
の半導体素子と、ニッケル層及びＳｎ−Ｐｂ層の電解メ
ッキ層から成り、前記半導体素子のはんだバンプに接続
される電極端子と、前記電極端子の下部の絶縁基板上に
形成したメタル・オーガニック金層からなるはんだ付け
パッドと、該はんだ付けパッドと一部重なるように積層
した配線パターンと、前記はんだ付けパッド及び前記配
線パターンを保護するとともに、前記電解メッキ層をビ
ルドアップするスルーホールが形成されたフォトレジス
ト保護層とから成り、前記スルーホールにビルドアップ
された前記電解メッキ層面がフォトレジスト保護層より
も低い位置にある半導体装置と、前記配線パターンを延
長して前記発熱素子に接続された個別電極と、前記発熱
素子に共通接続された前記配線パターンの共通電極とを
具備する。
は、絶縁基板と、発熱素子を駆動するはんだバンプ付き
の半導体素子と、ニッケル層及びＳｎ−Ｐｂ層の電解メ
ッキ層から成り、前記半導体素子のはんだバンプに接続
される電極端子と、前記電極端子の下部の絶縁基板上に
形成したメタル・オーガニック金層からなるはんだ付け
パッドと、該はんだ付けパッドと一部重なるように積層
した配線パターンと、前記はんだ付けパッド及び前記配
線パターンを保護するとともに、前記電解メッキ層をビ
ルドアップするスルーホールが形成されたフォトレジス
ト保護層とから成り、前記スルーホールにビルドアップ
された前記電解メッキ層面がフォトレジスト保護層より
も低い位置にある半導体装置と、前記配線パターンを延
長して前記発熱素子に接続された個別電極と、前記発熱
素子に共通接続された前記配線パターンの共通電極とを
具備する。
【０００７】図１に示す半導体装置を厚膜サーマルヘッ
ドに適用すると極めて有用なので、以下適用例について
説明する。図２は、本発明半導体装置と一体にした厚膜
型サーマルヘッドの構造を示している。図１の半導体装
置において、金を主成分とするメタル・オーガニックペ
ーストで形成した配線パターン３ａをフォトレジスト層
５より更に引き出し、同じく個別電極となる３ｂを延長
してその先にルテニウムを主成分とする発熱素子９を接
続することで厚膜型サーマルヘッドに応用できる。
ドに適用すると極めて有用なので、以下適用例について
説明する。図２は、本発明半導体装置と一体にした厚膜
型サーマルヘッドの構造を示している。図１の半導体装
置において、金を主成分とするメタル・オーガニックペ
ーストで形成した配線パターン３ａをフォトレジスト層
５より更に引き出し、同じく個別電極となる３ｂを延長
してその先にルテニウムを主成分とする発熱素子９を接
続することで厚膜型サーマルヘッドに応用できる。
【０００８】図２に示すように、サーマルヘッドは、ア
ルミナ基板１、アンダ−コ−トガラス層２、メタル・オ
ーガニック金層よりなる配線パターン３ａ、３ｂ、はん
だ付けパッド４、フォトレジスト層５、Ｎｉ電解メッキ
層６、Ｓｎ−Ｐｂ電解メッキ層７、共通電極補強層８、
発熱素子９、オ−バ−コ−トガラス層１０、集積回路装
置１１、はんだバンプ１２、ハ−ドレジンモ−ルド１３
を具備し、アルミナ基板１上に一体構造となって形成さ
れる。
ルミナ基板１、アンダ−コ−トガラス層２、メタル・オ
ーガニック金層よりなる配線パターン３ａ、３ｂ、はん
だ付けパッド４、フォトレジスト層５、Ｎｉ電解メッキ
層６、Ｓｎ−Ｐｂ電解メッキ層７、共通電極補強層８、
発熱素子９、オ−バ−コ−トガラス層１０、集積回路装
置１１、はんだバンプ１２、ハ−ドレジンモ−ルド１３
を具備し、アルミナ基板１上に一体構造となって形成さ
れる。
【０００９】次に、前記サーマルヘッドの構造の製造方
法について説明する。図３は、該製造方法の全体の工程
を示しており、工程１〜工程１４を以下順次説明する。 工程１：アルミナ基板１上の一部にアンダーコートガラ
ス層２が形成された絶縁基板を用意する工程
法について説明する。図３は、該製造方法の全体の工程
を示しており、工程１〜工程１４を以下順次説明する。 工程１：アルミナ基板１上の一部にアンダーコートガラ
ス層２が形成された絶縁基板を用意する工程
【００１０】工程２：アルミナ基板１の印刷保証面側の
アンダーコートガラス層２が形成されない予め決められ
たはんだ付けパッドの部位に、ガラスパーティクルをバ
インダーとして持つ金を主成分とするペースト（フリッ
トＡｕ）を印刷・焼成してはんだ付けパッド４を形成す
る工程、
アンダーコートガラス層２が形成されない予め決められ
たはんだ付けパッドの部位に、ガラスパーティクルをバ
インダーとして持つ金を主成分とするペースト（フリッ
トＡｕ）を印刷・焼成してはんだ付けパッド４を形成す
る工程、
【００１１】工程３：はんだ付けパッド４に一部重なり
他の印刷保証面に、金を主成分とするメタル・オーガニ
ックペーストを印刷焼成してメタル・オーガニック層を
形成する工程、
他の印刷保証面に、金を主成分とするメタル・オーガニ
ックペーストを印刷焼成してメタル・オーガニック層を
形成する工程、
【００１２】工程４：工程２および工程３において形成
されたはんだ付けパッドおよびメタル・オーガニック層
を所望の配線パターン３ａ及び３ｂにフォトエッチング
技術により微細加工する工程、
されたはんだ付けパッドおよびメタル・オーガニック層
を所望の配線パターン３ａ及び３ｂにフォトエッチング
技術により微細加工する工程、
【００１３】工程５：工程４により微細加工された配線
パターン３ａ及び３ｂの共通電極と個別電極に囲まれた
部位にルテニウムを主成分とする抵抗ペーストを印刷・
焼成して発熱素子９を形成する工程、
パターン３ａ及び３ｂの共通電極と個別電極に囲まれた
部位にルテニウムを主成分とする抵抗ペーストを印刷・
焼成して発熱素子９を形成する工程、
【００１４】工程６：工程５により微細加工された配線
パターンの共通電極上に一部重なるように共通電極補強
パターン８を金または銀などの金属を主成分とするペー
ストで印刷・焼成する工程、
パターンの共通電極上に一部重なるように共通電極補強
パターン８を金または銀などの金属を主成分とするペー
ストで印刷・焼成する工程、
【００１５】工程７：予定のはんだ付けパッド部を除き
工程４、工程５及び工程６で形成された配線パターンお
よびルテニウムの上部に、外部からの衝撃から保護する
ために、ガラスを主成分とするペーストを印刷・焼成し
オ−バ−コ−トガラス層１０を形成する工程、
工程４、工程５及び工程６で形成された配線パターンお
よびルテニウムの上部に、外部からの衝撃から保護する
ために、ガラスを主成分とするペーストを印刷・焼成し
オ−バ−コ−トガラス層１０を形成する工程、
【００１６】工程８：発熱素子９をパルストリミングす
ることにより所望の抵抗値に修正する工程、
ることにより所望の抵抗値に修正する工程、
【００１７】工程９：予定のはんだ付けパッド部を除き
かつ工程７で形成されたオーバーコートガラス層１０を
有しない部位へはんだ耐熱性の優れたフォトレジストを
塗布してフォトレジスト保護層５を形成し、電解メッキ
によりメッキ層をビルドアップするスルーホールをフォ
トエッチング技術により形成する工程、
かつ工程７で形成されたオーバーコートガラス層１０を
有しない部位へはんだ耐熱性の優れたフォトレジストを
塗布してフォトレジスト保護層５を形成し、電解メッキ
によりメッキ層をビルドアップするスルーホールをフォ
トエッチング技術により形成する工程、
【００１８】工程１０：中性洗剤・硫酸などから成る弱
酸溶液により予定の電解メッキ面の脱脂をする工程、
酸溶液により予定の電解メッキ面の脱脂をする工程、
【００１９】工程１１：工程９により形成されたスルー
ホール内の工程２により成膜された予定の電解メッキ面
へ硫酸ニッケル、塩化ニッケルを主成分としたニッケル
メッキ液により電解メッキを施し、スルーホール内に半
田拡散防止バリアであるニッケルメッキ層６をビルドア
ップする工程、
ホール内の工程２により成膜された予定の電解メッキ面
へ硫酸ニッケル、塩化ニッケルを主成分としたニッケル
メッキ液により電解メッキを施し、スルーホール内に半
田拡散防止バリアであるニッケルメッキ層６をビルドア
ップする工程、
【００２０】工程１２：工程１１により成膜されたニッ
ケルメッキ層上にＳｎ，Ｐｂを６対４の比率以上に調合
したメッキ液により電解メッキを施し、工程９により成
膜されたフォトレジスト層５よりも低い位置になるよう
Ｓｎ−Ｐｂ層７をビルドアップする工程、
ケルメッキ層上にＳｎ，Ｐｂを６対４の比率以上に調合
したメッキ液により電解メッキを施し、工程９により成
膜されたフォトレジスト層５よりも低い位置になるよう
Ｓｎ−Ｐｂ層７をビルドアップする工程、
【００２１】工程１３：工程１２により形成されたＳｎ
−Ｐｂ層７にはんだバンプ１２を有する半導体素子を、
赤外線炉を用いてピ−ク温度２３０℃相当の１点ピ−ク
から成るプロファイルの加熱を施すリフロ−方式により
フェイスダウン・ボンディングする工程、
−Ｐｂ層７にはんだバンプ１２を有する半導体素子を、
赤外線炉を用いてピ−ク温度２３０℃相当の１点ピ−ク
から成るプロファイルの加熱を施すリフロ−方式により
フェイスダウン・ボンディングする工程、
【００２２】工程１４：工程１３により搭載された半導
体素子１１とその接続周辺を外部から保護するためにハ
−ドレジン１３をコ−トする工程、を具備する方法によ
り半導体素子と一体構造のサ−マルヘッドが製造され
る。
体素子１１とその接続周辺を外部から保護するためにハ
−ドレジン１３をコ−トする工程、を具備する方法によ
り半導体素子と一体構造のサ−マルヘッドが製造され
る。
【００２３】
【発明の効果】本発明によれば、金を主成分とした配線
パタ−ンおよびはんだ付けパッドがフォトレジスト、ニ
ッケルではんだ食いに対し保護されており、また良好な
はんだ付けまわりを得るべくＳｎ−Ｐｂ層により半導体
素子との信頼性の高いはんだ付けによる接続が厚膜印刷
技術の範囲で可能となった。また構造上の利点としては
んだ付けパッドがその近傍のフォトレジストより低い位
置関係であることにより、はんだバンプを有する半導体
素子の精度の高い位置合わせは必要なく、実装プロセス
で行なわれるところのリフロ−により半導体素子自身が
セルフアライメントによりはんだバンプがはんだ付けパ
ッドの中へ移動することとなり、量産効果の高い半導体
装置の提供が可能となった。
パタ−ンおよびはんだ付けパッドがフォトレジスト、ニ
ッケルではんだ食いに対し保護されており、また良好な
はんだ付けまわりを得るべくＳｎ−Ｐｂ層により半導体
素子との信頼性の高いはんだ付けによる接続が厚膜印刷
技術の範囲で可能となった。また構造上の利点としては
んだ付けパッドがその近傍のフォトレジストより低い位
置関係であることにより、はんだバンプを有する半導体
素子の精度の高い位置合わせは必要なく、実装プロセス
で行なわれるところのリフロ−により半導体素子自身が
セルフアライメントによりはんだバンプがはんだ付けパ
ッドの中へ移動することとなり、量産効果の高い半導体
装置の提供が可能となった。
【００２４】そして、この半導体装置を厚膜サ−マルヘ
ッドと一体構造にした場合、従来のワイヤボンディング
方法では、半導体素子ワイヤを保護するために、低硬度
の応力の弱いジャンクションコ−ト・レジンで封止し更
にその上部を機械的衝撃から守るためにアルミニウムな
どの保護カバ−を必要としたが、該半導体装置と一体構
造とすることにより、半導体装置との接続がはんだを媒
体としていることにより、硬度の高い封止剤を用いるこ
とが出来るようになったので、上部の機械的衝撃を吸収
出来て保護カバ−が不要となる。
ッドと一体構造にした場合、従来のワイヤボンディング
方法では、半導体素子ワイヤを保護するために、低硬度
の応力の弱いジャンクションコ−ト・レジンで封止し更
にその上部を機械的衝撃から守るためにアルミニウムな
どの保護カバ−を必要としたが、該半導体装置と一体構
造とすることにより、半導体装置との接続がはんだを媒
体としていることにより、硬度の高い封止剤を用いるこ
とが出来るようになったので、上部の機械的衝撃を吸収
出来て保護カバ−が不要となる。
図１は、本発明サーマツヘッドに用いる半導体装置の断
面図である。図２は、半導体装置と一体構造のサ−マル
ヘッドの断面図である。図３は、本発明サーマルヘッド
の製造方法の工程を示す図である。
面図である。図２は、半導体装置と一体構造のサ−マル
ヘッドの断面図である。図３は、本発明サーマルヘッド
の製造方法の工程を示す図である。
１・・アルミナ基板 ２・・アンダ−コ−トガラス層
３ａ〜３ｂ・・配線パターン ４・・はんだ付けパッド
５・・レジスト保護層 ６・・Ｎｉ電解メッキ層 ７
・・Ｓｎ−Ｐｂ電解メッキ層 ８・・共通電極補強パタ
−ン ９・・発熱素子 １０・・オ−バ−コ−トガラス
層 １１・・半導体素子 １２・・はんだバンプ １３
・・ハ−ドレジンモ−ルド
３ａ〜３ｂ・・配線パターン ４・・はんだ付けパッド
５・・レジスト保護層 ６・・Ｎｉ電解メッキ層 ７
・・Ｓｎ−Ｐｂ電解メッキ層 ８・・共通電極補強パタ
−ン ９・・発熱素子 １０・・オ−バ−コ−トガラス
層 １１・・半導体素子 １２・・はんだバンプ １３
・・ハ−ドレジンモ−ルド
Claims (4)
- 【請求項１】 絶縁基板と、発熱素子を駆動するはんだ
バンプ付きの半導体素子と、ニッケル層及びＳｎ−Ｐｂ
層の電解メッキ層から成り、前記半導体素子のはんだバ
ンプに接続される電極端子と、前記電極端子の下部の絶
縁基板上に形成したメタル・オーガニック金層からなる
はんだ付けパッドと、該はんだ付けパッドと一部重なる
ように積層した配線パターンと、前記はんだ付けパッド
及び前記配線パターンを保護するとともに、前記電解メ
ッキ層をビルドアップするスルーホールが形成されたフ
ォトレジスト保護層とから成り、前記スルーホールにビ
ルドアップされた前記電解メッキ層面がフォトレジスト
保護層よりも低い位置にある半導体装置と、前記配線パ
ターンを延長して前記発熱素子に接続された個別電極
と、前記発熱素子に共通接続された前記配線パターンの
共通電極とを具備することを特徴とするサーマルヘッ
ド。 - 【請求項２】 前記半導体素子及び該半導体素子の接続
部周辺をハードレジンでモールドしたことを特徴とする
請求項１のサーマルヘッド。 - 【請求項３】 その表面の一部にアンダーコートガラス
層が形成された絶縁基板を用意する工程と、 前記絶縁基板のアンダーコートガラス層が形成されない
部位に、金を主成分とするペーストを印刷・焼成して、
はんだ付けパッドを形成する工程と、 前記はんだ付けパッドに一部重なり、金を主成分とする
メタル・オーガニックペーストを印刷・焼成してメタル
・オーガニック層を形成する工程と、 前記はんだ付けパッドおよびメタル・オーガニック層を
所望の配線パターンに形成する工程と、 前記配線パターンの共通電極と個別電極の部位に抵抗ペ
ーストを印刷・焼成して発熱素子を形成する工程と、 前記はんだ付けパッド部を除き、前記配線パターンおよ
び発熱素子上部に、ガラスを主成分とするペーストを印
刷・焼成しオ−バ−コ−トガラス層を形成する工程と、 前記発熱素子をパルストリミングすることにより所望の
抵抗値に修正する工程と、 前記オーバーコートガラス層を有しない部位へフォトレ
ジストを塗布してフォトレジスト保護層を形成し、該フ
ォトレジスト保護層に、電解メッキによりメッキ層をビ
ルドアップするスルーホールを形成する工程と、 前記スルーホールの電解メッキ面の脱脂をする工程と、 前記スルーホール内の電解メッキ面へニッケル電解メッ
キを施し、スルーホール内に半田拡散防止バリアである
ニッケルメッキ層をビルドアップする工程と、 前記ニッケルメッキ層上にＳｎ−Ｐｂ電解メッキを施
し、前記フォトレジスト層よりも低い位置になるようＳ
ｎ−Ｐｂ層をビルドアップする工程と、 前記Ｓｎ−Ｐｂ層に、はんだバンプを有する半導体素子
を、フェイスダウン・ボンディングする工程とを備える
ことを特徴とするサーマルヘッドの製造方法。 - 【請求項４】 前記フェイスダウン・ボンディング工程
の後に前記半導体素子とその周辺にハ−ドレジンをコ−
トする工程を備えることを特徴とする請求項３のサ−マ
ルヘッドの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13624798A JP3042682B2 (ja) | 1998-05-19 | 1998-05-19 | サーマルヘッド及びサーマルヘッドの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13624798A JP3042682B2 (ja) | 1998-05-19 | 1998-05-19 | サーマルヘッド及びサーマルヘッドの製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27811689A Division JPH03139851A (ja) | 1989-10-25 | 1989-10-25 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10315520A true JPH10315520A (ja) | 1998-12-02 |
| JP3042682B2 JP3042682B2 (ja) | 2000-05-15 |
Family
ID=15170736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13624798A Expired - Fee Related JP3042682B2 (ja) | 1998-05-19 | 1998-05-19 | サーマルヘッド及びサーマルヘッドの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3042682B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008085308A (ja) * | 2006-08-30 | 2008-04-10 | Sanyo Electric Co Ltd | 素子搭載用基板、半導体モジュールおよび携帯機器 |
| CN102371775A (zh) * | 2011-11-30 | 2012-03-14 | 山东华菱电子有限公司 | 热敏打印头 |
| CN112020222A (zh) * | 2019-05-30 | 2020-12-01 | 鹏鼎控股(深圳)股份有限公司 | 内埋电路板及其制作方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102490475B (zh) * | 2011-11-30 | 2014-06-25 | 山东华菱电子有限公司 | 热敏打印头 |
-
1998
- 1998-05-19 JP JP13624798A patent/JP3042682B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008085308A (ja) * | 2006-08-30 | 2008-04-10 | Sanyo Electric Co Ltd | 素子搭載用基板、半導体モジュールおよび携帯機器 |
| CN102371775A (zh) * | 2011-11-30 | 2012-03-14 | 山东华菱电子有限公司 | 热敏打印头 |
| CN112020222A (zh) * | 2019-05-30 | 2020-12-01 | 鹏鼎控股(深圳)股份有限公司 | 内埋电路板及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3042682B2 (ja) | 2000-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5798285A (en) | Method of making electronic module with multiple solder dams in soldermask window | |
| JPH05129473A (ja) | 樹脂封止表面実装型半導体装置 | |
| JPS6072663A (ja) | 低融点金属球接続方法 | |
| JP2007250564A (ja) | セラミック回路モジュールおよびその製造方法 | |
| JP3042682B2 (ja) | サーマルヘッド及びサーマルヘッドの製造方法 | |
| JPH0210571B2 (ja) | ||
| JP4707890B2 (ja) | チップ抵抗器およびその製造方法 | |
| JP3092451B2 (ja) | 角形薄膜チップ抵抗器およびその製造方法 | |
| JPH11214432A (ja) | 半導体装置およびスペーサ形成方法 | |
| JPH03231437A (ja) | 突起電極形成方法 | |
| JP4754710B2 (ja) | チップ抵抗器およびその製造方法 | |
| JP2788656B2 (ja) | 集積回路用パッケージの製造方法 | |
| JPH03139851A (ja) | 半導体装置 | |
| JP2506915Y2 (ja) | 混成集積回路モジュ―ル | |
| JP2002299102A (ja) | チップ抵抗器 | |
| JP3953325B2 (ja) | チップ抵抗器およびその製造方法 | |
| JPS63268663A (ja) | サーマルヘッド基板および製造方法 | |
| JPS6019680B2 (ja) | 絶縁板に半田付けする方法 | |
| JP3323156B2 (ja) | チップ抵抗器 | |
| JP2582999Y2 (ja) | サーマルヘッド | |
| JPH0955448A (ja) | 半導体装置の製造方法 | |
| JPH0344945A (ja) | 半導体装置の実装体およびその実装方法 | |
| JP3323140B2 (ja) | チップ抵抗器 | |
| JPS6276744A (ja) | 集積回路用容器 | |
| JPH01238132A (ja) | 半田接続用電極及び半田接続用電極の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080310 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090310 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |