JPH10308367A - デバイスの製造方法 - Google Patents
デバイスの製造方法Info
- Publication number
- JPH10308367A JPH10308367A JP9126531A JP12653197A JPH10308367A JP H10308367 A JPH10308367 A JP H10308367A JP 9126531 A JP9126531 A JP 9126531A JP 12653197 A JP12653197 A JP 12653197A JP H10308367 A JPH10308367 A JP H10308367A
- Authority
- JP
- Japan
- Prior art keywords
- metal film
- alignment mark
- wafer
- polished
- polishing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】
【課題】 ウエハの層間絶縁膜や金属膜を透過してアラ
イメントマークを認識できるようにする。 【解決手段】 ＭＯＳトランジスタ等の半導体素子１ａ
とアライメントマーク１ｂを形成した基体１の表面に、
層間絶縁膜２と金属膜３を積層し、その表面を研磨す
る。該研磨工程において、ウエハＷを載置したウエハホ
ルダＨの可動部材ＡをアクチュエータＱによって上昇さ
せ、ウエハＷのアライメントマーク１ｂを配設した部分
を局部的に持ち上げて、残りの部分と同時に研磨する。
アライメントマーク１ｂ上の金属膜３等が局部的に薄肉
となって、アライメントマーク１ｂを認識できる。
イメントマークを認識できるようにする。 【解決手段】 ＭＯＳトランジスタ等の半導体素子１ａ
とアライメントマーク１ｂを形成した基体１の表面に、
層間絶縁膜２と金属膜３を積層し、その表面を研磨す
る。該研磨工程において、ウエハＷを載置したウエハホ
ルダＨの可動部材ＡをアクチュエータＱによって上昇さ
せ、ウエハＷのアライメントマーク１ｂを配設した部分
を局部的に持ち上げて、残りの部分と同時に研磨する。
アライメントマーク１ｂ上の金属膜３等が局部的に薄肉
となって、アライメントマーク１ｂを認識できる。
Description
【０００１】
【発明の属する技術分野】本発明は、マイクロプロセッ
サ、ダイナミックランダムアクセスメモリ、論理ＩＣ等
のデバイスの製造に際して、ウエハ等の配線層となる金
属膜を研磨する工程を有するデバイスの製造方法に関す
るものである。
サ、ダイナミックランダムアクセスメモリ、論理ＩＣ等
のデバイスの製造に際して、ウエハ等の配線層となる金
属膜を研磨する工程を有するデバイスの製造方法に関す
るものである。
【０００２】
【従来の技術】マイクロプロセッサ等のデバイスを製造
する工程においては、Ｓｉ基板等の基体にＭＯＳトラン
ジスタ等の半導体素子を形成し、層間絶縁膜を被着させ
たうえで、これに金属膜を積層し、該金属膜をリソグラ
フィによってパターニングすることで、前記半導体素子
に接続する接続配線を形成する。
する工程においては、Ｓｉ基板等の基体にＭＯＳトラン
ジスタ等の半導体素子を形成し、層間絶縁膜を被着させ
たうえで、これに金属膜を積層し、該金属膜をリソグラ
フィによってパターニングすることで、前記半導体素子
に接続する接続配線を形成する。
【０００３】このときのリソグラフィに用いるアライメ
ントマークは、基体であるＳｉ基板等の表面にＶ字形や
十字形のラインを突出させたものである。
ントマークは、基体であるＳｉ基板等の表面にＶ字形や
十字形のラインを突出させたものである。
【０００４】図７は一従来例によるデバイスの製造方法
を示すもので、まず、（ａ）に示すように、Ｓｉ基板等
の基体１００１のスクライブライン上にエッチング等の
方法でアライメントマーク１００２を突出させ、（ｂ）
に示すように、各デバイス画角内にはイオン注入や熱酸
化等によってＭＯＳトランジスタ等の半導体素子１００
３を形成する。続いて、図７の（ｃ）に示すように、層
間絶縁膜となる酸化シリコン膜１００４をウエハ全面に
被着させ、その表面を研磨して半導体素子１００３に重
なる位置の凸部等を除去する。さらに、図７の（ｄ）に
示すように、酸化シリコン膜１００４にコンタクトホー
ル１００４ａを設けてここにタングステン膜１００４ｂ
を堆積させる。ウエハ全面に配線層として金属膜１００
５を被着させ、これをパターニングして接続配線を形成
する。
を示すもので、まず、（ａ）に示すように、Ｓｉ基板等
の基体１００１のスクライブライン上にエッチング等の
方法でアライメントマーク１００２を突出させ、（ｂ）
に示すように、各デバイス画角内にはイオン注入や熱酸
化等によってＭＯＳトランジスタ等の半導体素子１００
３を形成する。続いて、図７の（ｃ）に示すように、層
間絶縁膜となる酸化シリコン膜１００４をウエハ全面に
被着させ、その表面を研磨して半導体素子１００３に重
なる位置の凸部等を除去する。さらに、図７の（ｄ）に
示すように、酸化シリコン膜１００４にコンタクトホー
ル１００４ａを設けてここにタングステン膜１００４ｂ
を堆積させる。ウエハ全面に配線層として金属膜１００
５を被着させ、これをパターニングして接続配線を形成
する。
【０００５】このように金属膜１００５をパターニング
するリソグフフィの工程で、アライメントマーク１００
２を用いてマスクやレチクルに対するアライメントを行
なうものである。
するリソグフフィの工程で、アライメントマーク１００
２を用いてマスクやレチクルに対するアライメントを行
なうものである。
【０００６】
【発明が解決しようとする課題】しかしながら上記従来
の技術によれば、配線層となる金属膜を積層するまえ
に、酸化シリコン膜を研磨してその表面を平坦化してし
まうと、金属膜をパターニングするリソグラフィの工程
でアライメントに用いるアライメントマークの凹凸が消
滅し、このために、アライメントマークの認識ができな
いという未解決の課題がある。
の技術によれば、配線層となる金属膜を積層するまえ
に、酸化シリコン膜を研磨してその表面を平坦化してし
まうと、金属膜をパターニングするリソグラフィの工程
でアライメントに用いるアライメントマークの凹凸が消
滅し、このために、アライメントマークの認識ができな
いという未解決の課題がある。
【０００７】金属膜の下の酸化シリコン膜を研磨して
も、研磨後にアライメントマークの凹凸を残す程度の比
較的粗い研磨であれば、金属膜を積層した上からアライ
メントマークを認識することができる。ところが近年で
は、より精度の高い研磨装置を用いて酸化シリコン膜等
を研磨する傾向があるため、この段階でアライメントマ
ークの凹凸が消えてしまい、そのままでは、金属膜をパ
ターニングする工程でアライメントマークの認識が不可
能になる。
も、研磨後にアライメントマークの凹凸を残す程度の比
較的粗い研磨であれば、金属膜を積層した上からアライ
メントマークを認識することができる。ところが近年で
は、より精度の高い研磨装置を用いて酸化シリコン膜等
を研磨する傾向があるため、この段階でアライメントマ
ークの凹凸が消えてしまい、そのままでは、金属膜をパ
ターニングする工程でアライメントマークの認識が不可
能になる。
【０００８】本発明は上記従来の技術の有する未解決の
課題に鑑みてなされたものであり、配線層となる金属膜
等を研磨する工程において、該金属膜を含む積層体を透
過して基体のアライメントマークを認識できるように研
磨することで、リソグラフィの精度と効率を改善し、生
産性を大幅に向上できるデバイスの製造方法を提供する
ことを目的とするものである。
課題に鑑みてなされたものであり、配線層となる金属膜
等を研磨する工程において、該金属膜を含む積層体を透
過して基体のアライメントマークを認識できるように研
磨することで、リソグラフィの精度と効率を改善し、生
産性を大幅に向上できるデバイスの製造方法を提供する
ことを目的とするものである。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
め、本発明のデバイスの製造方法は、半導体素子とアラ
イメントマークを有する基体の表面に層間絶縁膜と金属
膜を積層し、得られた積層体の表面を研磨する工程を有
し、前記積層体を透過して前記アライメントマークを認
識できるように前記積層体の所定の部位を局部的に薄肉
に研磨することを特徴とする。
め、本発明のデバイスの製造方法は、半導体素子とアラ
イメントマークを有する基体の表面に層間絶縁膜と金属
膜を積層し、得られた積層体の表面を研磨する工程を有
し、前記積層体を透過して前記アライメントマークを認
識できるように前記積層体の所定の部位を局部的に薄肉
に研磨することを特徴とする。
【００１０】
【作用】金属膜をパターニングして接続配線を形成する
リソグラフィの工程で、金属膜と層間絶縁膜からなる積
層体の下に配設されたアライメントマークが鮮明に認識
できないと、レチクル等に対する位置合わせが困難で、
そのためにパターニングの精度と作業効率が悪くなり、
スループットが低下する。そこで、金属膜を研磨する工
程で、アライメントマークの上の金属膜等を局部的に薄
くするか、あるいは金属膜を完全に除去して、その下の
アライメントマークを認識できるように研磨する。
リソグラフィの工程で、金属膜と層間絶縁膜からなる積
層体の下に配設されたアライメントマークが鮮明に認識
できないと、レチクル等に対する位置合わせが困難で、
そのためにパターニングの精度と作業効率が悪くなり、
スループットが低下する。そこで、金属膜を研磨する工
程で、アライメントマークの上の金属膜等を局部的に薄
くするか、あるいは金属膜を完全に除去して、その下の
アライメントマークを認識できるように研磨する。
【００１１】基体のアライメントマークを配設した部分
を基体の裏側からピエゾ素子等によって局部的に持ち上
げて研磨を行なえば、金属膜の残りの表面を平坦化する
と同時に、アライメントマークに積層された部分のみを
薄肉にすることができる。
を基体の裏側からピエゾ素子等によって局部的に持ち上
げて研磨を行なえば、金属膜の残りの表面を平坦化する
と同時に、アライメントマークに積層された部分のみを
薄肉にすることができる。
【００１２】
【発明の実施の形態】本発明の実施の形態を図面に基づ
いて説明する。
いて説明する。
【００１３】図１は一実施の形態を示すもので、これ
は、基体１にＭＯＳトランジスタ等の半導体素子１ａを
形成し、層間絶縁膜２を成膜して表面を研磨し、その上
に金属膜３を積層したウエハＷを、ウエハホルダＨに載
置して、図示しない研磨ヘッドに下向きに保持された研
磨パッドによってウエハＷの表面を研磨する。基体１に
は予めエッチング等の公知の方法でＶ字形や十字形に突
出するアライメントマーク１ｂが設けられており、該ア
ライメントマーク１ｂは、接続配線を形成するための金
属膜３のパターニングの工程（リソグラフィ）におい
て、マスクやレチクルに対する位置合わせ（アライメン
ト）のために用いられる。
は、基体１にＭＯＳトランジスタ等の半導体素子１ａを
形成し、層間絶縁膜２を成膜して表面を研磨し、その上
に金属膜３を積層したウエハＷを、ウエハホルダＨに載
置して、図示しない研磨ヘッドに下向きに保持された研
磨パッドによってウエハＷの表面を研磨する。基体１に
は予めエッチング等の公知の方法でＶ字形や十字形に突
出するアライメントマーク１ｂが設けられており、該ア
ライメントマーク１ｂは、接続配線を形成するための金
属膜３のパターニングの工程（リソグラフィ）におい
て、マスクやレチクルに対する位置合わせ（アライメン
ト）のために用いられる。
【００１４】層間絶縁膜２を研磨するまえの状態では、
アライメントマーク１ｂにならって層間絶縁膜２の表面
が突出しており、そのままで金属膜３を積層した場合に
は、金属膜３もアライメントマーク１ｂ上で同様に突出
するため、金属膜３のパターニングの工程でアライメン
トマーク１ｂを認識することができる。ところが、前述
のように、層間絶縁膜２を研磨してしまうと、アライメ
ントマーク１ｂによる凸部まで平坦化されて、金属膜３
の上からアライメントマーク１ｂを認識できなくなる。
アライメントマーク１ｂにならって層間絶縁膜２の表面
が突出しており、そのままで金属膜３を積層した場合に
は、金属膜３もアライメントマーク１ｂ上で同様に突出
するため、金属膜３のパターニングの工程でアライメン
トマーク１ｂを認識することができる。ところが、前述
のように、層間絶縁膜２を研磨してしまうと、アライメ
ントマーク１ｂによる凸部まで平坦化されて、金属膜３
の上からアライメントマーク１ｂを認識できなくなる。
【００１５】そこで、金属膜３を研磨するときに、ウエ
ハＷを載置するウエハホルダＨの表面を局部的に突出さ
せ、ウエハＷのアライメントマーク１ｂを有する部位の
みをわずかに持ち上げた状態で研磨パッドを押圧する。
研磨パッドとウエハＷの間に研磨剤を供給しながら研磨
ヘッドを回転させ、ウエハＷの表面に沿って往復移動さ
せる。このようにして、半導体素子１ａを有するデバイ
ス形成画角の金属膜３の表面を平坦化すると同時に、ア
ライメントマーク１ｂに積層する部分を局部的に薄肉に
することができる。
ハＷを載置するウエハホルダＨの表面を局部的に突出さ
せ、ウエハＷのアライメントマーク１ｂを有する部位の
みをわずかに持ち上げた状態で研磨パッドを押圧する。
研磨パッドとウエハＷの間に研磨剤を供給しながら研磨
ヘッドを回転させ、ウエハＷの表面に沿って往復移動さ
せる。このようにして、半導体素子１ａを有するデバイ
ス形成画角の金属膜３の表面を平坦化すると同時に、ア
ライメントマーク１ｂに積層する部分を局部的に薄肉に
することができる。
【００１６】ウエハホルダＨの表面を局部的に突出させ
るためには、ウエハホルダＨの表面に形成された凹所に
可動部材Ａを配設し、これをピエゾ素子等のアクチュエ
ータＱによって適宜駆動する。
るためには、ウエハホルダＨの表面に形成された凹所に
可動部材Ａを配設し、これをピエゾ素子等のアクチュエ
ータＱによって適宜駆動する。
【００１７】このように、アライメントマーク１ｂを有
する部位を持ち上げて研磨することで、この部分の研磨
量を増大させ、金属膜３を局部的に薄肉にするかあるい
は除去する。例えば、金属膜３を０．５μｍの厚さま
で、好ましくは０．１μｍの厚さまで局部的に薄肉にす
る。あるいはこの部分の金属膜３を完全に除去して、透
過性にすぐれた層間絶縁膜２のみを残すようにすれば、
アライメントマーク１ｂをより鮮明に認識できる。ま
た、必要であれば、金属膜３の下の層間絶縁膜２まで研
磨する。このようにして基体１に設けられたアライメン
トマーク１ｂを覆う金属膜３や層間絶縁膜２からなる積
層体の厚みを小さくすれば、これを透過して基体１のア
ライメントマーク１ｂを認識できる。すなわち、層間絶
縁膜２の研磨の過程でアライメントマーク１ｂの凹凸が
消えても、金属膜３のパターニングの工程においてアラ
イメントマーク１ｂを適切に検知して、マスク等に対す
るアライメントを高精度で迅速に行なうことができる。
する部位を持ち上げて研磨することで、この部分の研磨
量を増大させ、金属膜３を局部的に薄肉にするかあるい
は除去する。例えば、金属膜３を０．５μｍの厚さま
で、好ましくは０．１μｍの厚さまで局部的に薄肉にす
る。あるいはこの部分の金属膜３を完全に除去して、透
過性にすぐれた層間絶縁膜２のみを残すようにすれば、
アライメントマーク１ｂをより鮮明に認識できる。ま
た、必要であれば、金属膜３の下の層間絶縁膜２まで研
磨する。このようにして基体１に設けられたアライメン
トマーク１ｂを覆う金属膜３や層間絶縁膜２からなる積
層体の厚みを小さくすれば、これを透過して基体１のア
ライメントマーク１ｂを認識できる。すなわち、層間絶
縁膜２の研磨の過程でアライメントマーク１ｂの凹凸が
消えても、金属膜３のパターニングの工程においてアラ
イメントマーク１ｂを適切に検知して、マスク等に対す
るアライメントを高精度で迅速に行なうことができる。
【００１８】ウエハＷのアライメントマーク１ｂは、図
２の（ａ）に示すように、ウエハＷの複数のデハイス形
成画角の間のスクライブラインＳ上に配設される。必ず
しもすべてのスクライブラインＳ上にアライメントマー
ク１ｂを設ける必要はない。例えば、ウエハＷの外周部
に配設された所定数のデバイス形成画角Ｄ1 〜Ｄ8 の両
側のスクライブラインＳ上にアライメントマーク１ｂを
１組ずつ配設する。
２の（ａ）に示すように、ウエハＷの複数のデハイス形
成画角の間のスクライブラインＳ上に配設される。必ず
しもすべてのスクライブラインＳ上にアライメントマー
ク１ｂを設ける必要はない。例えば、ウエハＷの外周部
に配設された所定数のデバイス形成画角Ｄ1 〜Ｄ8 の両
側のスクライブラインＳ上にアライメントマーク１ｂを
１組ずつ配設する。
【００１９】アライメントマーク１ｂの形状は、図２の
（ｂ）に示すように、２本の直線状の凸部をＶ字形に配
設したものや、４本の直線状の凸部を十字形や２組の傾
斜ラインとして配設したもの等が用いられる。
（ｂ）に示すように、２本の直線状の凸部をＶ字形に配
設したものや、４本の直線状の凸部を十字形や２組の傾
斜ラインとして配設したもの等が用いられる。
【００２０】ウエハＷの金属膜３は、アライメントマー
ク１ｂを有する部分のみをわずかに持ち上げた状態で研
磨されるため、アライメントマーク１ｂを覆う部分の金
属膜３は局部的に薄肉となって、金属膜３を透過してア
ライメントマーク１ｂを認識できる。金属膜３が局部的
に完全に除去されるか、その下の層間絶縁膜２まで薄肉
になるまで研磨すれば、アライメントマーク１ｂをより
一層鮮明に認識できる。他方、ＭＯＳトランジスタ等の
半導体素子１ａを含むデバイス形成画角の表面等は極め
て平坦に研磨される。
ク１ｂを有する部分のみをわずかに持ち上げた状態で研
磨されるため、アライメントマーク１ｂを覆う部分の金
属膜３は局部的に薄肉となって、金属膜３を透過してア
ライメントマーク１ｂを認識できる。金属膜３が局部的
に完全に除去されるか、その下の層間絶縁膜２まで薄肉
になるまで研磨すれば、アライメントマーク１ｂをより
一層鮮明に認識できる。他方、ＭＯＳトランジスタ等の
半導体素子１ａを含むデバイス形成画角の表面等は極め
て平坦に研磨される。
【００２１】ウエハＷの金属膜３をパターニングする工
程においては、アライメントマーク１ｂを明確に検知で
きるため、マスクやレチクルに対するアライメントを高
精度で迅速に行なうことができる。
程においては、アライメントマーク１ｂを明確に検知で
きるため、マスクやレチクルに対するアライメントを高
精度で迅速に行なうことができる。
【００２２】図３は図１の研磨方法に用いる研磨装置の
一例を示すもので、これは、ターンテーブルＴ1 上にウ
エハホルダＨ1 を支持し、ウエハホルダＨ1 の表面にウ
エハＷ1 を吸着して、中心軸Ｏ1 のまわりにターンテー
ブルＴ1 を回転させる。研磨ヘッドＰは下面に研磨パッ
ドＰ1 を保持し、中心軸Ｏ1 のまわりに回転自在であ
り、かつ、垂直方向と水平方向に往復移動自在である。
一例を示すもので、これは、ターンテーブルＴ1 上にウ
エハホルダＨ1 を支持し、ウエハホルダＨ1 の表面にウ
エハＷ1 を吸着して、中心軸Ｏ1 のまわりにターンテー
ブルＴ1 を回転させる。研磨ヘッドＰは下面に研磨パッ
ドＰ1 を保持し、中心軸Ｏ1 のまわりに回転自在であ
り、かつ、垂直方向と水平方向に往復移動自在である。
【００２３】図３の（ｂ）に示すように、研磨ヘッドＰ
をウエハＷ1 の表面に押圧し、研磨ヘッドＰの内部配管
Ｉ1 から研磨剤を供給しながら研磨ヘッドＰを回転さ
せ、かつ、水平方向に往復移動させることによって、ウ
エハＷ1 の表面を研磨する。
をウエハＷ1 の表面に押圧し、研磨ヘッドＰの内部配管
Ｉ1 から研磨剤を供給しながら研磨ヘッドＰを回転さ
せ、かつ、水平方向に往復移動させることによって、ウ
エハＷ1 の表面を研磨する。
【００２４】ウエハホルダＨ1 は、図４に示すように、
その表面から突出自在である複数の可動部材Ａ0 を有す
る。これらは、ウエハＷ1 の各スクライブライン上の一
点に対応するように配設され、この部分を局部的にウエ
ハＷ1 の下面から押し上げるように構成されている。
その表面から突出自在である複数の可動部材Ａ0 を有す
る。これらは、ウエハＷ1 の各スクライブライン上の一
点に対応するように配設され、この部分を局部的にウエ
ハＷ1 の下面から押し上げるように構成されている。
【００２５】各可動部材Ａ0 を上下動させるアクチュエ
ータには、可動部材Ａ0 の下に配設されたピエソ素子を
用いる。複数の可動部材Ａ0 のうちで、アライメントマ
ークが配設されるスクライブラインに対応する可動部材
Ａ1 〜Ａ17を選んでこれらのピエソ素子を駆動し、ウエ
ハＷ1 を局部的に持ち上げた状態で、金属膜を研磨す
る。
ータには、可動部材Ａ0 の下に配設されたピエソ素子を
用いる。複数の可動部材Ａ0 のうちで、アライメントマ
ークが配設されるスクライブラインに対応する可動部材
Ａ1 〜Ａ17を選んでこれらのピエソ素子を駆動し、ウエ
ハＷ1 を局部的に持ち上げた状態で、金属膜を研磨す
る。
【００２６】なお、ウエハＷ1 の層間絶縁膜を研磨する
ときには、すべての可動部材Ａ0 を後退させてウエハホ
ルダＨ1 の表面を平坦にする。
ときには、すべての可動部材Ａ0 を後退させてウエハホ
ルダＨ1 の表面を平坦にする。
【００２７】ウエハの基体としては、Ｓｉ、Ｇｅ、Ｇａ
Ａｓ、ＩｎＰ等の半導体ウエハ、薄膜半導体層を有する
ＳＯＩウエハやガラス基板が用いられる。
Ａｓ、ＩｎＰ等の半導体ウエハ、薄膜半導体層を有する
ＳＯＩウエハやガラス基板が用いられる。
【００２８】また、金属膜の材料としては、Ａｌ、Ａｌ
−Ｓｉ−Ｃｕ、Ａｌ−Ｓｉ−Ｔｉ、Ａｌ2 −Ｃｕ、Ａｌ
−Ｓｉ、Ｃｕ、Ａｕ等の金属が挙げられる。
−Ｓｉ−Ｃｕ、Ａｌ−Ｓｉ−Ｔｉ、Ａｌ2 −Ｃｕ、Ａｌ
−Ｓｉ、Ｃｕ、Ａｕ等の金属が挙げられる。
【００２９】研磨剤としては、粒径０．０１〜０．１μ
ｍのシリカ、アルミナ、セリア等の粒子や、ＰＭＭＡ
（ポリメチルメタクリレート）等の有機高分子化合物の
粒子を、純水またはＫＯＨ、Ｈ2 Ｏ2 、ピペラジン（Ｃ
4 Ｈ10Ｎ2 ）等によりｐＨが調整された研磨液に分散さ
せたものが用いられる。
ｍのシリカ、アルミナ、セリア等の粒子や、ＰＭＭＡ
（ポリメチルメタクリレート）等の有機高分子化合物の
粒子を、純水またはＫＯＨ、Ｈ2 Ｏ2 、ピペラジン（Ｃ
4 Ｈ10Ｎ2 ）等によりｐＨが調整された研磨液に分散さ
せたものが用いられる。
【００３０】
【実施例】図５および図６は本実施の形態の一実施例に
よるデバイスの製造方法を説明するもので、図５の
（ａ）に示すように、基体としてＳｉ基板１１を用意し
て、アライメントマークを形成すべき箇所をホトレジス
トでマスクし、エッチングすることによって、Ｓｉ基板
１１の表面から突出するアライメントマーク１１ｂを形
成する（ステップＳ１）。続いて、図５の（ｂ）に示す
ように、半導体素子であるＭＯＳトランジスタ１１ａを
形成する。具体的には、Ｓｉ基板１１の表面側にＰ型の
ウエル２１をイオン注入および熱処理により形成し、薄
いゲート絶縁膜を形成後、ポリシリコンからなるゲート
電極２２を形成する。リンイオンを注入して、ソース・
ドレイン領域２３，２４を形成する。このようにしてＭ
ＯＳトランジスタ１１ａ等を形成したウエハＷ2 の表面
に、熱酸化により薄い酸化膜２５を形成する（ステップ
Ｓ２）。
よるデバイスの製造方法を説明するもので、図５の
（ａ）に示すように、基体としてＳｉ基板１１を用意し
て、アライメントマークを形成すべき箇所をホトレジス
トでマスクし、エッチングすることによって、Ｓｉ基板
１１の表面から突出するアライメントマーク１１ｂを形
成する（ステップＳ１）。続いて、図５の（ｂ）に示す
ように、半導体素子であるＭＯＳトランジスタ１１ａを
形成する。具体的には、Ｓｉ基板１１の表面側にＰ型の
ウエル２１をイオン注入および熱処理により形成し、薄
いゲート絶縁膜を形成後、ポリシリコンからなるゲート
電極２２を形成する。リンイオンを注入して、ソース・
ドレイン領域２３，２４を形成する。このようにしてＭ
ＯＳトランジスタ１１ａ等を形成したウエハＷ2 の表面
に、熱酸化により薄い酸化膜２５を形成する（ステップ
Ｓ２）。
【００３１】図５の（ｃ）に示すように、ＣＶＤ法によ
り、層間絶縁膜１２として、ボロンおよびリンを含む酸
化シリコン膜（ＢＰＳＧ）を１．２〜１．５μｍ程形成
する。次に、ウエハＷ2 を図３の研磨装置にセットし
て、ポリウレタンの研磨パッドと、シリカをＫＯＨ水溶
液に分散させた研磨剤を用いて４００〜６００ｎｍ程研
磨して平坦面１２ａを得る（ステップＳ３）。
り、層間絶縁膜１２として、ボロンおよびリンを含む酸
化シリコン膜（ＢＰＳＧ）を１．２〜１．５μｍ程形成
する。次に、ウエハＷ2 を図３の研磨装置にセットし
て、ポリウレタンの研磨パッドと、シリカをＫＯＨ水溶
液に分散させた研磨剤を用いて４００〜６００ｎｍ程研
磨して平坦面１２ａを得る（ステップＳ３）。
【００３２】このように表面が平坦に研磨されたウエハ
Ｗ2 を洗浄・乾燥させて、その上にポジ型ホトレジスト
を被膜し、ベーキングする。ウエハＷ2 をＫｒＦエシキ
マレーザー露光装置にセットして、アライメントマーク
１１ｂを利用してレチクルの位置合わせを行ない、コン
タクトホールのパターンを露光する。次いで、露光され
たホトレジストを現像して、ホトレジストパターンが形
成されたウエハＷ2 をリアクティブイオンエッチング装
置にセットして、エッチングを行ない、図６の（ａ）に
示すように、一辺が０．２５μｍの正方形のコンタクト
ホール２６を層間絶縁膜１２に形成する。次いで、ホト
レジストパターンを灰化除去し、ウエハＷ2 の洗浄・乾
燥を行なう。ウエハＷ2 をＣＶＤ装置にセットし、ＷＦ
6 ガスを用いてタングステン膜２７をコンタクトホール
２６内に１０〜５０μｍ程選択堆積させる。続いて、ウ
エハＷ2 をスパッタリング装置にセットしてＡｌ−Ｓｉ
−Ｃｕ合金の金属膜１３を０．８〜１．２μｍ程形成す
る。このとき、コンタクトホール２５上には凹部１３ａ
が形成されるが、アライメントマーク１１ｂ上の金属膜
１３は平坦な面となっている（ステップＳ４）。
Ｗ2 を洗浄・乾燥させて、その上にポジ型ホトレジスト
を被膜し、ベーキングする。ウエハＷ2 をＫｒＦエシキ
マレーザー露光装置にセットして、アライメントマーク
１１ｂを利用してレチクルの位置合わせを行ない、コン
タクトホールのパターンを露光する。次いで、露光され
たホトレジストを現像して、ホトレジストパターンが形
成されたウエハＷ2 をリアクティブイオンエッチング装
置にセットして、エッチングを行ない、図６の（ａ）に
示すように、一辺が０．２５μｍの正方形のコンタクト
ホール２６を層間絶縁膜１２に形成する。次いで、ホト
レジストパターンを灰化除去し、ウエハＷ2 の洗浄・乾
燥を行なう。ウエハＷ2 をＣＶＤ装置にセットし、ＷＦ
6 ガスを用いてタングステン膜２７をコンタクトホール
２６内に１０〜５０μｍ程選択堆積させる。続いて、ウ
エハＷ2 をスパッタリング装置にセットしてＡｌ−Ｓｉ
−Ｃｕ合金の金属膜１３を０．８〜１．２μｍ程形成す
る。このとき、コンタクトホール２５上には凹部１３ａ
が形成されるが、アライメントマーク１１ｂ上の金属膜
１３は平坦な面となっている（ステップＳ４）。
【００３３】図６の（ｂ）に示すように、金属膜１３が
形成されたウエハＷ2 を図３の研磨装置にセットして、
シリカ粒子を過酸化水素を含むアンモニア水溶液に分散
させた研磨剤を用いて金属膜１３を研磨する。このと
き、アライメントに用いるべきスクライブラインのアラ
イメントマーク１１ｂの裏側に配設されたピエゾ素子を
選択的に動作させて、矢印Ｌで示すように、ウエハＷ2
を局部的に持ち上げる。これにより、ＭＯＳトランジス
タ１１ａ上の金属膜１３は２００〜４００ｎｍ程研磨さ
れ、アライメントマーク１１ｂ上の金属膜１３は６００
〜８００ｎｍ程研磨される。その結果、アライメントマ
ーク１１ｂ上の金属膜１３の厚さは、２００〜４００ｎ
ｍ程になり、アライメント光が透過するに充分な薄さと
なる（ステップＳ５）。
形成されたウエハＷ2 を図３の研磨装置にセットして、
シリカ粒子を過酸化水素を含むアンモニア水溶液に分散
させた研磨剤を用いて金属膜１３を研磨する。このと
き、アライメントに用いるべきスクライブラインのアラ
イメントマーク１１ｂの裏側に配設されたピエゾ素子を
選択的に動作させて、矢印Ｌで示すように、ウエハＷ2
を局部的に持ち上げる。これにより、ＭＯＳトランジス
タ１１ａ上の金属膜１３は２００〜４００ｎｍ程研磨さ
れ、アライメントマーク１１ｂ上の金属膜１３は６００
〜８００ｎｍ程研磨される。その結果、アライメントマ
ーク１１ｂ上の金属膜１３の厚さは、２００〜４００ｎ
ｍ程になり、アライメント光が透過するに充分な薄さと
なる（ステップＳ５）。
【００３４】研磨された金属膜１３をもつウエハＷ2 を
洗浄し、乾燥させ、ホトレジストをコートし、ベーキン
グする。ＫｒＦエキシマレーザー露光装置にウエハＷ2
をセットし、金属膜１３の薄肉部を通してアライメント
マーク１１ｂを認識し、レチクルに対する位置合わせを
行ない、レチクルパターンを通してホトレジストを露光
する。現像を行ない配線パターンとなるホトレジストパ
ターンを形成する。このホトレジストパターンをマスク
にして、金属膜１３をエッチングすれば、図６の（ｃ）
に示すように、ソース・ドレイン配線２８，２９を含む
金属配線パターンを得ることができる（ステップＳ
６）。
洗浄し、乾燥させ、ホトレジストをコートし、ベーキン
グする。ＫｒＦエキシマレーザー露光装置にウエハＷ2
をセットし、金属膜１３の薄肉部を通してアライメント
マーク１１ｂを認識し、レチクルに対する位置合わせを
行ない、レチクルパターンを通してホトレジストを露光
する。現像を行ない配線パターンとなるホトレジストパ
ターンを形成する。このホトレジストパターンをマスク
にして、金属膜１３をエッチングすれば、図６の（ｃ）
に示すように、ソース・ドレイン配線２８，２９を含む
金属配線パターンを得ることができる（ステップＳ
６）。
【００３５】このとき、アライメントマーク１１ｂ上の
金属膜１３を残さずにエッチング除去すると、以後のア
ライメントをより一層高精度で、しかも迅速に行なうこ
とができる。
金属膜１３を残さずにエッチング除去すると、以後のア
ライメントをより一層高精度で、しかも迅速に行なうこ
とができる。
【００３６】
【発明の効果】本発明は上述のように構成されているの
で、以下に記載するような効果を奏する。
で、以下に記載するような効果を奏する。
【００３７】配線層となる金属膜等を研磨する工程にお
いて、該金属膜を含む積層体を透過して基体のアライメ
ントマークを認識できるように研磨することで、平坦度
の高い積層配線構造を製作するためのリソグラフィの精
度と効率を改善し、半導体デバイス等の生産性を大幅に
向上できる。これによって、デバイスの高品質化と低価
格化等に大きく貢献できる。
いて、該金属膜を含む積層体を透過して基体のアライメ
ントマークを認識できるように研磨することで、平坦度
の高い積層配線構造を製作するためのリソグラフィの精
度と効率を改善し、半導体デバイス等の生産性を大幅に
向上できる。これによって、デバイスの高品質化と低価
格化等に大きく貢献できる。
【図１】一実施の形態を説明する図である。
【図２】ウエハのスクライブラインとアライメントマー
クを説明する図である。
クを説明する図である。
【図３】研磨装置を説明する図である。
【図４】図３の研磨装置のウエハホルダを示す平面図で
ある。
ある。
【図５】一実施例によるデバイスの製造方法の前半の工
程を説明するものである。
程を説明するものである。
【図６】前記実施例の後半の工程を説明する図である。
【図７】一従来例によるデバイスの製造方法を説明する
図である。
図である。
１ 基体 １ａ 半導体素子 １ｂ，１１ｂ アライメントマーク ２，１２ 層間絶縁膜 ３，１３ 金属膜 １１ Ｓｉ基板 １１ａ ＭＯＳトランジスタ
Claims (7)
- 【請求項１】 半導体素子とアライメントマークを有す
る基体の表面に層間絶縁膜と金属膜を積層し、得られた
積層体の表面を研磨する工程を有し、前記積層体を透過
して前記アライメントマークを認識できるように前記積
層体の所定の部位を局部的に薄肉に研磨することを特徴
とするデバイスの製造方法。 - 【請求項２】 積層体の金属膜を局部的に薄肉に研磨す
ることを特徴とする請求項１記載のデバイスの製造方
法。 - 【請求項３】 積層体の金属膜を局部的に除去すること
を特徴とする請求項１記載のデバイスの製造方法。 - 【請求項４】 基体の裏面側から該基体を局部的に持ち
上げて研磨することを特徴とする請求項１ないし３いず
れか１項記載のデバイスの製造方法。 - 【請求項５】 ピエゾ素子を用いて基体を局部的に持ち
上げることを特徴とする請求項４記載のデバイスの製造
方法。 - 【請求項６】 層間絶縁膜を積層したのちに該層間絶縁
膜を研磨し、その上に金属膜を積層して積層体を得るこ
とを特徴とする請求項１ないし５いずれか１項記載のデ
バイスの製造方法。 - 【請求項７】 アライメントマークが、積層体の金属膜
をパターニングする工程で用いられることを特徴とする
請求項１ないし６いずれか１項記載のデバイスの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9126531A JPH10308367A (ja) | 1997-04-30 | 1997-04-30 | デバイスの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9126531A JPH10308367A (ja) | 1997-04-30 | 1997-04-30 | デバイスの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10308367A true JPH10308367A (ja) | 1998-11-17 |
Family
ID=14937516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9126531A Ceased JPH10308367A (ja) | 1997-04-30 | 1997-04-30 | デバイスの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10308367A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018036317A (ja) * | 2016-08-29 | 2018-03-08 | 株式会社ニコン | 積層装置、薄化装置、露光装置制御装置、プログラム及び積層体の製造方法 |
| JP2019149461A (ja) * | 2018-02-27 | 2019-09-05 | 株式会社ディスコ | 加工装置 |
-
1997
- 1997-04-30 JP JP9126531A patent/JPH10308367A/ja not_active Ceased
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018036317A (ja) * | 2016-08-29 | 2018-03-08 | 株式会社ニコン | 積層装置、薄化装置、露光装置制御装置、プログラム及び積層体の製造方法 |
| JP2019149461A (ja) * | 2018-02-27 | 2019-09-05 | 株式会社ディスコ | 加工装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6261918B1 (en) | Method for creating and preserving alignment marks for aligning mask layers in integrated circuit manufacture | |
| US7384728B2 (en) | Method of fabricating a semiconductor device | |
| JP3415551B2 (ja) | 半導体装置の製造方法 | |
| JPH11219922A (ja) | 半導体装置及びその製造方法 | |
| TW200414299A (en) | Wafer exposure method | |
| JPH10308367A (ja) | デバイスの製造方法 | |
| CN2932616Y (zh) | 半导体晶片和半导体器件 | |
| KR100421037B1 (ko) | 반도체소자의 제조방법 | |
| US6248484B1 (en) | Hybrid alignment marks for optimal alignment of three-dimensional layers | |
| JP3587712B2 (ja) | 保護ダミーパターンを有する半導体製造用アライメントマーク構造 | |
| JP2848481B2 (ja) | 半導体装置の製造方法 | |
| JPH09148270A (ja) | エッチング方法及び半導体装置の製造方法 | |
| US20040175918A1 (en) | Novel formation of an aluminum contact pad free of plasma induced damage by applying CMP | |
| JPH11297617A (ja) | アライメントマーク付き基板およびデバイス製造方法 | |
| JPH0621054A (ja) | 平坦化された多結晶シリコンゲートを備えた集積回路の製造方法 | |
| JP2001203159A (ja) | 半導体素子のオーバーレイバーニヤ形成方法 | |
| JPH08162431A (ja) | 半導体装置の平坦化方法 | |
| JP2743895B2 (ja) | 半導体装置の製造方法 | |
| JP2000260871A (ja) | 半導体装置の製造方法 | |
| KR100681679B1 (ko) | 반도체 소자 제조 방법 | |
| KR0161467B1 (ko) | 반도체장치의 평탄화 방법 | |
| US6174815B1 (en) | Method for planarizing DRAM cells | |
| JPH0982669A (ja) | 半導体装置の製造方法 | |
| JPH0497523A (ja) | 半導体装置の製造方法 | |
| JPH07147225A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040921 |
|
| A045 | Written measure of dismissal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20050121 |