JPH08162431A

JPH08162431A - 半導体装置の平坦化方法

Info

Publication number: JPH08162431A
Application number: JP6297391A
Authority: JP
Inventors: Hiroshi Goto; 寛後藤
Original assignee: NKK Corp; Nippon Kokan Ltd
Current assignee: JFE Engineering Corp
Priority date: 1994-11-30
Filing date: 1994-11-30
Publication date: 1996-06-21

Abstract

(57)【要約】【目的】ＣＭＰ処理おける被研磨面に窪みが生じるのを
防止でき、且つ、工程数も少ない半導体装置の平坦化方
法を提供する。【構成】第１層間絶縁膜１１の表面上に金属配線層１２
を形成し、金属配線層１２の表面上にストッパとして窒
化シリコン膜１３を形成する。次に窒化シリコン膜１３
および金属配線層１２を順次パターニングする。パター
ニングされた窒化シリコン膜１３および金属配線層１２
を含む第１層間絶縁膜１１の表面上に第２層間絶縁膜１
５を形成する。次いで第２層間絶縁膜１５を化学機械的
に研磨し、金属配線層１２が研磨されてｐＨが変化した
ことに基づいて第２層間絶縁膜１５の研磨を終了する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、化学機械的研磨による
半導体装置の平坦化方法に関する。

【０００２】

【従来の技術】半導体装置の高密度化が進展すると共
に、デバイス構造がより三次元化され、その表面の凹凸
が大きくなる形にある。このため、半導体装置製造の途
中段階で凹凸表面を平坦化する平坦化処理が行われてい
る。

【０００３】近年、半導体装置の新しい平坦化技術とし
て、化学機械的研磨（以下、ＣＭＰという）技術が着目
をあびている。ＣＭＰは、層間絶縁膜等の平坦化を、シ
リコンウエハ作製の最終仕上げ工程のウエハ研磨に近い
機械的研磨技術を用いて行おうというものである。

【０００４】ＣＭＰは、例えば、定盤に貼り付けられた
研磨パッドに研磨スラリーを供給しつつ、スピンドルヘ
ッドに取り付けられたシリコンウエハの被研磨対象であ
る半導体装置の膜を定盤上の研磨パッドに押し当てる。
この際、定盤およびスピンドルヘッドは回転しているの
で、シリコンウエハおよび研磨パッドは夫々回転してい
る。これにより膜が研磨される。

【０００５】このようなＣＭＰ技術では研磨の終点検出
が大きな課題になっている。すなわち、例えば、層間絶
縁膜の平坦化では、半導体装置のメタル配線等が露出す
る少し前に研磨を終了する必要がある。しかしながら、
研磨の状態は、研磨パッドや研磨スラリーの状況によっ
ても異なってくる。このため、ＣＭＰ処理の程度によっ
てロット間で層間絶縁膜の膜厚が不均一になりやすい。

【０００６】このような層間絶縁膜の膜厚を均一にする
ために、ＣＭＰ用のストッパを設けることが行われてい
る。すなわち、図５（Ａ）に示すように、所定のパター
ンで配線層５１が形成された第１層間絶縁膜５２の表面
に、ストッパ５３を形成する。ストッパ５３は、配線層
５１の間に形成する。ストッパ５３は、例えば、窒化シ
リコン（Ｓｉ３Ｎ４）からなる。このように配線層５１
およびストッパ５３を含む第１層間絶縁膜５２の表面上
に、図５（Ｂ）に示すように例えば、ＢＰＳＧからなる
第２層間絶縁膜５４を堆積させる。第２層間絶縁膜５４
の表面は、配線層５１およびストッパ５３に対応した凹
凸が生じている。

【０００７】次に、第２層間絶縁膜５４に対してリフロ
ー処理を施して、図５（Ｃ）に示すように、第２層間絶
縁膜５４の凹凸を小さくする。この後、第２層間絶縁膜
５４に対してＣＭＰを施す。ＣＭＰが進行すると第２層
間絶縁膜５４が研磨され、図５（Ｄ）に示すように、ス
トッパ５３が第２層間絶縁膜５４の表面に露出する。ス
トッパ５３が研磨され始めると研磨スラリーのｐＨが変
化する。そこで、研磨スラリーのｐＨ変化の変化を検知
することにより、ＣＭＰの終点を検出している。また、
ストッパ５３は、第２層間絶縁膜５４よりもエッチング
レートが低いため、ストッパ５３が研磨され始めると第
２層間絶縁膜５４全体のエッチングレートも低下する。
このため、ＣＭＰの終点の検出からＣＭＰ処理の停止ま
での緩衝としても機能する。また、このエッチングレー
トの低下によりＣＭＰの終点検出を行うことも可能であ
る。

【０００８】

【発明が解決しようとする課題】しかしながら、上述の
ストッパ５３を用いたＣＭＰの終点検出は、ストッパ５
３を形成するために、配線層５１を形成した後、第１層
間絶縁膜５２の表面に例えば窒化シリコンを堆積した
後、ホトリソグラフ技術を用いてパターニングする必要
がある。このため、工程数も増加すると共に、ストッパ
５３のパターニングのための専用のマスクが必要であ
る。

【０００９】また、ストッパ５３を形成する位置は、配
線層５１のパターンデザインにより制約を受ける。この
ため、ストッパ５３どうしの間隔が大きくなりやすい。
しかしながら、ストッパ５３のエッチングレートよりも
第２層間絶縁膜５４のエッチングレートの方が小さいた
め、図６に示すように、ストッパ５３の間には窪み５５
が生じてしまう。この窪みの深さＡは、図７に示すよう
に、ストッパ５３の間隔Ｂが大きくなるほど深くなる。
このため、ストッパ５３の間隔Ｂを小さくすることが望
ましい。しかし、半導体装置の高集積化が求められる現
状では配線層５１のパターンデザインを優先する必要が
あり、ストッパ５３の間隔Ｂがある程度大きくなること
は回避できない。また、部分的にストッパ５３の間隔Ｂ
を小さくすることができたとしても、半導体装置内で第
２層間絶縁膜５４の膜厚にバラツキが生じてしまう。

【００１０】本発明は、かかる点に鑑みてなされたもの
であり、ＣＭＰ処理おける被研磨面に窪みが生じるのを
防止でき、且つ、工程数も少ない半導体装置の平坦化方
法を提供する。

【００１１】

【課題を解決するための手段】本発明は、下地の表面上
に形成された被保護物の表面上にストッパを形成する工
程、前記ストッパおよび前記被保護物を含む前記下地の
表面上に被研磨層を形成する工程、前記被研磨層を化学
機械的に研磨する工程、および、前記被保護層が研磨さ
れたことに基づいて前記被研磨層の研磨を終了する工程
を具備することを特徴とする半導体装置の平坦化方法を
提供する。

【００１２】本発明は、第２に、下地の表面上に被保護
層を形成する工程、前記被保護層の表面上にストッパ層
を形成する工程、前記ストッパ層をパターンニングする
工程、次いで前記被保護層をパターニングする工程、パ
ターニングされた前記ストッパ層および前記被保護層を
含む前記下地の表面上に被研磨層を形成する工程、前記
被研磨層を化学機械的に研磨する工程、および、前記被
保護層が研磨されたことに基づいて前記被研磨層の研磨
を終了する工程を具備することを特徴とする半導体装置
の平坦化方法を提供する。

【００１３】

【作用】第１の発明は、被保護物の表面上にストッパを
形成した後、下地の表面上に被研磨層を形成し、この被
研磨層を化学機械的に研磨する。化学機械的な研磨が進
行すると、被研磨層の表面上にストッパが露出して研磨
され始める。ストッパが研磨され始めたことに基づいて
被研磨層の研磨を終了する。ストッパは被保護物の表面
上に形成されているので、被保護物のパターンと同じに
形成される。従って、被保護物と同様の間隔でストッパ
が形成される。このため、ストッパの間隔は被保護物の
間隔よりも大きくなることがない。

【００１４】第２の発明は、下地の表面上に被保護層お
よびストッパ層を順次積層して形成した後、これらの２
層を同じパターンでパターンニングする。従って、スト
ッパ層を被保護層と異なるパターンで別にパターニング
する場合に比べて工程数が低減される。

【００１５】

【実施例】以下、本発明の実施例を図面を参照して詳細
に説明する。

【００１６】図１（Ａ）〜（Ｄ）および図２（Ａ）〜
（Ｂ）は、本発明の半導体装置の平坦化方法の一実施例
の各工程を夫々示す断面図である。

【００１７】図１（Ａ）に示すように、ウエハ（図示せ
ず）の表面側に形成された第１相関絶縁膜１１の表面上
に、例えば、アルミニウム、タングステン、銅からなる
金属配線層１２を例えばＣＶＤ法により膜厚０．７μｍ
で堆積した。次に、金属配線層１２の表面上にストッパ
として窒化シリコン膜１３を膜厚０．５μｍで堆積す
る。

【００１８】次いで、窒化シリコン膜１３を、図１
（Ｂ）に示すように通常のホトリソグラフィ技術により
パターニングする。すなわち、窒化シリコン膜１３の表
面上にフォトレジストを塗布する。通常の金属配線層１
２のパターニングに使用するガラスマスクを使用して、
このフォトレジストを露光および現像してレジストマス
ク１４を形成する。このレジストマスクを用いて、窒化
シリコン膜１３をＲＩＥによりパターニングする。この
後、金属配線層１２を、図１（Ｃ）に示すように、同じ
レジストマスク１４を使用してＲＩＥによりパターニン
グする。パターニング終了後、レジストマスク１４を除
去する。

【００１９】パターニングした金属配線層１２および窒
化シリコン膜１３を含む第１層間絶縁膜１１の表面上
に、図１（Ｄ）に示すように、例えば、ＢＰＳＧからな
る第２層間絶縁膜１５を膜厚３μｍで堆積させた。この
とき、第２層間絶縁膜１５の表面には、金属配線層１２
および窒化シリコン膜１３の凹凸に対応した凹凸が生じ
た。

【００２０】この後、第２層間絶縁膜１５を、９００℃
で加熱してリフロー処理を施して、図２（Ａ）に示すよ
うに第２層間絶縁膜１５の表面の凹凸を大まかに取り除
いた。

【００２１】次いで、第２層間絶縁膜１５をＣＭＰ処理
により研磨する。具体的には、図３に示すように、上記
処理が施された第２層間絶縁膜１５を有するウエハ３１
を、スピンドルヘッド３２に取り付けた。次に、定盤３
３に貼り付けられた研磨パッドに、供給ノズル３４を介
して研磨スラリー（水酸化カリウム水溶液およびコロイ
ダルシリカ）を供給しつつ、スピンドルヘッド３２に取
り付けられたウエハ３４の第２層間絶縁膜１５を研磨パ
ッドに押し当てた。この状態で、定盤３３およびスピン
ドルヘッド３２を回転させた。これにより、第２層間絶
縁膜１５が研磨パッドおよび研磨スラリー中のコロイダ
ルシリカにより機械的に磨耗するとともに、水酸化カリ
ウムと第２層間絶縁膜１５を構成するＢＰＳＧとの化学
的反応により、第２層間絶縁膜１５が研磨されてゆく。

【００２２】このようにＣＭＰが進行し、第２層間絶縁
膜１５が研磨されると、図２（Ｂ）に示すように、スト
ッパ１３が第２層間絶縁膜１５の表面に露出する。そし
て、ストッパ１３が研磨され始めると研磨スラリーのｐ
Ｈが９から５に変化する。この研磨スラリーのｐＨ変化
を検知したら、直ちにまたは所定時間経過後ＣＭＰを終
了する。

【００２３】上記説明したように、本実施例の半導体装
置の平坦化方法によれば、金属配線層１２の表面上にス
トッパとして窒化シリコン膜１３を形成した後、第１層
間絶縁膜１１の表面上に第２層間絶縁膜１４を堆積し、
第２層間絶縁膜１４をＣＭＰ処理して研磨する。窒化シ
リコン膜１３が研磨されることによって研磨スラリーの
ｐＨが変化したのを検出してＣＭＰ処理の終点を決定す
ることができる。また、窒化シリコン膜１３は、第２層
間絶縁膜１４よりもエッチングレートが低いため、窒化
シリコン膜１３が研磨され始めると第２層間絶縁膜１４
全体のエッチングレートも低下する。このため、ＣＭＰ
の終点の検出からＣＭＰ処理の停止までの緩衝としても
機能する。この結果、ウエハ内の第２層間絶縁膜１３の
膜厚のばらつきをすくなくすることができる。

【００２４】また、本実施例では、金属配線層１２の表
面上にストッパとして窒化シリコン膜１３が形成されて
いるので、窒化シリコン膜１３どうしの間隔は極めて小
さく設定することができる。この結果、窒化シリコン膜
１３の間に窪みが形成されるのを抑制することができ
る。また、窒化シリコン膜１３は金属配線層１２と同じ
パターンで形成する。このため、窒化シリコン膜１３を
金属配線層１２と別に設けた場合と異なり、窒化シリコ
ン膜１３のパターンのために金属配線層１２のパターン
デザインが制約されることがない。

【００２５】また、窒化シリコン膜１３は、金属配線層
１２のパターニングに用いられるマスクパターンでパタ
ーニングされる。このため、金属配線層１２および窒化
シリコン膜１３を順次積層し、これらの２層を同一のレ
ジストマスクで順次エッチングしてパターニングするこ
とができる。この結果、窒化シリコン膜１３を異なるパ
ターンでパターニングする場合に比べて工程数を低減す
ることができる。また、窒化シリコン膜１３のパターン
を別途設計し、フォトマスクを用意する必要もない。

【００２６】上記第１実施例では、ストッパとして窒化
シリコン膜の単一層を使用した場合について説明した
が、ストッパの材質はこれに限定されることなく、例え
ば、ポリシリコン、シリコン酸化物、窒化チタン、ポリ
イミドのように必要に応じて適宜選択して使用すること
ができる。

【００２７】また、ストッパは単一層だけでなく複数層
であっても良い。例えば、図４（Ａ）に示すように、膜
厚０．７μｍの金属配線層１２の表面上に、膜厚０．５
μｍの窒化シリコン膜またはポリシリコン膜からなる第
１ストッパ層４１と、膜厚０．３μｍのシリコン酸化膜
または窒化チタン膜からなる第２ストッパ層４とを順次
形成しても良い。この場合、配線に与えるダメージを低
減する点で好ましい。

【００２８】また、図４（Ｂ）に示すように、膜厚０．
７μｍの金属配線層１２の表面上に、膜厚０．３μｍの
シリコン酸化膜または窒化チタン膜からなる第１ストッ
パ層４３と、膜厚０．５μｍの窒化シリコン膜またはポ
リシリコン膜からなる第２ストッパ層４４とを順次形成
しても良い。この場合、層間絶縁膜との密着性を向上さ
せる点で好ましい。

【００２９】また、図４（Ｃ）に示すように、膜厚０．
７μｍの金属配線層１２の表面上に、膜厚０．３μｍの
シリコン酸化膜または窒化チタン膜からなる第１ストッ
パ層４５と、膜厚０．５μｍの窒化シリコン膜またはポ
リシリコン膜からなる第２ストッパ層４６、膜厚０．３
μｍのシリコン酸化膜または窒化チタン膜からなる第３
ストッパ層４７とを順次形成しても良い。この場合、終
点を検出する点で好ましい。

【００３０】また、本実施例では、第１層間絶縁膜１１
の表面上に形成された第２層間絶縁膜１５の表面の平坦
化を例に挙げて説明したが、これに限定されるものでは
なく、例えば、ポリシリコン構造物等に適用可能であ
る。このような各種の平坦化処理において被研磨層に適
したストッパの材質を選択する必要がある。

【００３１】

【発明の効果】以上説明したように、本願の第１の発明
によれば、被保護物の表面上にストッパを形成した後、
下地の表面上に被研磨層を形成し、この被研磨層を化学
機械的に研磨する。これにより、ストッパを被保護物と
同じに間隔で形成できるため、被保護物の配置パターン
に影響を与えることなく、ストッパの間隔を被保護物と
同じだけ小さくすることが可能である。この結果、スト
ッパの間に窪みが生じるのを抑制することができる。

【００３２】また、本願の第２の発明によれば、下地の
表面上に被保護層およびストッパ層を順次積層して形成
した後、これらの２層を同じパターンでパターンニング
する。従って、ストッパ層を被保護層と異なるパターン
で別にパターニングする場合に比べて工程数が低減さ
れ、半導体装置の平坦化を簡単に且つ短時間で行うこと
ができる。

【図面の簡単な説明】

【図１】（Ａ）〜（Ｄ）は、本発明の半導体装置の平坦
化方法の一実施例の各工程を夫々示す断面図。

【図２】（Ａ）〜（Ｂ）は、本発明の半導体装置の平坦
化方法の一実施例の各工程を夫々示す断面図。

【図３】第１実施例の半導体装置の平坦化方法で用いる
ＣＭＰ装置を示す説明図。

【図４】（Ａ）〜（Ｃ）は本発明の半導体装置の平坦化
方法のストッパの変形例を夫々示す断面図。

【図５】（Ａ）〜（Ｄ）は従来の半導体装置の平坦化方
法の一実施例の各工程を夫々示す断面図。

【図６】従来の半導体装置の平坦化方法におけるストッ
パの配置を示す断面図。

【図７】ストッパ間の窪みの深さとストッパの間隔の関
係を示す特性図。

【符号の説明】

１１…第１層間絶縁膜、１２…金属配線層、１３…スト
ッパ、１４…レジストマスク、１５…第２層間絶縁膜、
３１…ウエハ、３２…スピンドルヘッド、３３…定盤、
３４…供給ノズル。

Claims

【特許請求の範囲】

【請求項１】下地の表面上に形成された被保護物の表
面上にストッパを形成する工程、前記ストッパおよび前
記被保護物を含む前記下地の表面上に被研磨層を形成す
る工程、前記被研磨層を化学機械的に研磨する工程、お
よび、前記被保護層が研磨されたことに基づいて前記被
研磨層の研磨を終了する工程を具備することを特徴とす
る半導体装置の平坦化方法。
【請求項２】下地の表面上に被保護層を形成する工
程、前記被保護層の表面上にストッパ層を形成する工
程、前記ストッパ層をパターンニングする工程、次いで
前記被保護層をパターニングする工程、パターニングさ
れた前記ストッパ層および前記被保護層を含む前記下地
の表面上に被研磨層を形成する工程、前記被研磨層を化
学機械的に研磨する工程、および、前記被保護層が研磨
されたことに基づいて前記被研磨層の研磨を終了する工
程を具備することを特徴とする半導体装置の平坦化方
法。