JPH10297025A

JPH10297025A - 画像形成装置

Info

Publication number: JPH10297025A
Application number: JP11311697A
Authority: JP
Inventors: Akinori Nishizawa; 昭則西澤
Original assignee: Murata Machinery Ltd
Current assignee: Murata Machinery Ltd
Priority date: 1997-04-30
Filing date: 1997-04-30
Publication date: 1998-11-10
Anticipated expiration: 2017-04-30
Also published as: JP3653928B2

Abstract

(57)【要約】【課題】ファクシミリ装置では規格により数種類の画
像密度、より具体的には線密度、即ち副走査方向の密度
が定められているが、従来の電子写真方式の画像形成装
置においては画像の線密度には拘らずに一定の規則で画
素の間引きを行なってトナーを節約するようになってい
る。このため、画像密度によってはそれ程にはトナーの
節約にならない場合があり、また場合によっては非常に
見苦しくなる場合もあった。【解決手段】主走査方向の画素密度が一定で副走査方
向の画素密度が複数設定可能な電子写真方式の画像形成
装置であって、副走査方向の画素密度に対応した割合で
主走査方向及び／又は副走査方向の画素を強制的に白画
素に変換する間引回路901, 902, 903 及び間引回路801,
802, 803 を備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は電子写真方式の画像
形成装置に関し、特にその現像剤（トナー）を節約する
機能（トナーセーブ機能）を備えた画像形成装置に関す
る。

【０００２】

【従来の技術】電子写真方式の画像形成装置では、感光
体上に形成された静電潜像に現像剤であるトナーを選択
的に吸着させてトナー顕像として現像し、それを用紙上
に転写した後に加熱・加圧して用紙上に定着させる。と
ころで、トナーは比較的高価であるため、また個人ユー
ザにとっては頻繁な交換は煩わしいため、たとえば文字
情報のみを印字する場合には美しい印字状態が得られな
くても読めればよいという考え方もあり、特に個人ユー
ザにとってはトナーを節約可能であることが望ましい。

【０００３】上述のような事情から、従来市販されてい
るファクシミリ装置，コピー装置等に組み込まれている
電子写真方式の画像形成装置では、いわゆる画素の間引
き、即ち黒画素の白画素への変換を行なうことによりト
ナーを節約出来るトナーセーブ機能が一般的に備えられ
ている。

【０００４】

【発明が解決しようとする課題】ところで、ファクシミ
リ装置では規格により数種類の画像密度、より具体的に
は線密度、即ち副走査方向の密度が定められているが、
従来の電子写真方式の画像形成装置においては画像の線
密度には拘らずに一定の規則で画素の間引きを行なって
トナーを節約するようになっている。このため、画像密
度によってはそれ程にはトナーの節約にならない場合が
あり、また場合によっては非常に見苦しくなる場合もあ
った。

【０００５】本発明はこのような問題点に鑑みてなされ
たものであり、画像密度の相違に応じて画素を間引く規
則を変換することにより、それぞれの画像密度に対応し
た最適なトナーの節約を行ない得る画像形成装置の提供
を目的とする。

【０００６】

【課題を解決するための手段】本発明に係る画像形成装
置は、主走査方向の画素密度が一定で副走査方向の画素
密度が複数設定可能な電子写真方式の画像形成装置であ
って、副走査方向の画素密度に対応した割合で主走査方
向及び／又は副走査方向の画素を強制的に白画素に変換
する手段を備えたことを特徴とする。

【０００７】このような本発明の画像形成装置では、主
走査方向の画素密度が一定である場合に、副走査方向の
画素密度に対応した割合で主走査方向及び／又は副走査
方向の画素が強制的に白画素に変換されるため、副走査
方向の画素密度に応じて現像剤であるトナーが効率よく
節約される。

【０００８】また本発明に係る画像形成装置では、上述
の構成において、主走査方向の画素密度が相対的に高い
場合に相対的に高い割合で主走査方向の画素を強制的に
白画素に変換する手段と、副走査方向画素密度が相対的
に高い場合に相対的に高い割合で副走査方向の画素を強
制的に白画素に変換する手段とを備えたことを特徴とす
る。

【０００９】このような本発明の画像形成装置では、主
走査方向の画素密度が相対的に高い場合には相対的に高
い割合で主走査方向の画素が強制的に白画素に変換さ
れ、副走査方向画素密度が相対的に高い場合には相対的
に高い割合で副走査方向の画素が強制的に白画素に変換
されるため、印字品質が相対的に保持される。

【００１０】更に本発明に係る画像形成装置では、上述
の構成に加えて、主走査方向の画素を強制的に白画素に
変換する手段が、処理対象となる画素が少なくとも副走
査方向の隣接する２画素において異なる位置になるよう
に処理することを特徴とする。

【００１１】このような本発明の画像形成装置では、処
理対象となる画素が少なくとも副走査方向の隣接する２
画素において異なる位置になるため、副走査方向に直線
状の白線が発生することが防止される。

【００１２】

【発明の実施の形態】以下、本発明をその実施の形態を
示す図面に基づいて詳述する。図１は本発明に係る電子
写真方式の画像形成装置をファクシミリ装置の記録部と
して利用した場合のブロック図である。

【００１３】図１において、参照符号１はファクシミリ
装置の制御部として機能するCPU(中央処理装置) を示し
ており、このファクシミリ装置全体の動作を制御するた
めのプログラム等を予め記憶したROM (Read Only Memor
y)２と、CPU １による制御に必要なデータ及び制御動作
時に一時記憶が必要なデータ等を記憶するための記憶手
段として機能するRAM(Random Access Memory) ３とが接
続されている。

【００１４】また、CPU １にはNCU (Network Control U
nit)４, モデム５が接続されている。NCU ４は、CPU １
により制御されて、回線Ｌとこのファクシミリ装置との
接続を制御すると共に、通信相手の電話番号に応じたダ
イヤルパルスを送出する機能及び着信を検出する機能を
有している。なお、回線Ｌは図示されていない一般公衆
電話回線に接続されている。モデム５は、送受信データ
の変復調、具体的には本来はデジタル信号である送信デ
ータをアナログの音声信号に変調してNCU ４を介して回
線Ｌへ送出し、また逆に回線ＬからNCU ４を介して受信
したアナログの音声信号をディジタル信号に復調する。

【００１５】CPU １には更に、読取部６, 画像メモリ
７, コーデック８, 記録部９, 操作部10, 表示部11等が
接続されている。

【００１６】読取部６はたとえば CCDイメージセンサ等
のスキャナにより原稿画像の読み取りを行なう。画像メ
モリ７は、読取部６が読み取った画データを記憶し、ま
た外部から回線Ｌ及びモデム５を介して受信した画デー
タを記憶する。コーデック８は、送信すべき画データを
符号化し、また受信した画データを復号化する。記録部
９は、本発明の画像形成装置であって詳細は後述する
が、受信画データまたは読取部６が読み取った画データ
を記録紙（用紙）上に印字することにより記録してハー
ドコピー出力を行なう手段として機能する。操作部10は
電話番号等の数字を入力するためのテンキー, ワンタッ
チキー, 短縮キー, 種々の動作を指示するための操作キ
ー等で構成されている。表示部11は、操作部10の操作に
より入力された電話番号，記録部９の現像器内のトナー
残量等の種々の情報をソフトコピー出力して表示する C
RTディスプレイまたはLCD(液晶表示装置) 等で構成され
ている。

【００１７】次に、本発明の画像形成装置である記録部
９について説明する。記録部９はCPU １とはコーデック
91を介して接続されている。記録部９それ自体は従来の
電子写真方式の画像形成装置と同様の現像装置, 感光体
ドラム, 定着装置等を備えているが、図１では感光体ド
ラム上に静電潜像を形成するための手段である LEDプリ
ントヘッド90のみを示してある。

【００１８】参照符号900 はゲート回路であり、参照符
号901, 902, 903 はいずれも間引回路である。ゲート回
路900 及び間引回路901, 902, 903 にはコーデック91か
ら画像データDATAとビデオクロックVCLOCKとが与えられ
ており、またセレクタ910 からの制御信号も与えられて
いる。なお、間引回路901, 902, 903 には水平同期信号
HSYNC も与えられている。セレクタ910 はCPU １により
制御されてゲート回路900 及び間引回路901, 902, 903
の内のいずれか一つを動作状態に制御する。

【００１９】ゲート回路900 は、動作状態に制御されて
いる場合には、コーデック91から出力される画データDA
TAを間引きせずにビデオクロックVCLOCKに同期してその
まま出力する。間引回路901 は、動作状態に制御されて
いる場合には、コーデック91から出力される画データDA
TAの画素の内の３画素につき１画素を強制的に白画素に
変換して間引く機能を有しており、その結果得られた変
換後の画データをビデオクロックVCLOCKに同期して出力
する。間引回路902 は、動作状態に制御されている場合
には、コーデック91から出力される画データDATAの画素
の内の４画素につき１画素を強制的に白画素に変換して
間引く機能を有しており、その結果得られた変換後の画
データをビデオクロックVCLOCKに同期して出力する。間
引回路903 は、動作状態に制御されている場合には、コ
ーデック91から出力される画データDATAの画素の内の５
画素につき１画素を強制的に白画素に変換して間引く機
能を有しており、その結果得られた変換後の画データを
ビデオクロックVCLOCKに同期して出力する。

【００２０】なお、間引回路901, 902, 903 には水平同
期信号HSYNC も与えられているが、これはそれぞれの間
引回路901, 902, 903 において新たに水平同期信号HSYN
C が入力される都度、間引きの対象となる画素を変更す
るためである。具体的には、たとえば間引回路901 は上
述のように、コーデック91から出力される画データDATA
の画素の内の３画素につき１画素を強制的に白画素に変
換して間引くが、たとえば１ページの画像の印字を開始
する最初のラインに関しては３画素の内の最初の画素を
強制的に白画素に変換し、次に水平同期信号HSYNC が入
力された場合、即ち２番目のラインに関しては３画素の
内の第２番目の画素を強制的に白画素に変換し、更に次
に水平同期信号HSYNC が入力された場合、即ち３番目の
ラインに関しては３画素の内の第３番目の画素を強制的
に白画素に変換する。以下、３ライン単位で３画素の内
の第１の画素，第２の画素，第３の画素というように順
次的に間引きの対象となる画素をずらせてゆく。

【００２１】他の間引回路902, 903に関しても同様に、
たとえば間引回路902 であれば、４ライン単位で４画素
の内の第１の画素，第２の画素，第３の画素，第４の画
素というように順次的に間引きの対象となる画素をずら
せてゆき、間引回路903 であれば、５ライン単位で５画
素の内の第１の画素，第２の画素，第３の画素，第４の
画素，第５の画素というように順次的に間引きの対象と
なる画素をずらせてゆく。

【００２２】なお、ゲート回路900 及び間引回路901, 9
02, 903 はいずれも非動作状態に制御されている場合に
は信号”０”を出力する。

【００２３】また、参照符号800 はゲート回路であり、
参照符号801, 802, 803 はいずれも間引回路である。ゲ
ート回路800 及び間引回路801, 802, 803 には水平同期
信号HSYNC が与えられており、またセレクタ810 からの
制御信号も与えられている。セレクタ810 はCPU １によ
り制御されてゲート回路800 及び間引回路801, 802,803
の内のいずれか一つを動作状態に制御する。

【００２４】ゲート回路800 は、動作状態に制御されて
いる場合には、ラインの間引きを行なわない信号、具体
的には信号”１”を水平同期信号HSYNC の各周期に同期
してその１周期の期間にわたって出力する。間引回路80
1 は、動作状態に制御されいる場合には、２ラインにつ
き１ラインの全てを強制的に白画素に変換して間引く信
号、具体的には水平同期信号HSYNC の２周期を１単位と
して１周期に信号”１”を、他の１周期に信号”０”を
それぞれ出力する。間引回路802 は、動作状態に制御さ
れいる場合には、３ラインにつき１ラインの全てを強制
的に白画素に変換して間引く信号、具体的には水平同期
信号HSYNC の３周期を１単位として１周期に信号”０”
を、他の２周期に信号”１”をそれぞれ出力する。間引
回路803は、動作状態に制御されいる場合には、４ライ
ンにつき１ラインの全てを強制的に白画素に変換して間
引く信号、具体的には水平同期信号HSYNC の３周期を１
単位として１周期に信号”０”を、他の３周期に信号”
１”をそれぞれ出力する。

【００２５】なお、ゲート回路800 及び間引回路801, 8
02, 803 はいずれも非動作状態に制御されている場合に
は信号”０”を出力する。

【００２６】参照符号905 及び805 はいずれも４入力の
ORゲートであり、参照符号93は２入力の ANDゲートであ
る。ORゲート905 はゲート回路900,間引回路901, 902,
903 の出力を入力し、OR演算を行なった結果の信号を A
NDゲート93へ出力する。また、ORゲート805 はゲート回
路800,間引回路801, 802, 803 の出力を入力し、OR演算
を行なった結果の信号を ANDゲート93へ出力する。 AND
ゲート93は両ORゲート905, 805の出力を入力し、 AND演
算を行なった結果の信号を LEDプリントヘッド90へ出力
する。

【００２７】LEDプリントヘッド90にはライン状に LED
発光素子が配列されており、 ANDゲート93から入力され
る1 ライン分の画データの信号”１”に応じて発光し、
図示されていない感光体ドラム上に静電潜像を形成す
る。

【００２８】次に、上述のような本発明の画像形成装置
の動作、具体的には LEDプリントヘッド90による感光体
ドラム上への静電潜像形成時の画データの間引きのため
のCPU １による制御について、図２のフローチャートを
参照して説明する。

【００２９】ところで、ファクシミリ装置による印字は
前述した如く、主走査方向のライン状の印字が連続的に
反復されることにより行なわれるが、トナーを節約する
ためには主走査方向のライン中の画素を間引く手法とラ
インそのものを間引く手法とがあり、目的に応じていず
れか一方を用いることも、両者を併せて用いることも可
能である。本実施の形態においては、ファクシミリ画デ
ータの密度、より具体的にはライン密度に応じて両者を
併用することにする。

【００３０】なお、ファクシミリ通信においては、画像
密度はノーマルモード, ファインモード, スーパーファ
インモードの３モードが規格化されており、主走査方向
はいずれのモードにおいても８ドット（画素）／mmであ
るが、副走査方向はノーマルモードでは3.85ライン／m
m, ファインモードでは 7.7ライン／mm, スーパーファ
インモードでは15.4ライン／mmであり、写真モードでは
スーパーファインモードと同密度でいわゆるディザ処理
が行なわれる。

【００３１】まず、CPU １はトナーセーブモードが設定
されているか否かを調べる (ステップS11)。このトナー
セーブモードとは、通常はユーザの任意による選択操作
により設定されるモードであり、印字品質の低下を承知
の上でユーザが選択することにより、トナーの節約が可
能になる。なお、現像装置内のトナー残量が検出可能な
構成である場合には、CPU １がトナー残量を検出するこ
とにより自動的にトナーセーブモードを実行するように
してもよいことは言うまでもない。

【００３２】トナーセーブモードが設定されていない場
合には (ステップS11 で”NO”) 、CPU １はゲート回路
900 及びゲート回路800 が動作状態になるように両セレ
クタ910, 810を制御する。これにより、画像メモリ７に
記憶されているファクシミリ符号データがコーデック91
により１ライン単位でドット状の画データDATAに変換さ
れてゲート回路900 からそのままORゲート905 に入力さ
れる。なお、間引回路901, 902, 903 からの出力は”
０”になる。従ってこの場合には、ORゲート905は、４
入力への入力信号をOR演算して結果的にはコーデック91
から出力された画データDATAがそのまま ANDゲート93へ
出力されて印字処理される (ステップS17)。

【００３３】同時に、セレクタ810 はゲート回路800 の
みを動作状態にして水平同期信号HSYNC の各周期の期間
において信号”１”を出力させる。なお、間引回路801,
802, 803 からの出力は”０”になる。従って、ORゲー
ト902 では、４入力への入力信号をOR演算して結果的に
は水平同期信号HSYNC の各周期の期間において信号”
１”を出力する。

【００３４】以上により、 ANDゲート93はコーデック91
から出力された画データDATAをそのまま ANDゲート93へ
出力するので、全く間引きされない画データDATAが LED
プリントヘッド90に与えられる。

【００３５】ステップS11 においてトナーセーブモード
が設定されていた場合には、CPU １はその画データDATA
がいずれの印字モードであるかを判断する (ステップS1
2)。スーパーファインモードである場合には、CPU １は
間引回路903 と間引回路801とを動作状態にするように
ゲート回路900 及び800 を制御する (ステップS13)。こ
れにより、コーデック91により１ライン単位で変換され
たドット状の画データDATAの内の５画素につき１画素が
間引回路903 により間引きされてORゲート905に入力さ
れる。なお、前述のように、間引回路903 は５ラインを
１単位としてそれぞれのラインにおける間引き対象の画
素を順次的に１画素ずつずらせる。

【００３６】一方、ゲート回路900 及び間引回路901, 9
02からの出力は”０”になる。従って、ORゲート905 で
は、４入力への入力信号をOR演算して結果的にはコーデ
ック91から出力された画データDATAの内の５画素につき
１画素が間引かれたデータをANDゲート93へ出力する。

【００３７】同時に、セレクタ810 は間引回路801 のみ
を動作状態にして水平同期信号HSYNC の２周期につき１
周期の期間のみ信号”１”を出力させる。なお、ゲート
回路800,間引回路802, 803からの出力は”０”になる。
従って、ORゲート805 からも同様に水平同期信号HSYNC
の２周期につき１周期の期間のみ信号”１”が出力され
る。

【００３８】以上により、 ANDゲート93からはORゲート
905 の出力、即ちコーデック91から出力された画データ
DATAの各ラインの内の５画素につき１画素が間引かれる
と共に、ORゲート905 から出力される２ラインの内の１
ラインのデータのみが LEDプリントヘッド90に与えられ
て印字処理される (ステップS17)。

【００３９】ステップS12 においてファインモードであ
ったと判断された場合には、CPU １は間引回路902 と間
引回路802 とを動作状態にするようにゲート回路900 及
び800 を制御する (ステップS14)。これにより、コーデ
ック91により１ライン単位で変換されたドット状の画デ
ータDATAの内の４画素につき１画素が間引回路902 によ
り間引きされてORゲート905 に入力される。なお、前述
のように、間引回路902 は４ラインを１単位としてそれ
ぞれのラインにおける間引き対象の画素を順次的に１画
素ずつずらせる。

【００４０】一方、ゲート回路900 及び間引回路901, 9
03からの出力は”０”になる。従って、ORゲート905 で
は、４入力への入力信号をOR演算して結果的にはコーデ
ック91から出力された画データDATAの内の４画素につき
１画素が間引かれたデータをANDゲート93へ出力する。

【００４１】同時に、セレクタ810 は間引回路802 のみ
を動作状態にして水平同期信号HSYNC の３周期につき２
周期の期間のみ信号”１”を出力させる。なお、ゲート
回路800,間引回路801, 803からの出力は”０”になる。
従って、ORゲート805 からも同様に水平同期信号HSYNC
の３周期につき２周期の期間のみ信号”１”が出力され
る。

【００４２】以上により、 ANDゲート93からはORゲート
905 の出力、即ちコーデック91から出力された画データ
DATAの各ラインの内の４画素につき１画素が強制的に白
画素に変換されると共に、ORゲート905 から出力される
３ラインの内の１ラインの全てのデータが白画素に変換
されて LEDプリントヘッド90に与えられて印字処理され
る (ステップS17)。

【００４３】ステップS12 においてノーマルモードであ
ったと判断された場合には、CPU １は間引回路901 と間
引回路803 とを動作状態にするようにゲート回路900 及
び800 を制御する (ステップS15)。これにより、コーデ
ック91により１ライン単位で変換されたドット状の画デ
ータDATAの内の３画素につき１画素が間引回路901 によ
り間引きされてORゲート905 に入力される。なお、前述
のように、間引回路901 は３ラインを１単位としてそれ
ぞれのラインにおける間引き対象の画素を順次的に１画
素ずつずらせる。

【００４４】一方、ゲート回路900 及び間引回路902, 9
03からの出力は”０”になる。従って、ORゲート905 で
は、４入力への入力信号をOR演算して結果的にはコーデ
ック91から出力された画データDATAの内の３画素につき
１画素が間引かれたデータをANDゲート93へ出力する。

【００４５】同時に、セレクタ810 は間引回路803 のみ
を動作状態にして水平同期信号HSYNC の４周期につき３
周期の期間信号”１”を出力させる。なお、ゲート回路
800,間引回路801, 802からの出力は”０”になる。従っ
て、ORゲート805 からも同様に水平同期信号HSYNC の４
周期につき３周期の期間信号”１”が出力される。

【００４６】以上により、 ANDゲート93からはORゲート
905 の出力、即ちコーデック91から出力された画データ
DATAの各ラインの内の３画素につき１画素が強制的に白
画素に変換されると共に、ORゲート905 から出力される
４ラインの内の１ラインの全てのデータが白画素に変換
されて LEDプリントヘッド90に与えられて印字処理され
る (ステップS17)。

【００４７】ステップS12 において写真モードであった
と判断された場合には、CPU １は間引回路901 と間引回
路802 とを動作状態にするようにゲート回路900 及び80
0 を制御する(ステップS16)。これにより、コーデック9
1により１ライン単位で変換されたドット状の画データD
ATAの内の３画素につき１画素が間引回路901 により間
引きされてORゲート905 に入力される。なお、ゲート回
路900 及び間引回路902, 903からの出力は”０”にな
る。従って、ORゲート905 では、４入力への入力信号を
OR演算して結果的にはコーデック91から出力された画デ
ータDATAの内の３画素につき１画素が間引かれたデータ
を ANDゲート93へ出力する。

【００４８】同時に、セレクタ810 は間引回路802 のみ
を動作状態にして水平同期信号HSYNC の３周期につき２
周期の期間信号”１”を出力させる。なお、ゲート回路
800,間引回路801, 803からの出力は”０”になる。従っ
て、ORゲート805 からも同様に水平同期信号HSYNC の３
周期につき２周期の期間信号”１”が出力される。

【００４９】以上により、 ANDゲート93からはORゲート
905 の出力、即ちコーデック91から出力された画データ
DATAの各ラインの内の３画素につき１画素が強制的に白
画素に変換されると共に、ORゲート905 から出力される
３ラインの内の１ラインの全てのデータが白画素に変換
されて LEDプリントヘッド90に与えられて印字処理され
る (ステップS17)。

【００５０】なお、上述の実施の形態においてはファク
シミリ装置に本発明の画像形成装置を適用した場合につ
いて説明したが、一般的な複写装置等にも本発明は適用
可能であり、また本発明の画像形成装置が適用されてい
る装置それぞれにおける画像密度に応じて間引きの割
合、即ち強制的に白画素に変換される画素の割合を変更
することが可能である。また上記実施の形態においては
LEDプリントヘッドを使用しているが、通常のレーザー
ビームを使用する方式であってもよい。

【００５１】

【発明の効果】以上に詳述した用に本発明に係る画像形
成装置によれば、主走査方向の画素密度が一定である場
合に、副走査方向の画素密度に対応した割合で主走査方
向及び／又は副走査方向の画素が強制的に白画素に変換
されるため、副走査方向の画素密度に応じて現像剤であ
るトナーが効率よく節約される。

【００５２】また、本発明の画像形成装置によれば、主
走査方向の画素密度が相対的に高い場合には相対的に高
い割合で主走査方向の画素が強制的に白画素に変換さ
れ、副走査方向画素密度が相対的に高い場合には相対的
に高い割合で副走査方向の画素が強制的に白画素に変換
されるため、印字品質が相対的に保持される。

【００５３】更に、本発明の画像形成装置によれば、処
理対象となる画素が少なくとも副走査方向の隣接する２
画素において異なる位置になるため、副走査方向に直線
状の白線が発生することが防止される。

【図面の簡単な説明】

【図１】本発明に係る電子写真方式の画像形成装置をフ
ァクシミリ装置の記録部として利用した場合のファクシ
ミリ装置の構成例を示すブロック図である。

【図２】本発明の画像形成装置による印字動作時の制御
手順を示すフローチャートである。

【符号の説明】

１ CPU 、９記録部、90 LEDプリントヘッド、900
ゲート回路、901, 902, 903 間引回路、801, 802,
803 間引回路。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号ＦＩＧ０３Ｇ 21/00 ３８４Ｂ４１Ｊ 3/21 ＬＨ０４Ｎ 1/00 Ｈ０４Ｎ 1/40 １０１Ｚ 1/387 1/40

Claims

【特許請求の範囲】

【請求項１】主走査方向の画素密度が一定で副走査方
向の画素密度が複数設定可能な電子写真方式の画像形成
装置において、副走査方向の画素密度に対応した割合で
主走査方向及び／又は副走査方向の画素を強制的に白画
素に変換する手段を備えたことを特徴とする画像形成装
置。
【請求項２】主走査方向の画素密度が相対的に高い場
合に相対的に高い割合で主走査方向の画素を強制的に白
画素に変換する手段と、前記副走査方向画素密度が相対
的に高い場合に相対的に高い割合で副走査方向の画素を
強制的に白画素に変換する手段とを備えたことを特徴と
する請求項１に記載の画像形成装置。
【請求項３】前記主走査方向の画素を強制的に白画素
に変換する手段は、処理対象となる画素が少なくとも副
走査方向の隣接する２画素において異なる位置にすべく
なしてあることを特徴とする請求項２に記載の画像形成
装置。