JP2007152874A - 画像形成装置 - Google Patents

Abstract

【課題】黒の細線が細くなることなく、孤立した白画素を強調できて画質の向上を図れる画像形成装置を提供する。
【解決手段】３画素×３画素のマトリクスの各画素値（白または黒）をフリップフロップ５１ａ〜５３ｃから判定回路６１へ入力し、孤立した白画素が存在するか否かを判定する。孤立した白画素が存在する場合、その白画素を囲む少なくとも４近傍（上下左右）の黒画素について、レーザＬＥＤ８０からの照射時間を他の黒画素より短くなるようにレーザＬＥＤ駆動回路８１で制御する。この結果、これらの４近傍の黒画素の面積率が他の黒画素の面積率より小さくなり、孤立した白画素は主走査方向及び副走査方向の両方向に強調されて、画質が向上する。黒の細縁を構成する黒画素の面積率は小さくしないので、黒の細線が掠れて見にくくなることはない。
【選択図】図２

Description

本発明は、複写機、ファクシミリ装置、複合機などに使用される電子写真方式の画像形成装置に関する。

電子写真方式の画像形成装置では、帯電、露光、転写、定着のプロセスが順次行われて、用紙に画像が形成される。反転現像の場合を例にすると、感光体の表面を負の電荷で帯電させ、レーザ光の照射により黒画素となる位置の感光体の電荷を除去し、電荷が除去された部分にトナーを付着させて静電潜像を形成し、その静電潜像を用紙に転写した後、用紙に付着したトナーを加熱して定着させる。

このような画像形成処理において、黒画素に囲まれた孤立した白画素がある場合、図８に示すように、孤立した白画素（図８のＡ）が周囲の黒画素のトナーによって埋められ、見えにくくなるという問題がある。この問題を解決するために、孤立した白画素の複数白ドットに加えて、この白画素と主走査方向に隣り合う前または後の黒画素の複数ドットのうち、この白画素に近い方の所定数のドットを白ドットとして、孤立した白画素を強調する技術が提案されている（特許文献１参照）。
特開２００４−１２２５９７号公報

特許文献１の方法では、孤立した白画素を主走査方向にのみ強調するため、主走査方向の解像度と副走査方向の解像度との組合せによっては、孤立した白画素の十分な強調効果が得られないという問題がある。

また、孤立した白画素の強調を目的とするものではないが、トナーの消費量を削減する目的で、白画素に隣り合う黒画素の面積率を一般的な面積率より低くする技術が提案されている（特開平８−２５１３６５号公報）。黒画素の面積率は、黒画素へのトナーの付着状況を表すものであり、１ドットの黒画素面積に対してトナーの付着している割合で定義される。例えば、１ドットにトナーが全部付着していれば面積率は１００％、１ドットの面積の半分にトナーが付着していれば面積率は５０％となる。この特開平８−２５１３６５号公報の技術を適用した場合には、図９に示すように、黒の細線（図９のＢ）が細くなって、画質が劣化するという問題がある。

本発明は斯かる事情に鑑みてなされたものであり、黒の細線が細くなることなく、孤立した白画素を主走査方向及び副走査方向の両方向に強調できて画質の向上を図れる画像形成装置を提供することを目的とする。

本発明に係る画像形成装置は、黒画素の面積率を可変として画像形成を行う画像形成装置において、周囲を黒画素で囲まれた孤立した白画素を検出する検出手段と、検出した白画素の少なくとも４近傍の黒画素を特定する手段とを備え、特定した黒画素の面積率を他の黒画素の面積率より小さくして画像形成を行うようにしたことを特徴とする。

本発明の画像形成装置にあっては、孤立した白画素を囲む少なくとも４近傍の黒画素（上下左右の黒画素）の面積率を他の黒画素の面積率より小さくする。よって、図１０に示すように、孤立した白画素（図１０のＡ）は主走査方向及び副走査方向の両方向に強調されることになり、画質が向上する。この際、黒の細線（図１０のＢ）を構成する黒画素の面積率は小さくしないので、黒の細線が掠れて見にくくなるという画質劣化は生じない。

本発明に係る画像形成装置は、前記検出手段は、ｍ画素×ｎ画素（ｍ，ｎ：自然数）のマトリクスを用いて孤立した白画素を検出するようにしたことを特徴とする。

本発明の画像形成装置にあっては、画素マトリクスを用いて孤立した白画素を検出する。よって、孤立した白画素の簡便な検出が可能となる。

本発明に係る画像形成装置は、特定した黒画素に対して立てたフラグを記憶する手段を備え、記憶したフラグに基づいて他の黒画素より面積率を小さくするようにしたことを特徴とする。

本発明の画像形成装置にあっては、孤立した白画素の周囲の特定した黒画素にフラグを立てる。よって、ハードウェアのみでも特定した黒画素について確実に面積率を小さくすることが可能となる。

本発明では、孤立した白画素の少なくとも４近傍の黒画素を特定し、特定した黒画素の面積率を他の黒画素の面積率より小さくして画像形成を行うようにしたので、黒の細線の掠れを招くことなく、孤立した白画素を主走査方向及び副走査方向の両方向に強調できて画質を向上することができる。

また、本発明では、ｍ画素×ｎ画素のマトリクスを用いて孤立した白画素を検出するようにしたので、孤立した白画素を簡便に検出することができる。

また、本発明では、特定した黒画素に対して立てたフラグを記憶し、記憶したフラグに基づいて特定した黒画素の面積率を他の黒画素より小さくするようにしたので、ハードウェアのみでも特定した黒画素について確実に面積率を小さくすることができる。

以下、本発明の画像読取装置を、複合機に適用した実施の形態に基づいて具体的に説明する。図１は、本発明の複合機の構成を示すブロック図である。複合機１は、制御部１１、ＲＯＭ１２、ＲＡＭ１３、画像メモリ１４、プリント用コーデック１５、プリント用画像処理回路１６、プリンタ１７、ページメモリ１８、ＮＣＵ（Network Control Unit）１９、モデム２０、コーデック２１、スキャナ２２、表示部２３、操作部２４、ＬＡＮ（Local Area Network）インタフェース２５などを備えている。これらのハードウェア各部は、システムバス３１、イメージバス３２を介して適宜接続される。

制御部１１は、具体的にはＭＰＵ（Micro Processor Unit）で構成されており、システムバス３１を介して複合機１の上述したようなハードウェア各部と接続されていて、それらを制御すると共に、ＲＯＭ１２に格納された制御プログラムに従って、種々のソフトウェア的機能を実行する。ＲＯＭ１２は、複合機１の動作に必要な種々のソフトウェアの制御プログラムを格納する。ＲＡＭ１３は、ソフトウェアの実行時に発生する一時的なデータを記憶する。

画像メモリ１４は、ＤＲＡＭなどで構成され、原稿の画像を読み取って得られる画像データ、ファクシミリ装置から受信した画像データ、ＬＡＮインタフェース２５を介して外部の装置から受信した画像データなどを記憶する。プリント用コーデック１５は、画像メモリ１４などに記憶された符号化データをプリントするために復号する。プリント用画像処理回路１６は、ページメモリ１８に格納されているプリントすべき画像データを読み出し、画像処理を施して、プリンタ１７に画像データを供給する。プリント用画像処理回路１６は、孤立した白画素を強調するための白孤立点強調回路１６ａを有している。この白孤立点強調回路１６ａの構成及び動作の詳細は後述する。

モデム２０は、ファクシミリ通信が可能なファクシミリモデムから構成されており、ＮＣＵ１９と直接的に接続されている。ＮＣＵ１９は、公衆電話回線網（ＰＳＴＮ：Public Switched Telephone Network)との公衆回線Ｌ１の閉結及び開放の動作を行うハードウェアであり、必要に応じてモデム２０をＰＳＴＮと接続する。コーデック２１は、読み取った画像データを送信するためにＭＨ、ＭＲ、ＭＭＲ方式等により符号化し、受信画像データを復号する。

スキャナ２２は、ファクシミリ送信する際、またはコピーする際に、原稿の画像を読み取る。表示部２３は、液晶表示装置またはＣＲＴディスプレイなどの表示装置であり、複合機１の動作状態を表示したり、ユーザへ操作入力を促すメッセージなどを表示する。操作部２４は、複合機１を操作するために必要な文字キー、テンキー、短縮ダイヤルキー、ワンタッチダイヤルキー、各種のファンクションキーなどを備えている。ＬＡＮインタフェース２５は、ＬＡＮを介して他の装置との間で情報の送受信を行う。

図２は、白孤立点強調回路１６ａの回路構成を示す図である。白孤立点強調回路１６ａは、（ｎ−１）ラインの画像データを格納する第１ラインメモリ４１と、ｎラインの画像データを格納する第２ラインメモリ４２と、（ｎ＋１）ラインの画像データを格納する第３ラインメモリ４３とを備えている。第１ラインメモリ４１、第２ラインメモリ４２、第３ラインメモリ４３にはそれぞれ３個のフリップフロップ５１ａ，５１ｂ，５１ｃ、５２ａ，５２ｂ，５２ｃ、５３ａ，５３ｂ，５３ｃが順次接続されている。フリップフロップ５１ａ，５１ｂ，５１ｃは、（ｎ−１）ラインの３画素のデータを記憶する。フリップフロップ５２ａ，５２ｂ，５２ｃは、ｎラインの３画素のデータを記憶する。フリップフロップ５３ａ，５３ｂ，５３ｃは、（ｎ＋１）ラインの３画素のデータを記憶する。（ｎ−１）ラインのフリップフロップ５１ｃは第２ラインメモリ４２に接続され、ｎラインのフリップフロップ５２ｃは第３ラインメモリ４３に接続されている。また、（ｎ＋１）ラインのフリップフロップ５３ｃは、露光用のレーザＬＥＤ８０の照射時間（デューティ比）を制御するレーザＬＥＤ駆動回路８１に接続されており、（ｎ＋１）ラインの各画素データがレーザＬＥＤ駆動回路８１へ入力されるようになっている。

９個のフリップフロップに記憶された画素データは、同じタイミングで判定回路６１に読み出される。判定回路６１は、これらの３画素×３画素のマトリクスにおける中心画素が孤立した白画素である否かを判定する。具体的に、判定回路６１は、マトリクスにおける中心画素が白画素であって、周囲の８個の画素が全て黒画素である場合に、その白画素は孤立していると判定する。そして、各画素に対応してフラグを持たせており、このフラグは通常”０”であるが、３画素×３画素のマトリクスについて孤立した白画素を検出した場合、判定回路６１は、その白画素の４近傍（上下左右の４つ）の黒画素を特定し、特定した黒画素に対してフラグ”１”を立てる。

判定回路６１には、（ｎ−１）ラインの各画素のフラグ情報を格納する第１フラグメモリ７１と、第１ＯＲ素子７２の一方の入力端子と、第２ＯＲ素子７３の一方の入力端子ととが接続されている。第１ＯＲ素子７２の他方の入力端子は第１フラグメモリ７１の出力側に接続され、第１ＯＲ素子７２の出力端子はｎラインの各画素のフラグ情報を格納する第２フラグメモリ７４の入力側に接続されている。第２ＯＲ素子７３の他方の入力端子は第２フラグメモリ７４の出力側に接続され、第２ＯＲ素子７３の出力端子はラッチ回路７５を介して、レーザＬＥＤ駆動回路８１に接続されており、（ｎ＋１）ラインの各画素のフラグ情報がレーザＬＥＤ駆動回路８１へ入力されるようになっている。

判定回路６１は、３画素×３画素のマトリクスについての孤立した白画素の検出処理で得られる（ｎ−１）ラインのフラグ情報を第１フラグメモリ７１へ、ｎラインのフラグ情報を第１ＯＲ素子７２へ、（ｎ＋１）ラインのフラグ情報を第２ＯＲ素子７３へそれぞれ出力する。第１ＯＲ素子７２は、第１フラグメモリ７１からの出力とこの判定回路６１からの出力とをＯＲ演算し、その演算結果を第２フラグメモリ７４に格納する。第２ＯＲ素子７３は、第２フラグメモリ７４からの出力とこの判定回路６１からの出力とをＯＲ演算し、その演算結果をラッチ回路７５に保持する。ラッチ回路７５から、（ｎ＋１）ラインのフラグ情報がレーザＬＥＤ駆動回路８１へ出力される。

レーザＬＥＤ駆動回路８１では、フリップフロップ５３ｃからの各画素のデータ（白画素を示す”０”または黒画素を示す”１”）と、ラッチ回路７５からの各画素のフラグ情報（孤立した白画素の上下左右に位置する特定の黒画素を示す”１”またはそれ以外の画素を示す”０”）とに基づいて、露光用のレーザＬＥＤ８０の照射時間を制御する。即ち、黒画素である場合にはレーザＬＥＤ８０を駆動して露光させ、白画素である場合にはレーザＬＥＤ８０を駆動せずに露光させない。また、特定の黒画素については、特定でない黒画素に比べて、レーザＬＥＤ８０の駆動時間を短くする。このような駆動時間の制御により、特定の黒画素の面積率を他の黒画素の面積率より小さくすることができる。

以下、具体例について説明する。図３は、形成すべき画像（画素パターン）の一例を示している。この例では、図３に示すようにｓラインの白画素ｐ１が、周囲の８画素が全て黒画素である孤立した白画素である。よって、この例では、白画素ｐ１の４近傍（上下左右）の黒画素（図３の（ｓ−１）ラインの黒画素ｐ２、ｓラインの黒画素ｐ３及び黒画素ｐ４、並びに、（ｓ＋１）ラインの黒画素ｐ５）が、面積率を低くすべき特定の黒画素となる。

図３に示した例（画素パターン）に対応する各ラインでのタイミングチャートを、図４（（ｓ−１）ライン）、図５（ｓライン）、図６（（ｓ＋１）ライン）に示す。図４〜図６では、各ラインにおける画素データ（黒画素”１”と白画素”０”）と、各ラインにおけるフラグ情報（特定画素”１”とそうでない画素”０”）と、レーザＬＥＤ８０の駆動タイミング（オンとオフ）とを示している。

白画素ｐ１の上下左右の４個の黒画素（黒画素ｐ２、ｐ３、ｐ４及びｐ５）については、フラグ情報”１”となっているので、これらの特定黒画素についてはそのレーザＬＥＤ８０の照射時間（ｔ′）を、その他の一般的な黒画素におけるレーザＬＥＤ８０の照射時間（ｔ）より短くする。

この結果、特定黒画素の面積率が一般的な黒画素の面積率より小さくなるので、図１０に示すように、孤立した白画素が周囲の黒画素のトナーによって埋められることがなく、この孤立した白画素は強調され、画質が向上する。また、本発明では、細線を構成する黒画素については、特定黒画素と見なさず、面積率を小さくしないので、図１０に示すように、細線が掠れることはなく、画質の低下を招くことがない。

なお、上述した例では、レーザＬＥＤ８０の照射時間（デューティ比）を制御することにより、黒画素の異なる面積率を実現するようにしたが、１つの黒画素を複数のドット数で記録する場合には、１画素におけるドット数を制御して黒画素の異なる面積率を実現することが可能である。

図７は、本発明の他の画素パターンの適用例を示す図である。図７の例では、並設する２つの白画素（図７のｐ１１及びｐ１２）が黒画素に囲まれており、２つの白画素の周囲の１０個の画素は全て黒画素である。このような場合には、これらの孤立した２つの白画素の上下左右の６つの黒画素（図７のｐ１３〜ｐ１８）の面積率を他の黒画素の面積率より小さくすることにより、孤立した白画素を強調することが可能である。

なお、上述した例では、孤立した白画素の上下左右の黒画素の面積率を他の黒画素の面積率より小さくするようにしたが、上下左右の黒画素に加えて、左上の黒画素、右上の黒画素、左下の黒画素、右下の黒画素の中の一部または全部についても、その面積率を他の黒画素の面積率より小さくして画像形成を行うようにしても良い。この場合には、孤立した白画素がより強調される。

本発明の複合機の構成を示すブロック図である。 白孤立点強調回路の回路構成を示す図である。 本発明が適用される画素パターンの一例を示す図である。 図３に示す画素パターンに対応する（ｓ−１）ラインのタイミングチャートを示す図である。 図３に示す画素パターンに対応するｓラインのタイミングチャートを示す図である。 図３に示す画素パターンに対応する（ｓ＋１）ラインのタイミングチャートを示す図である。 本発明が適用される画素パターンの他の例を示す図である。 従来例による画像形成の一例を示す図である。 従来例による画像形成の他の例を示す図である。 本発明による画像形成を示す図である。

符号の説明

１ 複合機
１１ 制御部
１６ プリント用画像処理回路
１６ａ 白孤立点強調回路
４１ 第１ラインメモリ
４２ 第２ラインメモリ
４３ 第３ラインメモリ
５１ａ，５１ｂ，５１ｃ，５２ａ，５２ｂ，５２ｃ，５３ａ，５３ｂ，５３ｃ フリップフロップ
６１ 判定回路
７１ 第１フラグメモリ
７２ 第１ＯＲ素子
７３ 第２ＯＲ素子
７４ 第２フラグメモリ
７５ ラッチ回路
８０ レーザＬＥＤ
８１ レーザＬＥＤ駆動回路

Claims (3)

1. 黒画素の面積率を可変として画像形成を行う画像形成装置において、周囲を黒画素で囲まれた孤立した白画素を検出する検出手段と、検出した白画素の少なくとも４近傍の黒画素を特定する手段とを備え、特定した黒画素の面積率を他の黒画素の面積率より小さくして画像形成を行うようにしたことを特徴とする画像形成装置。
2. 前記検出手段は、ｍ画素×ｎ画素（ｍ，ｎ：自然数）のマトリクスを用いて孤立した白画素を検出するようにしたことを特徴とする請求項１記載の画像形成装置。
3. 特定した黒画素に対して立てたフラグを記憶する手段を備え、記憶したフラグに基づいて他の黒画素より面積率を小さくするようにしたことを特徴とする請求項１または２記載の画像形成装置。

Images