JP2007152874A - 画像形成装置 - Google Patents
画像形成装置 Download PDFInfo
- Publication number
- JP2007152874A JP2007152874A JP2005354728A JP2005354728A JP2007152874A JP 2007152874 A JP2007152874 A JP 2007152874A JP 2005354728 A JP2005354728 A JP 2005354728A JP 2005354728 A JP2005354728 A JP 2005354728A JP 2007152874 A JP2007152874 A JP 2007152874A
- Authority
- JP
- Japan
- Prior art keywords
- black
- pixels
- pixel
- image
- black pixels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Color, Gradation (AREA)
- Laser Beam Printer (AREA)
- Control Or Security For Electrophotography (AREA)
- Fax Reproducing Arrangements (AREA)
Abstract
【課題】黒の細線が細くなることなく、孤立した白画素を強調できて画質の向上を図れる画像形成装置を提供する。
【解決手段】3画素×3画素のマトリクスの各画素値(白または黒)をフリップフロップ51a〜53cから判定回路61へ入力し、孤立した白画素が存在するか否かを判定する。孤立した白画素が存在する場合、その白画素を囲む少なくとも4近傍(上下左右)の黒画素について、レーザLED80からの照射時間を他の黒画素より短くなるようにレーザLED駆動回路81で制御する。この結果、これらの4近傍の黒画素の面積率が他の黒画素の面積率より小さくなり、孤立した白画素は主走査方向及び副走査方向の両方向に強調されて、画質が向上する。黒の細縁を構成する黒画素の面積率は小さくしないので、黒の細線が掠れて見にくくなることはない。
【選択図】図2
【解決手段】3画素×3画素のマトリクスの各画素値(白または黒)をフリップフロップ51a〜53cから判定回路61へ入力し、孤立した白画素が存在するか否かを判定する。孤立した白画素が存在する場合、その白画素を囲む少なくとも4近傍(上下左右)の黒画素について、レーザLED80からの照射時間を他の黒画素より短くなるようにレーザLED駆動回路81で制御する。この結果、これらの4近傍の黒画素の面積率が他の黒画素の面積率より小さくなり、孤立した白画素は主走査方向及び副走査方向の両方向に強調されて、画質が向上する。黒の細縁を構成する黒画素の面積率は小さくしないので、黒の細線が掠れて見にくくなることはない。
【選択図】図2
Description
本発明は、複写機、ファクシミリ装置、複合機などに使用される電子写真方式の画像形成装置に関する。
電子写真方式の画像形成装置では、帯電、露光、転写、定着のプロセスが順次行われて、用紙に画像が形成される。反転現像の場合を例にすると、感光体の表面を負の電荷で帯電させ、レーザ光の照射により黒画素となる位置の感光体の電荷を除去し、電荷が除去された部分にトナーを付着させて静電潜像を形成し、その静電潜像を用紙に転写した後、用紙に付着したトナーを加熱して定着させる。
このような画像形成処理において、黒画素に囲まれた孤立した白画素がある場合、図8に示すように、孤立した白画素(図8のA)が周囲の黒画素のトナーによって埋められ、見えにくくなるという問題がある。この問題を解決するために、孤立した白画素の複数白ドットに加えて、この白画素と主走査方向に隣り合う前または後の黒画素の複数ドットのうち、この白画素に近い方の所定数のドットを白ドットとして、孤立した白画素を強調する技術が提案されている(特許文献1参照)。
特開2004−122597号公報
特許文献1の方法では、孤立した白画素を主走査方向にのみ強調するため、主走査方向の解像度と副走査方向の解像度との組合せによっては、孤立した白画素の十分な強調効果が得られないという問題がある。
また、孤立した白画素の強調を目的とするものではないが、トナーの消費量を削減する目的で、白画素に隣り合う黒画素の面積率を一般的な面積率より低くする技術が提案されている(特開平8−251365号公報)。黒画素の面積率は、黒画素へのトナーの付着状況を表すものであり、1ドットの黒画素面積に対してトナーの付着している割合で定義される。例えば、1ドットにトナーが全部付着していれば面積率は100%、1ドットの面積の半分にトナーが付着していれば面積率は50%となる。この特開平8−251365号公報の技術を適用した場合には、図9に示すように、黒の細線(図9のB)が細くなって、画質が劣化するという問題がある。
本発明は斯かる事情に鑑みてなされたものであり、黒の細線が細くなることなく、孤立した白画素を主走査方向及び副走査方向の両方向に強調できて画質の向上を図れる画像形成装置を提供することを目的とする。
本発明に係る画像形成装置は、黒画素の面積率を可変として画像形成を行う画像形成装置において、周囲を黒画素で囲まれた孤立した白画素を検出する検出手段と、検出した白画素の少なくとも4近傍の黒画素を特定する手段とを備え、特定した黒画素の面積率を他の黒画素の面積率より小さくして画像形成を行うようにしたことを特徴とする。
本発明の画像形成装置にあっては、孤立した白画素を囲む少なくとも4近傍の黒画素(上下左右の黒画素)の面積率を他の黒画素の面積率より小さくする。よって、図10に示すように、孤立した白画素(図10のA)は主走査方向及び副走査方向の両方向に強調されることになり、画質が向上する。この際、黒の細線(図10のB)を構成する黒画素の面積率は小さくしないので、黒の細線が掠れて見にくくなるという画質劣化は生じない。
本発明に係る画像形成装置は、前記検出手段は、m画素×n画素(m,n:自然数)のマトリクスを用いて孤立した白画素を検出するようにしたことを特徴とする。
本発明の画像形成装置にあっては、画素マトリクスを用いて孤立した白画素を検出する。よって、孤立した白画素の簡便な検出が可能となる。
本発明に係る画像形成装置は、特定した黒画素に対して立てたフラグを記憶する手段を備え、記憶したフラグに基づいて他の黒画素より面積率を小さくするようにしたことを特徴とする。
本発明の画像形成装置にあっては、孤立した白画素の周囲の特定した黒画素にフラグを立てる。よって、ハードウェアのみでも特定した黒画素について確実に面積率を小さくすることが可能となる。
本発明では、孤立した白画素の少なくとも4近傍の黒画素を特定し、特定した黒画素の面積率を他の黒画素の面積率より小さくして画像形成を行うようにしたので、黒の細線の掠れを招くことなく、孤立した白画素を主走査方向及び副走査方向の両方向に強調できて画質を向上することができる。
また、本発明では、m画素×n画素のマトリクスを用いて孤立した白画素を検出するようにしたので、孤立した白画素を簡便に検出することができる。
また、本発明では、特定した黒画素に対して立てたフラグを記憶し、記憶したフラグに基づいて特定した黒画素の面積率を他の黒画素より小さくするようにしたので、ハードウェアのみでも特定した黒画素について確実に面積率を小さくすることができる。
以下、本発明の画像読取装置を、複合機に適用した実施の形態に基づいて具体的に説明する。図1は、本発明の複合機の構成を示すブロック図である。複合機1は、制御部11、ROM12、RAM13、画像メモリ14、プリント用コーデック15、プリント用画像処理回路16、プリンタ17、ページメモリ18、NCU(Network Control Unit)19、モデム20、コーデック21、スキャナ22、表示部23、操作部24、LAN(Local Area Network)インタフェース25などを備えている。これらのハードウェア各部は、システムバス31、イメージバス32を介して適宜接続される。
制御部11は、具体的にはMPU(Micro Processor Unit)で構成されており、システムバス31を介して複合機1の上述したようなハードウェア各部と接続されていて、それらを制御すると共に、ROM12に格納された制御プログラムに従って、種々のソフトウェア的機能を実行する。ROM12は、複合機1の動作に必要な種々のソフトウェアの制御プログラムを格納する。RAM13は、ソフトウェアの実行時に発生する一時的なデータを記憶する。
画像メモリ14は、DRAMなどで構成され、原稿の画像を読み取って得られる画像データ、ファクシミリ装置から受信した画像データ、LANインタフェース25を介して外部の装置から受信した画像データなどを記憶する。プリント用コーデック15は、画像メモリ14などに記憶された符号化データをプリントするために復号する。プリント用画像処理回路16は、ページメモリ18に格納されているプリントすべき画像データを読み出し、画像処理を施して、プリンタ17に画像データを供給する。プリント用画像処理回路16は、孤立した白画素を強調するための白孤立点強調回路16aを有している。この白孤立点強調回路16aの構成及び動作の詳細は後述する。
モデム20は、ファクシミリ通信が可能なファクシミリモデムから構成されており、NCU19と直接的に接続されている。NCU19は、公衆電話回線網(PSTN:Public Switched Telephone Network)との公衆回線L1の閉結及び開放の動作を行うハードウェアであり、必要に応じてモデム20をPSTNと接続する。コーデック21は、読み取った画像データを送信するためにMH、MR、MMR方式等により符号化し、受信画像データを復号する。
スキャナ22は、ファクシミリ送信する際、またはコピーする際に、原稿の画像を読み取る。表示部23は、液晶表示装置またはCRTディスプレイなどの表示装置であり、複合機1の動作状態を表示したり、ユーザへ操作入力を促すメッセージなどを表示する。操作部24は、複合機1を操作するために必要な文字キー、テンキー、短縮ダイヤルキー、ワンタッチダイヤルキー、各種のファンクションキーなどを備えている。LANインタフェース25は、LANを介して他の装置との間で情報の送受信を行う。
図2は、白孤立点強調回路16aの回路構成を示す図である。白孤立点強調回路16aは、(n−1)ラインの画像データを格納する第1ラインメモリ41と、nラインの画像データを格納する第2ラインメモリ42と、(n+1)ラインの画像データを格納する第3ラインメモリ43とを備えている。第1ラインメモリ41、第2ラインメモリ42、第3ラインメモリ43にはそれぞれ3個のフリップフロップ51a,51b,51c、52a,52b,52c、53a,53b,53cが順次接続されている。フリップフロップ51a,51b,51cは、(n−1)ラインの3画素のデータを記憶する。フリップフロップ52a,52b,52cは、nラインの3画素のデータを記憶する。フリップフロップ53a,53b,53cは、(n+1)ラインの3画素のデータを記憶する。(n−1)ラインのフリップフロップ51cは第2ラインメモリ42に接続され、nラインのフリップフロップ52cは第3ラインメモリ43に接続されている。また、(n+1)ラインのフリップフロップ53cは、露光用のレーザLED80の照射時間(デューティ比)を制御するレーザLED駆動回路81に接続されており、(n+1)ラインの各画素データがレーザLED駆動回路81へ入力されるようになっている。
9個のフリップフロップに記憶された画素データは、同じタイミングで判定回路61に読み出される。判定回路61は、これらの3画素×3画素のマトリクスにおける中心画素が孤立した白画素である否かを判定する。具体的に、判定回路61は、マトリクスにおける中心画素が白画素であって、周囲の8個の画素が全て黒画素である場合に、その白画素は孤立していると判定する。そして、各画素に対応してフラグを持たせており、このフラグは通常”0”であるが、3画素×3画素のマトリクスについて孤立した白画素を検出した場合、判定回路61は、その白画素の4近傍(上下左右の4つ)の黒画素を特定し、特定した黒画素に対してフラグ”1”を立てる。
判定回路61には、(n−1)ラインの各画素のフラグ情報を格納する第1フラグメモリ71と、第1OR素子72の一方の入力端子と、第2OR素子73の一方の入力端子ととが接続されている。第1OR素子72の他方の入力端子は第1フラグメモリ71の出力側に接続され、第1OR素子72の出力端子はnラインの各画素のフラグ情報を格納する第2フラグメモリ74の入力側に接続されている。第2OR素子73の他方の入力端子は第2フラグメモリ74の出力側に接続され、第2OR素子73の出力端子はラッチ回路75を介して、レーザLED駆動回路81に接続されており、(n+1)ラインの各画素のフラグ情報がレーザLED駆動回路81へ入力されるようになっている。
判定回路61は、3画素×3画素のマトリクスについての孤立した白画素の検出処理で得られる(n−1)ラインのフラグ情報を第1フラグメモリ71へ、nラインのフラグ情報を第1OR素子72へ、(n+1)ラインのフラグ情報を第2OR素子73へそれぞれ出力する。第1OR素子72は、第1フラグメモリ71からの出力とこの判定回路61からの出力とをOR演算し、その演算結果を第2フラグメモリ74に格納する。第2OR素子73は、第2フラグメモリ74からの出力とこの判定回路61からの出力とをOR演算し、その演算結果をラッチ回路75に保持する。ラッチ回路75から、(n+1)ラインのフラグ情報がレーザLED駆動回路81へ出力される。
レーザLED駆動回路81では、フリップフロップ53cからの各画素のデータ(白画素を示す”0”または黒画素を示す”1”)と、ラッチ回路75からの各画素のフラグ情報(孤立した白画素の上下左右に位置する特定の黒画素を示す”1”またはそれ以外の画素を示す”0”)とに基づいて、露光用のレーザLED80の照射時間を制御する。即ち、黒画素である場合にはレーザLED80を駆動して露光させ、白画素である場合にはレーザLED80を駆動せずに露光させない。また、特定の黒画素については、特定でない黒画素に比べて、レーザLED80の駆動時間を短くする。このような駆動時間の制御により、特定の黒画素の面積率を他の黒画素の面積率より小さくすることができる。
以下、具体例について説明する。図3は、形成すべき画像(画素パターン)の一例を示している。この例では、図3に示すようにsラインの白画素p1が、周囲の8画素が全て黒画素である孤立した白画素である。よって、この例では、白画素p1の4近傍(上下左右)の黒画素(図3の(s−1)ラインの黒画素p2、sラインの黒画素p3及び黒画素p4、並びに、(s+1)ラインの黒画素p5)が、面積率を低くすべき特定の黒画素となる。
図3に示した例(画素パターン)に対応する各ラインでのタイミングチャートを、図4((s−1)ライン)、図5(sライン)、図6((s+1)ライン)に示す。図4〜図6では、各ラインにおける画素データ(黒画素”1”と白画素”0”)と、各ラインにおけるフラグ情報(特定画素”1”とそうでない画素”0”)と、レーザLED80の駆動タイミング(オンとオフ)とを示している。
白画素p1の上下左右の4個の黒画素(黒画素p2、p3、p4及びp5)については、フラグ情報”1”となっているので、これらの特定黒画素についてはそのレーザLED80の照射時間(t′)を、その他の一般的な黒画素におけるレーザLED80の照射時間(t)より短くする。
この結果、特定黒画素の面積率が一般的な黒画素の面積率より小さくなるので、図10に示すように、孤立した白画素が周囲の黒画素のトナーによって埋められることがなく、この孤立した白画素は強調され、画質が向上する。また、本発明では、細線を構成する黒画素については、特定黒画素と見なさず、面積率を小さくしないので、図10に示すように、細線が掠れることはなく、画質の低下を招くことがない。
なお、上述した例では、レーザLED80の照射時間(デューティ比)を制御することにより、黒画素の異なる面積率を実現するようにしたが、1つの黒画素を複数のドット数で記録する場合には、1画素におけるドット数を制御して黒画素の異なる面積率を実現することが可能である。
図7は、本発明の他の画素パターンの適用例を示す図である。図7の例では、並設する2つの白画素(図7のp11及びp12)が黒画素に囲まれており、2つの白画素の周囲の10個の画素は全て黒画素である。このような場合には、これらの孤立した2つの白画素の上下左右の6つの黒画素(図7のp13〜p18)の面積率を他の黒画素の面積率より小さくすることにより、孤立した白画素を強調することが可能である。
なお、上述した例では、孤立した白画素の上下左右の黒画素の面積率を他の黒画素の面積率より小さくするようにしたが、上下左右の黒画素に加えて、左上の黒画素、右上の黒画素、左下の黒画素、右下の黒画素の中の一部または全部についても、その面積率を他の黒画素の面積率より小さくして画像形成を行うようにしても良い。この場合には、孤立した白画素がより強調される。
1 複合機
11 制御部
16 プリント用画像処理回路
16a 白孤立点強調回路
41 第1ラインメモリ
42 第2ラインメモリ
43 第3ラインメモリ
51a,51b,51c,52a,52b,52c,53a,53b,53c フリップフロップ
61 判定回路
71 第1フラグメモリ
72 第1OR素子
73 第2OR素子
74 第2フラグメモリ
75 ラッチ回路
80 レーザLED
81 レーザLED駆動回路
11 制御部
16 プリント用画像処理回路
16a 白孤立点強調回路
41 第1ラインメモリ
42 第2ラインメモリ
43 第3ラインメモリ
51a,51b,51c,52a,52b,52c,53a,53b,53c フリップフロップ
61 判定回路
71 第1フラグメモリ
72 第1OR素子
73 第2OR素子
74 第2フラグメモリ
75 ラッチ回路
80 レーザLED
81 レーザLED駆動回路
Claims (3)
- 黒画素の面積率を可変として画像形成を行う画像形成装置において、周囲を黒画素で囲まれた孤立した白画素を検出する検出手段と、検出した白画素の少なくとも4近傍の黒画素を特定する手段とを備え、特定した黒画素の面積率を他の黒画素の面積率より小さくして画像形成を行うようにしたことを特徴とする画像形成装置。
- 前記検出手段は、m画素×n画素(m,n:自然数)のマトリクスを用いて孤立した白画素を検出するようにしたことを特徴とする請求項1記載の画像形成装置。
- 特定した黒画素に対して立てたフラグを記憶する手段を備え、記憶したフラグに基づいて他の黒画素より面積率を小さくするようにしたことを特徴とする請求項1または2記載の画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005354728A JP2007152874A (ja) | 2005-12-08 | 2005-12-08 | 画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005354728A JP2007152874A (ja) | 2005-12-08 | 2005-12-08 | 画像形成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007152874A true JP2007152874A (ja) | 2007-06-21 |
Family
ID=38237815
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005354728A Pending JP2007152874A (ja) | 2005-12-08 | 2005-12-08 | 画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007152874A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014175738A (ja) * | 2013-03-07 | 2014-09-22 | Ricoh Co Ltd | 静電潜像形成方法、静電潜像形成装置及び画像形成装置 |
JP2017094637A (ja) * | 2015-11-26 | 2017-06-01 | キヤノン株式会社 | 画像形成装置及びその制御方法 |
JPWO2017135459A1 (ja) * | 2016-02-05 | 2018-09-06 | 株式会社リコー | 画像記録装置および画像記録方法 |
-
2005
- 2005-12-08 JP JP2005354728A patent/JP2007152874A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014175738A (ja) * | 2013-03-07 | 2014-09-22 | Ricoh Co Ltd | 静電潜像形成方法、静電潜像形成装置及び画像形成装置 |
JP2017094637A (ja) * | 2015-11-26 | 2017-06-01 | キヤノン株式会社 | 画像形成装置及びその制御方法 |
JPWO2017135459A1 (ja) * | 2016-02-05 | 2018-09-06 | 株式会社リコー | 画像記録装置および画像記録方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007097171A (ja) | 画像形成装置及び減色印刷方法 | |
US20100218093A1 (en) | Control apparatus | |
US6643031B1 (en) | Image processing apparatus | |
JP2007152874A (ja) | 画像形成装置 | |
JP2007005972A (ja) | 画像処理装置 | |
JP2002016797A (ja) | 画像処理方法および装置 | |
JPH0879516A (ja) | 画像処理装置 | |
US7375843B2 (en) | Image processing apparatus and image processing method | |
JP2010008683A (ja) | 画像形成装置および情報処理装置 | |
JP2006259261A (ja) | 画像形成装置 | |
JP2021103902A (ja) | 画像処理装置および画像処理装置の制御方法、ならびにプログラム | |
JP6688193B2 (ja) | 画像処理装置、画像形成装置、画像処理方法、及び画像処理プログラム | |
JP2010074627A (ja) | 画像処理装置及び画像処理方法 | |
JP2007196567A (ja) | 画像形成方法および画像形成装置 | |
JP2009100285A (ja) | 画像読取装置、及び画像形成装置 | |
JP2005191885A (ja) | 画像読取装置 | |
JP4146458B2 (ja) | 画像処理装置及び画像処理プログラム | |
US5257115A (en) | Image recording apparatus using pseudo tone generated images | |
JP5025088B2 (ja) | 階調表示装置,像読み取り装置および画像形成装置 | |
JP3653928B2 (ja) | 画像形成装置 | |
JP2008092323A (ja) | 画像処理装置、並びにこれを備えた画像読取装置及び画像形成装置 | |
JP2008103919A (ja) | 画像形成装置及びその方法 | |
JP2008011076A (ja) | 画像処理装置 | |
JP4471324B2 (ja) | 画像処理装置及びその制御方法 | |
JP2001013822A (ja) | 画像形成装置、付加情報出力方法および記憶媒体 |