JP4471324B2 - 画像処理装置及びその制御方法 - Google Patents
画像処理装置及びその制御方法 Download PDFInfo
- Publication number
- JP4471324B2 JP4471324B2 JP37141599A JP37141599A JP4471324B2 JP 4471324 B2 JP4471324 B2 JP 4471324B2 JP 37141599 A JP37141599 A JP 37141599A JP 37141599 A JP37141599 A JP 37141599A JP 4471324 B2 JP4471324 B2 JP 4471324B2
- Authority
- JP
- Japan
- Prior art keywords
- image
- random number
- data
- image data
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 22
- 238000009499 grossing Methods 0.000 claims description 44
- 238000003706 image smoothing Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 23
- 230000006870 function Effects 0.000 description 9
- 239000011159 matrix material Substances 0.000 description 4
- 230000015654 memory Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Landscapes
- Image Processing (AREA)
- Editing Of Facsimile Originals (AREA)
- Facsimile Image Signal Circuits (AREA)
Description
【発明の属する技術分野】
本発明は画像処理装置及びその方法に関し、特に、高画質画像の形成を実現する画像処理装置及びその方法に関する。
【0002】
【従来の技術】
一般的な画像形成装置においては、文字/細線に対する解像度は400dpiであり、即ち1ドットが63.5μm単位で印刷される。このような画像形成装置に関し、より高品位な画像形成を行うために、文字の部分については倍の800dpiとして解像度を高めた出力を行う技術が提案されている。また、更に輪郭付近の画素濃度を補正することで、文字/細線部の輪郭をよりスムーズにし、さらなる高画質化を実現するスムージング技術が知られている。
【0003】
一方、画像形成装置において多階調を有するグラデーション画像を形成する場合、特に形成画像において所定の階調のみが欠落する、所謂階調とびの発生が問題となる。これを回避するため、乱数を用いることにより、形成画像の階調表現を疑似的に滑らかにする技術が提案されている。
【0004】
【発明が解決しようとする課題】
しかしながら、上記従来の画像形成装置においては、1つの画像内に解像度を重視する文字/細線部と、階調性を重視するグラデーション画像とが混在していた場合、そのいずれにも最適な画像処理を施すことは困難であった。
【0005】
例えば、上述したスムージング処理を特にフルカラー画像について施す場合、入力データは多値であるものの、スムージングによって補間される画素は、その濃度が輪郭部と均一であることが望ましい。しかしながら、文字及びグラデーションの混在するフルカラー画像に対して上記乱数を用いた擬似階調処理を施した場合、画像データに対してランダムにデータが付加されるため、文字輪郭部における濃度の均一性が保たれなくなってしまう。
【0006】
本発明は上述した問題を解決するためになされたものであり、文字/細線部とグラデーション部とが混在した画像に対して、そのいずれにも適した画像処理を施すことを可能とする画像処理装置及びその方法を提供することを目的とする。
【0007】
【課題を解決するための手段】
上記目的を達成するための一手段として、本発明の画像形成装置は以下の構成を備える。
【0008】
即ち、乱数データに基づいて入力画像データの画像処理を行い画像を形成する画像処理装置において、前記入力画像データの領域毎に、乱数データの加算処理を行うか否かを指示する指示信号を入力する指示入力手段と、前記入力画像データに対して画像輪郭の平滑化を行なって出力する平滑化手段と、前記平滑化手段からの出力画像データを入力し、前記指示信号によって加算処理が指示されている領域について、乱数データを加算して出力する加算手段と、前記入力画像データに対して、前記平滑化手段において平滑化が施された領域については、前記加算手段において乱数データが加算されないように制御する加算制御手段と、前記加算手段からの出力画像データに基づいて画像を形成する画像形成手段と、を有する。
【0009】
【発明の実施の形態】
以下、本発明に係る一実施形態について、図面を参照して詳細に説明する。
【0010】
<第1実施形態>
●装置構成概要
図1に、本実施形態における画像形成装置の側断面図を示す。同図において、201はイメージスキャナ部であり、原稿を読み取り、デジタル信号処理を行う部分である。また、200はプリンタ部であり、イメージスキャナ201に読み取られた原稿画像に対応した画像を用紙にフルカラーでプリント出力する部分である。
【0011】
イメージスキャナ部201において、202は原稿圧板であり、原稿台ガラス(以下プラテン)203上の原稿204が、ハロゲンランプ205の光で照射される。原稿204からの反射光はミラー206,207に導かれ、レンズ208により3ラインセンサ(以下CCD)210上に像を結ぶ。レンズ208には赤外カットフィルタ231が設けられている。
【0012】
CCD210は原稿からの光情報を色分解して、フルカラー情報としてレッド(R)、グリーン(G)、ブルー(B)成分を読み取り、信号処理部209に送る。
【0013】
CCD210の各色成分読み取りセンサ列は各々5000画素の画素から構成されている。これにより原稿台ガラス203に載置される原稿中で最大サイズであるA3サイズの原稿の短手方向297mmを400dpiの解像度で読み取る。
【0014】
なお、205,206は速度vで、207は1/2vでラインセンサの電気的走査方向(以下、主走査方向)に対して垂直方向(以下、副走査方向)に機械的に動くことにより、原稿全面を走査する。
【0015】
211は標準白色板であり、センサ210−1〜210−3のR,G,Bセンサの読み取りデータの補正データを発生する。この標準白色板は可視光でほぼ均一の反射特性を示し、可視では白色の色を有している。この標準白色板211を用いて、センサ210−1〜210−3の出力データの補正を行う。
【0016】
画像信号処理部209では読み取られた信号を電気的に処理し、マゼンタ(M)、シアン(C)、イエロー(Y)、ブラック(BK)の各成分に分解し、プリンタ部202に送る。また、イメージスキャナ部201における一回の原稿走査(スキャン)につき、M,C,Y,BKの内、一つの成分がプリンタ200に送られ、計4回の原稿走査により一回のプリントアウトが完成する。
【0017】
イメージスキャナ部201より送られてくるM,C,Y,BKの画像信号は、レーザドライバ212に送られる。レーザドライバ212は画信号に応じ、半導体レーザ213を変調駆動する。レーザ光はポリゴンミラー214、f−θレンズ215、ミラー216を介し、感光ドラム217上を走査する。
【0018】
219〜222は現像器であり、マゼンタ現像器219、シアン現像器220、イエロー現像器221、ブラック現像器222より構成され、4つの現像器が交互に感光ドラム217に接し、感光ドラム217上に形成されたM,C,Y,BKの静電潜像を対応するトナーで現像する。
【0019】
223は転写ドラムであり、用紙カセット224または225より給紙された用紙を巻き付け、感光ドラム217上に現像されたトナー像を用紙に転写する。
【0020】
このようにしてM,C,Y,BKの4色が順次転送された後に、用紙は定着ユニット227を通過して排紙される。
【0021】
以上が、本実施形態の画像形成装置における動作の概要である。
【0022】
●イメージスキャナ部構成
次に、イメージスキャナ部201について、詳細に説明する。
【0023】
図2(A)に、本実施形態で用いるCCD210の構成を示す。210−1は赤色光(R)を読み取るための受光素子列であり、210−2,210−3は順にG,B波長成分を読み取るための受光素子列である。210−1〜210−3までのR,G,Bの各センサは、主走査方向、副走査方向に10μmの開口をもつ。
【0024】
この3本の異なる光学特性を持つ受光素子列は、R,G,Bの各センサが原稿の同一ラインを読み取るべく互いに平行に配置されるように、同一のシリコンチップ上にモノリシックに構成されている。このような構成のCCDを用いることで、各色分解読み取りでのレンズ等の光学系を共通にすることができる。従って、R,G,Bの色毎の光学調整を簡潔にすることが可能となる。
【0025】
図2(A)の点線A−A’による断面図を、図2(C)示す。シリコン基板210−5上に、R読み取り用のフォトセンサ210−1と、G,B各々の可視情報を読み取るフォトセンサ210−2,210−3が配置されている。
【0026】
Rのフォトセンサ210−1上には可視光の内、レッドの波長成分を透過するRフィルタ210−7が配置される。同様に、Gのフォトセンサ210−2上にはGフィルタ210−8が、Bのフォトセンサ210−3上にはBフィルタ210−9が配置されている。210−6は透明有機膜で構成された平坦化層である。
【0027】
図2(B)に、受光素子の拡大図を示す。各センサは主走査方向に一画素当たり10μmの長さをもつ。各センサはA3原稿の短手方向(297mm)を400dpiの解像度で読み取ることが出来るように、主走査方向に5000画素ある。また、R,G,Bの各センサのライン間距離は80μmであり、400lpiの副走査解像度に対して各8ラインずつ離れている。
【0028】
●プリンタ部における濃度再現方法
次に、プリンタ部200における濃度再現方法について、詳細に説明する。
【0029】
本実施形態では、プリンタ部200における濃度再現のために、周知のPWM方式により、レーザ213の点灯時間を画像濃度信号に応じて制御する。これにより、レーザ213の点灯時間に応じた電位の静電潜像が感光ドラム217上に形成される。そして、現像器219〜222で静電潜像の電位に応じた量のトナーで潜像を現像することにより、濃度再現が行われる。
【0030】
図3に、プリンタ部200における濃度再現の制御動作を示す。同図において、10201はプリンタ画素クロックであり、400dpiの解像度に相当する。このクロックは、レーザドライバ212にて生成られる。
【0031】
このプリンタ画素クロック10201に同期して、400線の三角波10202が作られる。この400線の三角波10202の周期は画素クロック10201の周期と同じである。
【0032】
400dpiの解像度で256階調(8ビット)のM,C,Y,BKの画像データ、及び400線/800線切り換え信号は、クロック信号に同期して画像処理部209より伝送されてくるが、レーザドライバ212で図示しないFIFOメモリにより、プリンタ画素クロック10201に同期合わせされる。
【0033】
8ビットのデジタル画像データは、D/A変換器によりアナログ画像信号10203に変換される。そして、前述の400線三角波10202とアナログ的に比較され、400線のPWM出力10204が作られる。デジタル画素データは00HからFFHまで変化し、400線PWM出力10204はこの値に応じたパルス幅となる。また、400線PWM出力の一周期は感光ドラム217上では63.5μmになる。
【0034】
レーザドライバ212では400線の三角波の他に、プリンタ画素クロック10201に同期して倍の周期の800線の三角波10205も作られる。そして、この800線の三角波10205と400dpiのアナログ画像信号10203とを比較することにより、800線のPWM出力信号10206を生成する。800線のPWM出力信号10206は、図示されるように400線の場合の半分である、31.75μmの周期で感光ドラム217上に潜像を形成する。
【0035】
800線での濃度再現と400線での濃度再現では、400線の方が濃度再現のための最小単位が63.5μmと800線の倍であるため、階調再現性が良い。しかしながら解像度の点では、31.75μm単位で濃度を再現する800線の方が、高解像な画像記録に適している。
【0036】
このように、400線のPWM記録は階調再現に適し、800線のPWM記録は解像度の点で優れているため、本実施形態の画像形成装置は、画像の性質によって400線のPWMと800線のPWMの切り換えを行う。このための信号が400線/800線切り換え信号(以降、単に「400/800信号」と称する)であり、画像処理部209から、400dpiの画像信号に同期して画素単位にレーザドライバ212に入力される。即ち、400/800信号がLレベルの場合には800線のPWM出力が選択され、Hレベルの場合には400線のPWM出力が選択される。
【0037】
●画像処理部詳細
以下、本実施形態における画像処理部209における動作について詳細に説明するが、まず、図4を参照して画像処理部209の構成を説明する。外部機器101より出力されるYMCKのフルカラー画像信号は、パターンマッチング部102において、2値化されるとともにパターンマッチングが行われる。そして400/800信号が、パターンマッチングされた場合に“0”、されなかった場合に“1”で出力される。
【0038】
そして、スムージング処理部103において、階段状のギザギザパターンの段差を補間して倍の解像度に変換することでスムージング(SST処理)を行う。尚、補間されるデータは、周りの画素の濃度データに応じて決定される。
【0039】
そして乱数加算部104において、本実施形態の特徴である乱数加算、即ち、画像データに対して乱数データが加算される。
【0040】
そしてPWM制御部105において、400/800信号に応じて、解像度を切り替える。本実施形態では、400/800信号が0であれば800線、1であれば400線とする。
【0041】
●パターンマッチング部
以下、パターンマッチング部102について説明する。図5は、その詳細構成を示すブロック図である。コントローラからプリンタに対して400dpiの画像信号が画像CLKに同期して送信されてくると、画像ドットデータは逐次ラインメモリ1〜9に記憶されると同時に、各ラインメモリの出力を入力とするシフトレジスタ群1302に、各ライン(主走査)11ドット×ライン数(副走査)9ドットのドットマトリックス情報を納める。シフトレジスタ分1302に格納された各ドットデータは判定回路1301に入力され、ドットマトリックス情報の特徴が検出される。
【0042】
図6は、主走査11ドット×副走査9ドットのマトリックス領域からマトリックス領域の全領域にわたってドットパターンの特徴を抽出して、スムージング化を行うべきドットパターンであるか否かを調べるための、各参照領域を説明する図である。以下、同図について説明する。
【0043】
図6(a)は、主走査11ドット×副走査9ドットの参照領域を示す図であり、主走査方向に対して、a,b,c,d,e,f,g,h,i,j,k、走査方向に対して1,2,3,4,5,6,7,8,9と符号が付されている。例えば、中心画素は5fで表される。ここで中心画素は、スムージングのための変更対象画素である。
【0044】
図6(b)は、図6(a)の参照領域をX1〜X8、Y1〜Y8、5fの17個の領域に分割したものである。ここでX1は、画素3d,3e,3f,4d,4e,4fを含む領域、X2は画素3f,3g,3h,4f,4g,4hを含む領域、X3は画素6d,6e,6f,7d,7e,7fを含む領域である。以下、図6(b)に示した通りである。
【0045】
この様に、上記参照領域は、6ドットから成る8個の領域(X1〜X8)と、9ドットから成る6個の領域(Y1,Y3,Y4,Y5,Y7,Y8)と、10ドットから成る2個の領域(Y2,Y6)と、中心画素5f、に分割することができる。ここで、各領域の特徴をXn,Ynとして表すことにする。各領域内のドットが全ドット同じ場合、各領域の特徴を“0”とする。又、各領域のドットが全ドット同じでない場合に、各領域の特徴を“1”とする。この様にして、各領域の特徴としてX1〜X8、Y1〜Y8が得られる。こうして得られたパターンマッチングの結果がスムージング処理部103に送られる。
【0046】
スムージング処理部103では、X1〜X8及びY1〜Y8及びf5の値が、あらかじめ決められたパターンと一致すれば、そのパターン及び注目画素とその周辺の画素の値に応じて、補間する画素の濃度を決定し、その濃度の画素を補間する。
【0047】
例えば、Y3,Y7,X1,X4、X5,X8の値が0であり、その他が1である場合を考える。この場合、右上から左下に向かう対角線上に、異なる色の画素を含む領域があり、その他の各領域では、それらの中に含まれる画素は同じ値を有している。従って、注目画素を対角線上において右上から左下にかけて、画像の輪郭線が存在すると推定できる。この場合には、この斜め方向の輪郭線をスムージングすることが望ましいので、400/800信号として「800線」を示す0が選択され、注目画素とその周辺画素の値に応じてスムージングが行われる。このように、パターンマッチングにより、注目画素付近に斜め方向の画像輪郭が存在することが判定され、存在すればスムージングが行われる。
【0048】
●スムージング処理部
次に、スムージング処理部103におけるスムージング処理(SST処理)について説明する。
【0049】
図7は外部装置101から出力された画像データの例である。これに対して、スムージング処理部103においてスムージングが施された結果を図8に示す。このように、画像全体の横方向の解像度が倍にされ、スムージングされない縦線成分や横線成分については、補間される画素は、隣接する画素の濃度同士を滑らかにつなげるような濃度が与えられる。
【0050】
本実施形態のスムージングは、上述したパターンマッチング結果に基づいて行われる。以下、その詳細について説明する。
【0051】
図9は、ラスタライズされた濃度データ255の1画素幅のラインに対するスムージング例を示す。このように、入力パターンに応じてデータ補間画素を多値データとして置き換える。図9の例では、400dpiの画像11の主走査方向について、1画素毎に主走査方向に隣接する画素値が補間される。その後、パターン及び注目画素とその周辺画素の値に応じて各画素の濃度が補正され、スムージングされる。ここでは、注目画素の上,左,左下の3画素の濃度が255で、下,右,右上の3画素の濃度が0であれば、注目画素には180が、その上の画素には80が濃度値として与えられる。また、下,右,右上の3画素の濃度が255で、上,左,左下の3画素の濃度が0であると、注目画素には180が、その下の画素には80が濃度値として与えられる。即ちスムージングは、主走査方向について1画素毎に画素を補間すると共に、階段状の画素の濃度が、なだらかに変化するように、画素の濃度を変更することで行われる。
【0052】
●乱数加算部
次に、乱数加算部104における乱数加算処理について、詳細に説明する。
【0053】
図10は、乱数加算部104の詳細構成を示すブロック図である。同図において、210は乱数発生部であり、画像データに加算する乱数信号を生成する。220は乱数最大値算出部であり、乱数信号の最大値を算出する。230は乱数加算量算出部であり、画像の階調に従って加算する乱数の最大値を調整するために、階調に応じた乱数加算量を算出する。240は乱数加算量選択部であり、入力画像データの階調に応じて、乱数加算量算出部230により各区間毎に求めた乱数データの中で、現在の処理対象である画像データの階調に相当する区間の乱数データを選択し、出力する。250は乱数加算部であり、入力画像データに対して乱数データを加算する。
【0054】
260はセレクタであり、乱数加算処理を行った画像データと入力画像データのいずれかを選択して出力する。270はレジスタ部であり、レジスタ群によって構成され、乱数加算部104における各ブロックの設定値が不図示のCPUを介してレジスタ値として設定される。280は操作部であり、該操作部280からのユーザ指示に基づいてセレクタ260を制御することで、本実施形態における乱数加算の制御が行われる。
【0055】
以下、乱数加算部104の各構成について詳細に説明する。
【0056】
図11に、乱数発生部210の詳細ブロック構成を示す。乱数発生部210は、シフトレジスタ群211及びEXORゲート212によって構成されている。シフトレジスタ群211は、電源の投入時にリセットされる。213はセレクタであり、シフトレジスタ群211のロード信号を切り換える。セレクタ213は、レジスタ部270によって設定されたセレクト信号に基づき、その入力を端子Aもしくは端子Bのいずれかに切り換える。端子Aが選択された場合、シフトレジスタ群211へのロードを、色毎に、1ライン目の画像先端信号が到来するタイミングで行う。端子Bが選択された場合、レジスタ部270によって設定されたロード信号に従って、シフトレジスタ群211へのロードを行う。
【0057】
シフトレジスタ群211は、ロード信号がアクティブとなると、ロード入力端子Lに入力されるロード入力信号を読み込む。ロード入力信号はレジスタ部270によって設定され、シフトレジスタ群211は、ロードした信号を画像クロック信号に同期してシフトする動作を繰り返す。シフトレジスタ群211の出力は、後段のEXORゲート212によりEXOR演算されることにより、乱数信号として出力される。
【0058】
図12に、乱数最大値算出部220の詳細ブロック構成を示す。乱数最大値算出部220は、主に乗算器221によって構成されている。乱数最大値算出部220は、乱数発生部210からの乱数信号が入力されると乱数最大値信号と乗じることにより、乱数信号の示す値が乱数発生部210において発生しうる乱数の最大値となるように調整して出力する。尚、乱数最大値信号の値はレジスタ部270によって設定される。
【0059】
図13に、乱数加算量算出部230の詳細ブロック構成を示す。ここでは、画像データに加算する乱数の最大値を、図14に示すように階調毎(区間A,B,C)に変更する。従って乱数加算量算出部230では、全階調を図14に示すように複数区間に分割し、各区間毎にそれぞれ乱数の最大値を算出し、それに見合った乱数データを出力する。
【0060】
乱数加算量算出部230は、主に各階調区間分の乗算器231,232,233より構成される。乱数加算量算出部230には、乱数最大値算出部220から入力される乱数信号と、乱数の加算対象となる画像データ、及び、乱数の最大値が切り換わる階調の変化点を示す階調閾値信号が入力される。即ち各乗算器231〜233は階調閾値信号によって設定された各区間にそれぞれ対応し、該区間毎に、乱数信号と画像信号との乗算を行い、それぞれ該乗算値が最大となる乱数信号を出力する。尚、階調閾値信号の閾値データは、レジスタ部270によって設定される。尚、階調区分数に応じて、乗算器の数を変更することはもちろん可能である。
【0061】
図15に、乱数加算量選択部240の詳細ブロック構成を示す。乱数加算量選択部240は、主に比較器241とセレクタ242により構成される。比較器241において、入力される画像信号の階調と、階調閾値信号(乱数加算量算出部230において参照した信号と同様)の示す階調とを比較し、入力される画像信号がどの区間の階調に相当するかを示す区間選択信号を、セレクタ242に供給する。セレクタ242には、各階調区間毎に加算乱数信号が前段の乱数加算量算出部230から入力され、区間選択信号に応じてセレクタを切り換え、相当する区間の乱数信号を選択し出力する。
【0062】
図16に、乱数加算部250の詳細ブロック構成を示す。乱数加算部250は、主にフリップフロップ群251、セレクタ252、加算器253、加算タイミング生成部254、及び加算結果制御部255により構成される。ここでは図17に示す様に、画像に加算する乱数の位置をずらすために、主走査1ライン毎に、乱数位置を主走査方向に1画素ずつずらす。そして更に、乱数の加算分を相殺するために、加算した乱数位置の主走査方向2画素後に位置する画素に対して、2画素前の乱数とは極性(符号)の異なる値を加算するように制御する。例えば、乱数を加算した画素の主走査方向2画素後の位置では、入力画像データに対して乱数データを減算するように制御する。
【0063】
乱数加算部250内のセレクタ252の入力端子Aには、乱数信号及びレジスタ270からの極性信号が入力され、入力端子Bには、該極性信号の反転信号(以降、反転極性信号と称する)と、フリップフロップ群251で遅延された2画素手前の乱数信号及び反転極性信号が入力されている。
【0064】
加算タイミング生成部254は、画像クロック信号と主走査同期信号を入力し、画像信号に乱数を加算するタイミングを制御するためのセレクトA信号及びセレクトB信号を生成する。ここで、図18に、セレクトA信号及びセレクトB信号の発生タイミングを示す。同図によれば、セレクトA信号及びセレクトB信号は、それぞれ4画素周期でアクティブとなり、セレクトA信号とセレクトB信号の位相関係は、2画素の位相差を有する。又、セレクトA信号とセレクトB信号の発生位相は、1ライン毎に主走査方向に1画素ずつ、交互にずれるように制御されている。
【0065】
加算タイミング生成部254により生成されるセレクトA信号及びセレクトB信号は、セレクタ252に切り換え信号として入力され、セレクタ252は、セレクトA信号がアクティブ時には端子Aに入力されている乱数信号及び極性信号を出力し、セレクトB信号がアクティブ時には端子Bに入力されている主走査方向2画素手前の乱数信号及び反転極性信号を出力する。
【0066】
セレクタ252により選択出力された乱数信号及び極性信号は、入力画像信号と共に、後段の加算器253に入力される。加算器253では、入力画像に対する乱数の加減算処理を行う。尚、加減算の制御は入力される極性信号に従って行われ、即ち、極性信号が“L”であれば加算し、“H”であれば減算するように制御される。
【0067】
加減算処理後の画像信号は、加算結果制御部255において、オーバーフロー及びアンダーフロー制御が施される。具体的には、加算結果が画像信号の論理最大値(8ビット時であれば255)を超えた場合は、該加算後の画像信号の値を該最大値に設定し、又は減算結果が負となった場合には画像信号の値をゼロに設定する。これにより、画像信号に対する乱数加算が終了し、乱数加算画像信号として後段のセレクタ260に供給される。
【0068】
図19に、セレクタ260の詳細ブロック構成を示す。セレクタ260は、乱数加算処理を行った画像信号と入力画像信号のいずれか一方を選択して出力する。セレクタ260の切り換え端子には、操作部280から供給される乱数加算制御信号が入力され、これが“L”であれば入力画像信号(端子A)がそのまま、乱数加算部104のスルー画像信号、即ち乱数加算処理を行っていない画像信号として出力され、“H”であれば乱数加算処理を行った画像信号(端子B)が出力される。
【0069】
尚、乱数加算制御信号は操作部280におけるユーザ指示に基づくが、例えば操作部280において、ユーザが処理対象の画像内で階調性を重視すべき領域を指示し、乱数加算制御信号を、該階調重視領域に相当する画像信号に対しては乱数加算を行う旨を示す状態(“H”レベル)にセットし、それ以外の領域に相当する画像信号に対しては乱数加算を行わない旨を示す状態(“L”レベル)にセットすれば良い。又は逆に、操作部280においてユーザが解像度を重視すべき領域を指示しても良い。
【0070】
また、乱数加算制御信号が操作部280からのユーザ指示に基づくとして説明したが、例えば外部機器101からコマンドとして送信することも可能である。
【0071】
以上説明したように本実施形態によれば、ホストコンピュータからコントローラを介して送られてくる画像データに対し、適切な乱数データを付加することができ、更に、乱数データを付加するか否かを、操作部からの指示によって制御することができる。
【0072】
従って、ユーザが操作部より必要に応じて、例えば細線及びグラデーションの混在画像に対して細線部のみを、乱数付加領域として指示することができる。これにより、例えばグラデーション状のCGを含む画像を出力する際に、その階調飛びの発生を抑制した高品位な画像形成が可能となる。
【0073】
<第2実施形態>
以下、本発明に係る第2実施形態について説明する。尚、第2実施形態が適用される画像形成装置の構成及び動作は、上述した第1実施形態において図1乃至図3で示したものと同様であるため、説明を省略する。
【0074】
上述した第1実施形態においては、乱数加算部104における乱数の加算を操作部280からの制御に基づいて行うため、スムージング処理部103においてスムージングが施された画像信号に対しても、乱数が加算されうる構成となっている。
【0075】
一般に、カラー複写機やカラープリンタ等の画像形成装置において、高解像度の線数による出力を行う場合、その出力特性である階調リニアリティを保証することはかなり困難である。従って、第1実施形態で示したようにスムージング後の領域に対して乱数を付加したとしても、図14に示される程度の乱数の付加量であれば、該スムージング結果には殆ど影響がない。
【0076】
但し、将来において画像形成装置の性能が向上し、階調リニアリティが保証されるようになった場合、あるいは乱数の付加量によっては、スムージング後の領域に対して乱数を付加することにより、スムージング効果が得られない、もしくは画質に対して何らかの悪影響を及ぼす可能性がある。
【0077】
従って第2実施形態においては以上の問題に鑑み、特にスムージングが施された領域については、乱数を付加しないように制御することを特徴とする。
【0078】
第2実施形態における画像処理部209の詳細構成を、図20に示す。同図によれば、セレクタ2106によって、乱数加算を行う前後の画像信号のいずれかを選択し、PWM制御部2105に出力する。セレクタ2106を切り替える選択信号2107は、コンピュータ等の外部機器1101において印刷のためにプリンタドライバを起動した際に表示される画面(PPD画面)や、画像形成装置の操作部によって、ユーザが任意に指示することができる。
【0079】
尚、第2実施形態は図20に示す構成に限定されるものではなく、スムージング後の領域に対する乱数付加を回避できる構成であれば良い。例えば、スムージング処理が施された領域については無条件に、乱数付加の対象外に設定するような構成も有効である。
【0080】
以上説明したように第2実施形態によれば、スムージング処理が施された領域に対して乱数が付加されることがないため、スムージング後のエッジ部の先鋭性を保ちつつ、他のグラデーション部分の階調性を高品位に再現することができる。
【0081】
【他の実施形態】
なお、本発明は、複数の機器(例えばホストコンピュータ、インタフェイス機器、リーダ、プリンタなど)から構成されるシステムに適用しても、一つの機器からなる装置(例えば、複写機、ファクシミリ装置など)に適用してもよい。
【0082】
また、本発明の目的は、前述した実施形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体(または記録媒体)を、システムあるいは装置に供給し、そのシステムあるいは装置のコンピュータ(またはCPUやMPU)が記憶媒体に格納されたプログラムコードを読み出し実行することによっても、達成されることは言うまでもない。この場合、記憶媒体から読み出されたプログラムコード自体が前述した実施形態の機能を実現することになり、そのプログラムコードを記憶した記憶媒体は本発明を構成することになる。また、コンピュータが読み出したプログラムコードを実行することにより、前述した実施形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼働しているオペレーティングシステム(OS)などが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。
【0083】
さらに、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張カードやコンピュータに接続された機能拡張ユニットに備わるメモリに書込まれた後、そのプログラムコードの指示に基づき、その機能拡張カードや機能拡張ユニットに備わるCPUなどが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。
【0084】
【発明の効果】
以上説明したように本発明によれば、文字/細線部とグラデーション部とが混在した画像に対して、そのいずれにも適した画像処理を施すことが可能となる。
【図面の簡単な説明】
【図1】本発明に係る一実施形態におけるカラー複写機の側断面図である。
【図2】カラーCCDの構成を示す図である。
【図3】PWM信号の生成される様子を示す図である。
【図4】本実施形態における画像処理部の詳細構成を示すブロック図である。
【図5】パターンマッチング部の詳細構成を示すブロック図である。
【図6】パターンマッチング部の詳細構成を示すブロック図である。
【図7】スムージング前の画像例を示す図である。
【図8】スムージング後の画像例を示す図である。
【図9】スムージング前後の画素の一例を示す図である。
【図10】乱数加算部の詳細構成を示すブロック図である。
【図11】乱数発生部の詳細構成を示すブロック図である。
【図12】乱数最大値算出部の詳細構成を示すブロック図である。
【図13】乱数加算量算出部の詳細構成を示すブロック図である。
【図14】画像の階調と乱数最大値との関係を示す図である。
【図15】乱数加算量選択部の詳細構成を示すブロック図である。
【図16】乱数加算部の詳細構成を示すブロック図である。
【図17】画像に加算する乱数位置の一例を示す図である。
【図18】乱数加算タイミングを制御するセレクト信号の発生タイミングを示す図である。
【図19】乱数加算部後段のセレクタの構成を示すブロック図である。
【図20】画像処理部の他の構成を示すブロック図である。
【符号の説明】
102 パターンマッチング部
103 スムージング処理部
104 乱数加算部
105 PWM制御部
210 乱数発生部
220 乱数最大値算出部
230 乱数加算量算出部
240 乱数加算量選択部
250 乱数加算部
260 セレクタ
270 レジスタ部
280 操作部
Claims (7)
- 乱数データに基づいて入力画像データの画像処理を行い画像を形成する画像処理装置であって、
前記入力画像データの領域毎に、乱数データの加算処理を行うか否かを指示する指示信号を入力する指示入力手段と、
前記入力画像データに対して画像輪郭の平滑化を行なって出力する平滑化手段と、
前記平滑化手段からの出力画像データを入力し、前記指示信号によって加算処理が指示されている領域について、乱数データを加算して出力する加算手段と、
前記入力画像データに対して、前記平滑化手段において平滑化が施された領域については、前記加算手段において乱数データが加算されないように制御する加算制御手段と、
前記加算手段からの出力画像データに基づいて画像を形成する画像形成手段と、
を有することを特徴とする画像処理装置。 - 前記加算手段は、前記入力画像データの階調に応じて、加算する乱数データの最大値を制御することを特徴とする請求項1記載の画像処理装置。
- 前記加算手段は、前記入力画像データに加算する乱数の位置を、主走査1ライン毎に、主走査方向に1画素ずつずらすことを特徴とする請求項2記載の画像処理装置。
- 前記平滑化手段は、前記入力画像データの画素配置パターンに応じて平滑化を行うことを特徴とする請求項1記載の画像処理装置。
- 前記画像形成手段は、画像データに対するパルス幅変調を行うことを特徴とする請求項1記載の画像処理装置。
- 乱数データに基づいて入力画像データの画像処理を行い画像を形成する画像処理装置の制御方法であって、
前記入力画像データの領域毎に、乱数データの加算処理を行うか否かを指示する指示入力工程と、
前記入力画像データに対して画像輪郭の平滑化を行なう平滑化工程と、
前記平滑化された画像データに対して、前記指示入力工程において加算処理が指示されている領域について、乱数データを加算する加算工程と、
前記入力画像データに対して、前記平滑化工程において平滑化が施された領域については、前記加算工程において乱数データが加算されないように制御する加算制御工程と、
前記乱数データが加算された画像データに基づいて画像を形成する画像形成工程と、
を有することを特徴とする画像処理装置の制御方法。 - 画像形成装置に乱数データに基づいて入力画像データの画像処理を行い画像を形成させるための制御プログラムを記録した記録媒体であって、前記制御プログラムは前記画像形成装置に、
前記入力画像データの領域毎に、乱数データの加算処理を行うか否かを指示する指示入力工程と、
前記入力画像データに対して画像輪郭の平滑化を行なう平滑化工程と、
前記平滑化された画像データに対して、前記指示入力工程において加算処理が指示されている領域について、乱数データを加算する加算工程と、
前記入力画像データに対して、前記平滑化工程において平滑化が施された領域については、前記加算工程において乱数データが加算されないように制御する加算制御工程と、
前記乱数データが加算された画像データに基づいて画像を形成する画像形成工程と、
を実行させることを特徴とする記録媒体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP37141599A JP4471324B2 (ja) | 1999-12-27 | 1999-12-27 | 画像処理装置及びその制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP37141599A JP4471324B2 (ja) | 1999-12-27 | 1999-12-27 | 画像処理装置及びその制御方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001184504A JP2001184504A (ja) | 2001-07-06 |
JP2001184504A5 JP2001184504A5 (ja) | 2007-05-10 |
JP4471324B2 true JP4471324B2 (ja) | 2010-06-02 |
Family
ID=18498679
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP37141599A Expired - Lifetime JP4471324B2 (ja) | 1999-12-27 | 1999-12-27 | 画像処理装置及びその制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4471324B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4492090B2 (ja) * | 2003-10-20 | 2010-06-30 | 富士ゼロックス株式会社 | 画像形成装置および画像形成方法 |
-
1999
- 1999-12-27 JP JP37141599A patent/JP4471324B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2001184504A (ja) | 2001-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003087563A (ja) | 画像処理装置およびその制御方法 | |
JP2004235993A (ja) | 画像処理方法 | |
JP2011059445A (ja) | 画像形成装置、プレビュー画像の生成方法及びプログラム | |
US6791713B1 (en) | Image forming apparatus | |
JP4471324B2 (ja) | 画像処理装置及びその制御方法 | |
JPH1141473A (ja) | 画像処理装置と画像記録装置と画像形成装置 | |
JP4497684B2 (ja) | 画像処理装置及びその方法 | |
JP5344231B2 (ja) | 画像処理装置、画像処理方法、プログラム及び記録媒体 | |
JPH09261469A (ja) | 画像処理装置及び画像処理方法 | |
JP3880248B2 (ja) | 画像処理装置、画像処理方法および記憶媒体 | |
JP3736593B2 (ja) | 画像処理装置および画像平滑化方法 | |
JP6688193B2 (ja) | 画像処理装置、画像形成装置、画像処理方法、及び画像処理プログラム | |
JPH10278347A (ja) | 画像処理装置及び方法 | |
JP3554011B2 (ja) | 画像処理装置及び画像処理装置の制御方法 | |
JPH1169163A (ja) | 画像処理装置及び画像処理方法 | |
JP3619120B2 (ja) | 画像処理装置およびその方法 | |
JPH11331603A (ja) | 画像処理方法及び画像処理装置 | |
JPH0951425A (ja) | 画像処理装置及び方法 | |
JP2000175045A (ja) | 画像処理装置及びその制御方法 | |
JP2000125128A (ja) | 画像形成装置 | |
JP2615271B2 (ja) | 階調処理方法 | |
JPH1026849A (ja) | 画像形成装置及びその方法 | |
JP3666994B2 (ja) | 画像処理装置及び画像処理方法及び該画像処理のプログラムコードが格納されたコンピュータ可読媒体 | |
JP2000118045A (ja) | 画像形成装置 | |
JP2008164939A (ja) | 光走査装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061218 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061218 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20061218 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080806 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091113 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100226 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100301 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |