JPH10290524A - 電源装置の突入電流抑制回路 - Google Patents

Abstract

(57)【要約】 【課題】 簡単な回路構成により、起動時におけるアン
レギ状態を回避する。また、サーミスタの温度上昇を極
力抑える。 【解決手段】 負特性のサーミスタ14Ａ，14Ｂにより、
起動時における突入電流を抑制する。各サーミスタ14
Ａ，14Ｂは、異なる熱放散定数を有する。各サーミスタ
14Ａ，14Ｂに流れ込む起動電流が多い程、熱放散定数の
小さなサーミスタ14Ａは抵抗値が急速に低下する。これ
により、サーミスタ14Ａ，14Ｂ全体の抵抗値も大きくな
らず、アンレギ状態を回避できる。また、サーミスタ14
Ａ，14Ｂは、部分的に熱放散定数の小さなものを使用し
ているので、突入電流抑制回路14全体としての温度上昇
が小さくなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、負特性のサーミス
タにより構成される電源装置の突入電流抑制回路に関す
る。

【０００２】

【発明が解決しようとする課題】一般に、この種の電源
装置の入力部は、入力端子を介して印加される交流入力
電圧を整流器により整流し、この整流器からの整流出力
を平滑コンデンサにより平滑するようにしているが、整
流器の出力ラインの一側には、この出力ラインを流れる
突入電流を抑制するための負特性のサーミスタが挿入接
続されている。このサーミスタは、温度が上昇するにし
たがって抵抗値が低くなるものであり、通常は単独また
は同じ特性のものを２以上直列接続して使用する。そし
て、電源投入直後の抵抗値の高い状態においては、整流
器の出力ラインの突入電流を抑制するとともに、定常時
には、出力ラインを流れる電流により自己発熱してその
抵抗値を下げ、サーミスタによる損失を極力減らすよう
にしている。

【０００３】ところが、例えば−１０℃程度の低温時
に、交流入力電圧が低い状態で（例えば、ＡＣ１００Ｖ
以下）、全負荷で電源装置を起動させると、サーミスタ
の抵抗値が上昇している状態で、比較的大きな起動電流
が流れ込むことになり、サーミスタの電圧降下が大きく
なる。したがって、平滑コンデンサの両端電圧すなわち
負荷への供給電圧が定格以下となるアンレギ状態とな
り、電源装置が正常に立ち上がらなくなる不具合を生じ
る。

【０００４】こうした事態を避けるためには、熱放散し
にくい熱放散定数の小さなサーミスタを採用すれば、電
流が流れたときの内部温度の上昇が早くなり、抵抗値が
すぐに低くなるので、サーミスタの電圧降下が小さくな
って、突入電流抑制回路の出力側電圧である平滑コンデ
ンサの両端電圧がアンレギ状態になりにくくなる。しか
し、サーミスタ全体を熱放散定数の小さなものに取り替
えると、その分だけ素子の温度上昇が著しくなるので、
サーミスタを実装する基板温度が上昇して、基板の実装
密度を上げることができなくなる。また、電源装置の突
入電流抑制回路としては、他にサイリスタスイッチと抵
抗を用いたものも知られているが、この場合は、実装面
積を広く確保しなければならない上に、部品点数が増加
してコストが上昇するという問題を有する。

【０００５】そこで、本発明は上記問題点に鑑み、簡単
な回路構成により、起動時において回路の出力側電圧が
アンレギ状態になりにくく、かつ、温度上昇を極力抑え
ることのできる電源装置の突入電流抑制回路を提供する
ことをその目的とする。

【０００６】

【課題を解決するための手段】本発明は、前記目的を達
成するために、負特性のサーミスタにより起動時におけ
る突入電流を抑制するように構成した電源装置の突入電
流抑制回路において、熱放散定数の各々異なる前記サー
ミスタを２個以上用いて構成される。

【０００７】上記構成によれば、電源投入直後は、いず
れのサーミスタの温度上昇を起こしていないため抵抗値
も高く、起動時における突入電流を効果的に抑制する。
その後、サーミスタに電流が流れるにしたがって、各サ
ーミスタの抵抗値は徐々に低下するが、全負荷状態で各
サーミスタに流れ込む起動電流が多い程、熱放散定数の
小さなサーミスタはすぐに温度上昇を起こして、逆にサ
ーミスタのケースサイズも小さいので放熱しにくくな
り、抵抗値が急激に低下する。よって、サーミスタ全体
の抵抗値も大きくならず、電圧降下もある程度小さくな
って、突入電流抑制回路の出力側電圧が定格以下となる
アンレギ状態を回避することができる。

【０００８】また、熱放散定数の小さなサーミスタは放
散しにくく、温度も急速に上昇するが、熱放散定数の大
きなサーミスタは逆に放熱しやすく、温度上昇も緩やか
なため、突入電流抑制回路全体としての温度上昇度は、
サーミスタの全てを熱放散定数の小さなものに取り替え
た場合に比べて緩和される。したがって、これらのサー
ミスタを例えば基板に実装した場合でも、基板の温度上
昇を極力抑えて、その実装密度を高めることが可能にな
る。さらに、サイリスタなどの半導体スイッチを用いな
いサーミスタだけの簡単な構成であるため、部品点数の
増加や、コストの上昇を起こさない。

【０００９】

【発明の実施形態】以下、本発明の電源装置の一実施例
について、添付図面を参照しながら説明する。電源装置
の入力部の電気的構成を示す図１おいて、１，２は交流
電圧が入力する入力端子、また、３はグランドすなわち
接地端子で、前記入力端子１，２にはラインフィルタ４
が接続される。ラインフィルタ４は、主に低域のノーマ
ルモードノイズを除去するアクロス・ザ・ライン・コン
デンサ５，６と、主に高域のノーマルモードノイズおよ
びコモンモードノイズを除去するライン・バイパス・コ
ンデンサ７，８と、主に低域のコモンモードノイズを除
去するコモンモードチョークコイル９，10とにより構成
される。なお、本実施例では、コモンモードノイズを効
果的に除去するために、二段のコモンモードチョークコ
イル９，10を有しているが、これは一段であってもよ
い。また、ラインフィルタ４の内部構成は、本実施例の
ものに限定されない。

【００１０】11は、前記入力端子１，２間の交流入力電
圧を整流するダイオードブリッジからなる整流器で、こ
の整流器11の入力側は、ラインフィルタ４の最後段にあ
るコモンモードチョークコイル10に接続される。また、
12は整流器11からの整流出力に含まれるリプル成分を小
さくするための平滑コンデンサであり、ここで平滑され
た直流電圧が、高調波電流抑制回路であるチョッパ型の
昇圧回路13に印加される。なお、整流器11は、本実施例
のようなブリッジ型のものに限らず、各種タイプのもの
を使用できる。

【００１１】整流器11の出力ラインの一方には、抵抗値
は同一であるが、熱放散定数の各々異なる突入電流抑制
用のサーミスタ14Ａ，14Ｂが直列に挿入接続される。そ
して、これらのサーミスタ14Ａ，14Ｂにより、サイリス
タなどの半導体スイッチの存在しない突入電流抑制回路
14を構成する。なお、ここでいう熱放散定数が異なると
いう意味は、スペック（仕様）上、同一の熱放散定数を
有するサーミスタの誤差やばらつきを指すものではな
く、少なくとも熱放散定数の異なる仕様のサーミスタ14
Ａ，14Ｂを選択することを意味する。また、前記同一の
抵抗値というのも、スペック上同一の抵抗値を有するサ
ーミスタ14Ａ，14Ｂを選択することを意味し、同一仕様
であっても個々に存在する誤差やばらつきは、許容範囲
内において無視する。

【００１２】本実施例では、整流器11の出力側一端に、
熱放散定数の小さなサーミスタ14Ａの一端を接続し、こ
のサーミスタ14Ａの他端に、熱放散定数の大きなサーミ
スタ14Ｂの一端を接続する。また、これらのサーミスタ
14Ａ，14Ｂは、電源投入直後の低温時には抵抗値が高
く、定常時の電流が流れているときには自己発熱により
抵抗値が下がる負特性のものを使用する。熱放散定数の
小さなサーミスタ14Ａは、熱放散定数の大きなサーミス
タ14Ｂに比べて、サーミスタのケースサイズが小さく熱
が放散しにくいため温まりやすく、また、一旦温度上昇
すると、冷めにくいという特性を有する。したがって、
サーミスタ14Ａ，14Ｂを直列接続して電流を流すと、自
己発熱によりサーミスタ14Ａのほうが急速に抵抗値が減
少し、サーミスタ14Ｂは緩やかに抵抗値が減少する。な
お、このサーミスタ14Ａ，14Ｂの接続は前後逆であって
もよい。また、整流器11の他方の出力ラインに接続して
もよい。

【００１３】前記昇圧回路13は、平滑コンデンサ12の両
端間に、昇圧用のチョークコイル16とＭＯＳ型ＦＥＴか
らなるスイッチング素子17との直列回路を接続するとと
もに、スイッチング素子17の両端間にダイオード18とコ
ンデンサ19との直列回路を接続し、このコンデンサ19の
両端間に、主トランス20の一次巻線とＭＯＳ型ＦＥＴか
らなる主スイッチング素子21との直列回路を接続して構
成される。また、この主トランス20と主スイッチング素
子21とにより、直流を交流に変換する電源装置の主イン
バータ回路22を構成する。そして、スイッチング素子17
のオン時には、チョークコイル16にエネルギーを蓄え、
スイッチング素子17のオフ時には、このチョークコイル
16に蓄えたエネルギーを平滑コンデンサ12の両端電圧に
重畳させて、昇圧回路13の出力側にあるコンデンサ19の
両端電圧すなわち主インバータ回路22の印加電圧を昇圧
させる。それと共に、スイッチング素子17のスイッチン
グ動作により、昇圧回路13が入力端子１，２間の交流入
力電圧と入力電流の波形を近付けることで、力率の改善
ひいては高調波電流の抑制を達成するようにしている。

【００１４】次に、上記構成につきその作用を説明す
る。起動時の電源投入直後には、入力端子１，２間に交
流入力電圧を印加すると、ラインフィルタ４から整流器
11の出力ラインを通過して、サーミスタ14Ａ，14Ｂに突
入電流が流れ込む。しかし、これらのサーミスタ14Ａ，
14Ｂは、温度が低く抵抗値の高い状態となっており、電
源投入直後において入力回路である昇圧回路13への突入
電流の流れ込みは抑制される。その後、各サーミスタ14
Ａ，14Ｂに電流が流れ込むのにしたがって、サーミスタ
14Ａ，14Ｂは自己発熱して抵抗値が徐々に低下するが、
電源装置の出力側に接続される負荷が大きい全負荷状態
では、起動時において各サーミスタ14Ａ，14Ｂに流れ込
む起動電流が多くなり、その分だけ熱放散定数の小さな
サーミスタ14Ａはすぐに温度上昇を起こして、冷めにく
くなる。これにより、サーミスタ14Ａの抵抗値は急速に
低下し、熱放散定数の大きなサーミスタ14Ｂを含めたサ
ーミスタ14Ａ，14Ｂ全体の抵抗値も低くなって、この間
の電圧降下もある程度小さくなるので、平滑コンデンサ
12の端子間電圧すなわち突入電流抑制回路14の出力電圧
の落ち込みを緩和することができ、いわゆるアンレギ状
態となって電源装置が立ち上がらなくな欠点が回避され
る。

【００１５】その後の定常状態においては、入力端子
１，２間に印加される交流入力電圧が、整流器11および
平滑コンデンサ12にて整流平滑され、昇圧回路13に供給
される。また、ラインフィルタ４は、ライン−ライン間
に発生するノーマルモードノイズと、ライン−グランド
間に発生するコモンモードノイズを減衰除去する。整流
器11の整流出力は昇圧回路13により昇圧され、主インバ
ータ回路22に印加される。この際、スイッチング素子17
をスイッチングすることにより、チョークコイル16を介
して入力端子１，２間に取り込まれる電流波形を正弦波
状に制御するので、結果的に電源装置の力率が改善さ
れ、入力電流の高調波成分をほぼ零にまで抑制できる。
前記サーミスタ14Ａ，14Ｂは、整流器11の出力ラインを
通過する電流により自己発熱して抵抗値が低下する。こ
れにより、サーミスタ14Ａ，14Ｂによる損失は極力低減
される。

【００１６】このように、本実施例では、電源投入直後
は、いずれのサーミスタ14Ａ，14Ｂの温度上昇を起こし
ていないため抵抗値も高く、起動時における突入電流を
効果的に抑制する。その後、各サーミスタ14Ａ，14Ｂに
電流が流れるにしたがって、サーミスタ14Ａ，14Ｂの抵
抗値は徐々に低下するが、全負荷状態で各サーミスタ14
Ａ，14Ｂに流れ込む起動電流が多い程、熱放散定数の小
さなサーミスタ14Ａはすぐに温度上昇を起こして、逆に
冷めにくくなり、抵抗値が急激に低下する。よって、サ
ーミスタ14Ａ，14Ｂ全体の抵抗値も大きくならず、電圧
降下もある程度小さくなって、突入電流抑制回路14の出
力側電圧が定格以下となるアンレギ状態を回避すること
ができる。

【００１７】また、熱放散定数の小さなサーミスタ14Ａ
は放散しにくく、温度も急速に上昇するが、熱放散定数
の大きなサーミスタ14Ｂは逆に放熱しやすく、温度上昇
も緩やかなため、突入電流抑制回路14全体としての温度
上昇度は、サーミスタの全てを熱放散定数の小さなもの
に取り替えた場合に比べて緩和される。したがって、こ
れらのサーミスタ14Ａ，14Ｂを例えば基板に実装した場
合でも、基板の温度上昇を極力抑えて、その実装密度を
高めることが可能になる。さらに、サイリスタなどの半
導体スイッチを用いないサーミスタ14Ａ，14Ｂだけの簡
単な構成であるため、部品点数の増加や、コストの上昇
を起こさない。

【００１８】つまり、負特性のサーミスタ14Ａ，14Ｂに
より起動時における突入電流を抑制するように構成した
電源装置の突入電流抑制回路14において、熱放散定数の
各々異なる前記サーミスタ14Ａ，14Ｂを２個以上用いる
ことによって、簡単な回路構成により、起動時において
突入電流抑制回路14の出力側電圧がアンレギ状態になり
にくく、かつ、温度上昇を極力抑えることが可能とな
る。

【００１９】なお、本発明は上記実施例に限定されるも
のではなく、本発明の要旨の範囲において種々の変形実
施が可能である。

【００２０】

【発明の効果】本発明は、負特性のサーミスタにより起
動時における突入電流を抑制するように構成した電源装
置の突入電流抑制回路において、熱放散定数の各々異な
る前記サーミスタを２個以上用いて構成され、簡単な回
路構成により、起動時において回路の出力側電圧がアン
レギ状態になりにくく、かつ、温度上昇を極力抑えるこ
とのできる電源装置の突入電流抑制回路を提供できる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す電源装置の入力部の回
路図である。

【符号の説明】

14 突入電流抑制回路 14Ａ，14Ｂ サーミスタ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 ＦＩ Ｈ０１Ｃ 7/13 Ｈ０１Ｃ 7/13

Claims (1)

【特許請求の範囲】
1. 【請求項１】 負特性のサーミスタにより起動時におけ
   る突入電流を抑制するように構成した電源装置の突入電
   流抑制回路において、熱放散定数の各々異なる前記サー
   ミスタを２個以上用いたことを特徴とする電源装置の突
   入電流抑制回路。