JPH10284694A - 無線周波数以上で動作する電子回路をサポートするシリコン製基板を有する物品 - Google Patents
無線周波数以上で動作する電子回路をサポートするシリコン製基板を有する物品Info
- Publication number
- JPH10284694A JPH10284694A JP10081967A JP8196798A JPH10284694A JP H10284694 A JPH10284694 A JP H10284694A JP 10081967 A JP10081967 A JP 10081967A JP 8196798 A JP8196798 A JP 8196798A JP H10284694 A JPH10284694 A JP H10284694A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- silicon substrate
- resistivity
- polycrystalline
- inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 74
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 14
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 14
- 239000010703 silicon Substances 0.000 title claims abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 37
- 230000005540 biological transmission Effects 0.000 claims abstract description 21
- 239000013078 crystal Substances 0.000 claims description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 27
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 230000001939 inductive effect Effects 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 2
- 239000013067 intermediate product Substances 0.000 abstract 1
- 239000000047 product Substances 0.000 abstract 1
- 239000004020 conductor Substances 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 239000011521 glass Substances 0.000 description 7
- 235000012431 wafers Nutrition 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 239000004642 Polyimide Substances 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 238000004804 winding Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- LFVLUOAHQIVABZ-UHFFFAOYSA-N Iodofenphos Chemical compound COP(=S)(OC)OC1=CC(Cl)=C(I)C=C1Cl LFVLUOAHQIVABZ-UHFFFAOYSA-N 0.000 description 1
- 238000010420 art technique Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010344 co-firing Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/147—Semiconductor insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Abstract
(57)【要約】
【課題】 高い抵抗率を有する低コストの基板を提供す
る。 【解決手段】 無線周波数以上で動作する電子回路をサ
ポートするシリコン製基板を有する物品において、前記
シリコン製基板７１は、抵抗率が２００Ω・ｃｍ以上の
多結晶シリコン製基板であることを特徴とする。
る。 【解決手段】 無線周波数以上で動作する電子回路をサ
ポートするシリコン製基板を有する物品において、前記
シリコン製基板７１は、抵抗率が２００Ω・ｃｍ以上の
多結晶シリコン製基板であることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、低損失基板を有す
る高周波装置（例えばＲＦ、ＵＨＦ、又はマイクロウェ
ーブのトランシーバ）に関し、特に、基板上に伝送ライ
ン及び／又は平面状インダクタを有する装置に関する。
る高周波装置（例えばＲＦ、ＵＨＦ、又はマイクロウェ
ーブのトランシーバ）に関し、特に、基板上に伝送ライ
ン及び／又は平面状インダクタを有する装置に関する。
【０００２】
【従来の技術】近年、かなりの努力が携帯電話あるいは
他の個人用通信装置のような高周波電子装置の開発に費
やされている。このような装置を市販するためには、バ
ッテリの長寿命化のために電力消費を低く抑え、且つ製
造コストを安くしなければならない。
他の個人用通信装置のような高周波電子装置の開発に費
やされている。このような装置を市販するためには、バ
ッテリの長寿命化のために電力消費を低く抑え、且つ製
造コストを安くしなければならない。
【０００３】現在の高周波装置は、トランジスタのよう
な活性素子以外に、受動素子及び伝送ライン、抵抗、キ
ャパシタ、インダクタを必要とする。抵抗とキャパシタ
は、従来のＩＣ技術に容易に適合できるが、従来技術の
インダクタは容易には適合できない。さらにまた従来の
インダクタは、チップ上に大きな表面積を占有し、Ｑ係
数が比較的低い。
な活性素子以外に、受動素子及び伝送ライン、抵抗、キ
ャパシタ、インダクタを必要とする。抵抗とキャパシタ
は、従来のＩＣ技術に容易に適合できるが、従来技術の
インダクタは容易には適合できない。さらにまた従来の
インダクタは、チップ上に大きな表面積を占有し、Ｑ係
数が比較的低い。
【０００４】従来、集積回路で用いられるインダクタ
は、抵抗性基板、例えば単結晶シリコン（Ｓｉ製基板、
ガラス製基板、あるいは共焼型セラミック基板）上に形
成されている。しかしこれらは、それぞれ欠点を有す
る。
は、抵抗性基板、例えば単結晶シリコン（Ｓｉ製基板、
ガラス製基板、あるいは共焼型セラミック基板）上に形
成されている。しかしこれらは、それぞれ欠点を有す
る。
【０００５】単結晶Ｓｉ基板は、熱を除去するために高
い熱伝導率を有する。単結晶Ｓｉ基板は、フリップチッ
プ、細く薄いフィルムによる相互接続が容易に可能とな
り、集積化された抵抗とキャパシタと容易に適合性があ
り、今日まで最適の電気環境を提供する最小の部品を構
成している。単結晶Ｓｉ基板上のインダクタは、正確に
モデル化され、シュミレートされ、それ故に回路設計及
び回路の開発が容易となっている。
い熱伝導率を有する。単結晶Ｓｉ基板は、フリップチッ
プ、細く薄いフィルムによる相互接続が容易に可能とな
り、集積化された抵抗とキャパシタと容易に適合性があ
り、今日まで最適の電気環境を提供する最小の部品を構
成している。単結晶Ｓｉ基板上のインダクタは、正確に
モデル化され、シュミレートされ、それ故に回路設計及
び回路の開発が容易となっている。
【０００６】しかし、現在市販されている単結晶Ｓｉ基
板の抵抗率は、２０００Ω・ｃｍ以下しかなく、高い抵
抗率の単結晶Ｓｉウェハーのコストは高く、抵抗率が増
加するとその分コストも増加する。単結晶Ｓｉ基板上の
従来技術に係るインダクタは、そのインダクタのインダ
クタンスと形状に依存して、そのＱ係数は１０〜２０が
得られる。
板の抵抗率は、２０００Ω・ｃｍ以下しかなく、高い抵
抗率の単結晶Ｓｉウェハーのコストは高く、抵抗率が増
加するとその分コストも増加する。単結晶Ｓｉ基板上の
従来技術に係るインダクタは、そのインダクタのインダ
クタンスと形状に依存して、そのＱ係数は１０〜２０が
得られる。
【０００７】現在でも単結晶Ｓｉ基板上で高いＱ係数の
インダクタを得る努力が行われている。しかし提案され
た構造は、きわめて複雑であり、そのため高価で且つ製
造が難しい物である。これに関しては例えば、文献“Mu
ltilevel inductors boost wireless design”,Electro
nic Engineering Times, October 21, 1996, p.39,を参
照のこと。同文献は、単結晶Ｓｉ基板上に２層レベルの
インダクタの形成について述べており、このインダクタ
のインダクタンスは、１．５ｎＨでＱ係数は２４である
と報告している。フロートゾーン（float-zone）の単結
晶Ｓｉ基板を用いると、Ｑ係数は３０まで増加させるこ
とができ、さらにサファイアの基板を用いるとＱ係数は
４２まで高めることが出来る。Ｓｉ製基板を用いたマル
チチップモジュールは例えば、文献“multichip Module
Technologies and Alternatives”, D. A.Doane et a
l., editors, Van Nostrand Reinhold, New York 1993,
（特に第１６章）で議論されている。
インダクタを得る努力が行われている。しかし提案され
た構造は、きわめて複雑であり、そのため高価で且つ製
造が難しい物である。これに関しては例えば、文献“Mu
ltilevel inductors boost wireless design”,Electro
nic Engineering Times, October 21, 1996, p.39,を参
照のこと。同文献は、単結晶Ｓｉ基板上に２層レベルの
インダクタの形成について述べており、このインダクタ
のインダクタンスは、１．５ｎＨでＱ係数は２４である
と報告している。フロートゾーン（float-zone）の単結
晶Ｓｉ基板を用いると、Ｑ係数は３０まで増加させるこ
とができ、さらにサファイアの基板を用いるとＱ係数は
４２まで高めることが出来る。Ｓｉ製基板を用いたマル
チチップモジュールは例えば、文献“multichip Module
Technologies and Alternatives”, D. A.Doane et a
l., editors, Van Nostrand Reinhold, New York 1993,
（特に第１６章）で議論されている。
【０００８】ガラス製基板は、良好な絶縁体であり、そ
のため高いＱ係数を有するインダクタを構成する。しか
し、ガラス基板は熱伝導性が悪く、また別の欠点もあ
る。ガラスは比較的壊れやすいために、ガラス製基板と
他の材料（Ｓｉ）との間の熱膨張率差により、基板内に
クラックや破損がしばしば発生し、その結果歩留まりが
下がり、信頼性も下がることになる。ガラスベースの技
術の例は、例えばD-W. Wu,1996 IEEE MTT-S Digest, pa
per WE 3D-3を参照のこと。
のため高いＱ係数を有するインダクタを構成する。しか
し、ガラス基板は熱伝導性が悪く、また別の欠点もあ
る。ガラスは比較的壊れやすいために、ガラス製基板と
他の材料（Ｓｉ）との間の熱膨張率差により、基板内に
クラックや破損がしばしば発生し、その結果歩留まりが
下がり、信頼性も下がることになる。ガラスベースの技
術の例は、例えばD-W. Wu,1996 IEEE MTT-S Digest, pa
per WE 3D-3を参照のこと。
【０００９】共焼型（Co-fired）セラミック製基板は、
高い抵抗率を有し、且つ高いＱ係数のインダクタを形成
する。しかし、共焼型のセラミック基板は熱伝導率が低
く、導電性構造体を形成するためにスクリーンプリンテ
ィング（screen printing）を使用する必要があり、そ
の結果、特徴サイズが必然的に大きくなる。かくして通
常、セラミック製の数層が薄いフィルム技術と同様に集
積化レベルを達成するのに必要である。このような基板
は高価で、このような基板を含む回路を形成することが
困難である
高い抵抗率を有し、且つ高いＱ係数のインダクタを形成
する。しかし、共焼型のセラミック基板は熱伝導率が低
く、導電性構造体を形成するためにスクリーンプリンテ
ィング（screen printing）を使用する必要があり、そ
の結果、特徴サイズが必然的に大きくなる。かくして通
常、セラミック製の数層が薄いフィルム技術と同様に集
積化レベルを達成するのに必要である。このような基板
は高価で、このような基板を含む回路を形成することが
困難である
【００１０】
【発明が解決しようとする課題】本発明は、従来の単結
晶Ｓｉの利点を有し、且つそれよりも高い抵抗率を有す
る低コストの基板を提供することである。さらにこのよ
うな基板上に回路を形成する方法を提供する。
晶Ｓｉの利点を有し、且つそれよりも高い抵抗率を有す
る低コストの基板を提供することである。さらにこのよ
うな基板上に回路を形成する方法を提供する。
【００１１】Ｓｉの真性の抵抗率３００Ｋで、２．５×
１０5Ω・ｃｍであり、例えばこれに関してはB. G. Str
eetman, “Solid Stare Eledtronic Devices”,2nd edi
tion, 1980, p.443を参照のこと。しかし、このような
高い抵抗率のシリコンは通常、市販されておらず、また
市販されていても高価である。
１０5Ω・ｃｍであり、例えばこれに関してはB. G. Str
eetman, “Solid Stare Eledtronic Devices”,2nd edi
tion, 1980, p.443を参照のこと。しかし、このような
高い抵抗率のシリコンは通常、市販されておらず、また
市販されていても高価である。
【００１２】
【課題を解決するための手段】本発明は、特許請求の範
囲に記載したとおりである。本発明は、低コストで低損
失（高い抵抗率）の基板を有し、この基板上に形成され
た伝送ライン及び／又はインダクティブ（誘導性）回路
要素を有する物品（例えば、高周波トランシーバ、ワイ
ヤレス電話機、パーソナルコミューニケーター、あるい
はこのようなトランシーバ、ワイヤレス電話機、パーソ
ナルコミューニケーター）を含んだシステムにおいて実
現できる。
囲に記載したとおりである。本発明は、低コストで低損
失（高い抵抗率）の基板を有し、この基板上に形成され
た伝送ライン及び／又はインダクティブ（誘導性）回路
要素を有する物品（例えば、高周波トランシーバ、ワイ
ヤレス電話機、パーソナルコミューニケーター、あるい
はこのようなトランシーバ、ワイヤレス電話機、パーソ
ナルコミューニケーター）を含んだシステムにおいて実
現できる。
【００１３】さらに具体的に説明すると、これらの本発
明が適用される物品はシリコン基板を有する。実施例に
おいては、誘導性回路要素（例、スパイラルコイル）
は、基板上に形成され、その結果、誘導性回路要素のＱ
係数はシリコン本体の抵抗率の関数となる。一般には、
誘導性回路要素（「インダクタ」と称する）がシリコン
上に配置され誘電体層（通常ＳｉＯ2）がこのシリコン
製基板とインダクタとの間に配置されている。インダク
タのＱはインダクタの電磁界がシリコン本体を貫通する
場合にはシリコン本体の抵抗率の関数である。
明が適用される物品はシリコン基板を有する。実施例に
おいては、誘導性回路要素（例、スパイラルコイル）
は、基板上に形成され、その結果、誘導性回路要素のＱ
係数はシリコン本体の抵抗率の関数となる。一般には、
誘導性回路要素（「インダクタ」と称する）がシリコン
上に配置され誘電体層（通常ＳｉＯ2）がこのシリコン
製基板とインダクタとの間に配置されている。インダク
タのＱはインダクタの電磁界がシリコン本体を貫通する
場合にはシリコン本体の抵抗率の関数である。
【００１４】シリコン本体は、２００Ω・ｃｍ以上、好
ましくは１０4Ω以上、あるいはそれ以上の抵抗率を有
する多結晶シリコン本体である。本発明により、低コス
トで高抵抗率の多結晶シリコン基板を具備する結果、高
周波装置はその性能が改善される。
ましくは１０4Ω以上、あるいはそれ以上の抵抗率を有
する多結晶シリコン本体である。本発明により、低コス
トで高抵抗率の多結晶シリコン基板を具備する結果、高
周波装置はその性能が改善される。
【００１５】例えば、インダクタのＱ値が改善され及び
／又は伝送ラインが低損失となる。通常、従来の単結晶
Ｓｉ製基板を有する類似の従来技術の装置に比較してコ
ストが低減される。
／又は伝送ラインが低損失となる。通常、従来の単結晶
Ｓｉ製基板を有する類似の従来技術の装置に比較してコ
ストが低減される。
【００１６】「多結晶」シリコンとは、２００Ω・ｃｍ
以上の抵抗率が得られる程度に、粒子境界散乱が大きく
なるような、構成粒子のサイズが小さなシリコンを意味
する。例として、粒子のサイズの平均は１０μｍ以下で
ある。
以上の抵抗率が得られる程度に、粒子境界散乱が大きく
なるような、構成粒子のサイズが小さなシリコンを意味
する。例として、粒子のサイズの平均は１０μｍ以下で
ある。
【００１７】
【発明の実施の形態】高抵抗率の多結晶Ｓｉは、比較的
低コストで入手しやすいが、その理由はこのような材料
は電子部品の製造に必要な単結晶Ｓｉの製造途中の中間
生成物だからである。本発明に適した多結晶Ｓｉは、Ad
vanced Silicon Materials,Inc（Moses Lake, Washinto
n）から入手することが出来る。
低コストで入手しやすいが、その理由はこのような材料
は電子部品の製造に必要な単結晶Ｓｉの製造途中の中間
生成物だからである。本発明に適した多結晶Ｓｉは、Ad
vanced Silicon Materials,Inc（Moses Lake, Washinto
n）から入手することが出来る。
【００１８】多結晶Ｓｉ材料は、ブール（とっくり）の
形状をしており、従来の単結晶Ｓｉ材料に比較してコス
トは、約５０％以下である。ウェハーに切断し、ウェハ
ーを研磨するコストは、両方のタイプのＳｉともほぼ同
一と予想されるが、少なくとも本発明が幅広く用いられ
ることにより、多結晶ウェハーの需要が増加すると予想
される。しかし、多結晶Ｓｉのボールは、応力がかかっ
た状態にあり、ボールを切断する前に適宜の熱処理（１
０００°Ｃで１２時間）により応力を取り除くことが好
ましい。このような熱処理は、多結晶Ｓｉウェハーのコ
ストの上昇にはならず、従来の単結晶Ｓｉウェハーに対
し、多結晶Ｓｉウェハーのコストの利点にはあまり影響
を及ぼさないものと思われる。
形状をしており、従来の単結晶Ｓｉ材料に比較してコス
トは、約５０％以下である。ウェハーに切断し、ウェハ
ーを研磨するコストは、両方のタイプのＳｉともほぼ同
一と予想されるが、少なくとも本発明が幅広く用いられ
ることにより、多結晶ウェハーの需要が増加すると予想
される。しかし、多結晶Ｓｉのボールは、応力がかかっ
た状態にあり、ボールを切断する前に適宜の熱処理（１
０００°Ｃで１２時間）により応力を取り除くことが好
ましい。このような熱処理は、多結晶Ｓｉウェハーのコ
ストの上昇にはならず、従来の単結晶Ｓｉウェハーに対
し、多結晶Ｓｉウェハーのコストの利点にはあまり影響
を及ぼさないものと思われる。
【００１９】多結晶Ｓｉ基板を使用することは、従来の
単結晶Ｓｉ基板に対する経済的な利点のみならず、技術
的な利点、例えば高いＱ値と低損失の伝送ラインを有す
るインダクタを得ることが出来る。
単結晶Ｓｉ基板に対する経済的な利点のみならず、技術
的な利点、例えば高いＱ値と低損失の伝送ラインを有す
るインダクタを得ることが出来る。
【００２０】多結晶Ｓｉ基板は、通常高周波（例、Ｒ
Ｆ、ＵＨＦ、マイクロ波周波数、通常８００ＭＨｚ）の
アプリケーションでの使用が見いだされる。このような
材料は、高周波で高抵抗率を有する。このことを次に説
明する。
Ｆ、ＵＨＦ、マイクロ波周波数、通常８００ＭＨｚ）の
アプリケーションでの使用が見いだされる。このような
材料は、高周波で高抵抗率を有する。このことを次に説
明する。
【００２１】共通平面の導波路（Co-planar waveguid
e：ＣＰＷ）の伝送ラインは、図１に示す多結晶Ｓｉ基
板上に、従来手段により形成される。この基板は市販さ
れている多結晶Ｓｉ（６７３μｍ厚）である。伝送ライ
ン１０は２ｍｍ、６ｍｍ、１６ｍｍ長で、中心導体１１
は５０μｍ幅で、中心導体１１と接地電極１２との間の
スペースは３９μｍである。接地電極１２と中心導体１
１は、３μ厚のＡｌである。
e：ＣＰＷ）の伝送ラインは、図１に示す多結晶Ｓｉ基
板上に、従来手段により形成される。この基板は市販さ
れている多結晶Ｓｉ（６７３μｍ厚）である。伝送ライ
ン１０は２ｍｍ、６ｍｍ、１６ｍｍ長で、中心導体１１
は５０μｍ幅で、中心導体１１と接地電極１２との間の
スペースは３９μｍである。接地電極１２と中心導体１
１は、３μ厚のＡｌである。
【００２２】伝送ラインは、２ＧＨｚ〜１８ＧＨｚの周
波数範囲に渡って散乱（scattering）パラメータ（S-ma
trix）を測定することにより特徴づけることができる。
このような測定は、従来公知のものであり、市販の装
置、例えばHewlett-Packard 8510 Network Analyzerに
より行うことができる。
波数範囲に渡って散乱（scattering）パラメータ（S-ma
trix）を測定することにより特徴づけることができる。
このような測定は、従来公知のものであり、市販の装
置、例えばHewlett-Packard 8510 Network Analyzerに
より行うことができる。
【００２３】このＳ21マトリックス要素は、伝送ライン
損失と不適合損失（mismatch loss）を有する。後者の
不適合損失は、異なる長さの伝送ラインを比較し、ある
ラインの伝送ライン損失の値を算出することにより、測
定されたＳ21から取り除くことができる。伝送ライン損
失は、伝送ラインが高周波で、如何なる性能を示すかを
表すものである。伝送ライン損失が小さくなると、性能
が良くなる。
損失と不適合損失（mismatch loss）を有する。後者の
不適合損失は、異なる長さの伝送ラインを比較し、ある
ラインの伝送ライン損失の値を算出することにより、測
定されたＳ21から取り除くことができる。伝送ライン損
失は、伝送ラインが高周波で、如何なる性能を示すかを
表すものである。伝送ライン損失が小さくなると、性能
が良くなる。
【００２４】１８ＧＨｚで測定された挿入損失は、２ｍ
ｍ長のライン、６ｍｍ長のライン、１６ｍｍ長のライン
に対し、それぞれ０．６ｄＢ、０．７ｄＢ、１．０ｄＢ
で、０．２５ｄＢ／ｃｍ、０．３ｄＢ／ｃｍ、０．２９
ｄＢ／ｃｍの値となる。これらの結果から、多結晶Ｓｉ
基板は、半絶縁性のＧａＡｓ基板に比較して優れた電気
的性能を有し、とくにＧａＡｓよりも熱分散性能と機械
的強度ははるかに優れている。
ｍ長のライン、６ｍｍ長のライン、１６ｍｍ長のライン
に対し、それぞれ０．６ｄＢ、０．７ｄＢ、１．０ｄＢ
で、０．２５ｄＢ／ｃｍ、０．３ｄＢ／ｃｍ、０．２９
ｄＢ／ｃｍの値となる。これらの結果から、多結晶Ｓｉ
基板は、半絶縁性のＧａＡｓ基板に比較して優れた電気
的性能を有し、とくにＧａＡｓよりも熱分散性能と機械
的強度ははるかに優れている。
【００２５】図２は、多結晶Ｓｉ上のＣＰＷ伝送ライン
のＳ２１対周波数の関係を表すグラフである。挿入損失
は比較的低く、２ＧＨｚ〜１８ＧＨｚに渡って周波数独
立性がある。
のＳ２１対周波数の関係を表すグラフである。挿入損失
は比較的低く、２ＧＨｚ〜１８ＧＨｚに渡って周波数独
立性がある。
【００２６】図３と図４の測定は、従来技術、例えばHe
wlett-Packard 4291 Impedance Analyzerを用いて行わ
れた。
wlett-Packard 4291 Impedance Analyzerを用いて行わ
れた。
【００２７】高周波アプリケーション用の材料の重要な
パラメータは、誘電率（dilectricconstant）とロスタ
ンジェント（loss tangent）である。図３は、単結晶Ｓ
ｉと多結晶Ｓｉの誘電率と周波数との関係を表すグラフ
であり、カーブ３１は単結晶Ｓｉを示し、カーブ３２は
多結晶Ｓｉを示す。２つの材料はほぼ同一の誘電率を有
することが解る。
パラメータは、誘電率（dilectricconstant）とロスタ
ンジェント（loss tangent）である。図３は、単結晶Ｓ
ｉと多結晶Ｓｉの誘電率と周波数との関係を表すグラフ
であり、カーブ３１は単結晶Ｓｉを示し、カーブ３２は
多結晶Ｓｉを示す。２つの材料はほぼ同一の誘電率を有
することが解る。
【００２８】図４は、単結晶Ｓｉと多結晶Ｓｉのロスタ
ンジェントと周波数との関係を表すグラフであり、カー
ブ４１は単結晶Ｓｉを示し、カーブ４２は多結晶Ｓｉを
示す。図４から明らかなように、ポリシリコン（抵抗
率：約１０ｋΩ・ｃｍ）は、単結晶Ｓｉ（抵抗率：約２
ｋΩ・ｃｍ）よりははるかに低いロスタンジェントを有
する。ポリシリコンのロスタンジェントは、ガラスのロ
スタンジェントとほぼ同一である。
ンジェントと周波数との関係を表すグラフであり、カー
ブ４１は単結晶Ｓｉを示し、カーブ４２は多結晶Ｓｉを
示す。図４から明らかなように、ポリシリコン（抵抗
率：約１０ｋΩ・ｃｍ）は、単結晶Ｓｉ（抵抗率：約２
ｋΩ・ｃｍ）よりははるかに低いロスタンジェントを有
する。ポリシリコンのロスタンジェントは、ガラスのロ
スタンジェントとほぼ同一である。
【００２９】図５は、多結晶Ｓｉ基板上のスパイラル上
のインダクタ（５００μｍ×５００μｍ）の上面図を示
す。図６は、図５のＡ−Ａ’−Ａ”に沿った断面図であ
る。ただし、明確にするため図６は２本のインダクタの
巻回のみを示す。
のインダクタ（５００μｍ×５００μｍ）の上面図を示
す。図６は、図５のＡ−Ａ’−Ａ”に沿った断面図であ
る。ただし、明確にするため図６は２本のインダクタの
巻回のみを示す。
【００３０】図６において、７１は多結晶Ｓｉ基板（６
７５μｍ厚で約１０4Ω・ｃｍの抵抗率）を、７２は１
μｍ厚のＳｉＯ2層を、７３はＡｌ製の導体で、開口７
６２と７６１を接続する。７４と７５はそれぞれ５μｍ
厚のポリイミド層で、７８１〜７８４はインダクタライ
ン（一般には、１５μｍ×３μｍ断面のＡｌ製で隣接す
るラインとの間に１５μｍの間がある）である。７７は
接地ライン接点を、７９は第２のインダクタ端子を表
す。ポリイミド層７４をパターン化してビアホール（開
口）を形成し、層７５をパターン化して接点７９１、７
９２により示されるように導体への電気接点を形成す
る。７９３はインダクタを端子７９２に接続する短い導
電ラインである。
７５μｍ厚で約１０4Ω・ｃｍの抵抗率）を、７２は１
μｍ厚のＳｉＯ2層を、７３はＡｌ製の導体で、開口７
６２と７６１を接続する。７４と７５はそれぞれ５μｍ
厚のポリイミド層で、７８１〜７８４はインダクタライ
ン（一般には、１５μｍ×３μｍ断面のＡｌ製で隣接す
るラインとの間に１５μｍの間がある）である。７７は
接地ライン接点を、７９は第２のインダクタ端子を表
す。ポリイミド層７４をパターン化してビアホール（開
口）を形成し、層７５をパターン化して接点７９１、７
９２により示されるように導体への電気接点を形成す
る。７９３はインダクタを端子７９２に接続する短い導
電ラインである。
【００３１】図５と図６とは、同一部品は同一符号で示
してある。５１は接地リングを、５２１、５２２はプロ
ーブ接点を示す。
してある。５１は接地リングを、５２１、５２２はプロ
ーブ接点を示す。
【００３２】図７は、図５、６に示された形状のインダ
クタに関するＱ係数と周波数との関係を表す計算上のカ
ーブである。ただし、インダクタラインの厚さは金属損
失を軽減するために６μｍとしている。図７のカーブ８
１〜８４はそれぞれ、抵抗率が２０Ω・ｃｍ、２０００
Ω・ｃｍ、１００００Ω・ｃｍ、２００００Ω・ｃｍの
基板上の導体についてのものである。Ｑ係数の大幅な改
善が２０Ω・ｃｍの基板から２０００Ω・ｃｍの基板に
代えることにより得られ、さらなる大幅な改善が２００
０Ω・ｃｍの基板から１００００Ω・ｃｍの基板へ代え
ることにより得られる。一方、形状に関しては、１００
００Ω・ｃｍの基板から２００００Ω・ｃｍの基板への
移行によっては得られないが、これは金属損失のためで
ある。
クタに関するＱ係数と周波数との関係を表す計算上のカ
ーブである。ただし、インダクタラインの厚さは金属損
失を軽減するために６μｍとしている。図７のカーブ８
１〜８４はそれぞれ、抵抗率が２０Ω・ｃｍ、２０００
Ω・ｃｍ、１００００Ω・ｃｍ、２００００Ω・ｃｍの
基板上の導体についてのものである。Ｑ係数の大幅な改
善が２０Ω・ｃｍの基板から２０００Ω・ｃｍの基板に
代えることにより得られ、さらなる大幅な改善が２００
０Ω・ｃｍの基板から１００００Ω・ｃｍの基板へ代え
ることにより得られる。一方、形状に関しては、１００
００Ω・ｃｍの基板から２００００Ω・ｃｍの基板への
移行によっては得られないが、これは金属損失のためで
ある。
【００３３】金属損失が支配的であるために、１０４Ω
・ｃｍ以上の抵抗率を有する基板材料を用いても改善は
あまりみられない。上記の結論の詳細は、インダクタの
形状に依存する。しかし、大幅な技術的な利点は、２０
００Ω・ｃｍのＳｉ基板を１００００Ω・ｃｍの基板に
代えることにより得られる。このように、従来の単結晶
Ｓｉから多結晶Ｓｉ基板へ代えることによりコストの削
減を行うことができる。
・ｃｍ以上の抵抗率を有する基板材料を用いても改善は
あまりみられない。上記の結論の詳細は、インダクタの
形状に依存する。しかし、大幅な技術的な利点は、２０
００Ω・ｃｍのＳｉ基板を１００００Ω・ｃｍの基板に
代えることにより得られる。このように、従来の単結晶
Ｓｉから多結晶Ｓｉ基板へ代えることによりコストの削
減を行うことができる。
【００３４】図８は、本発明の高周波装置８０の関連部
分を示す。８１は、本発明による多結晶Ｓｉ製基板を示
す。８２は、基板にはんだ接続された従来のＩＣチップ
を示し、８３は、その上に形成されたＳｉＯ2層を示
す。８４〜８６は、ＳｉＯ2層の上に形成された抵抗、
キャパシタ、インダクタを示す。８４１は、Ａｌの開口
８４２と８４３を接続する適度の導電材料（例、ＴａＳ
ｉ）を示す。８７１〜８７４は、パターン化された誘電
体層（Ｓｉ3Ｎ4）の一部を示し、部分８７３は、キャパ
シタ８５の誘電体層として機能する。８５１は、キャパ
シタ８５のプレートを形成する適度の導電性材料（Ｔａ
Ｓｉ）を示し、８５２は、キャパシタ８５の他のプレー
ト（Ａｌ）を示す。８５３は、キャパシタプレート８５
１の接点を提供するＡｌ製開口である。８６１〜８６４
は、インダクタ８６の巻回を示す。インダクタの巻回の
接点手段は、従来のもので図示していない。８８、８９
は、それぞれポリイミド層を示し、９０は、チップ８２
を基板上の導体９１に電気的に接続するはんだボールで
ある。９２〜９４は、２つの異なる金属化層状に形成さ
れ、開口金属化９５と同様に従来のものである。
分を示す。８１は、本発明による多結晶Ｓｉ製基板を示
す。８２は、基板にはんだ接続された従来のＩＣチップ
を示し、８３は、その上に形成されたＳｉＯ2層を示
す。８４〜８６は、ＳｉＯ2層の上に形成された抵抗、
キャパシタ、インダクタを示す。８４１は、Ａｌの開口
８４２と８４３を接続する適度の導電材料（例、ＴａＳ
ｉ）を示す。８７１〜８７４は、パターン化された誘電
体層（Ｓｉ3Ｎ4）の一部を示し、部分８７３は、キャパ
シタ８５の誘電体層として機能する。８５１は、キャパ
シタ８５のプレートを形成する適度の導電性材料（Ｔａ
Ｓｉ）を示し、８５２は、キャパシタ８５の他のプレー
ト（Ａｌ）を示す。８５３は、キャパシタプレート８５
１の接点を提供するＡｌ製開口である。８６１〜８６４
は、インダクタ８６の巻回を示す。インダクタの巻回の
接点手段は、従来のもので図示していない。８８、８９
は、それぞれポリイミド層を示し、９０は、チップ８２
を基板上の導体９１に電気的に接続するはんだボールで
ある。９２〜９４は、２つの異なる金属化層状に形成さ
れ、開口金属化９５と同様に従来のものである。
【００３５】特許請求の範囲に記載した参照番号は発明
の容易なる理解のためで、発明を限定的に解釈すべきも
のではない。
の容易なる理解のためで、発明を限定的に解釈すべきも
のではない。
【図１】多結晶基板上の同平面の導波路伝送ラインを示
す図。
す図。
【図２】多結晶Ｓｉ上のＣＰＷ伝送ラインのＳ２１対周
波数の関係を表すグラフ。
波数の関係を表すグラフ。
【図３】単結晶Ｓｉと多結晶Ｓｉの誘電率と周波数との
関係を表すグラフ。
関係を表すグラフ。
【図４】単結晶Ｓｉと多結晶Ｓｉのロスタンジェントと
周波数との関係を表すグラフ。
周波数との関係を表すグラフ。
【図５】多結晶Ｓｉ基板上の平面上インダクタを表す
図。
図。
【図６】図５のＡ−Ａ’−Ａ”に沿った断面図。
【図７】Ｑ係数対周波数の関係を表す図。
【図８】本発明の装置の関連部分を表す図。
１０ 伝送ライン １１ 導体 １２ 接地電極 ５１ 接地リング ５２１、５２２ プローブ接点 ７１ 多結晶Ｓｉ基板 ７２ ＳｉＯ2層 ７３ Ａｌ製導体 ７４、７５ ポリイミド層 ７７ 接地ライン接点 ７９ 第２インダクタ端子 ８０ 高周波装置 ８１ 多結晶Ｓｉ基板 ８２ ＩＣチップ ８３ ＳｉＯ2層 ８４ 抵抗 ８５ キャパシタ ８６ インダクタ ８８、８９ ポリイミド層 ９０ はんだボール ９１ 導体 ７６１、７６２ 開口 ７８１〜７８４ インダクタライン ７９２ 端子 ７９３ 導電ライン ８４１ 導電材料 ８４２、８４３ 開口 ８７１〜８７４ 誘電体層
───────────────────────────────────────────────────── フロントページの続き (71)出願人 596077259 600 Ｍｏｕｎｔａｉｎ Ａｖｅｎｕｅ, Ｍｕｒｒａｙ Ｈｉｌｌ， Ｎｅｗ Ｊｅ ｒｓｅｙ 07974−0636Ｕ．Ｓ．Ａ. (72)発明者 ジェンシャン リン アメリカ合衆国，07058 ニュージャージ ー，パイン ブルック，ギャザリング ロ ード 51 (72)発明者 キング リエン タイ アメリカ合衆国，07922 ニュージャージ ー，バークレイ ハイツ，ハイランド サ ークル 95
Claims (7)
- 【請求項１】 無線周波数以上で動作する電子回路をサ
ポートするシリコン製基板を有する物品において、 前記シリコン製基板（７１）は、抵抗率が２００Ω・ｃ
ｍ以上の多結晶シリコン製基板であることを特徴とする
電子回路を含む装置。 - 【請求項２】 前記電子回路装置は、誘電性要素を有す
ることを特徴とする請求項１の装置。 - 【請求項３】 前記誘電性要素は、前記多結晶シリコン
製基板上の絶縁層上に形成された平面上インダクタであ
ることを特徴とする請求項２の装置。 - 【請求項４】 前記回路要素は、伝送ラインを含むこと
を特徴とする請求項１の装置。 - 【請求項５】 前記多結晶シリコン製基板は、その平均
結晶サイズは１０μｍ以下であることを特徴とする請求
項１の装置。 - 【請求項６】 前記多結晶シリコン製基板の抵抗率は、
約１０4・ｃｍであることを特徴とする請求項１の装
置。 - 【請求項７】 前記平面上インダクタのＱ係数は、２Ｇ
Ｈｚの周波数において２０以上であることを特徴とする
請求項３の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US83255097A | 1997-04-03 | 1997-04-03 | |
| US08/832550 | 1997-04-03 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10284694A true JPH10284694A (ja) | 1998-10-23 |
Family
ID=25261981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10081967A Pending JPH10284694A (ja) | 1997-04-03 | 1998-03-27 | 無線周波数以上で動作する電子回路をサポートするシリコン製基板を有する物品 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0878844A3 (ja) |
| JP (1) | JPH10284694A (ja) |
| KR (1) | KR19980081048A (ja) |
| TW (1) | TW392392B (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000036584A (ja) * | 1998-06-10 | 2000-02-02 | Lucent Technol Inc | 回路デバイスとその製造方法 |
| US6933601B2 (en) | 2001-07-12 | 2005-08-23 | Hitachi, Ltd. | Semiconductor connection substrate |
| US6933205B2 (en) * | 1999-06-30 | 2005-08-23 | Kabushiki Kaisha Toshiba | Integrated circuit device and method of manufacturing the same |
| JP2005317979A (ja) * | 2004-04-29 | 2005-11-10 | Sychip Inc | 集積受動デバイス |
| JP2006191117A (ja) * | 2005-01-06 | 2006-07-20 | Sychip Inc | 集積受動デバイス |
| JP2007258713A (ja) * | 2006-03-17 | 2007-10-04 | Sychip Inc | 集積受動デバイス基板 |
| JP2007536759A (ja) * | 2004-05-06 | 2007-12-13 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電子装置 |
| US7586755B2 (en) | 2001-07-12 | 2009-09-08 | Hitachi, Ltd. | Electronic circuit component |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE515831C2 (sv) * | 1999-02-15 | 2001-10-15 | Ericsson Telefon Ab L M | Halvledaranordning med induktor och förfarande vid framställning av en sådan halvledaranordning |
| KR100598113B1 (ko) | 2005-01-03 | 2006-07-07 | 삼성전자주식회사 | 인덕터 및 인덕터 형성 방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4541035A (en) * | 1984-07-30 | 1985-09-10 | General Electric Company | Low loss, multilevel silicon circuit board |
| US5091330A (en) * | 1990-12-28 | 1992-02-25 | Motorola, Inc. | Method of fabricating a dielectric isolated area |
| US5773151A (en) * | 1995-06-30 | 1998-06-30 | Harris Corporation | Semi-insulating wafer |
-
1998
- 1998-03-03 TW TW087103060A patent/TW392392B/zh not_active IP Right Cessation
- 1998-03-24 EP EP98302203A patent/EP0878844A3/en not_active Ceased
- 1998-03-27 JP JP10081967A patent/JPH10284694A/ja active Pending
- 1998-04-02 KR KR1019980011741A patent/KR19980081048A/ko not_active Application Discontinuation
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000036584A (ja) * | 1998-06-10 | 2000-02-02 | Lucent Technol Inc | 回路デバイスとその製造方法 |
| US6933205B2 (en) * | 1999-06-30 | 2005-08-23 | Kabushiki Kaisha Toshiba | Integrated circuit device and method of manufacturing the same |
| US6933601B2 (en) | 2001-07-12 | 2005-08-23 | Hitachi, Ltd. | Semiconductor connection substrate |
| US7586755B2 (en) | 2001-07-12 | 2009-09-08 | Hitachi, Ltd. | Electronic circuit component |
| JP2005317979A (ja) * | 2004-04-29 | 2005-11-10 | Sychip Inc | 集積受動デバイス |
| JP2007536759A (ja) * | 2004-05-06 | 2007-12-13 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電子装置 |
| US8901703B2 (en) | 2004-05-06 | 2014-12-02 | Nxp, B.V. | Electronic device |
| JP2006191117A (ja) * | 2005-01-06 | 2006-07-20 | Sychip Inc | 集積受動デバイス |
| JP4589237B2 (ja) * | 2005-01-06 | 2010-12-01 | サイチップ インコーポレーテッド | 集積受動デバイス |
| JP2007258713A (ja) * | 2006-03-17 | 2007-10-04 | Sychip Inc | 集積受動デバイス基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW392392B (en) | 2000-06-01 |
| KR19980081048A (ko) | 1998-11-25 |
| EP0878844A2 (en) | 1998-11-18 |
| EP0878844A3 (en) | 1998-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060270098A1 (en) | Method to fabricate passive components using conductive polymer | |
| US6376895B2 (en) | High-Q inductive elements | |
| US5583468A (en) | High frequency transition from a microstrip transmission line to an MMIC coplanar waveguide | |
| US6756683B2 (en) | High-frequency semiconductor device including a semiconductor chip | |
| JP2000508475A (ja) | 極広帯域で低インピーダンスのフローティングプレートキャパシタ | |
| TWI517350B (zh) | 用於無線應用之高功率半導體裝置及用以形成高功率半導體裝置之方法 | |
| JPH10284694A (ja) | 無線周波数以上で動作する電子回路をサポートするシリコン製基板を有する物品 | |
| US20060197182A1 (en) | High frequency integrated circuits | |
| KR20210127802A (ko) | 광-대역 성능을 갖는 소형 박막 표면 실장형 커플러 | |
| EP1806036A1 (en) | Packaging and manufacturing of an integrated circuit | |
| US20070169959A1 (en) | Microelectronic device with mixed dielectric | |
| JP2000068714A (ja) | ミリ波用整合回路および通信モジュール | |
| US6642617B2 (en) | Semiconductor device | |
| US6483403B2 (en) | Filter element and fabrication thereof | |
| KR100331226B1 (ko) | 다공성 산화 실리콘 기둥을 이용하여 형성한 초고주파용 소자 | |
| JP2000151223A (ja) | 半導体装置 | |
| US5773887A (en) | High frequency semiconductor component | |
| CN220041605U (zh) | 基于slcc的宽带芯片电容器、集成电路芯片及功率放大器 | |
| JPS584483B2 (ja) | 高周波高出力トランジスタ増幅器 | |
| CN115050539A (zh) | 基于ipd具有超高自谐振频率的3d电感器及其应用 | |
| JPS6056306B2 (ja) | マイクロ波ｉｃ装置とその製造方法 | |
| KR100379900B1 (ko) | 다공성 산화 실리콘층을 이용하여 형성한 초고주파용 소자 및 그 제조방법 | |
| US20080171418A1 (en) | Method to Fabricate Passive Components Using Conductive Polymer | |
| JP2004327946A (ja) | 低いインダクタンス、低いインダクタンス変化を有する高周波インダクタ及びその製造方法 | |
| JPH09162357A (ja) | 高周波半導体装置 |